CN113421913B - 一种soi芯片、制备方法、智能功率模块、电器及空调 - Google Patents

一种soi芯片、制备方法、智能功率模块、电器及空调 Download PDF

Info

Publication number
CN113421913B
CN113421913B CN202110578171.2A CN202110578171A CN113421913B CN 113421913 B CN113421913 B CN 113421913B CN 202110578171 A CN202110578171 A CN 202110578171A CN 113421913 B CN113421913 B CN 113421913B
Authority
CN
China
Prior art keywords
layer
substrate
silicon
soi chip
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110578171.2A
Other languages
English (en)
Other versions
CN113421913A (zh
Inventor
兰昊
严允健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Midea Group Shanghai Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Midea Group Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea White Goods Technology Innovation Center Co Ltd, Midea Group Shanghai Co Ltd filed Critical Midea Group Co Ltd
Priority to CN202110578171.2A priority Critical patent/CN113421913B/zh
Publication of CN113421913A publication Critical patent/CN113421913A/zh
Application granted granted Critical
Publication of CN113421913B publication Critical patent/CN113421913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种SOI芯片、制备方法、智能功率模块、电器及空调，SOI芯片包括：依次层叠设置的顶层硅、埋氧层和衬底，其中，所述SOI芯片的器件有源区设置于所述顶层硅中；其中，所述衬底为金属衬底。本发明的SOI芯片、制备方法、智能功率模块、电器及空调，通过在SOI芯片的顶层硅中设置器件的有源区，并采用金属材料作为衬底材料，以在能实现衬底的机械支撑作用的基础上，通过金属的导热属性将顶层硅中的器件工作所产生的热量传导至衬底并散发，有效改善了SOI芯片的散热能力。

Description

一种SOI芯片、制备方法、智能功率模块、电器及空调
技术领域
本发明涉及电子技术领域，尤其涉及一种SOI芯片、制备方法、智能功率模块、电器及空调。
背景技术
智能功率模块(Intelligent Power Module，IPM)是一种功率开关器件，集成了功率器件及其驱动电路芯片。绝缘体上硅(silicon-on-insulator，SOI)技术非常适合IPM的发展需求。IPM的驱动芯片、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)和快恢复二极管(Fast Recovery Diode，FRD)等关键器件可以通过SOI技术集成到单片芯片上，极大的提高了集成度，且能够实现集成自举二极管、过流保护、过温保护、欠压保护等功能。
然而，SOI结构的埋氧层不仅起到电学隔离的作用，也导致了热隔离，使得自加热和散热问题成为其应用的瓶颈。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的SOI芯片、制备方法、智能功率模块、电器及空调。
第一方面，提供一种SOI芯片，包括：
依次层叠设置的顶层硅、埋氧层和衬底，其中，所述SOI芯片的器件有源区设置于所述顶层硅中；
其中，所述衬底为金属衬底。
可选的，所述埋氧层靠近所述衬底的一侧开设有沟槽，所述沟槽的槽底位于所述埋氧层内；所述衬底的凸出部填充所述沟槽。
可选的，所述SOI芯片还包括：底层硅，设置于所述埋氧层和所述衬底之间。
可选的，所述底层硅靠近所述衬底的一侧开设有沟槽，所述沟槽的槽底位于所述底层硅内，或者位于所述埋氧层与所述底层硅的交界面；所述衬底的凸出部填充所述沟槽。
可选的，所述底层硅和所述埋氧层上开设有沟槽，所述沟槽的槽口位于所述底层硅与所述衬底的交界面，所述沟槽的槽底位于所述埋氧层内；所述衬底的凸出部填充所述沟槽。
可选的，所述顶层硅还包括：掺杂层，所述掺杂层位于所述顶层硅靠近所述埋氧层的一侧。
可选的，所述埋氧层和所述掺杂层上开设有沟槽，所述沟槽的槽口位于所述埋氧层与所述衬底的交界面，所述沟槽的槽底位于所述掺杂层内；所述衬底的凸出部填充所述沟槽；所述衬底与所述掺杂层的电位相同。
可选的，所述SOI芯片还包括：底层硅，设置于所述埋氧层和所述衬底之间；所述底层硅、所述埋氧层和所述掺杂层上开设有沟槽，所述沟槽的槽口位于所述底层硅与所述衬底的交界面，所述沟槽的槽底位于所述掺杂层内；所述衬底的凸出部填充所述沟槽；所述衬底与所述掺杂层的电位相同。
第二方面，提供一种SOI芯片的制备方法，包括：
提供SOI晶圆，所述SOI晶圆包括依次层叠设置的顶层硅、埋氧层和底层硅；
在所述SOI晶圆的底层硅侧制备金属衬底；并在所述顶层硅制备器件有源区。
可选的，所述在所述SOI晶圆的底层硅侧制备金属衬底，包括：减薄所述底层硅，并在所述底层硅远离所述埋氧层的一侧制备金属衬底；或者，去除所述底层硅，并在所述埋氧层远离所述顶层硅的一侧制备金属衬底。
第三方面，提供一种智能功率模块，包括第一方面所述的SOI芯片。
第四方面，提供一种电器，包括第一方面所述的SOI芯片。
第五方面，提供一种空调，包括第一方面所述的SOI芯片。
本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
本发明实施例提供的SOI芯片、制备方法、智能功率模块、电器及空调，在顶层硅、埋氧层以及衬底呈叠层设置的SOI芯片中，在顶层硅中设置驱动IC、IGBT或FRD等器件的有源区，并采用金属材料作为衬底材料，以在能实现衬底的机械支撑作用的基础上，通过金属的导热属性将顶层硅中的器件工作所产生的热量传导至衬底并散发，有效改善了SOI芯片的散热能力。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例中的SOI芯片的结构图一；
图2为本发明实施例中的SOI芯片的结构图二；
图3为本发明实施例中的SOI芯片的结构图三；
图4为本发明实施例中的SOI芯片的结构图四；
图5为本发明实施例中的SOI芯片的结构图五；
图6为本发明实施例中的SOI芯片的结构图六；
图7为本发明实施例中的SOI芯片的结构图七；
图8为本发明实施例中的SOI芯片的结构图八；
图9为本发明实施例中的SOI芯片的结构图九；
图10为本发明实施例中的SOI芯片的制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
下面结合附图并参考具体实施例描述本发明。
首先，结合图1-9描述本发明实施例提供的一种SOI芯片100，包括：
依次层叠设置的顶层硅1、埋氧层2和衬底3，其中，SOI芯片100的器件有源区设置于顶层硅1中；
其中，衬底3为金属衬底3。
需要说明的是，本发明提供的SOI芯片100可以是集成电路芯片，也可以是分立器件芯片，在此不作限制。SOI芯片100可以应用于IPM，也可以应用于射频开关等模块，在此也不作限制。
其中，金属材质的衬底3可以采用单一的金属材料制备，例如：铜、铁或铝等；也可以采用金属材料的混合物制备，例如：铝镁合金或铜锰合金等；还可以采用金属材料与非金属材料的混合物制备，例如：金属与稀土的混合物或金属与半导体的混合物等，只要具备优于半导体材料的散热属性即可。
如图1所示，可以设置埋氧层2直接与金属衬底3连接，即以金属衬底3直接替换原SOI芯片的底层硅。通过金属衬底3的直接接触对埋氧层2的热量进行吸收并导出，从而达到散热的效果。其中，由于SOI晶圆大多原本存在底层硅，可以先将底层硅通过刻蚀或掩膜等工艺去除后，然后再在原底层硅的位置重新制备金属衬底3，具体的，可以采用溅射或化学生长等工艺来制备金属衬底3。
在一些实施方式中，如图2所示，还可以设置在埋氧层2朝向衬底3，即靠近衬底3的一侧，开设有沟槽4，并且沟槽4的槽底41位于埋氧层2内，以避免破坏埋氧层2的电隔离特征。衬底3靠近埋氧层2一侧的凸出部31填充沟槽4，具体来讲，凸出部31将沟槽4填充满，以使凸出部31与沟槽4的全部内壁均接触。通过设置金属衬底3的凸出部31填充埋氧层2的沟槽4，使得金属衬底3与制备有器件的顶层硅1的距离更加接近，也增加了金属衬底3与埋氧层2的接触面积，从而能更好的将顶层硅1中器件所产生的热量导出进行发散，增强了散热效果。
其中，沟槽4可以采用湿法刻蚀或干法刻蚀等工艺来制备，再在生长金属衬底3的过程中填充沟槽4形成凸出部31。
如图3所示，还可以在SOI芯片100的埋氧层2和金属衬底3之间设置底层硅5。其中，底层硅5可以为用于制备芯片的SOI晶圆上原本存在的底层硅。可以在SOI晶圆的底层硅远离埋氧层2的一侧采用溅射或化学生长等工艺来制备金属衬底3；也可以先采用刻蚀或掩膜等工艺对SOI晶圆的底层硅进行减薄，再在减薄后的底层硅侧采用溅射或化学生长等工艺来制备金属衬底3。在SOI芯片100的埋氧层2和金属衬底3之间设置底层硅5，能有效利用SOI晶圆原本的底层硅，减少了去除底层硅的工艺步骤，提高了制备效率。
其中，可以设置SOI芯片100的底层硅5的厚度小于等于100um，以减少底层硅5对热量传输的阻挡，使得金属衬底3能更好的将顶层硅1中器件所产生的热量导出进行发散，在减少工艺步骤的基础上，保证散热效果。
在一些实施方式中，如图4和图5所示，还可以设置从底层硅5与金属衬底3接触的界面起，向底硅层5内的方向，开设有沟槽4，并且沟槽4的槽底41如图4所示位于底层硅5内，或者沟槽4的槽底41如图5所示位于底层硅5与埋氧层2的交界面处。金属衬底3靠近底层硅5一侧的凸出部31填充沟槽4，具体来讲，凸出部31将沟槽4填充满，以使凸出部31与沟槽4的全部内壁均接触。通过设置金属衬底3的凸出部31填充底层硅5的沟槽4，使得金属衬底3与制备有器件的顶层硅1的距离更加接近，也增加了金属衬底3与底层硅5的接触面积，从而能够更好的将顶层硅1中器件所产生的热量导出进行发散，增强了散热效果。
在一些实施方式中，如图6所示，还可以设置从底层硅5与金属衬底3接触的界面起，向底层硅5内的方向，开设有沟槽4，该沟槽4延伸开设至埋氧层2内。即沟槽4的槽口如图6所示位于金属衬底3与底层硅5的交界面上，而沟槽4的槽底位于埋氧层2内。金属衬底3的凸出部31填充所述沟槽。金属衬底3靠近底层硅5一侧的凸出部31填充沟槽4，具体来讲，凸出部31将沟槽4填充满，以使凸出部31与沟槽4的全部内壁均接触。通过设置金属衬底3的凸出部31填充底层硅5和埋氧层2的沟槽4，使得金属衬底3与制备有器件的顶层硅1的距离更加接近，也增加了金属衬底3与底层硅5以及埋氧层2的接触面积，从而能够进一步更好的将顶层硅1中器件所产生的热量导出进行发散，增强了散热效果。
如图7所示，还可以在顶层硅1中，在其与埋氧层2接触的一侧设置掺杂层11，即在其靠近埋氧层2的一侧设置掺杂层11。掺杂层11可以通过对SOI芯片100的顶层硅1进行掺杂和推阱来制备。掺杂层11的掺杂类型可以为N型也可以为P型，具体可以根据顶层硅1中的器件类型和漂移区类型来决定。例如，顶层硅1中的漂移区为N型掺杂时，掺杂层11为P型掺杂，或者顶层硅1中的漂移区为P型掺杂时，掺杂层11为N型掺杂。在顶层硅1中与埋氧层2接触的一侧设置掺杂层11，能通过控制掺杂层11的电势来起到一定的电隔离作用。
在一些实施方式中，如图8所示，还可以设置从埋氧层2与金属衬底3接触的界面起，向埋氧层2内的方向，开设有沟槽4，该沟槽4延伸开设至掺杂层11与埋氧层2的界面处，或者该沟槽4延伸开设至掺杂层11内。也就是说，沟槽4的槽口设置在金属衬底3与埋氧层2的交界面处，沟槽4的槽底41设置在掺杂层11与埋氧层2的界面处或者设置在掺杂层11内。金属衬底3靠近底层硅5一侧的凸出部31填充沟槽4。以实现金属衬底3与掺杂层11的导通，从而能通过控制金属衬底3与掺杂层11处于同一电位，来实现电隔离。
并且，凸出部31将沟槽4填充满，以使凸出部31与沟槽4的全部内壁均接触。通过设置金属衬底3的凸出部31填充埋氧层2和掺杂层11的沟槽4，使得金属衬底3在保证与顶层硅1的器件电隔离的基础上，能与顶层硅1直接接触，并也增加了金属衬底3与埋氧层2以及掺杂层11的接触面积，从而能够进一步更好的将顶层硅1中器件所产生的热量导出进行发散，增强了散热效果。
在一些实施方式中，还可以设置SOI芯片100即包括设置在金属衬底3和埋氧层2之间的底层硅5，也包括前述的掺杂层11，以兼顾减少工艺步骤和电隔离特性。
还可以如图9所示，设置从底层硅5与金属衬底3接触的界面起，向底层硅5内的方向，开设有沟槽4，该沟槽4经埋氧层2后延伸开设至掺杂层11内。也就是说，沟槽4的槽口设置在金属衬底3与底层硅5的交界面处，沟槽4的槽底41设置在掺杂层11与埋氧层2的界面处或者设置在掺杂层11内。金属衬底3靠近底层硅5一侧的凸出部31填充沟槽4。以实现金属衬底3与掺杂层11的导通，从而能通过控制金属衬底3与掺杂层11处于同一电位，来实现电隔离。并且，凸出部31将沟槽4填充满，以使凸出部31与沟槽4的全部内壁均接触。通过设置金属衬底3的凸出部31填充底层硅5、埋氧层2和掺杂层11的沟槽4，使得金属衬底3在保证与顶层硅1的器件电隔离的基础上，能与顶层硅1直接接触，并也增加了金属衬底3与底层硅5、埋氧层2以及掺杂层11的接触面积，从而能够进一步更好的将顶层硅1中器件所产生的热量导出进行发散，增强了散热效果。
具体来讲，通过在顶层硅1、埋氧层2以及衬底3呈叠层设置的SOI芯片中，在顶层硅1中设置驱动IC、IGBT或FRD等器件的有源区，并采用金属材料作为衬底3的材料，以在能实现衬底3的机械支撑作用的基础上，通过金属的导热属性将顶层硅1中的器件工作所产生的热量传导至衬底3并散发，有效改善了SOI芯片的散热能力。
接下来，结合图10描述本发明实施例提供的前述SOI芯片100的制备方法，包括：
步骤S1001，提供SOI晶圆，该SOI晶圆包括依次层叠设置的顶层硅1、埋氧层2和底层硅5；
步骤S1002，在SOI晶圆的底层硅5侧制备金属衬底3；并在顶层硅1制备器件有源区。
需要说明的是，SOI芯片往往是在采购的或自制的已经成型的SOI晶圆上制备的，而SOI晶圆包括依次层叠设置的底层硅、埋氧层和顶层硅。执行步骤S1002的方式可以有以下几种:
第一种，直接在SOI晶圆的底层硅5表面，沿远离埋氧层2的方向制备金属衬底3。这样能最大限度的减少对SOI晶圆的处理工艺，提高效率。
第二种，采用研磨或刻蚀等工艺，减薄SOI晶圆的底层硅5，再在减薄的底层硅5表面，沿远离埋氧层2的方向制备金属衬底3。这样能在减少对SOI晶圆的处理工艺步骤的基础上，缩短金属衬底3与顶层硅1的距离，保证散热效率。
第三种，采用研磨或刻蚀等工艺，去除SOI晶圆的底层硅5，再在去除了底层硅5后的埋氧层2的表面，沿远离顶层硅1的方向制备金属衬底3。这样能进一步缩短金属衬底3与顶层硅1的距离，提升散热效率。
在一些实施方式中，为了进一步缩短金属衬底3与顶层硅1的距离，以及为了增加金属衬底3与其他层的接触面积，可以制备开设如图2、图4、图5、图6、图8以及图9所示的沟槽4，并制备金属衬底3的凸出部31以填充沟槽4。其中，沟槽的制备可以采用光刻，刻蚀等常规半导体工艺实现。
上述制备方法通过在顶层硅1、埋氧层2以及衬底3呈叠层设置的SOI芯片中，在顶层硅1中制备驱动IC、IGBT或FRD等器件的有源区，并采用金属材料作为制备衬底3的材料，从而在能实现金属衬底3的机械支撑作用的基础上，通过金属的导热属性将顶层硅1中的器件工作所产生的热量传导至衬底3并散发，有效改善了SOI芯片的散热能力。
由于本发明实施例所介绍的SOI芯片的制备方法，是本发明实施例介绍的SOI芯片100对应的工艺方法，该工艺方法的具体内容已经在前述介绍SOI芯片100时进行了详细说明，故而在此不再赘述。凡是本发明实施例的SOI芯片100所对应的制备方法都属于本发明所欲保护的范围。
接下来，描述本发明实施例提供的智能功率模块，包括：如本发明上述任一种实施例的SOI芯片100。
通过在智能功率模块中设置该SOI芯片100，即能保证衬底对设置有器件的顶层硅1的机械支撑作用，也能通过金属的导热属性将顶层硅1中的器件工作所产生的热量传导至衬底3并散发，有效改善了SOI芯片的散热能力，从而提高了智能功率模块的散热能力以及可靠性。
由于本发明实施例所介绍的智能功率模块，其中包括的是本发明实施例介绍的SOI芯片100，该SOI芯片100的具体结构及原理在前面已经进行了详细说明，故而在此不再赘述。凡是包括本发明实施例的SOI芯片100的智能功率模块都属于本发明所欲保护的范围。
再下来，描述本发明实施例提供的电器，包括：如本发明上述任一种实施例的SOI芯片100。该电器可以为空调、冰箱等电器。
通过在电器中设置该智能功率模块，克服了半导体衬底对SOI芯片散热能力的限制，有效改善了智能功率模块的散热能力，从而提高了电器的散热能力以及可靠性。
由于本发明实施例所介绍的电器，其中包括的是本发明实施例介绍的SOI芯片100，该SOI芯片100的具体结构及原理在前面已经进行了详细说明，故而在此不再赘述。凡是包括本发明实施例的SOI芯片100的电器都属于本发明所欲保护的范围。
再下来，描述本发明实施例提供的空调，包括：如本发明上述任一种实施例的SOI芯片100。该空调可以为挂机式空调、中央空调或立式空调等。
由于空调的需长时间开启的特征，导致其对内部元器件的散热有较高的要求，通过在空调中设置该SOI芯片100，克服了半导体衬底对SOI芯片散热能力的限制，有效改善了智能功率模块的散热能力，从而提高了电器的散热能力以及可靠性。
由于本发明实施例所介绍的空调，其中包括的是本发明实施例介绍的SOI芯片100，该SOI芯片100的具体结构及原理在前面已经进行了详细说明，故而在此不再赘述。凡是包括本发明实施例的SOI芯片100的空调都属于本发明所欲保护的范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (11)

1.一种SOI芯片，其特征在于，包括：
依次层叠设置的顶层硅、埋氧层和衬底，其中，所述SOI芯片的器件有源区设置于所述顶层硅中；
其中，所述衬底为金属衬底;
所述顶层硅还包括：掺杂层，所述掺杂层位于所述顶层硅靠近所述埋氧层的一侧；所述埋氧层和所述掺杂层上开设有第一沟槽，所述第一沟槽的槽底位于所述掺杂层内；所述衬底的凸出部填充所述第一沟槽；所述衬底与所述掺杂层的电位相同。
2.如权利要求1所述的SOI芯片，其特征在于：
所述埋氧层靠近所述衬底的一侧开设有第二沟槽，所述第二沟槽的槽底位于所述埋氧层内；
所述衬底的凸出部填充所述第二沟槽。
3.如权利要求1所述的SOI芯片，其特征在于，还包括：
底层硅，设置于所述埋氧层和所述衬底之间。
4.如权利要求3所述的SOI芯片，其特征在于：
所述底层硅靠近所述衬底的一侧开设有第三沟槽，所述第三沟槽的槽底位于所述底层硅内，或者位于所述埋氧层与所述底层硅的交界面；
所述衬底的凸出部填充所述第三沟槽。
5.如权利要求3所述的SOI芯片，其特征在于：
所述底层硅和所述埋氧层上开设有第三沟槽，所述第三沟槽的槽口位于所述底层硅与所述衬底的交界面，所述第三沟槽的槽底位于所述埋氧层内；
所述衬底的凸出部填充所述第三沟槽。
6.如权利要求1所述的SOI芯片，其特征在于，还包括：
底层硅，设置于所述埋氧层和所述衬底之间；
所述底层硅、所述埋氧层和所述掺杂层上开设有所述第一沟槽，所述第一沟槽的槽口位于所述底层硅与所述衬底的交界面，所述第一沟槽的槽底位于所述掺杂层内；
所述衬底的凸出部填充所述第一沟槽；所述衬底与所述掺杂层的电位相同。
7.一种SOI芯片的制备方法，其特征在于，包括：
提供SOI晶圆，所述SOI晶圆包括依次层叠设置的顶层硅、埋氧层和底层硅；
在所述SOI晶圆的底层硅侧制备金属衬底；并在所述顶层硅制备器件有源区；其中，所述顶层硅还包括：掺杂层，所述掺杂层位于所述顶层硅靠近所述埋氧层的一侧；所述埋氧层和所述掺杂层上开设有第一沟槽，所述第一沟槽的槽底位于所述掺杂层内；所述衬底的凸出部填充所述第一沟槽；所述衬底与所述掺杂层的电位相同。
8.如权利要求7所述的SOI芯片的制备方法，其特征在于，所述在所述SOI晶圆的底层硅侧制备金属衬底，包括：
减薄所述底层硅，并在所述底层硅远离所述埋氧层的一侧制备金属衬底；或者，
去除所述底层硅，并在所述埋氧层远离所述顶层硅的一侧制备金属衬底。
9.一种智能功率模块，其特征在于，包括权利要求1-6任一所述的SOI芯片。
10.一种电器，其特征在于，包括权利要求1-6任一所述的SOI芯片。
11.一种空调，其特征在于，包括权利要求1-6任一所述的SOI芯片。
CN202110578171.2A 2021-05-26 2021-05-26 一种soi芯片、制备方法、智能功率模块、电器及空调 Active CN113421913B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110578171.2A CN113421913B (zh) 2021-05-26 2021-05-26 一种soi芯片、制备方法、智能功率模块、电器及空调

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110578171.2A CN113421913B (zh) 2021-05-26 2021-05-26 一种soi芯片、制备方法、智能功率模块、电器及空调

Publications (2)

Publication Number Publication Date
CN113421913A CN113421913A (zh) 2021-09-21
CN113421913B true CN113421913B (zh) 2023-07-18

Family

ID=77712949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110578171.2A Active CN113421913B (zh) 2021-05-26 2021-05-26 一种soi芯片、制备方法、智能功率模块、电器及空调

Country Status (1)

Country Link
CN (1) CN113421913B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181321A (ja) * 1994-12-26 1996-07-12 Matsushita Electric Works Ltd Ｓｏｉ基板及びその製造方法
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
US6166411A (en) * 1999-10-25 2000-12-26 Advanced Micro Devices, Inc. Heat removal from SOI devices by using metal substrates
US6900501B2 (en) * 2001-11-02 2005-05-31 Cree Microwave, Inc. Silicon on insulator device with improved heat removal
JP4869546B2 (ja) * 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
CN102484097B (zh) * 2009-07-15 2016-05-25 斯兰纳半导体美国股份有限公司 具有背侧支撑层的绝缘体上半导体
JP2011249430A (ja) * 2010-05-24 2011-12-08 Panasonic Corp 半導体装置及び半導体装置の製造方法
CN103390593B (zh) * 2013-08-05 2015-09-23 苏州远创达科技有限公司 一种半导体衬底及其制造方法

Also Published As

Publication number Publication date
CN113421913A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
US8609502B1 (en) Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
US9299829B2 (en) Vertical transistor component
JP5122762B2 (ja) 電力用半導体素子、その製造方法及びその駆動方法
US7253492B2 (en) Semiconductor structure with via structure
US8860126B2 (en) Semiconductor device with a low ohmic current path
US20120289003A1 (en) Method for Forming a Semiconductor Device
TWI697965B (zh) 橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體及其製造方法
JPH06181216A (ja) 分離型上部コレクタを有するバイポーラモノリシック高パワーｒｆトランジスタ
JP2006303145A (ja) 半導体装置
CN109979936A (zh) 一种集成半导体器件和电子装置
CN113421913B (zh) 一种soi芯片、制备方法、智能功率模块、电器及空调
CN111564420B (zh) 具有散热结构的高电阻晶片及其制作方法
US11963466B2 (en) Switch device and method for manufacturing a switch device
JP3173147B2 (ja) 集積回路装置
CN210628308U (zh) 一种集成芯片
CN113690236A (zh) 高电子迁移率晶体管芯片及其制备方法
TWI782860B (zh) 半導體結構及其製造方法
CN219085961U (zh) 一种芯片封装结构
CN108962848B (zh) 一种功率器件及其制作方法
KR100258177B1 (ko) 전력소자 제조 방법 및 그 구조
WO2023249845A1 (en) Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices
CN111490016A (zh) 半导体管芯及其制造方法和容纳管芯的封装件
CN112768446A (zh) 一种集成芯片及其制备方法
CN117954481A (zh) 半导体器件、功率半导体模块、车辆和制备半导体器件的方法
CN117253854A (zh) 集成有快恢复二极管的igbt器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant