CN113690236A - 高电子迁移率晶体管芯片及其制备方法 - Google Patents
高电子迁移率晶体管芯片及其制备方法 Download PDFInfo
- Publication number
- CN113690236A CN113690236A CN202110739073.2A CN202110739073A CN113690236A CN 113690236 A CN113690236 A CN 113690236A CN 202110739073 A CN202110739073 A CN 202110739073A CN 113690236 A CN113690236 A CN 113690236A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- epitaxial
- insulating
- conductive metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 165
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 276
- 239000000463 material Substances 0.000 claims description 21
- 230000000903 blocking effect Effects 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 230000005622 photoelectricity Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种高电子迁移率晶体管芯片及其制备方法，属于半导体光电技术领域。高电子迁移率晶体管芯片包括衬底与n个相互间隔地层叠在衬底上的外延结构，衬底包括依次层叠的绝缘导热层、导电金属层及衬底主体。n个外延结构中存在相互独立的两个外延结构之间的互联。衬底主体起到支撑及源极连接作用。导电金属层导电并键合到绝缘导热层，便于制备。绝缘导热层、导电金属层及衬底主体的制备要求以及成本较低。导电金属层用于引出引脚，不需要额外从高电子迁移率晶体管芯片上剥离衬底，也可以后续封装等操作。减少制备手续，可以降低最终得到的HEMT的成本的同时保证HEMT的质量。
Description
技术领域
本发明涉及半导体光电技术领域，特别涉及一种高电子迁移率晶体管芯片及其制备方法。
背景技术
HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是一种异质结场效应晶体管，其广泛应用于各种电器内。HEMT芯片是制备电子电力器件的基础，多个HEMT芯片之间的引脚之间进行不同的互联则可形成不同的电路逻辑。互联的HEMT芯片通常包括衬底以及层叠在衬底上的多个相互间隔的外延结构，每个外延结构均包括层叠在衬底上的外延层、源极、栅极与漏极，外延层包括依次层叠在衬底上的位错阻断层、沟道层与盖帽层，源极与漏极间隔分布在沟道层上，栅极位于源极与漏极之间且栅极位于盖帽层上。
部分HEMT外延结构中会将源极与衬底相连，以抑制高电子迁移率晶体管会存在的背栅效应。将源极与衬底相连的HEMT外延结构中，所使用的衬底通常为SOI衬底，但SOI衬底本身的制备成本较高，对外延制备工艺要求高，不能制备较厚的外延层，且散热较为不稳定，对最终得到的高电子迁移率晶体管的性能有较大影响。
发明内容
本发明实施例提供了一种高电子迁移率晶体管芯片及其制备方法，能够降低HEMT的成本的同时保证HEMT的器件性能。所述技术方案如下：
本发明实施例提供了一种高电子迁移率晶体管芯片，所述高电子迁移率晶体管芯片包括衬底与n个相互间隔地层叠在所述衬底上的外延结构，n为整数且n大于或等于2，每个所述外延结构均包括层叠在衬底上的外延层、源极、栅极与漏极，所述外延层包括依次层叠在所述衬底上的位错阻断层、沟道层、盖帽层与绝缘保护层，所述位错阻断层在所述衬底的表面的正投影位于所述沟道层在所述衬底的表面的正投影内，所述绝缘保护层覆盖所述沟道层的表面与所述盖帽层的部分表面，所述栅极位于绝缘保护层上且与所述盖帽层连通，所述源极与所述漏极分别位于所述栅极的两侧，且所述源极与所述漏极均与沟道层连通，
所述n个外延结构中有一个所述外延结构的所述漏极与另一个所述外延结构的所述源极连通，
在由所述衬底指向所述外延结构的方向上，所述衬底包括依次层叠的绝缘导热层、导电金属层及衬底主体，
每个所述外延结构的所述源极均连通至所述衬底主体，且每个所述外延结构的所述绝缘保护层均延伸至所述绝缘导热层。
可选地，所述衬底主体的厚度与所述导电金属层的厚度之比为50:1～200:1。
可选地，所述导电金属层的厚度与所述绝缘导热层的厚度之比为1:100～1:200。
可选地，所述导电金属层的厚度与所述绝缘导热层的厚度之比为1:100～1:200。
可选地，所述衬底主体的厚度为100um～300um，所述导电金属层的厚度为0.5um～6um，所述绝缘导热层为50um～1200um。
可选地，所述衬底主体的材料为Si、SiC、GaN中的一种，在由所述衬底指向所述外延结构的方向上，所述导电金属层包括依次层叠的黏合金属部分与键合金属部分，所述黏合金属部分的材料包括Ti、Ni、Au、Al、Sn中的一种或多种，所述键合金属部分的材料为Au，所述绝缘导热层的材料为高阻硅、氧化铝或氮化铝中的一种。
可选地，每个所述外延结构的源极均连通至所述导电金属层。
本公开实施例提供了一种高电子迁移率晶体管芯片的制备方法，所述制备方法用于制备如前所述的高电子迁移率晶体管芯片，所述制备方法包括：
提供一基础衬底；
在所述基础衬底上依次生长位错阻断层、沟道层与膜层，所述膜层包括多个相互间隔的盖帽层；
在每个所述盖帽层上形成栅极，在每个所述盖帽层的两侧均分别形成源极与漏极，且所述源极与所述漏极均位于所述沟道层上；
在所述沟道层上形成延伸至所述基础衬底的并列的(n-1)个凹槽，所述(n-1)个凹槽将所述沟道层划分为n个独立结构，n为整数且n大于或等于2；
在每个所述独立结构上形成延伸至所述基础衬底的连接槽；
打薄所述基础衬底远离所述独立结构的一面以得到衬底主体；
在所述衬底主体远离所述独立结构的一面形成导电金属层；
在所述导电金属层上键合所述绝缘导热层；
使所述凹槽延伸至所述绝缘导热层；
在每个所述独立结构上形成绝缘保护层，所述绝缘保护层覆盖每个所述独立结构中的所述沟道层的表面与所述盖帽层的部分表面，所述绝缘保护层填充所述凹槽，得到层叠在所述衬底主体上的n个外延结构；
将所述n个外延结构中有一个所述外延结构的所述漏极与另一个所述外延结构的所述源极连通，且另一个所述外延结构的所述源极充满所述连接槽。
可选地，在每个所述独立结构上形成绝缘保护层之后，将所述n个外延结构中有一个所述外延结构的所述漏极与另一个所述外延结构的所述源极连通之前，所述制备方法还包括：
使所述连接槽延伸至所述导电金属层的表面。
可选地，在每个所述独立结构上形成延伸至所述基础衬底的连接槽之后，打薄所述基础衬底远离所述独立结构的一面以得到衬底主体之前，所述制备方法还包括：
在每个所述独立结构远离所述基础衬底的表面覆盖一层钝化层，所述钝化层上留有暴露所述源极的表面、所述栅极的表面及所述漏极的表面的孔。
可选地，所述钝化层的厚度为1um～8um。
本发明实施例提供的技术方案带来的有益效果是：
高电子迁移率晶体管芯片包括衬底与n个相互间隔地层叠在衬底上的外延结构，衬底作为外延结构的生长基础对外延结构起到支撑作用。每个外延结构包括常见的外延层、栅极、源极以及漏极。在由衬底指向外延结构的方向上，衬底包括依次层叠的绝缘导热层、导电金属层及衬底主体。每个外延结构的绝缘保护层均延伸至绝缘导热层，延伸至绝缘导热层的绝缘保护层隔离了外延结构之间的连接，n个外延结构中存在一个外延结构的漏极与另一个外延结构的源极连通，则实现相互独立的两个外延结构之间的互联，以保证高电子迁移率晶体管芯片中形成一定的电路逻辑。衬底中的衬底主体起到良好的支撑作用，且衬底主体可以被绝缘保护层隔离成与n个外延结构一一对应的n个部分，每个外延结构中的源极与对应的衬底主体的部分可以相连，良好地抑制所有外延结构中可能会存在的背栅效应。而导电金属层可以起到导电以及键合到绝缘导热层的作用，便于高电子迁移率晶体管芯片的制备。绝缘导热层、导电金属层及衬底主体的制备要求以及成本较低，可以有效控制高电子迁移率晶体管芯片的整体成本，而导电金属层本身可以用于引出引脚，也不需要额外从高电子迁移率晶体管芯片上剥离衬底，就可以进行高电子迁移率晶体管芯片的后续封装等操作。可以减少高电子迁移率晶体管芯片的制备手续，可以降低最终得到的HEMT的成本的同时保证HEMT的质量和性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种高电子迁移率晶体管芯片的结构示意图；
图2是本公开实施例提供的一种高电子迁移率晶体管芯片的制备方法流程图；
图3是本公开实施例提供的另一种高电子迁移率晶体管芯片的制备方法流程图；
图4～图10是本公开实施例提供的另一种高电子迁移率晶体管芯片的制备过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种高电子迁移率晶体管芯片的结构示意图，如图1所示，本发明实施例提供了一种高电子迁移率晶体管芯片，高电子迁移率晶体管芯片包括衬底1与n个相互间隔地层叠在衬底1上的外延结构2，n为整数且n大于或等于2，每个外延结构2均包括层叠在衬底1上的外延层21、源极22、栅极23与漏极24，外延层21包括依次层叠在衬底1上的位错阻断层211、沟道层212、盖帽层213与绝缘保护层214，位错阻断层211在衬底1的表面的正投影位于沟道层212在衬底1的表面的正投影内，绝缘保护层214覆盖沟道层212的表面与盖帽层213的部分表面，栅极23位于绝缘保护层214上且与盖帽层213连通，源极22与漏极24分别位于栅极23的两侧，且源极22与漏极24均与沟道层212连通。
n个外延结构2中有一个外延结构2的漏极24与另一个外延结构2的源极22连通。在由衬底1指向外延结构2的方向上，衬底1包括依次层叠的绝缘导热层11、导电金属层12及衬底主体13。每个外延结构2的源极22均连通至衬底主体13，且每个外延结构2的绝缘保护层214均延伸至绝缘导热层11。
高电子迁移率晶体管芯片包括衬底1与n个相互间隔地层叠在衬底1上的外延结构2，衬底1作为外延结构2的生长基础对外延结构2起到支撑作用。每个外延结构2包括常见的外延层21、栅极23、源极22以及漏极24。在由衬底1指向外延结构2的方向上，衬底1包括依次层叠的绝缘导热层11、导电金属层12及衬底主体13。每个外延结构2的绝缘保护层214均延伸至绝缘导热层11，延伸至绝缘导热层11的绝缘保护层214隔离了外延结构2之间的连接，n个外延结构2中存在一个外延结构2的漏极24与另一个外延结构2的源极22连通，则实现相互独立的两个外延结构2之间的互联，以保证高电子迁移率晶体管芯片中形成一定的电路逻辑。衬底1中的衬底主体13起到良好的支撑作用，且衬底主体13可以被绝缘保护层214隔离成与n个外延结构2一一对应的n个部分，每个外延结构2中的源极22与对应的衬底主体13的部分可以相连，良好地抑制所有外延结构2中可能会存在的背栅效应。而导电金属层12可以起到导电以及键合到绝缘导热层11的作用，便于高电子迁移率晶体管芯片的制备。绝缘导热层11、导电金属层12及衬底主体13的制备要求以及成本较低，可以有效控制高电子迁移率晶体管芯片的整体成本，而导电金属层12本身可以用于引出引脚，也不需要额外从高电子迁移率晶体管芯片上剥离衬底1，就可以进行高电子迁移率晶体管芯片的后续封装等操作。可以减小高电子迁移率晶体管芯片的制备手续，可以降低最终得到的HEMT的成本的同时保证HEMT的质量和性能。
并且绝缘导热层11与导电金属层12均具有较为良好的散热效果，也可以降低热量对最终得到的高电子迁移率晶体管的寿命影响，提高最终得到的高电子迁移率晶体管的使用寿命。
需要说明的是，相互两个外延结构2之间，是通过绝缘保护层214起到绝缘与隔离的作用，部分绝缘保护层214延伸到绝缘导热层11以隔离。
可选地，衬底主体13的厚度与导电金属层12的厚度之比为50:1～200:1。
衬底主体13的厚度与导电金属层12的厚度之比在以上范围内时，衬底主体13能够实现良好的支撑与连接，导电金属层12可以有效实现键合与连接，且整体的制备成本也不会很高。
示例性地，导电金属层12的厚度与绝缘导热层11的厚度之比为1:100～1:200。
导电金属层12的厚度与绝缘导热层11的厚度之比在以上范围内时，绝缘导热层11的厚度较为合理，可以对外延结构2起到良好的支撑作用，也可以有效导热，控制最终得到的高电子迁移率晶体管的成本较为合理，高电子迁移率晶体管的使用寿命也较长。
可选地，衬底主体13的厚度为100um～300um，导电金属层12的厚度为0.5um～6um，绝缘导热层11为50um～1200um。
衬底主体13的厚度、导电金属层12的厚度与绝缘导热层11的厚度在以上范围内时，衬底1本身所需的制备成本较小，并且也能够适用于大部分不同厚度规格的外延材料的生长。控制HEMT制备成本的同时保证HEMT的整体质量。
示例性地，衬底主体13的材料为Si、SiC、GaN中的一种，在由衬底指向外延结构的方向上，导电金属层12包括依次层叠的黏合金属部分与键合金属部分，黏合金属部分的材料包括Ti、Ni、Au、Al、Sn中的一种或多种，键合金属部分的材料为Au，绝缘导热层11的材料为高阻硅、氧化铝或氮化铝中的一种。
衬底主体13的材料、导电金属层12的材料以及绝缘导热层11的材料，分别在以上材料中进行选择，则衬底1整体的制备成本较低，并且衬底1本身在制备过程中，各材料之间的连接情况较好，衬底1本身的质量较好，整体的使用寿命也较长。需要说明的是，高阻硅为高阻硅衬底的材料。
可选地，每个外延结构2的源极22均连通至导电金属层12。
每个外延结构2的源极22均连通至导电金属层12，金属的电阻非常小，可以保证源极22与导电金属层12之间的电压基本保持一致，出现源极22电势与接地点电势不同的情况更小，可以更有效地保证最终得到的HEMT的质量。
在本公开所提供的一种实现方式中，位错阻断层211、沟道层212与盖帽层213可分别为GaN层、AlGaN势垒层与GaN帽层。便于HEMT的制备与获取。
在本公开所提供的其他实现方式中，位错阻断层211、沟道层212与盖帽层213也可以采用其他不同材料制备，外延结构2还可包括除位错阻断层211、沟道层212与盖帽层213之外的其他层次，例如缓冲层等，本公开对此不做限制。
为便于理解，将连接源极22与漏极24的金属材料标识为25。
图2是本公开实施例提供的一种高电子迁移率晶体管芯片的制备方法流程图，制备方法用于制备如前所述的高电子迁移率晶体管芯片，制备方法包括：
S101：提供一基础衬底。
S102：在基础衬底上依次生长位错阻断层、沟道层与膜层，膜层包括多个相互间隔的盖帽层。
S103：在每个盖帽层上形成栅极，在每个盖帽层的两侧均分别形成源极与漏极，且源极与漏极均位于沟道层上。
S104：在沟道层上形成延伸至基础衬底的并列的(n-1)个凹槽，(n-1)个凹槽将沟道层划分为n个独立结构，n为整数且n大于或等于2。
S105：在每个独立结构上形成延伸至基础衬底的连接槽。
S106：打薄基础衬底远离独立结构的一面以得到衬底主体。
S107：在衬底主体远离独立结构的一面形成导电金属层。
S108：在导电金属层上键合绝缘导热层。
S109：使凹槽延伸至绝缘导热层。
S110：在每个独立结构上形成绝缘保护层，绝缘保护层覆盖每个独立结构中的沟道层的表面与盖帽层的部分表面，每个独立结构的绝缘保护层均延伸至绝缘导热层，得到层叠在衬底主体上的n个外延结构。
S111：将n个外延结构中有一个外延结构的漏极与另一个外延结构的源极连通，且另一个外延结构的源极充满连接槽。
高电子迁移率晶体管芯片包括衬底与n个相互间隔地层叠在衬底上的外延结构，衬底作为外延结构的生长基础对外延结构起到支撑作用。每个外延结构包括常见的外延层、栅极、源极以及漏极。在由衬底指向外延结构的方向上，衬底包括依次层叠的绝缘导热层、导电金属层及衬底主体。每个外延结构的绝缘保护层均延伸至绝缘导热层，延伸至绝缘导热层的绝缘保护层隔离了外延结构之间的连接，n个外延结构中存在一个外延结构的漏极与另一个外延结构的源极连通，则实现相互独立的两个外延结构之间的互联，以保证高电子迁移率晶体管芯片中形成一定的电路逻辑。衬底中的衬底主体起到良好的支撑作用，并且可以进行与n个外延结构中的每个源极之间的连通，良好地抑制所有外延结构中可能会存在的背栅效应。而导电金属层可以起到导电以及键合到绝缘导热层的作用，便于高电子迁移率晶体管芯片的制备。绝缘导热层、导电金属层及衬底主体的制备要求以及成本较低，可以有效控制高电子迁移率晶体管芯片的整体成本，而导电金属层本身可以用于引出引脚，也不需要额外从高电子迁移率晶体管芯片上剥离衬底，就可以进行高电子迁移率晶体管芯片的后续封装等操作。可以减小高电子迁移率晶体管芯片的制备手续，可以降低最终得到的HEMT的成本的同时保证HEMT的质量和性能。
并且衬底主体的制备过程中，是通过基础衬底打薄得到，在基础衬底的基础上不会有较大的成本升高。以基础衬底为基础先生长得到外延结构的基本层次，也可以保证外延结构的底层质量较好，最终得到的外延结构以及HEMT的质量较好。同时，绝缘保护层以及凹槽的深度的控制，是在导电金属层以及绝缘导热层成形之后再进行制备，此时衬底已经基本成形，而绝缘保护层以及凹槽只需要局部的操作即可得到最终的HEMT芯片，HEMT芯片整体在制备过程中所需的操作较小，整体的制备成本较小。
图3是本公开实施例提供的另一种高电子迁移率晶体管芯片的制备方法流程图，参考图3可知，制备方法包括：
S201：提供一基础衬底。
示例性地，基础衬底可为常见的硅衬底。便于制备与获取。
S202：在基础衬底上依次生长位错阻断层、沟道层与膜层，膜层包括多个相互间隔的盖帽层。
需要说明的是，步骤S202中，位错阻断层和沟道层可以通过金属有机气相沉积设备生长得到。
步骤S202中，膜层的形成，可包括：在沟道层上形成一层基础层；使用光刻工艺在基础层上刻蚀出多个相互间隔的盖帽层，得到膜层。便于盖帽层的制备，整体所需的制备步骤也较少。
S203：在每个盖帽层上形成栅极，在每个盖帽层的两侧均分别形成源极与漏极，且源极与漏极均位于沟道层上。
需要说明的是，栅极、源极与漏极均可通过光刻工艺得到。
示例性地，例如栅极的形成，包括：在基础衬底上生长的结构的表面涂覆光刻胶；在光刻胶上形成对应栅极的通孔，通孔连通盖帽层；蒸镀栅极到通孔内；去除光刻胶。即可得到栅极。源极与漏极的形成过程与栅极的形成过程类似，因此此处不再赘述。
在使用凹槽将基础衬底上生长的结构划分开之前，先形成栅极、源极与漏极。可以避免在凹槽之后制备栅极过程中，凹槽内会填充光刻胶以及部分金属。HEMT整体的制备过程较为简单。
为便于理解，此处可提供图4，参考图4可知，基础衬底100上生长有阻断层211、沟道层212与多个相互间隔的盖帽层213；源极22、栅极23与漏极24也已经制备完成。
S204：在沟道层上形成延伸至基础衬底的并列的(n-1)个凹槽，(n-1)个凹槽将沟道层划分为n个独立结构，n为整数且n大于或等于2。
需要说明的是，凹槽可通过刻蚀或者腐蚀等方式得到。本公开对此不做限制。
S205：在每个独立结构上形成延伸至基础衬底的连接槽。
连接槽用于源极22与衬底之间的连接。
S206：在每个独立结构远离基础衬底的表面覆盖一层钝化层，钝化层上留有暴露源极的表面、栅极的表面及漏极的表面的孔。
钝化层的增加可以对基础衬底的表面进行有效保护，并且减小后续基础衬底的打薄对外延材料的影响。
可选地，钝化层的厚度为1um～8um。
钝化层的厚度在以上范围内，可以有效保护外延材料的内部，同时也不会导致HEMT整体的成本有较大程度的提高。
示例性地，钝化层的材料为氧化硅或氮化硅。便于制备与获取且保护效果好。
为便于理解，执行完步骤S204～S206之后的结构可参考图5，凹槽S1从沟道层212延伸至基础衬底100的表面，连接槽S2从沟道层212延伸至基础衬底100的表面。钝化层200则覆盖基础衬底100上生长的外延材料的表面，钝化层200上的通孔则将源极22、栅极23与漏极24暴露出。
S207：打薄基础衬底远离独立结构的一面以得到衬底主体。
可选地，基础衬底可以通过化学机械抛光工艺进行打薄。得到的衬底主体的表面质量较好。
基础衬底打薄之后结构可参考图6，基础衬底打薄得到衬底主体13。
S208：在衬底主体远离独立结构的一面形成导电金属层。
导电金属层可以通过磁控溅射得到。能够得到质量较好的导电金属层。
S209：在导电金属层上键合绝缘导热层。
导电金属层与绝缘导热层之间可通过键合连接。能够保证二者的连接质量的同时制备过程较为简单。
示例性地，导电金属层与绝缘导热层的键合压力为900公斤～1100公斤；导电金属层与绝缘导热层的键合温度为200℃～300℃。能够保证导电金属层与绝缘导热层的连接质量较好，且整体的连接界面较为平整。
为便于理解，执行完步骤S208～S209之后的结构可参考图7，衬底主体13上形成有导电金属车12与绝缘导热层11。
S210：使凹槽延伸至绝缘导热层。
凹槽延伸至绝缘导热层可以通过刻蚀得到。
执行完步骤S210之后的结构可参考图8，凹槽S1延伸至绝缘导热层11。
S211：在每个独立结构上形成绝缘保护层，绝缘保护层覆盖每个独立结构中的沟道层的表面与盖帽层的部分表面，绝缘保护层填充凹槽，得到层叠在衬底主体上的n个外延结构。
需要说明的是，步骤S211中绝缘保护层并未填充连接槽。绝缘保护层的材料可以与钝化层的材料相同，钝化层与绝缘保护层叠合形成最终的绝缘保护层。
S212：使连接槽延伸至导电金属层的表面。
步骤S212中，可通过刻蚀原本的连接槽所在位置，以得到延伸至导电金属层的表面的连接槽。
执行完步骤S212之后的结构可参考图9，凹槽S1内充满绝缘保护层214，且绝缘保护层214覆盖外延结构2的大部分表面，连接槽S2则延伸至导电金属层12的表面。
S213：将n个外延结构中有一个外延结构的漏极与另一个外延结构的源极连通，且另一个外延结构的源极充满连接槽。
将n个外延结构中有一个外延结构的漏极与另一个外延结构的源极连通，可通过在源极与漏极之间沉积金属材料实现。便于制备。金属材料的形状可配合光刻工艺得到。
执行完步骤S213之后的HEMT芯片的结构可参考图10。
以上所述仅为本发明的可选实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种高电子迁移率晶体管芯片，所述高电子迁移率晶体管芯片包括衬底与n个相互间隔地层叠在所述衬底上的外延结构，n为整数且n大于或等于2，每个所述外延结构均包括层叠在衬底上的外延层、源极、栅极与漏极，所述外延层包括依次层叠在所述衬底上的位错阻断层、沟道层、盖帽层与绝缘保护层，所述位错阻断层在所述衬底的表面的正投影位于所述沟道层在所述衬底的表面的正投影内，所述绝缘保护层覆盖所述沟道层的表面与所述盖帽层的部分表面，所述栅极位于绝缘保护层上且与所述盖帽层连通，所述源极与所述漏极分别位于所述栅极的两侧，且所述源极与所述漏极均与沟道层连通，
所述n个外延结构中有一个所述外延结构的所述漏极与另一个所述外延结构的所述源极连通，
其特征在于，在由所述衬底指向所述外延结构的方向上，所述衬底包括依次层叠的绝缘导热层、导电金属层及衬底主体，
每个所述外延结构的所述源极均连通至所述衬底主体，且每个所述外延结构的所述绝缘保护层均延伸至所述绝缘导热层。
2.根据权利要求1所述的高电子迁移率晶体管芯片，其特征在于，所述衬底主体的厚度与所述导电金属层的厚度之比为50:1～200:1。
3.根据权利要求1所述的高电子迁移率晶体管芯片，其特征在于，所述导电金属层的厚度与所述绝缘导热层的厚度之比为1:100～1:200。
4.根据权利要求1～3任一项所述的高电子迁移率晶体管芯片，其特征在于，所述衬底主体的厚度为100um～300um，所述导电金属层的厚度为0.5um～6um，所述绝缘导热层为50um～1200um。
5.根据权利要求1～3任一项所述的高电子迁移率晶体管芯片，其特征在于，所述衬底主体的材料为Si、SiC、GaN中的一种，在由所述衬底指向所述外延结构的方向上，所述导电金属层包括依次层叠的黏合金属部分与键合金属部分，所述黏合金属部分的材料包括Ti、Ni、Au、Al、Sn中的一种或多种，所述键合金属部分的材料为Au，所述绝缘导热层的材料为高阻硅、氧化铝或氮化铝中的一种。
6.根据权利要求1～3任一项所述的高电子迁移率晶体管芯片，其特征在于，每个所述外延结构的源极均连通至所述导电金属层。
7.一种高电子迁移率晶体管芯片的制备方法，其特征在于，所述制备方法用于制备如权利要求1～6任一项所述的高电子迁移率晶体管芯片，所述制备方法包括：
提供一基础衬底；
在所述基础衬底上依次生长位错阻断层、沟道层与膜层，所述膜层包括多个相互间隔的盖帽层；
在每个所述盖帽层上形成栅极，在每个所述盖帽层的两侧均分别形成源极与漏极，且所述源极与所述漏极均位于所述沟道层上；
在所述沟道层上形成延伸至所述基础衬底的并列的(n-1)个凹槽，所述(n-1)个凹槽将所述沟道层划分为n个独立结构，n为整数且n大于或等于2；
在每个所述独立结构上形成延伸至所述基础衬底的连接槽；
打薄所述基础衬底远离所述独立结构的一面以得到衬底主体；
在所述衬底主体远离所述独立结构的一面形成导电金属层；
在所述导电金属层上键合所述绝缘导热层；
使所述凹槽延伸至所述绝缘导热层；
在每个所述独立结构上形成绝缘保护层，所述绝缘保护层覆盖每个所述独立结构中的所述沟道层的表面与所述盖帽层的部分表面，所述绝缘保护层填充所述凹槽，得到层叠在所述衬底主体上的n个外延结构；
将所述n个外延结构中有一个所述外延结构的所述漏极与另一个所述外延结构的所述源极连通，且另一个所述外延结构的所述源极充满所述连接槽。
8.根据权利要求7所述的制备方法，其特征在于，在每个所述独立结构上形成绝缘保护层之后，将所述n个外延结构中有一个所述外延结构的所述漏极与另一个所述外延结构的所述源极连通之前，所述制备方法还包括：
使所述连接槽延伸至所述导电金属层的表面。
9.根据权利要求7所述的制备方法，其特征在于，在每个所述独立结构上形成延伸至所述基础衬底的连接槽之后，打薄所述基础衬底远离所述独立结构的一面以得到衬底主体之前，所述制备方法还包括：
在每个所述独立结构远离所述基础衬底的表面覆盖一层钝化层，所述钝化层上留有暴露所述源极的表面、所述栅极的表面及所述漏极的表面的孔。
10.根据权利要求9所述的制备方法，其特征在于，所述钝化层的厚度为1um～8um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110739073.2A CN113690236B (zh) | 2021-06-30 | 2021-06-30 | 高电子迁移率晶体管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110739073.2A CN113690236B (zh) | 2021-06-30 | 2021-06-30 | 高电子迁移率晶体管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113690236A true CN113690236A (zh) | 2021-11-23 |
| CN113690236B CN113690236B (zh) | 2023-06-09 |
Family
ID=78576830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110739073.2A Active CN113690236B (zh) | 2021-06-30 | 2021-06-30 | 高电子迁移率晶体管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113690236B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023246610A1 (zh) * | 2022-06-24 | 2023-12-28 | 华为技术有限公司 | 芯片及其制备方法、电子设备 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101692438A (zh) * | 2009-10-19 | 2010-04-07 | 中国电子科技集团公司第五十五研究所 | 磷化铟基共振遂穿二极管与高电子迁移率晶体管单片集成制造方法 |
| CN102074571A (zh) * | 2009-11-17 | 2011-05-25 | 富士通株式会社 | 半导体器件及半导体器件的制造方法 |
| US20110210337A1 (en) * | 2010-03-01 | 2011-09-01 | International Rectifier Corporation | Monolithic integration of silicon and group III-V devices |
| CN102683405A (zh) * | 2011-03-18 | 2012-09-19 | 富士通半导体股份有限公司 | 半导体器件、制造方法以及晶体管电路 |
| CN102856373A (zh) * | 2012-09-29 | 2013-01-02 | 电子科技大学 | 高电子迁移率晶体管 |
| US20140091366A1 (en) * | 2012-09-28 | 2014-04-03 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| CN103943677A (zh) * | 2014-04-16 | 2014-07-23 | 中国科学院半导体研究所 | 一种芯片尺寸级氮化镓基晶体管及其制备方法 |
| CN108447908A (zh) * | 2018-05-04 | 2018-08-24 | 南昌大学 | 一种高电子迁移率晶体管 |
| CN110610936A (zh) * | 2019-09-11 | 2019-12-24 | 西安电子科技大学 | 基于键合的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 |
| CN110970423A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 半导体器件、高压器件和形成高压器件的方法 |
| US20200243518A1 (en) * | 2019-01-29 | 2020-07-30 | Stmicroelectronics S.R.L. | Hemt power device operating in enhancement mode and manufacturing process thereof |
| CN112185959A (zh) * | 2020-08-28 | 2021-01-05 | 西安电子科技大学 | 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法 |
-
2021
- 2021-06-30 CN CN202110739073.2A patent/CN113690236B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101692438A (zh) * | 2009-10-19 | 2010-04-07 | 中国电子科技集团公司第五十五研究所 | 磷化铟基共振遂穿二极管与高电子迁移率晶体管单片集成制造方法 |
| CN102074571A (zh) * | 2009-11-17 | 2011-05-25 | 富士通株式会社 | 半导体器件及半导体器件的制造方法 |
| US20110210337A1 (en) * | 2010-03-01 | 2011-09-01 | International Rectifier Corporation | Monolithic integration of silicon and group III-V devices |
| CN102683405A (zh) * | 2011-03-18 | 2012-09-19 | 富士通半导体股份有限公司 | 半导体器件、制造方法以及晶体管电路 |
| US20140091366A1 (en) * | 2012-09-28 | 2014-04-03 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| CN102856373A (zh) * | 2012-09-29 | 2013-01-02 | 电子科技大学 | 高电子迁移率晶体管 |
| CN103943677A (zh) * | 2014-04-16 | 2014-07-23 | 中国科学院半导体研究所 | 一种芯片尺寸级氮化镓基晶体管及其制备方法 |
| CN108447908A (zh) * | 2018-05-04 | 2018-08-24 | 南昌大学 | 一种高电子迁移率晶体管 |
| CN110970423A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 半导体器件、高压器件和形成高压器件的方法 |
| US20200243518A1 (en) * | 2019-01-29 | 2020-07-30 | Stmicroelectronics S.R.L. | Hemt power device operating in enhancement mode and manufacturing process thereof |
| CN110610936A (zh) * | 2019-09-11 | 2019-12-24 | 西安电子科技大学 | 基于键合的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 |
| CN112185959A (zh) * | 2020-08-28 | 2021-01-05 | 西安电子科技大学 | 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023246610A1 (zh) * | 2022-06-24 | 2023-12-28 | 华为技术有限公司 | 芯片及其制备方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113690236B (zh) | 2023-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9502421B2 (en) | Semiconductor device and method for fabricating a semiconductor device | |
| JP6691076B2 (ja) | パッシベーション層を有する半導体素子およびその生産方法 | |
| JP5048230B2 (ja) | 半導体装置およびその製造方法 | |
| US10629482B2 (en) | Backside contact to a final substrate | |
| CN110379807B (zh) | 微电子器件及微电子器件制作方法 | |
| US11817450B2 (en) | Heterolithic integrated circuits including integrated devices formed on semiconductor materials of different elemental composition | |
| CN102969288B (zh) | 带有埋置电极的半导体器件 | |
| US10304789B2 (en) | LDMOS transistor structure and method of manufacture | |
| US10403747B2 (en) | Gallium nitride/ aluminum gallium nitride semiconductor device and method of making a gallium nitride/ aluminum gallium nitride semiconductor device | |
| CN115274825A (zh) | 一种半导体器件及其制备方法 | |
| CN113690236B (zh) | 高电子迁移率晶体管芯片及其制备方法 | |
| CN113964103A (zh) | 半导体器件及其制备方法 | |
| JP2021527323A (ja) | ＧａＮ−オン−シリコン・デバイスの中の寄生容量低減 | |
| CN115588689A (zh) | 氮化镓肖特基二极管及其制备方法 | |
| TWI692039B (zh) | 半導體裝置的製作方法 | |
| TWI857265B (zh) | 半導體裝置及其製程 | |
| KR102724489B1 (ko) | 반도체 디바이스 및 그 제조 프로세스 | |
| US10615292B2 (en) | High voltage silicon carbide Schottky diode flip chip array | |
| US20240321858A1 (en) | Semiconductor device and method for forming the same | |
| TW202320284A (zh) | 半導體結構及其製造方法 | |
| CN114695523A (zh) | 半导体器件和半导体器件的制备方法 | |
| CN112768446A (zh) | 一种集成芯片及其制备方法 | |
| CN118507485A (zh) | 一种级联的半导体器件、其制作方法及电子器件 | |
| CN116072598A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |