TW201110289A - Laminated wiring board - Google Patents

Laminated wiring board Download PDF

Info

Publication number
TW201110289A
TW201110289A TW099118602A TW99118602A TW201110289A TW 201110289 A TW201110289 A TW 201110289A TW 099118602 A TW099118602 A TW 099118602A TW 99118602 A TW99118602 A TW 99118602A TW 201110289 A TW201110289 A TW 201110289A
Authority
TW
Taiwan
Prior art keywords
resistance
substrate
laminated
insulating layer
film
Prior art date
Application number
TW099118602A
Other languages
English (en)
Other versions
TWI508240B (zh
Inventor
Yoshihisa Warashina
Original Assignee
Hamamatsu Photonics Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics Kk filed Critical Hamamatsu Photonics Kk
Publication of TW201110289A publication Critical patent/TW201110289A/zh
Application granted granted Critical
Publication of TWI508240B publication Critical patent/TWI508240B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

201110289 六、發明說明： 【發明所屬之技術領域】 本發明係關於内插式基板等之積層配線基板。 【先前技術】 近年來，f子裝置或光裝置中，嘗試將複數個元件混合 連接而構築更高功能之裝置之。尤其在將具有不同功能之 元件彼此（例如光半導體元件與電子電路元件）電性連接而 成之混合裝置之情形中’由於元件間電極墊之數量或位置 不同，因此需使用内插式基板等積層配線基板。 專利文獻1中記載有將複數之陶瓷基板積層而成之積層 配線基板。陶瓷基板例如與樹脂系基板相比其線膨脹係數 杈小，具有可藉由研磨而平坦化等各種優點，且形成貫通 電極之技術亦已確立，但另一方面，因形成小間距之配線 圖案較困難，故不適合小型化。 因此’由可开> 成線膨脹係數小、平坦度高且小間距之配 線圖案之觀點而言，現正研究對積層配線基板應用矽基板 之技術。專利文獻2、3中記載有將以具有厚度份之深度之 %狀槽（線槽）包圍之部份設為電氣通路部之矽基板。 先前技術文獻 專利文獻 專利文獻1:日本特開2〇05_136266號公報 專利文獻2:曰本特開2006-521022號公報 專利文獻3:日本特開2008_541473號公報 【發明内容】 148854.doc 201110289 . . . .... · . .... . . .....· .. . ·. .. -. . . . , .. : .. · , ...... '. . 發明所欲解決之問題 但’即使將專利文獻2、3所記載之矽基板應用於積層配 線基板’各層矽基板之電氣通路亦成為配線，因此無法將 電極墊之數量或位置不同之元件彼此電性連接。 . ；. —— . . -: ..; ' 因此，本發明之課題在於提供一種奇使用秒基板將電極 ..... . * . . . . . , ................ ^ 板。::P 解為 v .·' ' .· ；' '- .：- 為鮮決上it問題，本善明4後層配線基板之赛徵革於， 具備:低電吗砍基板，莫包含以具有厚度份之深度之;環狀 心包圍之電氣通路部;第1絕緣層，其猜層於低電卩且石夕 板之一方侧之主面，以後貫通於厚灰方向之第」開:口對應 ... ........ - - - ·.·.·.. . . . . .... - .... : .......... :於電氣通路部之方式而形成；及第（每^ ......圓 ' .圓. 層於第1絕緣層之一方侧之主面，以使具有厚度奋之深度 · ，圓 之第1畔部對麵於第1開:口之方式而形灰:;且，低意阻妙基 .... ^ - - .....·. ^ ^ f ^ ri * t ^ ^ 阻高之比電阻;於第1高電阻梦基 之内面，經由第i缚:霧膜而設有第j配線膜，秦 ::膜爽秦第:1::開':口與電氟參路部電牲德搂:心 該積層配線基板中，使具有特定此電阻1低電阻分基 板、與具有比該特定比電阻高之比電祖之第1高電阻砍基 ' . 板失住第1絕緣層而積層於其另一方側與一方側。並且， 於低電阻矽基板設有以環狀槽包圍之電氣通路部，於第1 . . · - . 同電阻石夕基板之一方側之主面及第1凹部之内面，經由第1 148854.doc 201110289 絕緣層之第1開口與電氣通路部電性連接之第1配線膜係經 由第1絕緣膜而設《如此’於第1高電阻矽基板設有第i配 線膜’因此於積層配線基板之一方側與另—方側，可將電 極塾之數量或位置不同之元件彼此電性連接。 再者，較佳為第1凹部從第1高電阻矽基板之厚度方向觀 察時，以第1凹部之另一方側之端部包含於電氣通路部之 一方側之端面之方式形成。根據該構成，由於以第丨凹部 之另一方側之端部的周圍部份支持電氣通路部，因此機械 強度上升β 另，較佳為第1凹部以從第丨高電阻矽基板之另一方側之 主面向-方側之主面逐漸擴大之方式而形成。根據該構 成，由於易使第1配線膜形成於第丨凹部之内面，因此可防 止於第1凹部内斷線等，可使電氣通路部與第㈤線膜確實 電性連接。 :時|較佳為以凹部從第！高電阻梦基板之厚度方向觀 二、’以第1凹部之一方側之端部包含於電氣通路部之一 方it:面之方式而形成。根據該構成，從-方側向另- = ^ 凹部之内面全體包心電氣通路部— 方側之4面。藉此，由於以第丨四 電氣通路邻，丨全體之周圍部份支持 4 ’因此機械強度上升。 晨狀槽内成為空隙較佳。根H H + 部與其周圍部之間，可抑制電二該構成’於電氣通路 緣性。 ㈣電❹$之增加且謀求電氣絕 方側之端面設有電極膜 另，亦可於 148854.doc 201110289 . . . . . ... ..... . ..... . .... . . ... · ... - - · . . . · .·.. ..., '；: 此時’可於第丨高電阻矽基板之一方側之主面及低電阻矽 基板之另一方侧之主面安裝具有不同功能之元件，因此裝 置全體可薄型化。 ： ~ < j者進而具備.第2絕緣層’其獪層於低電阻砂基板之 編: ，另” ^側主面及第2凹部之内面，亦可經由第2絕緣膜設 :t第2配線臈’第1配滅勝亦可玫故 能之元件，因此τ安裝電極墊之數量或位置不同之元件， 另:，可於养置中確保特定々屢度並齊高機械 繫據本夢明，7爲用夢秦板將電極整之心量或位巣不同 走.:¾伴:被教電性逄 ν ···.·：：' - .:'... ：：·^ .···-·. -.·... 1 · · - .... ... -.. 再者，各爾中對於同一或相當部份附加同一符號，I略重 複說明,' ... -. -； ::.
[第1實施形態] . .....+. . . . .. . 1 . . ；;；® 1 # * # ^ # ^ ^ ^ & fe ^ t n ^ IS.} ... .... ......_. .. .... , 1 . 148854.doc — 201110289 平面圖。圖2係沿著圖1之裝置之n · n線之剖面圖。圖3係 圖1之裝置之底面圖。如圖1〜3所示，裝置D於作為内插式 基板之矩形板狀積層配線基板丨之表面側（另一方側）及背面 側（一方側）分別安裝矩形板狀之光半導體元件2〇及電子電 路元件30而構成。 光半導體元件20係多通道光元件（此處為4χ4通道之陣列 受光元件）’電子電路元件30係放大器陣列等處理ic。若 光半導體元件20之受光部尺寸較大時，電子電路元件3〇之 尺寸比光半導體元件20之尺寸小。若將製造步驟複雜之電 子電路元件30製作成超過必要的大小時，就成本上較為不 利，因此將光半導體元件20與電子電路元件3〇經由可變換 間距之積層配線基板1而混合連接。 圖4係圖1之積層配線基板之平面圖。圖5係沿著圖4之積 層配線基板之V-V線之剖面圖。圖6係圖4之積層配線基板 之底面圖。如圖4〜6所示，積層配線基板1具備低電阻矽基 板2、積層於低電阻梦基板2背面（一方側之主面）2b之絕緣 層（第1絕緣層）3、積層於絕緣層3的背面（一方側之主面）3b 之尚電阻矽基板（第1高電阻矽基板）4。即，積層配線基板丄 成為使低電阻矽基板2與高電阻矽基板4經由絕緣層3而連 接之SOI(Silicon On Insulator :絕緣層上石夕）基板。 再者’低電阻矽基板2具有特定之比電阻（例如〇〇 i Ω-cm)，高電阻矽基板4具有比特定比電阻高之比電阻（例 如3 kQ.cm)。另，絕緣層3係含氧化矽等之氧化膜。 低電阻矽基板2包含以具有其厚度份之深度之圓環狀的 148854.doc 201110289 · " ·- .. 環狀槽5包圍之圓柱狀電氣通路部6 ώ環狀槽5具有從低電 阻石夕基板2之表面2a至背面2b之深度，使其底面成為絕緣 屠3之表面3a。電氣通路部6以與光半導體元件2〇之陽極.電 極墊20 a及共同陰極電極塾鳥(參照圖！、2)對應之方式(即 以舞孚度有向對向 ，成4吻 轉6籍由舞 m ji 5 h ^ ^ ^ ^ -»γ ^ ^ ^ ^ ^ # ύ U S w Μ.ΜΜή- 【，電極膜7、電極膜_ '骖鑛、鐘敷等而成廉於電氣通路部S之端面如，與電 歐姆連^ 2〇br^ + 20b(參'照圖 i、2)。： ^ 以’將貫通纖 _顏 日士各門冬方式J而形成。從絕線層> _電；議^ 、./'电氣通路部6歐碡連接。：t 於高電阻矽基板4上，將且有装度疮 1凹部）對應於絕緣芦其厚度v之深度之嘗傳 上對向之方式)聚成' 開口8之方式（即於厚度方向:: 乃义）％成。凹部u罝古 4 b至表面七之深戶，# .严/、有^電阻妙基板4之背面 ’使其岸面成X緣層3之背面3b» ...... .· - . ... ·..... . . - . . 148854.doc 201110289 各凹部11係以高電阻矽基板4之表面4a向背面仆逐漸擴 大之方式（換言之，以從高電阻矽基板4之背面4b向表面乜 逐漸變窄之方式）以濕蝕刻等形成。更詳細言之，各凹部 11從高電阻矽基板4之厚度方向觀察時，係以凹部u背面 側之端部（開口部）包含於所對應之電氣通路部6之端面讣之 方式形成四角錐台狀。藉此，從高電阻矽基板4之厚度方 向觀察時，凹部11之表面側之端部（底部）亦包含於電氣通 路部6之端面讣内。再者，從絕緣層3之厚度方向觀察時， 絕緣層3之開口 8不僅包含於所對應之電氣通路部6之端面 6b，亦包含於所對應之凹部丨丨之表面側之端部（底部）。 於高電阻矽基板4之背面4b及凹部u之内面Ua，經由含 氧化矽或氮化矽等之氧化膜或氮化膜之絕緣膜（第丨絕緣 膜）12，設有含Cr/Pt/Au等金屬之配線膜（第丄配線膜）13。 絕緣膜12於凹部11的表面側之端部（底部）被除去，配線膜 13於其除去部與導電膜9連接。藉此，配線膜!3經由絕緣 層3之開口 8而與低電阻石夕基板氣通路部"性連接。 於高電阻矽基板4之背面4b形成有圖案之配線膜13具 有\墊部13a，其以與電子電路元件3〇之端子電極墊 (多‘、’、圖2、3)對應之方式（即以於厚度方向對向之方式）而 設，外部界面l3b，其作為電源供給用或信號輸入輸出用 而與外部電性連接；及配線部13e，其與塾部叫、外部界 面部13b及凹部n内之配線膜13之一部份相互連接。並 且於各墊部13a經由焊錫凸塊40而連接電子電路元件3〇 之端子電極塾3Ga(參照圖2、3卜於配線膜13之各配線間， 148854.doc 201110289 因高電阻矽基板个自身具有較高比電阻，因此即使在交流 下亦可維持高阻抗、 .· . ' - ... . 再者’一般以CZ(Czochralski，柴氏）法製造之矽晶圓難 以向零阻化（低雜質濃度化)’因此對於高電阻矽基板4使用 双1^(浮區)法製造之矽晶圓較佳。在cz法中，要使矽晶 • ·' . · .... 务比電阻為數1⑽cm有莫限度 '而在FZ法中，贫使妙‘ 圓'丼電阻為聋⑽·妈政上。對於低寫阻咬基從 碼差小故滅用以择參貧造^ 通路部6無法成為:匕破乡田之尺揭^ 製造.之.矽晶.圓 ....... .. . ..... . . . 1 .. .... ... . .. .. ...... :另’:高電阻秒美板4之 距牝，或可升高备電極間之電氣電阻值，則杯薄型為佳。 但^缚時強度上變膝弱>豹 1〇-1〇〇 # μιη ° ；.： ： · . . . . .... . ... . - .... ； 直喪Qa pm冬電氣通路部6時，成 取拜12 7 Q/citi y此時，若 低零陴楚基卷2.々厚度為5Q〇 _ :， 以電魏通路部6¾電翁雷 阻值成為約6 Ω，若低電阻梦基被g :声危乂 。^ 軋通路部6之電氣電阻值成為丨3 丄 A U。有必要再降低電氣通 路部ό之電氣電阻值時，例如只^ 厂 /、 r ^ ^ ' 曰大為直徑200 μιη而加 大电，氣通路部·6之尺寸即可.。此昧 ... ώ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ，若低電阻石夕基板 2 之庳 度為100 μπι，則電氣通路部6之蝥〆 夕嚷軋電阻值成為0.3 Ωβ 148854.doc 201110289 如上說明，在積層配線基板丨中，使具有特定比電阻之 低電时基板2、與具有高於其特定比電阻之高比電阻之 高電阻矽基板4夾住絕緣層3而積層於其表面“與背面儿。 並且，於低電阻矽基板2上，設有以環狀槽5包圍之電氣通 路部6，於高電阻矽基板4之背面仆及凹部u之内面， 經由絕緣層3之開口 8設有與電氣通路部6電性連接之配線 膜13。如此，由於在高電阻矽基板4設有配線膜13，因此 可於積層配線基板1之表面側與背面側，將電極墊之數量 或位置不同之光半導體元件20與電子電路元件3〇電性連 接。 再者，藉由組合低電阻矽基板2與高電阻矽基板4，因而 即使雨電阻矽基板4薄型化亦可確保機械強度，且處理上 亦變付容易° 3 ’無需於表面側及f面側兩方經由絕緣膜 而設置配線膜，可使構造簡化。 再者，高電阻矽基板4之凹部u以從高電阻矽基板4之表 面4a向背祕逐漸擴A之方式形成。藉此，可使配線㈣ 容易形成於凹部11之内面Ua，因此可防止於凹部u内斷 線等，可使低電阻矽基板2之電氣通路部6與配線膜13之電 性連接確實化。 另，各凹部11從高電阻矽基板4之厚度方向觀察時，係 以使凹部11背面側之端部（開口部）包含於所對應之電氣通 路部6之端面6b之方式形成。由於將凹部n以從高電阻矽 基板4之表面4a向背面4b逐漸擴大之方式形成，因此從高 電阻矽基板4之厚度方向觀察時，凹部u表面側之端部（底 148854.doc -12- 201110289 部）亦包含於電氣通路部6山 格。丨6之端面6b。藉壯，i认
全體之周圍部份支持雷患 稭此由於以凹部II 另— 、 通路部6,因此機械強度提升。 另’包圍電氣通路6之環 炎 柃升 々a 承狀槽5内成為空隙。籍舳，认+ 軋通路部ό與其周圍部叮女於電 二义間’可抑制電氣容量之拗知日对 求電乳絕緣性。再者，就德' 故命日謀 -h ' 〈、就機械強虞方面，由於利甩丰導料 兀件20之安裝而予ώ改凡 ： 用肀導體 :先’::於低電·%基板2電'氣通:參^#右" 、。秦餐’可於高:電阻矽^ :皆基板2之表面 带2 ， 裝秦有不同功能之遽丰導體元件2〇1 ^ :電子電路減 今接著’針_^^ :.|明。再❹奸 各積層配線基板1可由切割妙 首先如圖7(a)所不’準備將低電阻發基板2與高電缸碎 基板4經由絕緣層3而㈣0 :蒙_，較:佳·， :聲子注〜。择筆’貪 基板4·_ f，_凹部_^^ 使絕緣層3咸為阻止:層。Λ -.'：' - ^--^ ；： - ；- " -. ; ； ;.:' ：： ； 再者’高電阻砂基板4之表面4:a及背面扑之面方位會 〇〇〇)時，通常OF(定向平面）面之面方位成為（11〇)，若將 四角举台狀之凹部11之開口部之各邊以相對於〇1?平行及垂 直之方式設哀，則籍由濕飩刻，凹部Η之内面乏面方位變 ... . _ . . ； · " . . _ _ _ _ . .... _ ' 148854.doc •13· 201110289 電阻矽基板4之表面4a成 成（〗n)，凹部11之内面相對於高 54.7。之傾斜面。 41接：進行：部U之形成’㈣㈨所示，除去氮峨 1用熱乳化或CVD法’於高電阻石夕基板4之背面扑及 之㈣形成絕緣膜12。㈣熱氧化形成絕緣膜 12時，亦會妹電时基板2之表面〜成膜氧化膜，但該 氧化膜因不需要故以乾蝕刻除去。 接著’如圖7⑷所示，使用噴塗機，於高電阻石夕基板4之 背面4b及凹部u之内面Ua成膜抗飯劑掩模42，利用乾姓 刻而於絕緣層3形成開口 8。為進行歐姆接觸而需要離子注 入時’在該階段中對低電阻石夕基板2之表面〜進行離子注 入，且經由開口 8對低電阻矽基板2之背面2b進行離子注 入0 接著，如圖8(a)所示，除去抗蝕劑掩模42，於低電阻矽 基板2之表面2a、絕緣層3之開口 8内 '及絕緣膜12上利用 蒸鍍而形成金屬膜 '然後，#由使用抗蝕劑掩模之濕蝕刻 或剝離，於低電阻矽基板2之表面2a形成電極膜7，且於高 電阻矽基板4之背面4b及凹部11之内面Ua，經由絕緣膜12 而幵少成配線膜13。為進行金屬之合金化或歐姆連接而需要 退火之情形時，於該階段實施。 接著’如圖8(b)所示，於低電阻矽基板2之表面2a形成抗 姓劑掩模 43，利用 DRIE(Deep Reactive Ion Etching :深反 應式離子蝕刻）而於低電阻矽基板2形成環狀槽5，劃定電 氣通路部6。最後，除去抗蝕劑掩模43 ,完成積層配線基 148854.doc -14· 201110289 ...... --.. · ； -. ·： ... . .... ... ... ' · .:. . . ... ；., ' · ... · .. . ... - * . ... . ...... . · ..... . . .- . · 板1。 - . 1 . ' [第2實施形態] . ... 圖9係本發明之積層配線基板之第2實施形態之剖面圖。 . · ' . · .^ 如圖9所示’積層配線基板1 〇除上述積層配線基板工之構成 外.進:而_具:備絕緣層，(第.2絕緣層.）14:'其:積層:於，低:電:阻，石夕基 板2文:表面(另Γ*方侧之主旬2汉;及身意膏 ’ )1解 '多電阻:$基板1表具有魏修^ 特定t匕賢ja為高之比電粗 ......圓.... ·· 於年緣層Μ上，與絕滅3相同，以對應於低電阻砍基板2 之夸.電氣:通路部6之方式(:即以於厚度'方向對向之:方式)形成 貫通於其厚度方向 < 開口 (第销口 )16。另，於高 板15與馬電阻矽基板4相同，以對應於絕緣層14之各開口 卜16之方式(即’:以於年度方 份之深度之凹部(第2凹部)1々。 ..· ..... ........ . . .. ... . . .,. ........ . . # :之開口16 内之導電反^ ^ ...性連接_._。：:_ _ _ :.....:..... :. . .. . ..._ . . .. ._ .. 根據如上構成之積層配線基板10，可於高電阻矽基板4 ^ f ^ 4b^ ^ t ^ ^ ^ 15^ ^ S 15a^ # ^ ^ ^ ... ...... ...'. '：" ^ r .:
..... I 148854.doc ：. ：. 201110289 另’可在裝置D中確保特定之厚度並提高機械強度。 再者，積層配線基板10係如下製造。即，準備2塊上述 積層配線基板1，連接料低電时基板2之表面2a彼此而 製得。低電阻矽基板2之表面2“皮此之料，可於電氣通 路部6之表面側之端面仏設置電極膜7,利用焊錫等接合電 極膜7彼此，亦可不於電氣通路部6之端面以設置電極膜 7,而利用表面活化接合，接合低電阻矽基板2之表面“彼 此。此時，例如若低電阻矽基板2係使用直徑6英吋之矽晶 圓，由於其標準厚度為625 μΓη，因此可使積層配線基板丄 之厚度為 1 mm以上。 但’高電阻矽基板4、15之凹部11、17之開口部之尺寸 依存於高電阻矽基板4' 15之厚度。例如高電阻矽基板4、 15之厚度為200 μηι，且凹部11、17之内面相對於高電阻矽 基板4之表面4a為54.7。之傾斜面之情形時，因傾斜之擴大 於兩側各為140 μιη ’因此若將凹部11、丨7之底部之各邊長 度設為50 μηι時，凹部之開口部之各邊長度變成33〇 μιη。 因此’即使凹部11、17緊密排列，凹部丨丨、丨7之最小間距 亦變成約400 μπι。因此，若安裝於表面側及背面侧之各元 件之電極墊之間距低於4〇〇 μπι時’於表面側及背面側分別 設有配線膜13、2 1之積層配線基板1 〇係有利。 本發明不限於上述實施形態。 例如’第1實施形態中，高電阻矽基板4之凹部11亦可不 以從咼電阻石夕基板4之表面4a向背面4b逐漸擴大之方式形 成。此情形時，從高電阻矽基板4之厚度方向觀察時，凹 148854.doc -16- 201110289 部11表面側之端部（底部）只要包 低雷 二: 、基杜*〜卜 ,％低電阻矽基板2之電氣 通路〇P 6之月面侧之端面6b，則 ^ 』仍可利用凹部11的表面側 丄双 电軋通路部6，因此機械強度 上升。....... 夢阻種㈣之· 接:進行:。、二 產業上乏可利用性 根據本發明 芩兀件彼此電性連接。 【圖式簡單說明】::: 圖1係具備本發明之積層配線基板之裝置之第丨實^形態 之平:面 圖2係沿著圖1之裝置之：II-II線之娜面圖v 圖3係圖1之裝置之底南圖。 圖4係興1冬積層配線基板之平母 圓圓圓 - 二 .:., ' ' - - . . 圓圓: __ 圓 ' 圓 . , 圖6係圖)4之積層配線基板之底面圖 圖7(a)-(e)係圖4之積層配線基_之每個製造爽腺之剖面 圖。.：- 圖8(a)、(b)係圖4之積層配線基板之每個製造步驟之剖 面圖 148854.doc -17- 201110289 圖9係本發明之積層配線基板之第2實施形態之剖面圖 【主要元件符號說明】 1、10 積層配線基板 2 低電阻碎基板 2a 表面（另一方側之主面） 2b 背面（一方側之主面） 3 絕緣層（第1絕緣層） 3b 背面（一方侧之主面） 4 高電阻矽基板（第1高電阻矽基板） 4b 背面（一方側之主面） 5 環狀槽 6 電氣通路部 6a 端面（另一方側之端面） 6b 端面（―方側之端面） 7 電極獏 8 開口（第1開口） 11 凹部（第1凹部） 11a 内面 12 絕緣膜（第1絕緣膜） 13 配線臈（第1配線膜） 14 絕緣層（第2絕緣層） 14a 表面（另一方侧之主面） 15 高電阻矽基板（第2高電阻矽基板） 15a 表面（另一方側之主面） 148854.doc •18- 201110289 .. ,.... ..... 16 開口（第2開口） 17 1部（第2凹部） . . * 17a 内面 19 二:絕緣膜（第2絕緣膜) 148854.doc • 19·

Claims (1)

  1. 201110289 七、申請專利範圍： 1. 一種積層配線基板，其特徵在於，具備： 低電阻矽基板，其包含以具有厚度份之深度之環狀槽 . . . ； .... 包圍之電氣通路部； : 第1絕緣層，其積層於前述低電阻矽基板之一方侧之 主面，:以使:貫通於厚度方向之:第 ........ .... . : .... '. J ·' · · 通政部:之:方:式::而/形成；及: 圓... 第1高電阻發基板，其積層於前述第1絕緣層之一方側 之主面，以使真有厚度份之深度之第1凹部對應於前述 . ..... ... . . ..... ..... . ....... f 第1開口之方式而形成；且 —— ...... .' . · ........ · · . ...... . . · .. 前述低電阻矽基板具有特定之比電阻，前:述第J高電 .. . . ... . ....... ·.. . ： .. . . . . . .... ... 阻矽基板具有比前述特定比電阻高之比電阻， 於前述第1高電祖矽基板之一方側之主面及前述第1凹 . . ..... ..... . . .... .. . ........... ..... ...... ...... ........ :部之内面，經由第1絕緣膜而設有第1配線膜，前述第1 ..... . ........... . ................... · 1 . ...... . . ·· :配線膜經由前述第1開口與前述電氣通路部電性連接。 . · . - - - -·' · · · - · . · . - · · - · · •- ... " . .... ... · · ： r. . . .. ....·· . . . 2. :如請求項1之:積層配線:基板，真中:前述第1凹部從C述^ 1高電阻矽基板之厚度方向觀齊時’以前述第1凹部之另 一方側之端:部包含於前述電氣遽路部之一方側之端面之 ., ... 方.式形:成。::吞 ... . . . . . -· ........ . ... ,,、. ·.· · ..: :3..:如請求項l·之積層配線基板，其中c前述第 ..... ' ..... · . · . . ... .. . .： · · .. ........ ..... - . r 述第1高電阻砍基板之另一方側之主面向一方側之主面 - . 逐漸擴大之方式而形成。 4.如請求項3之積層配線基板，芩中前述第1凹部從前述第 1高電阻矽基板之厚度方向觀察時，以前述第1凹部之一 148854.doc 201110289 方側之蠕部包含於前述電氣通路部之一方側之端面之方 式而形成。 5. 如清求項1之積層配線基板，其中前述環狀槽内成為空 隙。 6. 如5青求項1之積層配線基板，其中於前述電氣通路部之 另一方側之端面設有電極膜。 月长項1之積層配線基板，其中進而具備： 第2絕緣層，其積層於前述低電阻矽基板之另—方側 之主面’以使貫通於厚度方向之第2開口對應於前述電 氣通路部之方式而形成；及 第2商電阻衫基板，其積層於前述第2絕緣層之另—方 側之主面’以使具有厚度份之深度之第2凹部對應於前 述第2開口之方式而形成； 月’J述第2高電阻矽基板具有比前述特定之比電阻高之 比電阻， 於刖述第2兩電阻矽基板之另一方側主面及前述第2凹 邻之内面，經由第2絕緣膜設有第2配線膜，前述第2配 線膜經由刖述第2開口與前述電氣通路部電性連接。 148854.doc -2-
TW099118602A 2009-06-17 2010-06-08 Laminated wiring board TWI508240B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009144038A JP5330115B2 (ja) 2009-06-17 2009-06-17 積層配線基板

Publications (2)

Publication Number Publication Date
TW201110289A true TW201110289A (en) 2011-03-16
TWI508240B TWI508240B (zh) 2015-11-11

Family

ID=43356321

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099118602A TWI508240B (zh) 2009-06-17 2010-06-08 Laminated wiring board

Country Status (6)

Country Link
US (1) US8847080B2 (zh)
EP (1) EP2445004B1 (zh)
JP (1) JP5330115B2 (zh)
CN (1) CN102460687B (zh)
TW (1) TWI508240B (zh)
WO (1) WO2010147000A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6137196B2 (ja) * 2012-12-07 2017-05-31 信越化学工業株式会社 インターポーザー用基板及びその製造方法
TWI548052B (zh) * 2014-04-22 2016-09-01 矽品精密工業股份有限公司 半導體中介板及封裝結構
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US20210398961A1 (en) * 2018-12-03 2021-12-23 Aayuna Inc. High Density Optical Interconnection Assembly
JPWO2020218223A1 (zh) * 2019-04-25 2020-10-29
CN110071047B (zh) * 2019-04-28 2020-12-18 北京航天控制仪器研究所 一种微系统集成应用的硅基转接板制作方法
EP3855483A1 (en) * 2020-01-21 2021-07-28 Murata Manufacturing Co., Ltd. Through-interposer connections using blind vias

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221769B1 (en) * 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
KR20040060919A (ko) * 2001-08-24 2004-07-06 엠씨엔씨 리서치 앤드 디벨럽먼트 인스티튜트 관통 바이어형 수직 상호접속부, 관통 바이어형 히트 싱크및 관련 제작 방법
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
SE526366C3 (sv) * 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
JP2005136266A (ja) 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd セラミック多層配線基板およびセラミック多層配線基板の製造方法ならびに半導体装置
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
CN101589543B (zh) 2005-05-18 2012-10-31 科隆科技公司 微机电换能器
JP5025922B2 (ja) * 2005-06-30 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 回路基板、回路基板の製造方法および半導体装置
WO2007110799A2 (en) * 2006-03-27 2007-10-04 Philips Intellectual Property & Standards Gmbh Low ohmic through substrate interconnection for semiconductor carriers
JP5179046B2 (ja) * 2006-11-22 2013-04-10 新光電気工業株式会社 電子部品および電子部品の製造方法
JP4970979B2 (ja) * 2007-02-20 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2009054824A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 貫通配線付基板の製造方法

Also Published As

Publication number Publication date
CN102460687B (zh) 2016-01-20
US20120132460A1 (en) 2012-05-31
US8847080B2 (en) 2014-09-30
JP5330115B2 (ja) 2013-10-30
EP2445004B1 (en) 2019-05-01
EP2445004A4 (en) 2018-02-14
JP2011003633A (ja) 2011-01-06
CN102460687A (zh) 2012-05-16
WO2010147000A1 (ja) 2010-12-23
EP2445004A1 (en) 2012-04-25
TWI508240B (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
TW201110289A (en) Laminated wiring board
US11728273B2 (en) Bonded structure with interconnect structure
TWI231592B (en) Semiconductor device, three-dimensionally mounted semiconductor device, and method of manufacturing semiconductor device
TWI229890B (en) Semiconductor device and method of manufacturing same
TW200412214A (en) Semiconductor device and method of manufacturing the same
TW201018347A (en) Wiring board capable of having built-in functional element and method for manufacturing the same
TW200745308A (en) Circuit connecting adhesive film, circuit member connecting structure and circuit member connecting method
CN104183566B (zh) 具有突出的铜端子柱的基板
TW200612440A (en) Polymer-matrix conductive film and method for fabricating the same
JP5581106B2 (ja) 半導体装置の作製方法
JP2009076882A (ja) 半導体装置及びその製造方法
TW492118B (en) Improved integrated circuit structure
TW200803645A (en) Embedded capacitor core having a multiple-layer structure
JP2015119109A (ja) 半導体装置の製造方法
US20200350278A1 (en) Hybrid molecular bonding method and electronic circuits for implementing such a method
TW200810640A (en) Improved electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof-part II
KR20220071981A (ko) 시트 커넥터, 시트 세트, 전기 검사 장치 및 전기 검사 방법
CN113261094A (zh) 封装基板及包括其的半导体装置
KR102283385B1 (ko) 기판 고정 장치 및 그 제조방법
JP2017168493A (ja) 配線基板、およびその製造方法
JP2016111244A (ja) 配線基板及びその製造方法
TW202243337A (zh) 異方性導電片及電檢查方法
JP2005317901A (ja) 回路部品モジュールおよびその製造方法
TWI305116B (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
US9455539B1 (en) Connector having printed circuit with embedded die

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees