TW201037715A - Disabling faulty flash memory dies - Google Patents

Description

201037715 六、發明說明： 【發明所屬之技術領域】 各實施方案一般可以係關於快閃記憶體裴置，並且特定 貫把方案可以係關於用於使快閃記憶體裝置中故障的晶片 失效之方法與系統。 【先前技術】 隨著。十异裝置之忐力及特徵的增加，對資料儲存裝置的 要求已提高。已將資料健存裝置用於（例如）儲存可藉由處 理器執行的程式指令（即碼）。還已將資料儲存裝置用於儲 存其他類型的資料’包含（例如）聲音、影像及/或文字資 訊。最近’具有能夠儲存實質資料内容(例如歌曲、音樂 視訊等）之資料儲存裝置的系統已變得可廣泛用於可攜式 此類可攜式裝置包含資料儲存裝置，其具有較小波形因 數並能夠採用可攜式電源(例如電池)操作。可攜式裝置中 的某些資料儲存裝置可提供非揮發性記憶體，其能夠在盘 電源斷開時保存資料。可攜式裝置已使用各種非揮發性資 料儲存農置，例如硬碟機、eepr〇m(電抹除可程式化唯讀 S己憶體）及快閃記憶體。 型。快 中提供

快閃記憶體已變為丰I 々千導體§己憶體之廣泛使用的 閃記憶體可在（例如1 i 牡（灼如）可攜式電子裝置及消費品應 一非揮發性記憶體。 兩種類型的快閃記 S己憶體。一般而言， 憶體係NOR快閃記憶體與NAND快閃 NOR快閃記憶體可在某些方面不同於 148292.doc 201037715 NAND快閃記憶體。例如，麵快閃記憶體通常提供容量 以在適當位置執行碼，並且可隨機存取（即，如RAM — 1)。例如，NOR快閃記憶體可在可攜式電子裝置、行動 電話及PDA十提供碼儲存與直接執行。 Ο 、相比而5 ’ NAND快閃記憶體通常可以更迅速地抹除資 料’存取叢發（例如512個位元組塊）中的資料，並且與可比 較的NOR快閃記憶體相比，可提供較多的使用期抹除週 期。NAND快閃記憶體-般可採用每位元較低的成本提供 非揮發性餘存器，作為用於消費品裝置（例如數位相機盘 刪播放器）的高密度檔案儲存媒體。漏⑽閃記憶心 可用於諸如相機行動電話中的資料儲存之應用。 =些快閃記憶體製造環境中，較小百分比的快閃記憶 -S曰片可忐具有可藉由測試加以偵測的缺陷。—缺陷之一 範例係特定記憶體位置處的Μ錯誤。可藉由諸如將讀取/ 寫入存取從有缺陷的記憶體位置重新引導至一组冗餘記情 體位置之技術來補償某些缺陷。 。 在某些情況下，可將快閃記憶體之多個晶片一起植裝於 單一積體電路（IC)封裝中。在此類多晶片快閃記憶體^裝 中’可執行測試以偵測封裝中快閃記憶體晶片之任一者中' 的缺陷。若封裝中的任—個別快閃記憶體晶片具有多於 接受數目的缺陷，則可丟棄整個封裝。 ' 【發明内容】

物品及相關聯的方法與系統係關於使包含多個快閃記憶 體晶片之一裝置中有缺陷的快閃記憶體晶片失效。包含J \4S292.doc 201037715 個快閃記憶體晶片之封 快閃記憶體晶片之—㈣以標識成指示基於未失效的 位準、封裝位準及憶體資料儲存容量。可在晶片 芊此〜/ 板位準應用各種失效方法。 的失效機制不需要=個優點。例如’用於-晶片 重要~可接^ 則貞職校正機·補償具有 丄缺陷之晶片。藉由使整個晶片失效， 所獲付的貧料儲存容 ^ 0 . 重了在右干標準記憶體容量數值之一 内。此外，可藉由標識用於銷隹 體，以較小的儲存容量來達=使用：；多晶片快閃記憶 以及楹你 j勞動力的節省、收入的增加 體封裝之低成本替代方式4 =!T:的快閃記憶 體裝置中投:#的no_杳4快閃記憶 多日曰片俠m f部分的能力可有效地減小與 曰曰、^己憶體封裝相關聯的財務風險 快閃記憶體裝置的使用。 杈开此類 ^附^以下說明中提出本發明之—或多個實施方案的 、’、田即。從說明與附圖及中請專利範圍將明白本發明之其他 特徵。 【實施方式】 圖1顯示用於-多晶片快閃記憶體封裝的-組織結構100 之一範例。組織結構100可用於各種應用，例如可攜式音 樂裝置、個人數位助理、行動電話、手持或膝上型；腦二 及嵌入式系統。結構100包含一印刷電路板（PCB) 1 ，其 上可安裝一快閃記憶體封裝丨10。 ' 一快閃記憶體封裝可包含任何實際數目（例如兩個、二 148292.doc 201037715 個、四個、八個杰 體封裝110包含四個：個)的快閃記憶體晶片。快閃記憶 個丨夬閃记憶體晶片115a、115b、115 ==造期間，可測試快閃記憶體封裝110。在: 二=對至少-― _ 、J试刀數。根據測試性能，可依據一組準 AΓ凡錯誤率）將封裝中的某些快閃記憶體晶片識別 馬有缺陷。 在某些實施方牵·φ, Ο

>、 可使識別為有缺陷的任一個別晶片 失效。可致使—生 失效sB片無法存取以儲存及/或讀取儲 的資料。參考圖2爭1 ^ 圖更评細地說明用於使一個別晶片失效之 各種設備及方法。 並非丟棄包含至少—個有缺陷或失效晶片之所有封裝， 而係製造商能夠出售快閃記憶體以用於封裝中的非失效晶 ^ °製造商可在此類快閃記憶體封裝上提供-標識（或: 他標記）以指示快閃記憶體封裝具有基於非失效快閃記憶 體晶片的資料儲存容量。 在圖1之fe例中’封裝丨丨G中的快閃記憶體晶片m 115b ' li5e、115d之每個均包含三個快閃記憶體區塊 及一控制器125。某些實施方案可具有或多或少的記憶體 區塊。快閃記憶體區塊120之每個均包含多個(例如“或 128们）决閃憶體頁13()。每個快閃記憶體頁⑴均包含多 個快閃記憶體單元135。快閃記憶體單元135藉由儲存單元 中的電何來儲存資訊。一快閃記憶體單元中的一電荷位準 表示儲存在該單元中的資訊。在某些實施方案中，快閃記 148292.doc 201037715 ，體單元135可以係單—位準單元，#中每個快閃記憶體 單元135均儲存—個資訊位元。在其他實施方案中，快閃 記憶體單元U5可以係多位準單元，彡中每個快閃記憶體 單元均儲存多個資訊位元。快閃記憶體單元135可能有缺 陷，例如當其無法保持其電荷位準時，或其無法改變其電 荷位準以充分表示所有可行的位元數值時。 快閃記憶體封裝1丨〇及快閃記憶體晶片〗丨“至丨1 W具有 基於四個完全功能晶片之一設計儲存容量。例如，快閃記 憶體區塊120之每個可採料百萬位元祖（MB)的儲存容量 進行設計。採用三個快閃記憶體區塊12〇，快閃記憶體晶 片115a至115d之每個土句具有3〇 MB之一設計儲存容量。採 用四個快閃記憶體晶片115&至U5d，將快閃記憶體封裝 110設計成具有120 MB之一儲存容量。 在一個範例中，在已將快閃記憶體晶片115&至115{}封裝 於快閃記憶體封裝11G中之後，製造商可針對有缺陷的快 閃記憶體區塊而測試快閃記憶體封裝丨1〇。根據—組準 則，可將快間記憶體晶片心至⑽之某些識別為有缺 陷。-示範性測試準則可以係一晶片中有缺陷的快閃記憶 體區塊之數目與臨界值之間的比較之函數。若_個別㈣ 記憶體晶片中有缺陷的快閃記憶體區塊之數目超過臨界 值，則可將該快閃記憶體晶片識別為有缺陷。 ；1 當將一個別快閃記憶體晶片識別為有缺陷時，可執行一 失效操作可使該個別有缺陷的晶片失效而非吾棄整個快閃 記憶體封裝。例如，若一測試識別到快閃記憶體晶片心 148292.doc 201037715 有缺陷，則並非丟棄封裝110,而係失效機制可使快閃記 憶體晶片ma失效，並^快閃記憶體封裝可操作及/或 以基於快閃記憶體晶片⑽至⑽之較小儲存容量而出 售。 在某些實施方案中’可將一標識機制用於使快閃記憶體 曰曰 片仙至115d之失效狀態資訊與快閃記憶體封裝ιι〇相 關聯。例如’若失效機制使快閃記憶體晶片心失效，則 Ο ❹ 一標識機制可標識（或另外指示）快閃記憶體封裝U0可根提 供基於晶片115b、115c&115d之儲存容量的一健存容量。 在以上範例中，標識機制可標識具有MB之容量（其係小 於其120 _之標稱設計容量）的快間記憶體封裝110。因 此，可以將封裝U0處理為具有9〇 MB儲存容量的一封裝 U〇 °例如’ 一銷售者可將該封裝出售為-90則裝置。圖 2顯不用於使至少一個快閃記憶體晶片失效的某些示範性 失效機制。 圖2頒不-系統2〇〇之一範例，該範例說明各種失效機 制’其可實施成使一快閃記憶體封裝（例如快閃記憶體封 裝m)中的-或多個個別快閃記憶體晶片失效。可在晶片 位準封裝位準及/或板位準適當地應用此等機制。本文 說明的失效機制表示可行的實施方案。此等列舉的失效機 制係意欲說明而非音0 Α，丄Λ ㈣非Μ限制本發明。可單獨或結合所說明 ，來使用其他機制以使一快閃記憶體封裝中的一個別 曰曰片失效Μ如’製造商或使用者可選擇-或多個失效機 制來使ί夬閃5己憶體封裝中的一或多個個別晶片失效。在 148292.doc 201037715 某些應用中，可使用失效機制之一組合。 在此範例中，系統2〇〇包含一快閃記憶體封裝2〇5及一記 憶體控制器210。快閃記憶體封裝2〇5可具有類似於快閃記 憶體封將110的一結構，或其可具有不同的結構。快閃記 憶體封裝205包含四個快閃記憶體晶片215&至215d、晶片 致能輸入接針22〇a至22〇d、Vcc輸入接針25〇及保險絲255a 至255b。快閃記憶體封裝205亦包含一 JTAG埠，其可以用 於（例如）將測試指令或測試結果傳輸至一測試裝置及/或從 該裝置傳輸該等指令或結果。在其他具體實施例中，可經 由一標準或定製資料介面將測試指令或測試結果傳輸至測 試裝置及/或從該介面傳輸該等指令或結果，該介面可採 用類比及/或數位格式（例如頻帶信號以外的格式）使用串聯 或並列信號之同步或不同步發射而提供資料傳輸。 快閃記憶體晶片215a至21 5d之每個均可經由晶片致能接 針220a至220d來接收一晶片致能信號。每個快閃記憶體晶 片均包含一對應快閃記憶體區塊225&至22兄、—vcc輸入 230a至230d、一控制器235&至235(1及一晶片致能（CE)輸入 240a至240d。每個CE輸入240至240d均可透過（例如）一焊 接線路或另一導電路徑（例如覆晶封裝）與晶片致能接針 220a至220d耦合。每個快閃記憶體區塊22化至225(1均包含 一狀態暫存器245a至245d，其可將快閃記憶體晶片215&至 215d之每個的狀態儲存在快閃記憶體封裝2〇5中。例如， 狀態暫存245 a至245d可分別儲存一組旗標以指示欲使快 閃記憶體晶片215a至215d之何者失效。 148292.doc •10- •201037715 快閃記憶體晶片21 5a至21 5d可透過保險絲乃化至255d及 Vcc輸入230a至230d之一對應者汲取操作功率。分別透過 保險絲255a至255d將Vcc輸入230a至230d與快閃記憶體封 裝205上的Vcc接針250連接。 控制器235a至235d分別控制對其個別快閃記憶體區塊 22h至22兄的讀取及寫入存取。例如，控制器以兄可藉由 並非回應CE4輸入240d上的一有效晶片致能信號而控制對 快閃記憶體晶片215d的存取。在某些實施方案中，CE輸入 〇 24〇a至24〇d之每個可分別透過焊接線路（未顯示）與對應CE 接針220a至220d連接。 同樣，在此範例中，記憶體控制器21〇係在快閃記憶體 封裝205的外部。在某些實施方案中，可將記憶體控制器 210與快閃記憶體晶片215a至215d—起整合於封裝2〇5中。 在其他實施方案中，控制器210可與快閃記憶體封裝2〇5 一 起安裝於同-PCB上，或定位在另-PCB或基板上並經由 ◎ 一通信鏈路（例如電纜）與快閃記憶體封裝2〇5連接。 此範例之控制器2 1 0包含一非揮發性記憶體（NVM) 26〇及 一邏輯265。NVM 260可儲存用於快閃記憶體晶片215&至 215d的致能規則及/或其可儲存快閃記憶體晶片^“至 215d之狀態，例如有缺陷的快閃記憶體晶片之位址。可包 含數位及/或類比硬體並可根據指令的執行來執行操作的 邏輯265可依據儲存的規則來產生控制信號。在此範例 中，透過失效電路270a至270d將控制器210上的CE1至CE4 輸出與封裝205上的CE1至CE4接針220a至220d連接。 148292.doc 201037715 當欲使一快閃記憶體封裝中的一晶片失效時，可使用各 種機制以在晶片位準、封裝位準及/或板位準使一或多個 選定快閃記憶體晶片失效。 在晶片位準，使實質上定位在晶片215a至215d之每個内 、機制失效可包含（例如）將一命令施加於控制器235a至 235d之一選定者，及/或將用於快閃記憶體晶片215a至 21 5d的失效晶片狀態資訊之複本儲存在狀態暫存器ah至 245d中。例如，若欲使快閃記憶體晶片21外失效，則一失 效機制可施加-命令於控制器235b以使控制器㈣阻止 (例如不處理）用於存取晶片21Sb中的記憶體位置之請求。 在某些實施方案中’可將失效晶片狀態資訊之複本維持在 另（非失效）B曰片中，或保持在與失效晶片分離的一暫存 器中。在另一範例中，一失效機制還可在狀態暫存器Mb 至245d中將選定快閃記憶體晶片之狀態設定為「有缺 陷」。當選疋§己憶體晶片之記憶體控制器21〇或控制器 至235d讀取此狀態貧訊時，可配置控制器^“至^兄以防 止有缺陷的快閃記憶體晶片得到致能及/或存取。可對加 以封裝及/或完全封閉在一封裝中之程序中分開的一晶片 (例如鋸開的晶圓）執行晶片位準處的某些操作。 在個範例中，快閃s己憶體賣主可藉由（例如）在區塊 之起點處儲存一旗標而將單元之一區塊「標注」為不加以 使用，當藉由一處理器或控制器讀取該旗標時，該旗標將 禁止讀取及/或寫入標注的區塊。可將旗標放置於（例如）快 閃記憶體及/或暫存器中的指定位置處。也可將一旗標放 148292.doc -12- 201037715 置成使記憶體之一或多個區塊（最多為且包含整個晶片）失 效。此類旗標可包含關於失效的記憶體之標記。例如，該 等標記可指示欲失效的記憶體之大小、狀態（例如有缺 陷、沒有缺陷）及/或失效的記憶體之有效可用儲存容量。 在各實施方案中，失效記憶體之有效可用儲存容量可以係 (例如）100。/。、約99%以上、在約96%與約99%之間、至少 約95%、至少約9〇%、或9〇%以下。某些實施方案允許對

任失效晶片之儲存容量進行一或多個位準的存取，並且 可密碼保護存取位準。 在封裝位準，使實質上定位在封裝2〇5内的機制失效可 包含（例如）實體上使從一個別晶片215&至215(}至對應^^接 針220a至220d的連接失效，及/或藉由切斷此類連接（例如 採用雷射）而使電源供應連接形成為斷路。實體上使封裝 内的晶片致能信號失效可包含不連接或切斷CE墊（例如焊 墊）240a至240d之一選定者與對應CE接針““至22〇d之間 的一焊接線路。例 >，失效機制可以切斷或不連接從CE2 接針240b至CE2接針2鳥的焊接線路以使快閃記憶體晶片 ⑴b失效。或者’可藉由切斷用於晶片致能信號的信號路 才來使肖定曰曰片致能信號線失效。斷路電源供應連接可 包^藉㈣斷將晶片與電源供應連接的保險絲2仏至2別 選疋者4另外切斷晶片與電源供應接針MO之間的 連接來使快閃記憶體晶片21W215d之—失效。切斷可包 含諸如雷射切斷之技術。可對加以封裝及/或完全封閉在 一封裝中之程序中的執行封裝位準處的某㈣作。 148292.doc -13- 201037715 在各實施方案中，可修改或操縱各種類型的封裝以有效 地使—個別快閃記憶體晶片失效。例如，在球格柵陣列 (BGA)封裝中，用於—CE輸入的—基板焊接線路墊與一快 閃記憶體晶片之間的電性路徑可加以切斷或另外與一對應 焊球斷開。另外舉例而纟，可實體切斷—薄小型封裝 (tsop)之_ CE輸入接針或另外防止其與Ts〇p封裝之電路 外側進行電性連接。 在板位準，可藉由實質上定位在快閃記憶體封裝Μ〗外 4的電路7L件來實施用於使有缺陷的晶片失效之各種方 法2例如，可將控制器21〇配置成使系統2〇〇中的快閃記憶 體晶片215a至2l5d之任一者失效以回應來自一主機（未顯 不）的一命令。例如，藉由使用-插座來進行與CE接針 2^0a至22Gd的電性連接，在用於採用快閃記憶體封褒於製 &程序之-或多個階段中進行操作的測試器具中，可實施 控制器210及’或失效電路270a至27〇d。在另一範例中，可 將類似電路（未顯示）與JTAG埠耗合。在製造程序期間，快 閃記憶體封裝2〇5外部的此等或其他電路元件可（例如）操作 以將信號發送至快閃記憶體封裝以使晶片加至⑽之選 定者失效。用於使-或多個選定晶片失效之信號，可在各 種it二案中使用至快閃記憶體封裝中的-適當接收元件 之帶外（)發信’經由CE接針鳥至22〇d、JTAG琿，單 獨或結合施加於1多個其他接針（未顯示）（例 址及/或控㈣入接針）的信號來加以傳送。 在某些貫施方案中，控制器210可啟動失效電路270a至 148292.doc -14- 201037715 270d以使來自CE接針220a至220d的外部信號（例如在多晶 片模組中的信號）失效。 在某些實施方案中，可藉由操縱至對應晶片致能接針 220a至220d的適當晶片致能信號來使快閃記憶體晶片215a 至215d之每個失效。例如’可將控制器21〇配置成防止晶 片215a至215d之一失效者在接針22〇&至22〇(1處接收一晶片 致能信號。在控制器210之CE1至CE4輸出直接驅動CE輸入 220a至220d的實施方案中，可將該等輸出維持在並不致能 〇 晶片215a至215d之一選定者（或多個選定者）的一信號位 準。在其他實施方案中’可操作控制器21〇及/或失效電路 270a至270d以使一或多個選定晶片致能信號失效。 在某些貫施方案中，板位準失效電路27〇&至27〇(1可使用 各種硬體及/或軟體實施方案以可程式化地使選定晶片致 能信號失效。例如，若減少一電路元件（例如上拉電阻 器、串聯電阻器、跳線連接）以便防止封裝2〇5之CE3接針 ^ 220c接收一晶片致能信號，則失效電路27〇c可使快閃記憶 體晶片215c失效。另外舉例而言，若藉由一較短路徑（例 如採用實質為零歐姆的電阻器或二極體、主動上拉或下接 電晶體所增加的路徑）使一信號路徑縮短為一軌（例如Vcc 或接地）以有效地縮短晶片致能信號發射線以便CE3接針 220c不會接收一有效晶片致能信號，則失效電路27〇c可使 快閃記憶體晶片215c失效。在某些實施方案中，失效電路 270a至270d係類比開關及/或多工器，其可以在（例如）控制 器210的控制下將信號與晶片致能接針22如至22〇{1連接或 148292.doc -15. 201037715 斷開。在其他實施方案中，失效電路270a至270d可以係可 控制緩衝器’其可加以個別控制以使快閃記憶體晶片215a 至215d之一對應者失效。 例如’使用儲存在NVM 260中的資訊（如用於致能的規 則及快閃記憶體晶片之狀態），記憶體控制器21〇可執行命 令以藉由控制至CE接針220a至220d之每個的輸出來使一快 閃5己憶體晶片失效。例如，若記憶體控制器210接收使快 閃記憶體晶片215d失效的一命令，則可將記憶體控制器 2 1〇配置成不發送一晶片致能信號至控制器21〇上的CE4接 針。此外’一失效機制可採用各種方式啟動失效電路27〇a 至270d之一以使記憶體控制器21〇與快閃記憶體封裝2〇5之 間的晶片致能信號之通信失效。 在一範例中，一控制器可接收一命令以將一快閃記憶體 裝置解決為具有-指定的大小’該大小係與該命令相關聯 的一自變數或一參數。此類命令可使一控制器解決僅三十 億位元組的一快閃記憶體，其具有四個晶片，每個晶片分 別具有十億位元組儲存容量。因此，藉由控制器接收的命 令可有效地使快閃記憶體中的一個晶片失效。 圖3顯示一示範性測試環境3〇〇，其能夠測試一快閃記 Ί思 體、識別有缺陷的晶片 '使有缺陷的晶片失效或提供有缺 陷的晶片之將來失效、以及標識快閃記憶體裝置以指示將 不失效的快閃記憶體晶片之儲存容量。在某些實施方案 中，將來失效可包含（例如）在狀態暫存器245&至24兄之一 中設定-失效旗標。當在將來操作巾讀取該設定旗標時， 148292.doc -16- 201037715 :應控制益235a至235d及/或外部控制器21〇可執行—或多 文㈣的操作）以有效地使與失效旗標相關 此例中，測試環境则包含―測試控制器奶及一測 式口 310。測试控制器3〇5可執行操作以測試該測試台no 上的待測裝置（斯）315。職315可以係（例如）一电㈣ 憶體晶片、快閃記憶體晶片之—晶圓、安裝在-載體基板

或封裝中的-㈣記憶體、或安裝在pcB上的—快閃記憶 體封裳。測試控制器305將總測試結果儲存在 ： 320 中。 在執行一測試之後，測試控制器305可從一儲存裝置32〇 取回故障資訊並操作一失效機制325以使測試台31〇中的任 何有故障或有缺陷的快閃記憶體失效。接著可啟動—標識 機制330以使故障資訊與DUT 315相關聯。 測試控制器305包含一監督微處理器335、一記憶體 及一網路介面345。記憶體340儲存一應用程式35〇，監督 微處理|§ 335可執行該程式以執行一測試。在此範例中， 應用程式350包含一測試碼模組355及一失效碼模組36〇。 監督微處理器33 5可藉由透過可包含JTAG或另一（例如 USB、並聯、rS_232、紅外線、乙太網路）埠的網路介面 345而發送測試指令至測試台31〇來執行測試碼模組。 連同DUT 315—起，測試台31〇包含一測試處理器365及— 測試記憶體370。 監督處理器335可執行測試碼355以初始化一測試（例如 148292.doc •17· 201037715 藉由使測S式處理器365發信以初始化DUT 3〗5)並將參數（例 如測試圖案）載入測試記憶體37〇。監督處理器335接著可 指導測試處理器365以進行測試。當測試台31〇完成一測試 時，測试台3 10會發送測試結果至測試控制器3〇5。若欲進 行多次測试，則測試控制器3〇5可載入並在DUT 3丨5進行另 測試。虽元成所有測試時’測試控制器3〇5可根據測試 結果計算DUT 315的總分並識別DUT 315中有缺陷的任何 快閃記Μ晶片。在某些實施方案中，在測試期間侦測到 的錯D吳之數目及類型可與臨界值比較以決定對於每個晶片 而言，該等錯誤是否可接受（即沒有缺陷）。接著，測試控 制器05了啟動失效機制325以使DUT 315中有缺陷的晶片 失效失效機制3 2 5可糟由下列方式使有缺陷的個別晶片 失效.提供依據在此文件別處說明的失效機制（例如參考 圖2所說明的失效機制)之一或多個的條件。 通常而言，若一臨界部分的單元或區塊使一製造商的性 能測試出現故障，則可將-快間記憶體晶片識別為有缺 陷。例如’若-快閃記憶體晶片中超過約2%與4%之間的 區塊使性能測試出現故障，則可將該晶片識別為有缺陷。 在某些實施方案中，若在測試期間於一晶片中識別非零 數目的錯誤’但是該等錯誤在（例如）可接受的準則（例如錯 ^之數目係小於一選定臨界值）内，則可使用其他補償（例 ^ ’避免）及/或校正技術來解決所識別的錯誤。因此，— :片可靶具有某些錯誤，但是可能仍然加以識別為沒有缺 雖'、、、此類晶片並非遭受失效，但是對此類晶片的存取 148292.doc -18· 201037715 可包含其他錯誤補償方法。 在某些實施方案中，失效機制325可使用諸如參考圖2說 明的技術之技術在晶片、封裝及/或板位準使有缺陷的晶 片失效。例如，失效機制325可採用下列方式來使一有缺 陷的晶片失效：在晶片㈣藉由將其有缺陷的狀態健存在 狀態暫存11 245a至245d中，在封裝位準藉由斷開其CE輸入 240a至240d及/或使其保險絲以化至乃“形成為斷路，及/

或在板位準藉由提供一命令以使失效電路27〇&至27〇(1使其 晶片致能信號失效。 測》式控制器305可使用標識機制33〇以提供一標識來指示 封裝中的可用快閃記憶體容量。例如，標識可指示基於未 失效或未識別為有故障的快閃記憶體晶片之容量的可用快 閃：憶體容量。標識資訊可以包含編碼標注、條碼及/或 文子或圖形表示。例如可藉由印刷、钱刻、網版印刷、壓 印、雷射印刷及/或施加從封裝外面可見的—黏性及/或預 先印刷標識來實施標識。 、在某些實施方案中’標識可包含單獨或結合上述外部標 來U出或多個内部指示。例如，關於可用容量的資訊 或可用决閃§己憶體之記憶體映射可加以姓刻、雕刻或 :例如晶片基板)内部。若在晶片或晶圓位 丁§ ，則可在晶圓上的未用或保留區域中戋在 =陷的晶片或晶片群組上應用標識資訊。在某 内部標識可包含將數位資訊儲存在封裝中的非揮 性記憶體中或封裝中沒有故障的晶片巾。例如，可將= U8292.doc 19· 201037715 資訊儲存在狀態暫存器中及/或在快閃記憶體封裝中沒有 失效的晶片上之記憶體之保留部分中。 在各種實施方案t，可在隨後的製造程序中讀取、取回 =另外取消標識資訊以對快閃記憶體封裝進行分類或封 從而將該封裝用作具有基於標識資訊之-儲存容量的 記憶體裝置。 可將測試控制器305配置成執行示範性方法彻，其係說 ^在圖4中的流程科中。方法_包含當執行失效碼360之 =方案時測試控制器305可執行的操作。雖然㈤中說明 的範例顯示儲存在夺捨辦] $仔在以體34G中用於藉由測試控制器305進 订的執行之失效碼360的單一 他處理器或邏 丁該專操作之某些或全部，並可使用儲存在位置中 而非在記憶體340中的指令。 在此=例中’方法爾步驟他中開始，此時測試控制 押制 障曰曰片之故障資訊。測試 的曰片在步驟410中檢查斯⑴是否包含任何有故障 二二快閃記憶體封裝不包含 故障資^在缺陷的晶片’則測試控制器地在步驟415中使 双障t訊（在此範例中， 聯，例如拜由將&暗& 曰片有缺陷）與DUT 315相關 一範例係儲存裝置320。^ 枓庫中，該資料庫之 案，於識機法丨、 、以上參考圖3說明的實施方 量之:=33°可在步驟417中應用封裝中可用記憶體容 缺而/固外部及/或内部指示’並接著方法·結束。 右在步驟410中識別至少-個有缺陷的晶片，則 148292.doc -20- 201037715 測試控制器305可在步驟420中識別DUT類型。測試類型之 範例包含在未鋸開的晶圓、晶片、晶片群組、封裝式晶片 及/或與一外部電路（例如pCB上的電路）連接之封裝上執行 的測減，該外部電路之一範例係參考圖2所說明。 接著在步驟425中，測試控制器3〇5檢查標識機制325是 否可以依據識別的DUT類型在晶片位準使DUT 3丨5中有缺 陷的晶片失效。若測試控制器305決定失效機制325可以在 晶片位準使DUT 3 1 5失效，則測試控制器3〇5可在步驟44〇 中施加一命令於失效機制325，其可在晶片位準使有故障 的晶片失效。例如，測試控制器3〇5可發送一命令至失效 機制325以施加一命令於快閃記憶體晶片以化至21兄中的 控制器235a至235d，將關於快閃記憶體晶片^化至以％之 一或多者的狀態資訊儲存在狀態暫存器以化至以兄中，或 從對應CE接針220a至220d斷開有故障的晶片之CE輸入 240a至240d。在使所有有故障的快閃記憶體晶片（若有）失 ◎ 效之後，測試控制器305執行步驟415。 然而，若在步驟425中，測試控制器3〇5決定失效機制 325無法在晶片位準使〇1；1 315失效，則測試控制器3〇5在 步驟435中檢查失效機制325是否可以依據識別的類型 在封裝位準使贿315失效。若測試控制器305決定失效機 制325可以在封裝位準使而了 315失效，則測試控制器305 可在步驟440中施加—命令於失效機制325以在封裝位準使 有故障的晶片失效。例如，測試控制器3〇5可施加一命令 於失效機制325以實體上斷開適當的CE接針22(^至22(^， 148292.doc -21 · 201037715 及/或燒斷將電源供應與有缺陷的晶片連接之保險絲乃化 至255d(例如使用雷射、過剩電流等）。在使所有有故障的 快閃記憶體晶片失效之後’測試控制器3G5執行步驟化。 若在步驟425中測試控制器3〇5決定失效機制奶無法在 封裝位準使DUT 315失效，則名牛嗷士 貝】在步驟445中測試控制器305 發送一命令以使用一外部失效機制|使有故障#曰片失 效。例如，測試控制器3〇5可發送一命令至外部:制器 ::，以藉由控制失效電路2、至2來限制對快閃記憶 〇 裝中有缺陷的晶片之存取。在發送命令以使所有有故 ^的快閃記憶體晶片失效之後，測試控制器3 q 5執行㈣ 415 ° 雖然已說明該方法之-種實施方案，但是其他實施方幸 也可採用不同序列或修改的配置來執行步驟以達到相同的 =能’該等其他實施方案包含識別—快閃記憶體裝置 、陷的晶片、使該晶片失效及/或使故障資訊與該晶 片相關聯。例…法_可採用不同順序，或結合步驟 ❹ 起來執行步驟425及奶。在某些實施方案中，關於 =缺:陷的晶片之資訊可與關於有缺陷的晶片相關聯及/ 之外加以標識(如本文所說明)或代替關於有缺陷 义貪訊。 ,施方案可施加於職快閃記憶體晶片及/或編〇 單^己憶體晶片，任-者或㈣均可於快閃記憶體裝置中 鄰近:與非㈣記憶體晶片堆疊在—起及/或堆疊成彼此 148292.doc •22- 201037715 雖然已參考圖1說明 ^ „ 了包3 一或多種類型的快閃記丨音體 之不Γ快閃記憶體裝置，但是在其他資料錯存應用= 展開其他實施方案，t 仔應用中可 u ^ ，、了包3 (例如）拇指碟或記情侔。y 將晶片整合於一封桊Φ ^ + 隐條。可 凌中，該封裝使用垂直或水平（例如舰 近）堆疊式晶片s?署 m如鄰 。此類其他資料儲存應用可包 片模組（MCM) '晶片μ么 j匕3夕晶 (ASIC)等。可以將封壯 印W體電路 DIP)、突插力⑴1 置為（例如）鍍通孔（ΡΤΗ)(例如 ❹ ❹ )7插力(例如某些插座式封裝 裝（SMT)(例如PLCC 次表面女 裝。 LCC、BGA、pGA、BGAstLGAm 已參考圖3說明適合於製造商的測 但是也可在製造完成之後於產品中或 ：竟 記憶體之測試。此類白 一 ,、、·執仃快閃 診斷測試可以在操作期間（例如 依據、准修排程，以回廣ϋ π i μ + 1 ㈣作者的請求）及/或在偵測位元錯 誤率中的變化之絲六 曼力以執行。在一個範例中， 快閃記憶體晶片之内容满*… 研將 記憶體晶片之確認測钴#々丄如 促仏通陝閃 、。右針對晶片偵測到不可接受的錯 誤率，則可藉由一栌制哭,甘 _ 猎由㉟制盗(其-範例係控制器2 i 〇)使該晶片 在另一範例中’可藉由燒斷-保險絲(其一範例係 =絲加至255d之任—者）來使識別為有缺陷的晶片失 狀離暫^ +/列而口 ’沒有缺陷的晶片之控制器235可接收 :::存器245中經更新的失效狀態資訊。可單獨或以結 二曰：執仃如以上說明的此等及其他失效機制以使所識別 的晶片失效。 148292.doc -23- 201037715 為延長包含多個快閃記憶體晶片的一產品之使用期，可 以在產品的使用期期間重新致能個別失效晶片。例如，使 :6個月之後或操作超出選料間之後，τ重新致能一先 效晶片(其可能已經或可能尚未識別為有缺陷)以為產 =提供資訊儲存容量，從而延長產品的使用期。可重新致 失放。己u體以回應一時間(例如參考一即時時脈)及，戋事 件（例如在隨操作週期之數目增加而偵測退化的快閃記憶 體容量之後）。

某-實施方案中，可將以上說明的失效機制用於動態 ，使或夕個晶片失效。動態晶片失效可提供諸如儲存容 量之不同位準當令的價格區別之特徵。在-個範例中，一 終=用戶可能僅希望購w有限的儲存容量並且可依據以 上》兄明的實施方案來暫時使適當數目的晶片失效。此可在 $些實施方案中藉由配置控制器2 i 〇以暫時使CE接針22〇a 至220d之某些或全部失效來實施1使用者後來希望支付 額外的儲存容量，則可藉由重新配置控制器2um允許CE

接針220a至22Gd之額外者接收_日日日片致能信號來致能快閃 5己憶體晶片21 5a至21 5d之適當者。 在某些實施方案中’可配置失效機制 ^ >、从例；从口尤个丨丑止存j 貫質上增加對未失效之快閃記憶體晶片的存取時間 外主機處理器系統（未顯示）可啟動-記憶體^ ，作’以藉由發送-讀取或寫人命令至控制器21〇來言 〆寫入I·夬閃。己It體晶片215a中的快閃記憶體區塊2乃& 制器2U)可檢查快閃記憶體晶片2ΐ5&之狀態以及用於n H8292.doc •24. 201037715

G

Q 260中的快閃記憶體晶片215a之致能規則。若依據狀態及 致能規則可適當地存取晶片21 5a，則邏輯265可經由失效 電路270a啟動至CE1接針220a的一致能信號。致能信號接 著可傳遞至CE1接針240a。若Vcc接針230a係在接收電源， 則控制器235a可接收致能信號。在接收致能信號之後，控 制器235a可檢查狀態暫存器245a。若狀態暫存器2453中的 資A心示决閃s己憶體晶片215a並非有缺陷，則控制器a5a 可允許存取快閃記憶體晶片215a以完成記憶體操作。 可在電腦系統中實施本發明之某些實施方案。例如，各 種κ知方案可包含數位及/或類比電路、電腦硬體、韌 體、軟體或其組合。可以在可觸知地執行於一資訊載體中 的電腦程式產品中（例如在機器可讀取儲存裝置或在傳播 的L號巾）實把設備’以藉由一可程式化處理器來執行； 並且可以藉*執行指令之—程式的可程式化處理器來執行 日方法以精由對輸人f料進行操作並產生—輸出來執行本發 =之功月t· °本發明可以在一或多個電腦程式中加以有利地 實^該等程式可在一可程式化系統上執行，該系統包含 ^ -個可程式化處理器，其係耗合成從—資料儲存系 :一個輸入裝置及’或至少一個輸出裝置接收 」”並將資料與指令發送至該系統 該輸出裝置。一電腦m &杜人 褒置及/或 以直接或間接使用氺妯―甘 笔腦中加 筏使用來執行某一活動或產生某一結果。—帝 腦程式可以接田& 電 言） 木用任一形式的程化語言（包含編譯或解譯語 並'^可採用任何形式（包含作為單獨的程 148292.doc -25- 201037715 式或作為模組、組件、子程序或適用於計算環境的其他 元）加以展開。 適合於執行指令之程式的處理器包含（經由範例）—般及 特殊用途微處理器，其可包含任-種類的電腦之單-處理 器或多個處理器之一。一船丄 .^ 之 般而g，一處理器將從唯讀記憶 體或隨機存取記憶體或兩者接收指令與資料。電腦之本質 凡件係用於執行指令的—處理器及用於儲存指令與資料的 或多個記憶體。一般而言，一電腦亦將包含用於儲存資 料檔案的-或多個大量儲存裝置或以可操作方式搞合成傲 該專裝置通信；此類裝置包含磁碟（例如内部硬碟及 除磁碟)’磁光碟；以及光碟。適合於可觸知地執行電月; 程式指令與資料的儲存裝置包含所有形式的非揮發性記憶 體，其包含(經由範例）：半導體記憶體裝置，例： EPROM、EEPRqM及快閃記憶體裝置；磁碟，例如内部硬 碟及可移除磁碟；料碟；以及CD·職與DVD_R〇M磁 碟。處理器及記憶體可葬由Α ςTrv m , 瓶J精由ASIC(特定應用積體電路）加以 補充或併入該電路中。 在某些實施方案中，-或多個使用者介面特徵可以定製 配置成執行特定功能。本發明可在包含一圖形使用者介面 及/或-網際網路㈣器之一電腦系統中加以實施。為提 供與-使用者的互動’某些實施方案可在一電腦上加以實 施，該電腦具有-顯示裝置（例如詩向使用者顯示資訊 的CRT(陰極射線管）或LCD(液晶顯示器）監視器）、—鍵盤 及-指向裝置(例如滑鼠或軌跡球)，該使用者可以藉由該 148292.doc -26- 201037715 裝置提供輸入給該電腦。 在各種實施方案中，快M今，浩μ仏Α 肖心㈣控制器可使用適當的通 信方法、裝備與技術來通信。例如，快閃記憶體控制器可 在一匯流排及/或使用點對點通信來發送或接收訊息，其 中在-專用實體鏈路（例如光纖鏈路、點對點線路及菊鍊） t將-訊息從來源直接傳輸至接收器。系統之組件可在通 k網路上藉由任一形式或媒體 Λ飞螺體的類比或數位資料通信來交 ❹ 二：包s以封包為主的訊息。通信網路之範例包含 (例如）lAN(區域網路）、編(廣域網路）、胸(都會區域 肩路)、無線及/或光學網路、與電腦及網路形成網際網 ’、他只施方案可藉由向藉由—通信網路耦合在一起的 !有或實質上所有裝置廣播(例如藉由使用全向射頻(RF) 以）來傳輸訊息。其他實施方案可傳輸具有高方向性之 特徵的訊息，例如伟用中 吏用疋向（即乍光束）天線發射的RF信號 二視需要與聚焦光學元件一起使用的紅外線信號。其他 〇 ⑯方案可使用適當的介面與協定’例如（經由範例但並 非思欲限制）USB 2.0、Firewire、ATA/IDE、RS 232、 RS 422、RS_485、⑼2·11 a/b/g、Wi-Fi、乙太網路、 FDDI(光纖分散式資料介面）、符記環網路或基於頻 “時間或分碼的多卫技術。某些實施方案可視需要併入 二徵’：如對資料完整性的錯誤檢查及校正(ecc)，或安 性利畺，例如加密（例如WEP)及密碼保護。 在某些實施方案中’每個快閃記憶體控制器及/或狀態 暫存器（例如）均可採用同一資訊加以程式化並且採用料 148292.doc «27- 201037715 在非揮發性記憶體中的實 實施方案中，—或多 。貧讯加以初始化。在其他 行特定功能。例如固〜憶體裳置可以定製配置成執 其自己的封裝中或在記憶體程式裳置可配置成在 執行晶片之動態剛試。可=中的另-快閃記憶體晶片中 定的間隔）中或依’其可係使用者選 信號以在其自己的封閃記憶體程式裝置可產生 效機制之任-單_者以a封裝中使用如以上說明的失 -處理器來執行此類:：:：:識別的晶片失效。可藉由 操作。 ⑷乍，该處理器執行指令以執行此類 【圖式簡單說明】 =本發明之若干實施方案。然而，應瞭解 各種修改而不脫離本發明之精神與範嘴。例如，若採用^ =列=所揭示的技術之步驟，雜用不同^組合所 不：、統中的組件，或若藉由其他組件來取代或補充該 2件，則可達到有利的結果。可以在硬體、軟體或^ ;中執行功能及程序(包含演算法)，並且可在與所說明的 核組或硬體不同之模組或硬體上執行某些實施方案1 此’其他實施方案係在下射請專利_之範嘴内。 圖1係一示意圖，其顯示用於一印刷電路板上的一多晶 片快閃記憶體封裝的一組織結構之範例。 aa 圖2係一快閃記憶體系統之示意圖，其說明用於使—快 閃圮憶體裝置中的個別晶片失效之各種失效機制。 148292.doc -28- 201037715 圖3係一方塊圖，其顯示用於測試快閃記憶體、使有缺 陷的快閃記憶體晶片失效以及提供一標識的一系統。 圖4係一流程圖，其說明用於在執行一快閃記憶體測試 之後，使有缺陷的晶片失效之一方法。 各圖式中的相同參考符號指示相同元件。 【主要元件符號說明】

100 組 織 結構 105 印刷 電 路板（PCB) 110 快 閃 記 憶 體 封裝 115a 快 閃 記 憶 體 晶 片 115b 快 閃 記 憶 體 晶 片 115c 快 閃 記 憶 體 晶 片 115d 快 閃 記 憶 體 晶 片 120 快 閃 記 憶 體 區 塊 125 控 制 器 130 快 閃 記 憶 體 頁 135 快 閃 記 憶 體 單 元 200 系 統 205 快 閃 記 憶 體 封裝 210 §己 憶 體 控制 器 215a 快 閃 記 憶 體 晶 片 215b 快 閃 記 憶 體 晶 片 215c 快 閃 記 憶 體 晶 片 215d 快 閃 記 憶 體 晶 片 148292.doc -29- 201037715 220a 220b 220c 220d 225a 225b 225c 225d 230a 230b 230c 230d 235a 235b 235c 235d 240a 240b 240c 240d 245a 245b 245c 245d 晶片致能（CE)輸入接針 晶片致能（CE)輸入接針 晶片致能（CE)輸入接針 晶片致能（CE)輸入接針 快閃記憶體區塊 快閃記憶體區塊 快閃記憶體區塊 快閃記憶體區塊 V c c輸入/ V c c接針

Vcc輸入

Vcc輸入

Vcc輸入 控制器 控制器 控制器 控制器 晶片致能（CE)輸入/CE墊/CE1接針 晶片致能（CE)輸入/CE墊/CE2接針 晶片致能（CE)輸入/CE墊 晶片致能（CE)輸入/CE墊 狀態暫存器 狀態暫存器 狀態暫存器 狀態暫存器 148292.doc -30- 201037715

250 Vcc輸入接針 255a 保險絲 255b 保險絲 255c 保險絲 255d 保險絲 260 非揮發性記憶體（NVM) 265 邏輯 270a 失效電路 270b 失效電路 270c 失效電路 270d 失效電路 300 測試環境 305 測試控制器 310 測試台 315 待測裝置（DUT) 320 儲存裝置 325 失效機制 330 標識機制 335 監督微處理器 340 記憶體 345 網路介面 350 應用程式 355 測試碼模組 360 失效碼模組 148292.doc -31 - 201037715 365 370 測試處理益 測試記憶體 148292.doc -32-

Claims (1)

1. 201037715 七、申請專利範圍： 一種製造物品，盆句乜板 令’該等操作包括： 識別至少一個準則以決定 八^括供執行多個 令，該箄握你治化. 部作的機益可項取指 陷； 快閃記憶體晶片是否有缺 識別一組快閃記憶體晶片中一 憶體晶片，該至少一有 一有缺陷的快閃記 ，丨、^ r. 有缺的快閃記憶體晶片係基於至

   V識別準則提供—標稱初始容量；以及 使該至少-個有缺陷的㈣記憶體W失效以提供且 有小於該標稱初始容量之一 '八 統。 钿作合量的—快閃記憶體系 2. 如請求項1之物品，該等操作進一 體系統組裝於一快閃記憶體封裝中 步包括將該快閃記憶 3. 如請求項1之物品，苴中 ^ ，、〒"褒操作谷1係實質上等於藉由 :等失效晶片之每個的該容量所減小的該標稱初始容 。

   201037715 憶體晶片失效包括選自由下列組成的該群組之_操作. 斷開用於向該識別的晶片供應電源之一焊接線路；跳躍 式安裝用於向該識別的晶片供應電源之—焊接線路；雷 射炼斷向該識別的晶片供應操作電源之—電源連接._ 斷與該識別的晶片相關聯之一保險絲；以及為至該識別 的晶片之電源提供一不完整的信號路徑。 8. 如凊求項 ''^ ...... 一/ 丨121千只丨〗以決定一 快閃記憶體晶片是否有缺陷包含一臨界位元錯誤率，其 中當用於該快閃記憶體晶片之一位元錯誤率超過該臨界 位元錯誤率時，一快閃記憶體晶片被決定為失效。 9·如請求項丨之物品，其中該識別至少一個準則以決定一 快閃記憶體晶片是否有缺陷包含有缺陷的快閃記憶體晶 片方塊之一臨界數目’其中當在該快閃記憶體晶片中有 缺陷的快閃記憶體晶片方塊之一數目超過有缺陷的快閃 IS:方塊之該臨界數目時，一快閃記憶體晶片被 10·如印求項9之物 +台fc J 丨心篮晶片 別？ 該有缺陷的快閃記憶體晶片相關聯之旗標 11. 如請求項1之物品，其 體晶片失效包括啟動使 存取失效之至少一電路 中使該至少一有缺陷的快閃記 至少一有缺陷的快閃記憶體晶 憶 片 12. 憶 如凊求項1之物品，其中使該至少—有缺 失效包括配 陷的快閃記 控制器以防止該至少—有 缺陷 148292.doc 201037715 的快閃記憶體晶片接收一晶片致能信號。 13·如=求項1之物品，其中該識別及失效的一個或多個有 、陷的陕閃記憶體晶片被包含在—快閃記憶體晶片之未 封裝晶圓上。 14. -用於識別及使失效有缺陷的㈣記憶體W失效之系 統’該系統包含： 、 /貝Μ控制70件’ |配置成用以基於至少一個用以以 Ο Ο ^疋^快閃記憶體晶片是否有缺陷的準則以識別提供— 桂稱初始容量之一組快閃記憶體晶片中的至少一有缺陷 的快閃記憶體晶片；及 日日片失效構件，其配晉蚀兮 . 、配置使該至少-個有缺陷的快閃記 隐體裝置失效以接供且女f , — Μ A供具有小於該標稱初始容量之—操作 谷量的一快閃記憶體系統。 15. 如請求項14之之系統，進—步包含： 測式台7G件’其提供—測試環境，在其中至少 有缺陷的快閃記憶體晶片 一从丄 月破識別且失效，其中該測試二 几供之測試環境用於識別及使包含: 記憶體晶#之-未封^〜+轉組由快閃 憶體晶片，及快閃記憶體晶片组成。 H己 Μ.-用於識別及使有缺陷的快閃記憶體 該方法包含： 穴欢的方法， 識別至少一個用LV、4τ + 用μ決疋一快閃記憶體 的準則； 日曰月疋否有缺陷 148292.doc 201037715 基於該至少一 組快閃記憶體晶 片；以及 、別準則識別提供一样 彳不稱初始容量之一 片中的至少—亡# _有缺陷的快閃記憶體晶 使琢至少 m 右，於 的快閃記憶體晶片失效以接m 有小於該標稱初始容量之 供具 統。 ’、乍各里的—快閃記憶體系 17. 如請求項16之方法，進一步包含： 決定該快閃記憶體系統聚集之—位马 失效機制可使該至少—個有缺陷的快 效；及 ’在其中一 閃記憶體晶 晶片 片失 閃記憶體晶片失效包含 —個有缺陷的快閃記憶 其中使該至少一個有缺陷的快 在該已決定聚集之位準使該至少 體晶片失效。 18.如請求項丨7之方法，其中 ^ Μ之㈣包含在至 y 群組中’該群組由一晶片仂進 日日月位準，一封裝位準，及一 板位準組成 19.如請求項16之方法，進—步包含提供指令給該 體系統’當該等指令被該快閃記憶體系統執行 快閃記憶體系統執行多個操作，該等操作包含 閃記憶 ，使該 決定-時間之臨界數量已過去以用於使該已失效的至 少一有缺陷的快閃記憶體晶片致能；且 致能該至少-已去致能有缺陷的快閃記憶體晶片。 1如請求項16之方法，進-步包含提供指令給該快閃㈣ 體系統，當該等系統被該快閃記憶體系統執行時，使該 148292.doc 201037715 快閃記憶體系統執行多個操作，該等操作包含： 決定在該快閃記憶體支集合中該沒有去致能的快閃記 憶體之記憶體容量已退化了至少一臨界數量；且 致能該至少一已去致能的有缺陷的快閃記憶體晶片。

   148292.doc