KR102432739B1 - 다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법 - Google Patents

다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법 Download PDF

Info

Publication number
KR102432739B1
KR102432739B1 KR1020200164321A KR20200164321A KR102432739B1 KR 102432739 B1 KR102432739 B1 KR 102432739B1 KR 1020200164321 A KR1020200164321 A KR 1020200164321A KR 20200164321 A KR20200164321 A KR 20200164321A KR 102432739 B1 KR102432739 B1 KR 102432739B1
Authority
KR
South Korea
Prior art keywords
memory device
usb memory
printed circuit
circuit board
multilayer printed
Prior art date
Application number
KR1020200164321A
Other languages
English (en)
Other versions
KR20220075819A (ko
Inventor
김태원
Original Assignee
주식회사 데이터세이브
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 데이터세이브 filed Critical 주식회사 데이터세이브
Priority to KR1020200164321A priority Critical patent/KR102432739B1/ko
Publication of KR20220075819A publication Critical patent/KR20220075819A/ko
Application granted granted Critical
Publication of KR102432739B1 publication Critical patent/KR102432739B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 다층 인쇄회로기판을 구비한 USB 메모리 장치의 데이터 복구 방법에 관한 것으로, USB 연결 장치를 이용하여 디캡 상태의 고장난 USB 메모리 장치와 정상 USB 메모리 장치를 전기적으로 연결시켜 고장난 USB 메모리 장치의 데이터를 복구하는 다층 인쇄회로기판을 구비한 USB 메모리 장치의 데이터 복구 방법을 제공한다.

Description

다층 인쇄회로기판을 구비한 USB 메모리 장치의 데이터 복구 방법{Data recovery method of USB memory device having multi-layered printed circuit board}
본 발명은 다층 인쇄회로기판을 구비한 USB 메모리 장치의 데이터 복구 방법에 관한 것으로, 상세하게는 인식 불량의 COB(Chip on board) 타입의 USB 메모리 장치의 데이터를 복구하기 위한 방법에 관한 것이다.
데이터를 저장하는 플래시 메모리와 이를 제어하는 컨트롤러를 포함하여 구성되는 USB(universal serial bus) 메모리 장치는, 작은 크기로 휴대하기 편리하고 사용방법도 간단하며, 플래시 메모리가 이용되어 전원이 끊겨도 정보가 지워지지 않는 저장 매체 중 하나이다. 특히, USB 메모리 장치는 CD나 DVD와 달리 데이터를 자유롭게 삭제할 수 있고, 저장할 수 있는 장점이 있어 휴대용 메모리 장치로서 널리 사용되고 있다. 그러나, USB 메모리 장치는 작은 크기 때문에 분실의 위험이 크고, 바이러스 감염의 위험이 있으며, 반도체로 이루어진 플래시 메모리로 인해 전기적인 충격에도 약한 문제가 있다. 이에, USB 메모리 장치에 손상이 발생하거나 외부 충격으로 인해 부러진 경우, 데이터 복구 작업에 어려움이 있다.
한편, USB 메모리 장치는 플래시 메모리와 컨트롤러의 구현 형태에 따라 다양한 종류로 구분될 수 있다. 예컨대, 플래시 메모리와 컨트롤러가 각각의 칩 형태로 분리되어 보드(board) 상에 구현되는 일반적인 형태가 있다. 이와 같은 일반적인 USB 메모리 장치는, 플래시 메모리와 컨트롤러가 별개의 칩 형태로 구현되기 때문에 장치의 소형화에 한계가 있으나, 내구성이 좋은 장점이 있고, 인식 불량의 고장 발생 시 데이터를 복구하기 용이한 측면에 있다. 예컨대, 일반적인 USB 메모리 장치는 TSOP-48 칩을 플래시 메모리로 사용하는데, 이 경우 플래시 메모리 칩의 데이터 신호의 출력 위치가 표준화되어 있다. 이이 따라, 고장으로 인해 호스트에 인식이 되지 않는 경우, 플래시 메모리로 사용되는 TSOP 칩을 분리하여 USB 복구 장비에 삽입함으로써, 데이터 복구 작업을 용이하게 수행할 수 있다.
최근 USB(universal serial bus) 메모리 장치는 점차 그 크기가 줄어드는 추세이며, 좁은 공간에 원하는 용량의 메모리 장치를 구현하려면 메모리 소자의 실장 밀도를 높여야 한다. 이러한 과제를 해결하기 위하여 최근에는 메모리 장치를 칩온 보드(Chip On Board; 이하 'COB') 공정을 이용하여 구현하고 있다. 즉, USB 메모리 장치의 다른 구현 예로서, 플래시 메모리와 컨트롤러가 칩 온 보드(chip on board) 형태로 함께 구현되는 COB 타입의 USB 메모리 장치가 있다. 이와 같은 COB 타입의 USB 메모리 장치는 일반적인 USB 메모리 장치보다 향상된 성능을 갖고, 소형화에 유리하며, 제조 비용을 절감할 수 있는 장점이 있다.
그러나, COB 타입의 USB 메모리 장치는 플래시 메모리의 데이터 신호의 출력 위치가 정해져 있지 않고, 또한 이에 대한 정보를 제조사에서 제공하지 않기 때문에, 인식 불량의 고장이 발생한 경우 COB 타입의 USB 메모리 장치의 데이터를 복구하기 어려운 문제가 있다.
본원의 배경이 되는 기술은 한국공개특허 제10-2014-0143015호에 개시되어 있다.
본 발명에서 해결하고자 하는 기술적 과제는, 다층 인쇄회로기판을 구비한 인식 불량의 고장난 COB 타입의 USB 메모리 장치의 데이터를 정확하고 신속하게 복구하는 데이터 복구 방법을 제공하는 데 있다.
상기 과제를 달성하기 위한 본 발명의 실시예들에 따른 다층 인쇄회로기판이 구비된 USB 메모리 장치의 데이터 복구 방법은, 다층 인쇄회로기판 및 상기 다층 인쇄회로기판 상에 실장된 플래시 메모리, 컨트롤러 및 수동소자를 포함하는 COB 타입의 USB 메모리 장치의 데이터를 복구하는 방법에 있어서, 제1 다층 인쇄회로기판과, 상기 제1 다층 인쇄회로기판 상에 실장된 제1 플래시 메모리, 제1 컨트롤러 및 제1 수동소자를 포함하는 제1 USB 메모리 장치, 및 제2 다층 인쇄회로기판과, 상기 제2 다층 인쇄회로기판 상에 실장된 제2 플래시 메모리, 제2 컨트롤러 및 제2 수동소자를 포함하는 제2 USB 메모리 장치를 준비하는 단계; 제1 다층 인쇄회로기판의 최하층의 데이터 신호 라인들 중 상기 제1 컨트롤러 및 상기 제1 수동소자와 전기적으로 연결되는 로직 데이터 신호 라인들을 단선시키는 단계; 제2 다층 인쇄회로기판의 최하층의 데이터 신호 라인 중 상기 제2 플래시 메모리와 전기적으로 연결되는 메모리 데이터 신호 라인들을 단선시키는 단계; 디캡 공정을 수행하여, 상기 제1 다층 인쇄회로기판의 최상층의 상부 연결 패드들 중 상기 제1 플래시 메모리와 전기적으로 연결되는 메모리 상부 패드들을 노출하는 단계; 디캡 공정을 수행하여, 상기 제2 다층 인쇄회로기판의 최상층의 상부 연결 패드들 중 상기 제2 컨트롤러 및 상기 제2 수동소자와 전기적으로 연결되는 로직 상부 패드들을 노출하는 단계; 및 USB 연결 장치를 이용하여, 상기 메모리 상부 패드들과 상기 로직 상부 패드들을 전기적으로 연결시키는 단계를 포함하고, 상기 제1 USB 메모리 장치와 상기 제2 USB 메모리 장치는 서로 동일한 USB 메모리 장치이되, 상기 제1 USB 메모리 장치는 인식 불량의 고장난 USB 메모리 장치이고, 상기 제2 USB 메모리 장치는 정상 동작하는 USB 메모리 장치이다.
일 실시예에 따르면, 상기 USB 연결 장치는: 플레이트 형상의 베이스 본체; 상기 베이스 본체 상에 구비되고, 상기 디캡 상태의 제1 USB 메모리 장치와 상기 디캡 상태의 제2 USB 메모리 장치가 각각 실장되는 한 쌍의 소켓홈들을 구비한 소켓부; 상기 소켓부의 일측에 힌지 결합되어 상기 소켓홈들을 개폐하고, 하부면에 상기 실장된 제1 USB 메모리 장치 및 제2 USB 메모리 장치와 각각 접속하는 한쌍의 접속 부재들을 구비한 덮개부; 및 상기 베이스 본체 상에서 상기 소켓부와 이격되어 배치되고, 호스트와 전기적으로 연결되는 연결단자를 구비한 호스트 연결부를 포함할 수 있다
일 실시예에 따르면, 상기 디캡 상태의 제1 USB 메모리 장치와 제2 USB 메모리 장치를 각각 상기 USB 연결 장치의 소켓홈들에 실장시키고, 상기 접속 부재들에 구비된 탄성 프로브들이 각각 상기 메모리 상부 연결 패드들 및 상기 로직 상부 연결 패드들과 접촉되도록 상기 덮개부를 덮음으로써, 상기 제1 USB 메모리 장치의 상기 메모리 상부 연결 패드들과 상기 제2 USB 메모리 장치의 상기 로직 상부 연결 패드들이 전기적으로 연결될 수 있다.
일 실시예에 따르면, 상기 로직 데이터 신호 라인들을 단선시키는 단계는 레이저 마킹기를 이용하여 상기 로직 데이터 신호 라인들을 커팅(cutting)하는 것을 포함하고, 상기 메모리 데이터 신호 라인들을 단선시키는 단계는 레이저 마킹기를 이용하여 상기 메모리 데이터 신호 라인들을 커팅(cutting)하는 것을 포함할 수 있다.
본 발명의 실시예들에 따르면, 인식 불량의 고장난 USB 메모리 장치와 정상 동작하는 정상 USB 메모리 장치의 최상층의 상부 연결 패드들을 소켓형 어댑터인 USB 연결 장치를 이용하여 전기적으로 연결시킴으로써, 와이어 본딩 방식보다 정확하고 신속하게 데이터를 독출 및 복구할 수 있다.
도 1은 다층 인쇄회로기판을 구비한 COB 타입의 USB 메모리 장치를 설명하기 위한 개략적인 단면도이다.
도 2는 도 1의 다층 인쇄회로기판을 설명하기 위한 개략적인 단면도이다.
도 3은 도 1의 다층 인쇄회로기판의 제1 기판을 설명하기 위한 평면도이다.
도 4는 본 발명의 실시예들에 따른 데이터 복구 시스템의 개략적인 구성을 나타내는 블럭도이다.
도 5는 본 발명의 실시예들에 따른 USB 연결 장치를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예들에 따른 다층 인쇄회로기판을 구비한 USB 메모리 장치의 데이터 복구 방법을 설명하기 위한 순서도이다.
도 7 및 도 8은 도 6의 단계(S10)을 설명하기 위한 단면도들이다.
도 9는 도 6의 단계(S20)을 설명하기 위한 단면도이다.
도 10는 도 6의 단계(S30)을 설명하기 위한 단면도이다.
도 11은 도 6의 단계(S40)을 설명하기 위한 단면도이다.
도 12는 도 6의 단계(S50)을 설명하기 위한 단면도이다.
도 13 및 도 14는 도 6의 단계(S60)을 설명하기 위한 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본원 명세서에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 또한, 본원 명세서에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때, 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 다층 인쇄회로기판을 구비한 COB 타입의 USB 메모리 장치를 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, USB 메모리 장치(10)는 COB 타입의 USB 메모리 장치로서, 다층 인쇄회로기판(100), 다층 인쇄회로기판(100) 상에 실장되는 복수의 회로소자들 및 이들 회로소자들을 밀봉하는 몰딩 부재(130)를 포함할 수 있다. 복수의 회로소자들은 예컨대, 플래시 메모리(200), 컨트롤러(300) 및 수동 소자들(미도시)을 포함할 수 있다.
다층 인쇄회로기판(100)은 서로 대향하는 제1 면(101) 및 제2 면(102)을 가지며, 그 내부에 복수의 도전 경로(미도시)가 형성되어 제1 면(101) 상에 실장된 플래시 메모리(200), 컨트롤러(300) 등의 회로소자들이 전기적으로 접속된 회로를 구성할 수 있다. 다층 인쇄회로기판(100)에 대해서는 뒤에서 상세히 설명한다.
플래시 메모리(200)는 낸드 플래시 메모리(nand flash memory)를 포함할 수 있으며, 베어 칩(bare chip) 상태로 와이어 본딩에 의해 다층 인쇄회로기판(100)의 제1 면(101) 상에 실장된다. 컨트롤러(300)는, 호스트로부터의 요청에 응답하여 플래시 메모리(200)를 제어한다. 예컨대, 컨트롤러(300)는 플래시 메모리(200)로부터 리드된 데이터를 호스트로 제공하고, 호스트로부터 제공된 데이터를 플래시 메모리(200)에 저장시킬 수 있다. 이를 위해, 컨트롤러(300)는 플래시 메모리(200)의 읽기, 쓰기, 소거 등의 동작을 제어한다.
다층 인쇄회로기판(100)의 제2 면(102)에는 외부 소자(즉, 호스트)와 접속되는 인터페이스 단자들(미도시)이 구비되며, 패키징 상태에서 인터페이스 단자들은 몰딩 부재(130)에 의해 노출된다. 몰딩 부재(130)는 예컨대, 에폭시 몰딩 수지를 포함할 수 있으나, 이에 제한되는 것은 아니다.
도 2는 도 1의 다층 인쇄회로기판을 설명하기 위한 개략적인 단면도이다. 도 3은 도 1의 다층 인쇄회로기판의 제1 기판을 설명하기 위한 평면도이다.
도 2 및 도 3을 참조하면, 다층 인쇄회로기판(100)은 적층된 복수의 기판들을 포함한다. 예컨대, COB 타입의 USB 메모리 장치는 2개 또는 4개의 기판들을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 설명의 편의를 위해 도 2에서 다층 인쇄회로기판(100)은 2개의 기판들을 포함하는 것으로 예시한다.
상세하게, 다층 인쇄회로기판(100)은 제1 면(101)에 인접한 제1 기판(110) 및 제1 기판(110)상의 제2 기판(120)을 포함한다.
제1 기판(110)은 제1 코어보드(111), 메모리 연결 패드들(112, 113), 로직 연결 패드들(114, 115), 제1 수지층(116) 및 관통 비아들(117)을 포함할 수 있다. 또한, 제1 기판(110)은 서로 대향하는 제1 상면 및 제1 하면을 포함할 수 있다. 여기서, 제1 하면은 다층 인쇄회로기판(100)의 제1 면(101)에 해당할 수 있다.
제1 코어보드(111)는 에폭시 수지, 폴리이미드 수지, 비스말레마이드 트리아진(BT) 수지, FR-4(FlameRetardant 4), FR-5, 세라믹, 실리콘 또는 유리를 포함할 수 있다. 그러나 이는 예시적이며, 본 발명은 이에 한정되는 것은 아니다.
제1 코어보드(111)는 단일층이거나 또는 그 내부에 배선 패턴들을 포함하는 다층 구조를 포함할 수 있다. 예를 들면, 제1 코어보드(111)는 하나의 강성(Rigid) 평판이거나, 복수의 강성 평판이 접착되어 형성되거나, 얇은 가요성 인쇄회로기판과 강성 평판이 접착되어 형성될 수 있다. 서로 접착되는 복수의 강성 평판들, 또는 인쇄회로기판들은 배선 패턴을 각각 포함할 수 있다.
메모리 연결 패드들(112, 113)은 플래시 메모리(200)에 인접한 제1 기판(110)의 일측에 배치되고, 로직 연결 패드들(114, 115)은 컨트롤러(300)에 인접한 제1 기판(110)의 타측에 배치될 수 있다.
상세하게, 메모리 연결 패드들(112, 113)은 제1 기판(110)의 제1 하면(112) 상에 배치되고 플래시 메모리(200)와 전기적으로 연결되는 하부 메모리 연결 패드들(112)과, 제1 코어보드(111) 상에 배치되고 제1 연결 부재들(118)을 통해 하부 메모리 연결 패드들(112)과 연결되는 상부 메모리 연결 패드들(113)을 포함할 수 있다. 제1 연결 부재들(118)은 예컨대, 본딩 와이어일 수 있다.
로직 연결 패드들(114, 115)은 제1 기판(110)의 제1 하면(112) 상에 배치되고 컨트롤러(300) 및 수동소자(미도시)와 전기적으로 연결되는 하부 로직 연결 패드들(114)과, 제1 코어보드(111) 상에 배치되고 제2 연결 부재들(119)을 통해 하부 로직 연결 패드들(114)과 연결되는 상부 로직 연결 패드들(115)을 포함할 수 있다. 제2 연결 부재들(119)은 예컨대, 본딩 와이어일 수 있다.
메모리 연결 패드들(112, 113)과 로직 연결 패드들(114, 115)은 도전성 물질을 포함할 수 있다. 예컨대, 메모리 연결 패드들(112, 113) 및 로직 연결 패드들(114, 115)은 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 주석(Sn), 크롬(Cr), 팔라듐(Pd), 또는 이들의 합금을 포함할 수 있다.
제1 수지층(116)은 제1 코어보드(111), 메모리 연결 패드들(112, 113) 및 로직 연결 패드들(114, 115)을 덮을 수 있다. 제1 수지층(116)은 다층 구조일 수도 있고, 다층 구조 사이에 신호층, 접지층 또는 전원층이 개재될 수 있으며 이들은 배선 패턴을 형성할 수 있다.
관통 비아들(117)은 제1 수지층(116)을 관통하여 제1 코어보드(111)와 연결될 수 있다. 관통 비아들(117)은 도전성 물질, 예컨대, 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 주석(Sn), 크롬(Cr), 팔라듐(Pd), 또는 이들의 합금을 포함할 수 있다. 관통 비아들(117)의 각각은 제1 코어보드(111) 내부의 배선 패턴들을 통해 상응하는 상부 메모리 연결 패드(113) 또는 상부 로직 연결 패드(115)와 전기적으로 연결될 수 있다.
제1 기판(110)의 제1 상면 상에 제2 기판(120)이 배치될 수 있다. 제2 기판(120)은 제2 코어보드(121), 상부 연결 패드들(123) 및 제2 수지층(125)을 포함할 수 있다. 또한, 제2 기판(120)은 서로 대향하는 제2 상면 및 제2 하면을 포함할 수 있다. 여기서, 제2 상면은 다층 인쇄회로기판(100)의 제2 면(102)에 해당할 수 있다.
제2 코어보드(121)는 제1 코어보드(111)와 마찬가지로, 에폭시 수지, 폴리이미드 수지, 비스말레마이드 트리아진(BT) 수지, FR-4(FlameRetardant 4), FR-5, 세라믹, 실리콘 또는 유리를 포함할 수 있다. 제2 코어보드(121)는 단일층이거나 또는 그 내부에 배선 패턴들을 포함하는 다층 구조를 포함할 수 있다. 예를 들면, 제2 코어보드(121)는 하나의 강성(Rigid) 평판이거나, 복수의 강성 평판이 접착되어 형성되거나, 얇은 가요성 인쇄회로기판과 강성 평판이 접착되어 형성될 수 있다. 서로 접착되는 복수의 강성 평판들, 또는 인쇄회로기판들은 배선 패턴을 각각 포함할 수 있다.
상부 연결 패드들(123)은 제2 코어보드(121) 상에 배치되며, 제2 코어보드(121) 내부의 배선 패턴들과 전기적으로 연결될 수 있다.
제2 수지층(125)은 제2 코어보드(121) 및 상부 연결 패드들(123)을 덮을 수 있다. 제2 수지층(125)은 다층 구조일 수도 있고, 다층 구조 사이에 신호층, 접지층 또는 전원층이 개재될 수 있으며 이들은 배선 패턴을 형성할 수 있다.
상부 연결 패드들(123) 중 일부는 상응하는 관통 비아(117) 및 메모리 연결 패드들(112, 113)을 통해 플래시 메모리(200)와 전기적으로 연결되고, 다른 일부는 상응하는 관통 비아(117) 및 로직 연결 패드들(114, 115)을 통해 컨트롤러(300) 또는 수동소자(미도시)와 연결될 수 있다. 달리 얘기하면, 플래시 메모리(200)와 전기적으로 연결되는 메모리 연결 패드들(112, 113)은 상응하는 관통 비아(117), 상부 연결 패드들(123) 및 로직 연결 패드(114, 115)를 통해 컨트롤러(300)와 전기적으로 연결될 수 있다.
결과적으로, 컨트롤러(300)와 플래시 메모리(300)가 제2 기판(120)(달리 얘기하면, 최상층의 기판)의 상부 연결 패드들(123)을 통하여 전기적으로 연결되어, 컨트롤러(300)가 플래시 메모리(300)를 제어하게 된다.
한편, 도 3에 도시된 바와 같이, 관통 비아들(117)은 비아 패드들(117V)에 해당될 수 있다.
이와 같은 메모리 연결 패드들(112, 113), 로직 연결 패드들(114, 115), 비아 패드들(117V) 및 상부 연결 패드들(123)은 플래시 메모리(200), 컨트롤러(300), 수동소자(미도시) 등의 회로소자들과 전기적으로 연결된 회로 패턴을 형성할 수 있다. 일 예로, 메모리 연결 패드들(112, 113), 로직 연결 패드들(114, 115) 및 비아 패드들(117V)은 플래시 메모리(200)에 입력 또는 플래시 메모리(200)로부터 출력되는 전원 신호(예컨대, Vcc, Vss 등) 또는 데이터 신호(예컨대, I/O0~I/15, CLE, ALE, WE, WP, R/B1~R/B4, RE, CE1~CE4 신호 등)의 노드에 상응하는 핀 아웃 지점들(pin-out points)에 해당할 수 있다. 달리 얘기하면, 메모리 연결 패드들(112, 113) 중 일부는 전원과 전기적으로 연결되고(즉, 전원 신호 라인을 형성), 다른 일부는 플래시 메모리(200)와 전기적으로 연결될 수 있다(즉, 데이터 신호 라인을 형성). 마찬가지로, 로직 연결 패드들(114, 115) 중 일부는 전원과 전기적으로 연결되고(즉, 전원 신호 라인을 형성), 다른 일부는 컨트롤러(300) 또는 수동소자(미도시)와 전기적으로 연결될 수 있다(즉, 데이터 신호 라인을 형성).
본 발명에서, 메모리 연결 패드들(112, 113) 중 플래시 메모리(200)와 연결되는 메모리 연결 패드들(112, 113) 및 이의 연결 라인들(예컨대, 제1 연결 부재(118))은 메모리 데이터 신호 라인으로 정의되고, 로직 연결 패드들(114, 115) 중 컨트롤러(300) 또는 수동소자(미도시)와 전기적으로 연결되는 로직 연결 패드들(114, 115) 및 이의 연결 라인들(예컨대, 제2 연결 부재(119))는 로직 데이터 신호 라인으로 정의될 수 있다.
상술한 다층 인쇄회로기판을 구비한 USB 메모리 장치(10)가 정상인 경우, 플래시 메모리(200)는 인터페이스를 통해 호스트와 전기적으로 연결되며, 컨트롤러(300)는 인터페이스 및 플래시 메모리(200)를 구동하여 데이터를 읽고(read), 쓰고(write), 소거(erase)한다. 그러나, USB 메모리 장치(10)가 크랙, 접속 불량 등의 고장으로 인해 호스트에 인식이 되지 않는 경우, 플래시 메모리(200)를 호스트에 전기적으로 연결시키고, 구동(예컨대, 데이터의 읽기)시키기 위해서는 별도의 장치가 필요할 수 있다.
도 4는 본 발명의 실시예들에 따른 데이터 복구 시스템의 개략적인 구성을 나타내는 블럭도이다.
도 4를 참조하면, 본 발명의 실시예들에 따른 데이터 복구 시스템(1)은 인식 불량의 다층 인쇄회로기판을 구비한 USB 메모리 장치(10)의 데이터를 복구 하기 위한 것으로서, 호스트(400) 및 USB 연결 장치(500)를 포함할 수 있다.
호스트(400)는 휴대폰, 노트북 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다. 호스트(400)는 고장난 USB 메모리 장치의 데이터를 복구하기 위한 데이터 복구 프로그램(410)을 구비할 수 있다. 데이터 복구 프로그램(410)은 예컨대, 플래시 추출자(FLASH EXTRACTOR)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 데이터 복구 프로그램(410)은 컨트롤러(300)를 대신하여 플래시 메모리(200)의 동작을 제어하며, 플래시 메모리(200)의 데이터를 복구할 수 있다.
USB 연결 장치(500)는 인식 불량의 고장난 USB 메모리 장치와 정상 동작하는 정상 USB 메모리 장치를 전기적으로 연결시키기 위한 장치로서, 디캡(decapsulation) 상태의 고장난 USB 메모리 장치와 정상 USB 메모리 장치를 소켓부에 실장한 후 탄성 프로브들을 이용하여 이들을 전기적으로 연결시킬 수 있다. USB 연결 장치(500)를 통해 고장난 USB 메모리 장치와 정상 USB 메모리 장치가 서로 연결됨에 따라, 고장난 USB 메모리 장치의 플래시 메모리는 정상 USB 메모리 장치의 컨트롤러에 의해 제어되고, 고장난 USB 메모리 장치의 플래시 메모리에 저장된 데이터는 USB 연결 장치(500)에 연결된 호스트(400)로 독출될 수 있다. 이하, 도 5를 참조하여 USB 연결 장치(500)에 대해 상세히 설명한다.
도 5는 본 발명의 실시예들에 따른 USB 연결 장치를 설명하기 위한 도면이다.
도 5를 참조하면, USB 연결 장치(500)는 소켓형 어댑터로서, 베이스 본체(510), 소켓부(520), 덮개부(530) 및 호스트 연결부(540)를 포함할 수 있다.
베이스 본체(510)는 대체로 육면체의 플레이트 형상을 가지며, 소켓부(520)에 실장되는 USB 메모리 장치와 전기적으로 연결되는 내부 배선을 구비할 수 있다.
소켓부(520)는 디캡 상태의 USB 메모리 장치들이 각각 실장되는 한 쌍의 소켓홈들(522)을 구비할 수 있다. 예컨대, 하나의 소켓홈(522)에는 인식 불량의 고장난 USB 메모리 장치가 실장되고, 다른 하나의 소켓홈(522)에는 정상 동작하는 정상 USB 메모리 장치가 실장될 수 있다.
덮개부(530)는 소켓부(520)의 일측에 힌지 결합하여 소켓홈들(522)을 개폐할 수 있다. 소켓홈들(522) 내에 디캡 상태의 USB 메모리 장치들이 실장되면, 덮개부(530)는 소켓부(520)를 덮을 수 있다. 덮개부(530)의 하부면에는 소켓홈들(522)에 실장된 USB 메모리 장치들과 접속하는 한 쌍의 접속 부재들(532)이 구비될 수 있다. 접속 부재들(532) 상에는 디캡 상태의 USB 메모리 장치들의 상부 연결 패드들과 접촉되는 탄성 프로브들(534, 도 13 및 도 14 참조)이 구비될 수 있다. 즉, 하나의 접속 부재(532)의 탄성 프로브들(534)은 고장난 USB 메모리 장치의 상부 연결 패드들과 접촉되고, 다른 하나의 접속 부재(532)의 탄성 프로브들(534)은 정상 USB 메모리 장치의 상부 연결 패드들과 접촉되어, 두개의 USB 메모리 장치들을 전기적으로 연결할 수 있다.
호스트 연결부(540)는 베이스 본체(510) 상에서 소켓부(520)와 이격되어 배치되고, 호스트(400)와 전기적으로 연결되는 연결 단자를 구비하며, 전기적으로 연결된 두 USB 메모리 장치로부터 독출된 데이터를 연결 단자에 연결된 호스트(400)로 전달할 수 있다.
이하, 상술한 데이터 복구 시스템(1)을 이용한 다층 인쇄회로기판을 구비한 USB 메모리 장치(10)의 데이터 복구 방법에 대해 설명한다.
도 6은 본 발명의 실시예들에 따른 다층 인쇄회로기판을 구비한 USB 메모리 장치의 데이터 복구 방법을 설명하기 위한 순서도이다. 도 7 및 도 8은 도 6의 단계(S10)을 설명하기 위한 단면도들이다. 도 9는 도 6의 단계(S20)을 설명하기 위한 단면도이다. 도 10는 도 6의 단계(S30)을 설명하기 위한 단면도이다. 도 11은 도 6의 단계(S40)을 설명하기 위한 단면도이다. 도 12는 도 6의 단계(S50)을 설명하기 위한 단면도이다. 도 13 및 도 14는 도 6의 단계(S60)을 설명하기 위한 단면도들이다.
본 발명의 실시예들에 따른 다층 인쇄회로기판을 구비한 USB 메모리 장치의 데이터 복구 방법은, 다층 인쇄회로기판 및 다층 인쇄회로기판 상에 실장된 플래시 메모리, 컨트롤러 및 수동소자를 포함하는 COB 타입의 USB 메모리 장치의 데이터를 복구하는 방법에 관한 것이다.
먼저 도6, 도 7 및 도 8을 참조하면, 제1 다층 인쇄회로기판(100A)을 구비한 제1 USB 메모리 장치(10A) 및 제2 다층 인쇄회로기판(100B)을 구비한 제2 USB 메모리 장치(10B)가 준비될 수 있다(S10).
제1 USB 메모리 장치(10A)는 인식 불량의 고장난 USB 메모리 장치로서, 제1 다층 인쇄회로기판(100A)과, 제1 다층 인쇄회로기판(100A) 상에 실장된 제1 플래시 메모리(200A), 제1 컨트롤러(300A) 및 제1 수동소자(미도시)를 포함할 수 있다. 제1 USB 메모리 장치(10A)의 제1 다층 인쇄회로기판(100A), 제1 플래시 메모리(200A) 및 제1 컨트롤러(300A)는 각각 도 1 내지 도 3을 참조하여 설명한 USB 메모리 장치(10)의 구성들(100, 200, 300)과 동일하므로, 이에 대한 상세한 설명은 생략한다.
제2 USB 메모리 장치(10B)는 제1 USB 메모리 장치(10A)와 동일한 USB 메모리 장치로서, 정상 동작하는 정상 USB 메모리 장치일 수 있다. 즉, 제2 USB 메모리 장치(10B)는 제2 다층 인쇄회로기판(100B)과 제2 다층 인쇄회로기판(100B) 상에 실장된 제2 플래시 메모리(200B), 제2 컨트롤러(300B) 및 제2 수동소자(미도시)를 포함할 수 있다. 제2 USB 메모리 장치(10B)의 구성들(100B, 200B, 300B)은 각각 도 1 내지 도 3을 참조하여 설명한 USB 메모리 장치(10)의 구성들(100, 200, 300)과 동일하므로, 이에 대한 상세한 설명은 생략한다.
도 6 및 도 9를 참조하면, 제1 다층 인쇄회로기판(100A)의 최하층의 데이터 신호 라인들 중 제1 컨트롤러(300A) 및 제1 수동소자와 전기적으로 연결되는 로직 데이터 신호 라인들을 단선시킬 수 있다(S20).
본 발명에서, 로직 데이터 신호 라인들은 제1 USB 메모리 장치(10A)의 최하층 기판인 제1 기판(100A)에서, 제1 컨트롤러(300A) 및 제1 수동 소자와 전기적으로 연결되는 상부 및 하부 로직 연결 패드들(114, 115)과 이들을 연결하는 제1 연결 부재(118)일 수 있다. 로직 데이터 신호 라인들의 단선은 예컨대, 레이저 마킹기를 이용하여 제1 연결 부재(118)를 커팅(cutting)하는 것을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
로직 데이터 신호 라인들의 위치는 본 출원인의 등록 특허 제10-2127768호 개시된 방법을 통해 이미 획득한 제1 USB 메모리 장치(10A)의 핀맵 정보를 이용하여 확인할 수 있다.
도 6 및 도 10을 참조하면, 제2 다층 인쇄회로기판(100B)의 최하층의 데이터 신호 라인들 중 제2 플래시 메모리(200B)와 전기적으로 연결되는 메모리 데이터 신호 라인들을 단선시킬 수 있다(S30).
본 발명에서, 메모리 데이터 신호 라인들은 제2 USB 메모리 장치(10B)의 최하층 기판인 제1 기판(100B)에서 제2 플래시 메모리(200B)와 연결되는 상부 및 하부 메모리 연결 패드들(112, 113)과 이들을 연결하는 제2 연결 부재(119)일 수 있다. 메모리 데이터 신호 라인들의 단선은 예컨대, 레이저 마킹기를 이용하여 제2 연결 부재(119)를 커팅(cutting)하는 것을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 메모리 데이터 신호 라인들의 위치는 본 출원인의 등록 특허 제10-2127768호 개시된 방법을 통해 이미 획득한 제2 USB 메모리 장치(10B)의 핀맵 정보를 이용하여 확인할 수 있다.
도 6 및 도 11을 참조하면, 디캡 공정을 수행하여, 제1 다층 인쇄회로기판(100A)의 최상층의 상부 연결 패드들 중 제1 플래시 메모리(200A)와 전기적으로 연결되는 상부 연결 패드들을 노출시킬 수 있다(S40).
디캡(decapsulation)이란 IC 패키지 내부의 불량 검출을 위하여 IC 패키지의 에폭시 몰딩 수지(Epoxy Molding Compound; EMC) 또는 플라스틱 부분을 제거하는 것으로서, IC 패키지의 내부를 오픈시키는 에칭공정(식각공정)을 의미한다. 예컨대, 디캡 공정은 화학적인 식각 반응을 이용하는 방법, 레이저를 이용하는 방법, 또는 플라즈마를 이용하는 방법을 포함할 수 있다.
본 예에서, 제1 다층 인쇄회로기판(100A)의 최상층의 상부 연결 패드들은 제2 기판(120A)의 상부 연결 패드들(123)일 수 있으며, 이들 중 제1 플래시 메모리(200A)와 전기적으로 연결되는 상부 연결 패드들(123)은 메모리 상부 연결 패드로 지칭될 수 있다. 메모리 상부 연결 패드들은 제1 기판(100A)의 메모리 데이터 신호 라인 및 전원 신호 라인과 전기적으로 연결될 수 있다.
디캡(decapsulation) 공정은 제1 다층 인쇄회로기판(100A)의 제2 면(102)을 덮는 몰딩 부재(130)의 일면(즉, 제1 USB 메모리 장치(10A)의 후면)을 제거하도록 수행되며, 최상층의 기판인 제2 기판(120)에 구비된 메모리 상부 연결 패드들이 노출될 때까지 수행될 수 있다.
도 6 및 도 12를 참조하면, 디캡 공정을 수행하여, 제2 다층 인쇄회로기판(100B)의 최상층의 상부 연결 패드들 중 제2 컨트롤러(300B) 및 제2 수동소자와 전기적으로 연결되는 상부 연결 패드들을 노출시킬 수 있다(S50).
본 예에서, 제2 다층 인쇄회로기판(100B)의 최상층의 상부 연결 패드들은 제2 기판(120B)의 상부 연결 패드들(123)일 수 있으며, 이들 중 제2 플래시 메모리(100B) 및 제2 수동소자와 전기적으로 연결되는 상부 연결 패드들(123)은 로직 상부 연결 패드들로 지칭될 수 있다. 로직 상부 연결 패드들은 제1 기판(110B)의 로직 데이터 신호 라인 및 전원 신호 라인과 전기적으로 연결될 수 있다.
디캡(decapsulation) 공정은 제2 다층 인쇄회로기판(100B)의 제2 면(102)을 덮는 몰딩 부재(130)의 일면(즉, 제2 USB 메모리 장치(10B)의 후면)을 제거하도록 수행되며, 최상층의 기판인 제2 기판(120B)에 구비된 로직 상부 연결 패드들(123)이 노출될 때까지 수행될 수 있다.
한편, 상술한 메모리 로직 연결 패드들과 로직 상부 연결 패드들의 위치는 본 출원인의 등록 특허 제10-2127768호 개시된 방법을 통해 이미 획득한 제1 및 제2 USB 메모리 장치들(10A, 10B)의 핀맵 정보를 이용하여 확인할 수 있다.
도 6, 도 13 및 도 14를 참조하면, USB 메모리 장치(500)를 이용하여, 제1 USB 메모리 장치(10A)의 메모리 상부 연결 패드들과 제2 USB 메모리 장치(10B)의 로직 상부 연결 패드들을 전기적으로 연결시킬 수 있다(S60).
상세하게, 디캡 상태의 제1 USB 메모리 장치(10A)와 제2 USB 메모리 장치(10B)를 각각 USB 연결 장치(500)의 소켓부(520)에 실장시키고, 접속 부재들(532)에 구비된 탄성 프로브들(534)이 각각 메모리 상부 연결 패드들과 로직 상부 연결 패드들과 접촉되도록 덮개부(530)를 덮음으로써, 제1 USB 메모리 장치(10A)의 메모리 상부 연결 패드들과 제2 USB 메모리 장치(10B)의 로직 상부 연결 패드들이 전기적으로 연결될 수 있다. 접속 부재들(532)에 구비된 탄성 프로브들(534)은 이미 획득한 메모리 로직 연결 패드들과 로직 상부 연결 패드들 위치 정보에 기반하여 설계된 것 일 수 있다.
USB 연결 장치(500)를 통해 제1 USB 메모리 장치(10A)와 제2 USB 메모리 장치(10B)가 서로 연결됨에 따라, 제1 USB 메모리 장치(10A)의 제1 플래시 메모리(200A)는 제2 USB 메모리 장치(10B)의 제2 컨트롤러(300B)에 의해 제어될 수 있으며, 이에 따라 제1 USB 메모리 장치(10A) 및 제2 USB 메모리 장치(10B)는 호스트 연결부(540)에 연결된 호스트(400)에 인식될 수 있다.
이 후, 호스트(400)의 독출 신호에 따라 제1 USB 메모리 장치(10A)의 제1 플래시 메모리(200A)에 저장된 데이터는 호스트(400)로 독출되고, 호스트(400)에 설치된 데이터 복구 프로그램(4100을 통해 제1 플래시 메모리(200A)의 데이터가 복구되어 인식 불량의 다층 인쇄회로기판을 구비한 제1 USB 메모리 장치(10A)의 데이터 복구 과정이 완료될 수 있다.
최하층의 기판에 형성된 핀 아웃 지점들을 와이어 본딩을 통해 연결하여 인식 불량의 USB 메모리 장치를 인식하는 방식을 통해 데이터를 복구하는 기존 데이터 복구 방법의 경우, 와이어 본딩 작업의 소요 시간이 길어지고, 핀 아웃지점들 간의 좁은 피치로 인해 작업 난이도가 높아 데이터를 정확하게 독출 및 복구하는데 어려움이 있었다. 본 발명의 실시예들에 따르면, 인식 불량의 고장난 USB 메모리 장치와 정상 동작하는 정상 USB 메모리 장치의 최상층의 상부 연결 패드들을 소켓형 어댑터인 USB 연결 장치를 이용하여 전기적으로 연결시킴으로써, 와이어 본딩 방식보다 정확하고 신속하게 데이터를 독출 및 복구할 수 있다.
본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10, 10A, 10B: 다층 인쇄회로기판을 구비한 USB 메모리 장치
200, 200A, 200B: 플래시 메모리
300, 300A, 300B: 컨트롤러
400: 호스트
500: USB 연결 장치

Claims (4)

  1. 다층 인쇄회로기판 및 상기 다층 인쇄회로기판 상에 실장된 플래시 메모리, 컨트롤러 및 수동소자를 포함하는 COB 타입의 USB 메모리 장치의 데이터를 복구하는 방법에 있어서,
    제1 다층 인쇄회로기판과, 상기 제1 다층 인쇄회로기판 상에 실장된 제1 플래시 메모리, 제1 컨트롤러 및 제1 수동소자를 포함하는 제1 USB 메모리 장치, 및 제2 다층 인쇄회로기판과, 상기 제2 다층 인쇄회로기판 상에 실장된 제2 플래시 메모리, 제2 컨트롤러 및 제2 수동소자를 포함하는 제2 USB 메모리 장치를 준비하는 단계;
    상기 제1 다층 인쇄회로기판의 최하층의 데이터 신호 라인들 중 상기 제1 컨트롤러 및 상기 제1 수동소자와 전기적으로 연결되는 로직 데이터 신호 라인들을 단선시키는 단계;
    상기 제2 다층 인쇄회로기판의 최하층의 데이터 신호 라인 중 상기 제2 플래시 메모리와 전기적으로 연결되는 메모리 데이터 신호 라인들을 단선시키는 단계;
    디캡 공정을 수행하여, 상기 제1 다층 인쇄회로기판의 최상층의 상부 연결 패드들 중 상기 제1 플래시 메모리와 전기적으로 연결되는 메모리 상부 연결 패드들을 노출하는 단계;
    디캡 공정을 수행하여, 상기 제2 다층 인쇄회로기판의 최상층의 상부 연결 패드들 중 상기 제2 컨트롤러 및 상기 제2 수동소자와 전기적으로 연결되는 로직 상부 연결 패드들을 노출하는 단계; 및
    USB 연결 장치를 이용하여, 상기 메모리 상부 연결 패드들과 상기 로직 상부 연결 패드들을 전기적으로 연결시키는 단계를 포함하고,
    상기 제1 USB 메모리 장치와 상기 제2 USB 메모리 장치는 서로 동일한 USB 메모리 장치이되, 상기 제1 USB 메모리 장치는 인식 불량의 고장난 USB 메모리 장치이고, 상기 제2 USB 메모리 장치는 정상 동작하는 USB 메모리 장치이고,
    상기 USB 연결 장치는:
    플레이트 형상의 베이스 본체;
    상기 베이스 본체 상에 구비되고, 디캡 상태의 제1 USB 메모리 장치와 디캡 상태의 제2 USB 메모리 장치가 각각 실장되는 한 쌍의 소켓홈들을 구비한 소켓부;
    상기 소켓부의 일측에 힌지 결합되어 상기 소켓홈들을 개폐하고, 하부면에 상기 실장된 제1 USB 메모리 장치 및 제2 USB 메모리 장치와 각각 접속하는 한쌍의 접속 부재들을 구비한 덮개부; 및
    상기 베이스 본체 상에서 상기 소켓부와 이격되어 배치되고, 호스트와 전기적으로 연결되는 연결단자를 구비한 호스트 연결부를 포함하는 다층 인쇄회로기판이 구비된 USB 메모리 장치의 데이터 복구 방법.
  2. 삭제
  3. 제1 항에 있어서,
    상기 디캡 상태의 제1 USB 메모리 장치와 제2 USB 메모리 장치를 각각 상기 USB 연결 장치의 소켓홈들에 실장시키고, 상기 접속 부재들에 구비된 탄성 프로브들이 각각 상기 메모리 상부 연결 패드들 및 상기 로직 상부 연결 패드들과 접촉되도록 상기 덮개부를 덮음으로써, 상기 제1 USB 메모리 장치의 상기 메모리 상부 연결 패드들과 상기 제2 USB 메모리 장치의 상기 로직 상부 연결 패드들이 전기적으로 연결되는 다층 인쇄회로기판이 구비된 USB 메모리 장치의 데이터 복구 방법.
  4. 제1 항에 있어서,
    상기 로직 데이터 신호 라인들을 단선시키는 단계는 레이저 마킹기를 이용하여 상기 로직 데이터 신호 라인들을 커팅(cutting)하는 것을 포함하고,
    상기 메모리 데이터 신호 라인들을 단선시키는 단계는 레이저 마킹기를 이용하여 상기 메모리 데이터 신호 라인들을 커팅(cutting)하는 것을 포함하는 다층 인쇄회로기판이 구비된 USB 메모리 장치의 데이터 복구 방법.
KR1020200164321A 2020-11-30 2020-11-30 다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법 KR102432739B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200164321A KR102432739B1 (ko) 2020-11-30 2020-11-30 다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200164321A KR102432739B1 (ko) 2020-11-30 2020-11-30 다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법

Publications (2)

Publication Number Publication Date
KR20220075819A KR20220075819A (ko) 2022-06-08
KR102432739B1 true KR102432739B1 (ko) 2022-08-16

Family

ID=81981187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200164321A KR102432739B1 (ko) 2020-11-30 2020-11-30 다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법

Country Status (1)

Country Link
KR (1) KR102432739B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102665871B1 (ko) * 2023-12-28 2024-05-14 주식회사 더블오 낸드 플래시 메모리 저장데이터 복구 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193811A (ja) 2006-01-18 2007-08-02 Apple Inc 欠陥フラッシュメモリダイの動作不能化
KR102127794B1 (ko) * 2019-02-13 2020-06-29 주식회사 데이터세이브 데이터 신호 식별 장치 및 이를 이용하는 데이터 복구 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468489B1 (ko) * 2008-07-14 2014-12-04 엘지이노텍 주식회사 유에스비 드라이브 및 그 제조방법
KR20100086278A (ko) * 2009-01-22 2010-07-30 에스티에스반도체통신 주식회사 확장 가능 ｕｓｂ 메모리 장치, 이에 연결되는 확장 메모리장치 및 확장 가능 ｕｓｂ 메모리 시스템
KR101871427B1 (ko) * 2016-08-09 2018-06-26 에이씨케이 주식회사 데이터 보호 및 복구 기능을 갖는 usb 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193811A (ja) 2006-01-18 2007-08-02 Apple Inc 欠陥フラッシュメモリダイの動作不能化
KR102127794B1 (ko) * 2019-02-13 2020-06-29 주식회사 데이터세이브 데이터 신호 식별 장치 및 이를 이용하는 데이터 복구 시스템

Also Published As

Publication number Publication date
KR20220075819A (ko) 2022-06-08

Similar Documents

Publication Publication Date Title
US7352199B2 (en) Memory card with enhanced testability and methods of making and using the same
JP2017022241A (ja) 半導体装置及び電子機器
US10242965B2 (en) Semiconductor device including interconnected package on package
US10204661B2 (en) Semiconductor device
US7778057B2 (en) PCB circuit modification from multiple to individual chip enable signals
US9069036B2 (en) Circuit board having bypass pad
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
US8947883B2 (en) Low profile wire bonded USB device
KR20110017727A (ko) 반도체 패키지
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
KR20090043898A (ko) 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
JP2010097686A (ja) 除去可能な補助検査端子を有するソリッドステート・ドライブの検査方法
KR102432739B1 (ko) 다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법
WO2014143330A1 (en) Memory module having unified pcb design for ssd applications
CN106571353A (zh) 半导体装置和焊盘布置
US7709278B2 (en) Method of making PCB circuit modification from multiple to individual chip enable signals
KR20230133477A (ko) Usb 메모리의 데이터 복구 장치
JP2002118225A (ja) マルチチップパッケージ及びそれを用いた高密度メモリカード
JP2006351664A (ja) 半導体装置
KR20180042507A (ko) 인쇄회로기판 및 이를 포함하는 솔리드 스테이트 드라이브
US10748852B1 (en) Multi-chip module (MCM) with chip-to-chip connection redundancy and method
JP2016167523A (ja) 半導体装置および電子機器
US9173293B2 (en) Memory module and video camera
US10028380B2 (en) Semiconductor package with dual second level electrical interconnections
KR20090022481A (ko) 메모리 칩에 대한 테스트 패드가 형성된 회로기판, 이를포함하는 ｃｏｂ 타입 칩 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant