TWI443669B - 使故障的快閃記憶體晶片失效 - Google Patents

使故障的快閃記憶體晶片失效 Download PDF

Info

Publication number
TWI443669B
TWI443669B TW099116206A TW99116206A TWI443669B TW I443669 B TWI443669 B TW I443669B TW 099116206 A TW099116206 A TW 099116206A TW 99116206 A TW99116206 A TW 99116206A TW I443669 B TWI443669 B TW I443669B
Authority
TW
Taiwan
Prior art keywords
flash memory
wafer
defective
memory chip
package
Prior art date
Application number
TW099116206A
Other languages
English (en)
Other versions
TW201037715A (en
Inventor
Michael J Cornwell
Christopher P Dudte
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of TW201037715A publication Critical patent/TW201037715A/zh
Application granted granted Critical
Publication of TWI443669B publication Critical patent/TWI443669B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Stroboscope Apparatuses (AREA)
  • Non-Volatile Memory (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

使故障的快閃記憶體晶片失效
各實施方案一般可以係關於快閃記憶體裝置，並且特定實施方案可以係關於用於使快閃記憶體裝置中故障的晶片失效之方法與系統。
隨著計算裝置之能力及特徵的增加，對資料儲存裝置的要求已提高。已將資料儲存裝置用於(例如)儲存可藉由處理器執行的程式指令(即碼)。還已將資料儲存裝置用於儲存其他類型的資料，包含(例如)聲音、影像及/或文字資訊。最近，具有能夠儲存實質資料內容(例如歌曲、音樂視訊等)之資料儲存裝置的系統已變得可廣泛用於可攜式裝置。
此類可攜式裝置包含資料儲存裝置，其具有較小波形因數並能夠採用可攜式電源(例如電池)操作。可攜式裝置中的某些資料儲存裝置可提供非揮發性記憶體，其能夠在與電源斷開時保存資料。可攜式裝置已使用各種非揮發性資料儲存裝置，例如硬碟機、EEPROM(電抹除可程式化唯讀記憶體)及快閃記憶體。
快閃記憶體已變為半導體記憶體之廣泛使用的類型。快閃記憶體可在(例如)可攜式電子裝置及消費品應用中提供一非揮發性記憶體。
兩種類型的快閃記憶體係NOR快閃記憶體與NAND快閃記憶體。一般而言，NOR快閃記憶體可在某些方面不同於NAND快閃記憶體。例如，NOR快閃記憶體通常提供容量以在適當位置執行碼，並且可隨機存取(即，如RAM一樣)。例如，NOR快閃記憶體可在可攜式電子裝置、行動電話及PDA中提供碼儲存與直接執行。
相比而言，NAND快閃記憶體通常可以更迅速地抹除資料，存取叢發(例如512個位元組塊)中的資料，並且與可比較的NOR快閃記憶體相比，可提供較多的使用期抹除週期。NAND快閃記憶體一般可採用每位元較低的成本提供非揮發性儲存器，作為用於消費品裝置(例如數位相機與MP3播放器)的高密度檔案儲存媒體。NAND快閃記憶體亦可用於諸如相機行動電話中的資料儲存之應用。
在某些快閃記憶體製造環境中，較小百分比的快閃記憶體晶片可能具有可藉由測試加以偵測的缺陷。一缺陷之一範例係特定記憶體位置處的位元錯誤。可藉由諸如將讀取/寫入存取從有缺陷的記憶體位置重新引導至一組冗餘記憶體位置之技術來補償某些缺陷。
在某些情況下，可將快閃記憶體之多個晶片一起組裝於單一積體電路(IC)封裝中。在此類多晶片快閃記憶體封裝中，可執行測試以偵測封裝中快閃記憶體晶片之任一者中的缺陷。若封裝中的任一個別快閃記憶體晶片具有多於可接受數目的缺陷，則可丟棄整個封裝。
物品及相關聯的方法與系統係關於使包含多個快閃記憶體晶片之一裝置中有缺陷的快閃記憶體晶片失效。包含多個快閃記憶體晶片之封裝可加以標識成指示基於未失效的快閃記憶體晶片之一快閃記憶體資料儲存容量。可在晶片位準、封裝位準及/或板位準應用各種失效方法。
某些實施方案可提供一或多個優點。例如，用於一晶片的失效機制不需要複雜的錯誤偵測與校正機制以補償具有重要但可接受數目的缺陷之晶片。藉由使整個晶片失效，所獲得的資料儲存容量可在若干標準記憶體容量數值之一內。此外，可藉由標識用於銷售或使用的多晶片快閃記憶體，以較小的儲存容量來達到勞動力的節省、收入的增加以及操作成本的降低。此舉可能係丟棄一操作的快閃記憶體封裝之低成本替代方式。重獲在製造一多晶片快閃記憶體裝置中投資的價值之一實質部分的能力可有效地減小與多晶片快閃記憶體封裝相關聯的財務風險，從而提升此類快閃記憶體裝置的使用。
在附圖及以下說明中提出本發明之一或多個實施方案的細節。從說明與附圖及申請專利範圍將明白本發明之其他特徵。
圖1顯示用於一多晶片快閃記憶體封裝的一組織結構100之一範例。組織結構100可用於各種應用，例如可攜式音樂裝置、個人數位助理、行動電話、手持或膝上型電腦以及嵌入式系統。結構100包含一印刷電路板(PCB) 105，其上可安裝一快閃記憶體封裝110。
一快閃記憶體封裝可包含任何實際數目(例如兩個、三個、四個、八個或十六個)的快閃記憶體晶片。快閃記憶體封裝110包含四個快閃記憶體晶片115a、115b、115c及115d。在其製造期間，可測試快閃記憶體封裝110。在某些實施方式中，測試可針對至少一個快閃記憶體晶片返回測試性能，例如測試分數。根據測試性能，可依據一組準則(例如位元錯誤率)將封裝中的某些快閃記憶體晶片識別為有缺陷。
在某些實施方案中，可使識別為有缺陷的任一個別晶片失效。可致使一失效晶片無法存取以儲存及/或讀取儲存的資料。參考圖2更詳細地說明用於使一個別晶片失效之各種設備及方法。
並非丟棄包含至少一個有缺陷或失效晶片之所有封裝，而係製造商能夠出售快閃記憶體以用於封裝中的非失效晶片。製造商可在此類快閃記憶體封裝上提供一標識(或其他標記)以指示快閃記憶體封裝具有基於非失效快閃記憶體晶片的資料儲存容量。
在圖1之範例中，封裝110中的快閃記憶體晶片115a、115b、115c、115d之每個均包含三個快閃記憶體區塊120及一控制器125。某些實施方案可具有或多或少的記憶體區塊。快閃記憶體區塊120之每個均包含多個(例如64或128個)快閃記憶體頁130。每個快閃記憶體頁130均包含多個快閃記憶體單元135。快閃記憶體單元135藉由儲存單元中的電荷來儲存資訊。一快閃記憶體單元中的一電荷位準表示儲存在該單元中的資訊。在某些實施方案中，快閃記憶體單元135可以係單一位準單元，其中每個快閃記憶體單元135均儲存一個資訊位元。在其他實施方案中，快閃記憶體單元135可以係多位準單元，其中每個快閃記憶體單元均儲存多個資訊位元。快閃記憶體單元135可能有缺陷，例如當其無法保持其電荷位準時，或其無法改變其電荷位準以充分表示所有可行的位元數值時。
快閃記憶體封裝110及快閃記憶體晶片115a至115d具有基於四個完全功能晶片之一設計儲存容量。例如，快閃記憶體區塊120之每個可採用十百萬位元祖(MB)的儲存容量進行設計。採用三個快閃記憶體區塊120，快閃記憶體晶片115a至115d之每個均具有30MB之一設計儲存容量。採用四個快閃記憶體晶片115a至115d，將快閃記憶體封裝110設計成具有120MB之一儲存容量。
在一個範例中，在已將快閃記憶體晶片115a至115d封裝於快閃記憶體封裝110中之後，製造商可針對有缺陷的快閃記憶體區塊而測試快閃記憶體封裝110。根據一組準則，可將快閃記憶體晶片115a至115d之某些識別為有缺陷。一示範性測試準則可以係一晶片中有缺陷的快閃記憶體區塊之數目與臨界值之間的比較之函數。若一個別快閃記憶體晶片中有缺陷的快閃記憶體區塊之數目超過臨界值，則可將該快閃記憶體晶片識別為有缺陷。
當將一個別快閃記憶體晶片識別為有缺陷時，可執行一失效操作可使該個別有缺陷的晶片失效而非丟棄整個快閃記憶體封裝。例如，若一測試識別到快閃記憶體晶片115a有缺陷，則並非丟棄封裝110，而係失效機制可使快閃記憶體晶片115a失效，並且該快閃記憶體封裝可操作及/或以基於快閃記憶體晶片115b至115d之較小儲存容量而出售。
在某些實施方案中，可將一標識機制用於使快閃記憶體晶片115a至115d之失效狀態資訊與快閃記憶體封裝110相關聯。例如，若失效機制使快閃記憶體晶片115a失效，則一標識機制可標識(或另外指示)快閃記憶體封裝110可根提供基於晶片115b、115c及115d之儲存容量的一儲存容量。在以上範例中，標識機制可標識具有90MB之容量(其係小於其120MB之標稱設計容量)的快閃記憶體封裝110。因此，可以將封裝110處理為具有90MB儲存容量的一封裝110。例如，一銷售者可將該封裝出售為一90MB裝置。圖2顯示用於使至少一個快閃記憶體晶片失效的某些示範性失效機制。
圖2顯示一系統200之一範例，該範例說明各種失效機制，其可實施成使一快閃記憶體封裝(例如快閃記憶體封裝110)中的一或多個個別快閃記憶體晶片失效。可在晶片位準、封裝位準及/或板位準適當地應用此等機制。本文說明的失效機制表示可行的實施方案。此等列舉的失效機制係意欲說明而非意欲限制本發明。可單獨或結合所說明的範例來使用其他機制以使一快閃記憶體封裝中的一個別晶片失效。例如，製造商或使用者可選擇一或多個失效機制來使一快閃記憶體封裝中的一或多個個別晶片失效。在某些應用中，可使用失效機制之一組合。
在此範例中，系統200包含一快閃記憶體封裝205及一記憶體控制器210。快閃記憶體封裝205可具有類似於快閃記憶體封將110的一結構，或其可具有不同的結構。快閃記憶體封裝205包含四個快閃記憶體晶片215a至215d、晶片致能輸入接針220a至220d、Vcc輸入接針250及保險絲255a至255b。快閃記憶體封裝205亦包含一JTAG埠，其可以用於(例如)將測試指令或測試結果傳輸至一測試裝置及/或從該裝置傳輸該等指令或結果。在其他具體實施例中，可經由一標準或定製資料介面將測試指令或測試結果傳輸至測試裝置及/或從該介面傳輸該等指令或結果，該介面可採用類比及/或數位格式(例如頻帶信號以外的格式)使用串聯或並列信號之同步或不同步發射而提供資料傳輸。
快閃記憶體晶片215a至215d之每個均可經由晶片致能接針220a至220d來接收一晶片致能信號。每個快閃記憶體晶片均包含一對應快閃記憶體區塊225a至225d、一Vcc輸入230a至230d、一控制器235a至235d及一晶片致能(CE)輸入240a至240d。每個CE輸入240至240d均可透過(例如)一焊接線路或另一導電路徑(例如覆晶封裝)與晶片致能接針220a至220d耦合。每個快閃記憶體區塊225a至225d均包含一狀態暫存器245a至245d，其可將快閃記憶體晶片215a至215d之每個的狀態儲存在快閃記憶體封裝205中。例如，狀態暫存器245a至245d可分別儲存一組旗標以指示欲使快閃記憶體晶片215a至215d之何者失效。
快閃記憶體晶片215a至215d可透過保險絲255a至255d及Vcc輸入230a至230d之一對應者汲取操作功率。分別透過保險絲255a至255d將Vcc輸入230a至230d與快閃記憶體封裝205上的Vcc接針250連接。
控制器235a至235d分別控制對其個別快閃記憶體區塊225a至225d的讀取及寫入存取。例如，控制器235d可藉由並非回應CE4輸入240d上的一有效晶片致能信號而控制對快閃記憶體晶片215d的存取。在某些實施方案中，CE輸入240a至240d之每個可分別透過焊接線路(未顯示)與對應CE接針220a至220d連接。
同樣，在此範例中，記憶體控制器210係在快閃記憶體封裝205的外部。在某些實施方案中，可將記憶體控制器210與快閃記憶體晶片215a至215d一起整合於封裝205中。在其他實施方案中，控制器210可與快閃記憶體封裝205一起安裝於同一PCB上，或定位在另一PCB或基板上並經由一通信鏈路(例如電纜)與快閃記憶體封裝205連接。
此範例之控制器210包含一非揮發性記憶體(NVM) 260及一邏輯265。NVM 260可儲存用於快閃記憶體晶片215a至215d的致能規則及/或其可儲存快閃記憶體晶片215a至215d之狀態，例如有缺陷的快閃記憶體晶片之位址。可包含數位及/或類比硬體並可根據指令的執行來執行操作的邏輯265可依據儲存的規則來產生控制信號。在此範例中，透過失效電路270a至270d將控制器210上的CE1至CE4輸出與封裝205上的CE1至CE4接針220a至220d連接。
當欲使一快閃記憶體封裝中的一晶片失效時，可使用各種機制以在晶片位準、封裝位準及/或板位準使一或多個選定快閃記憶體晶片失效。
在晶片位準，使實質上定位在晶片215a至215d之每個內的機制失效，可包含(例如)將一命令施加於控制器235a至235d之一選定者，及/或將用於快閃記憶體晶片215a至215d的失效晶片狀態資訊之複本儲存在狀態暫存器245a至245d中。例如，若欲使快閃記憶體晶片215b失效，則一失效機制可施加一命令於控制器235b以使控制器235b阻止(例如不處理)用於存取晶片215b中的記憶體位置之請求。在某些實施方案中，可將失效晶片狀態資訊之複本維持在另一(非失效)晶片中，或保持在與失效晶片分離的一暫存器中。在另一範例中，一失效機制還可在狀態暫存器245a至245d中將選定快閃記憶體晶片之狀態設定為「有缺陷」。當選定記憶體晶片之記憶體控制器210或控制器235a至235d讀取此狀態資訊時，可配置控制器235a至235d以防止有缺陷的快閃記憶體晶片得到致能及/或存取。可對加以封裝及/或完全封閉在一封裝中之程序中分開的一晶片(例如鋸開的晶圓)執行晶片位準處的某些操作。
在一個範例中，一快閃記憶體賣主可藉由(例如)在區塊之起點處儲存一旗標而將單元之一區塊「標注」為不加以使用，當藉由一處理器或控制器讀取該旗標時，該旗標將禁止讀取及/或寫入標注的區塊。可將旗標放置於(例如)快閃記憶體及/或暫存器中的指定位置處。也可將一旗標放置成使記憶體之一或多個區塊(最多為且包含整個晶片)失效。此類旗標可包含關於失效的記憶體之標記。例如，該等標記可指示欲失效的記憶體之大小、狀態(例如有缺陷、沒有缺陷)及/或失效的記憶體之有效可用儲存容量。在各實施方案中，失效記憶體之有效可用儲存容量可以係(例如)100%、約99%以上、在約96%與約99%之間、至少約95%、至少約90%、或90%以下。某些實施方案允許對任一失效晶片之儲存容量進行一或多個位準的存取，並且可密碼保護存取位準。
在封裝位準，使實質上定位在封裝205內的機制失效可包含(例如)實體上使從一個別晶片215a至215d至對應CE接針220a至220d的連接失效，及/或藉由切斷此類連接(例如採用雷射)而使電源供應連接形成為斷路。實體上使封裝內的晶片致能信號失效可包含不連接或切斷CE墊(例如焊墊) 240a至240d之一選定者與對應CE接針220a至220d之間的一焊接線路。例如，失效機制可以切斷或不連接從CE2接針240b至CE2接針220b的焊接線路以使快閃記憶體晶片215b失效。或者，可藉由切斷用於晶片致能信號的信號路徑來使一特定晶片致能信號線失效。斷路電源供應連接可包含藉由熔斷將晶片與電源供應連接的保險絲255a至255d之一選定者，或另外切斷晶片與電源供應接針250之間的連接來使快閃記憶體晶片215a至215d之一失效。切斷可包含諸如雷射切斷之技術。可對加以封裝及/或完全封閉在一封裝中之程序中的一晶片執行封裝位準處的某些操作。
在各實施方案中，可修改或操縱各種類型的封裝以有效地使一個別快閃記憶體晶片失效。例如，在球格柵陣列(BGA)封裝中，用於一CE輸入的一基板焊接線路墊與一快閃記憶體晶片之間的電性路徑可加以切斷或另外與一對應焊球斷開。另外舉例而言，可實體切斷一薄小型封裝(TSOP)之一CE輸入接針或另外防止其與TSOP封裝之電路外側進行電性連接。
在板位準，可藉由實質上定位在快閃記憶體封裝205外部的電路元件來實施用於使有缺陷的晶片失效之各種方法。例如，可將控制器210配置成使系統200中的快閃記憶體晶片215a至215d之任一者失效以回應來自一主機(未顯示)的一命令。例如，藉由使用一插座來進行與CE接針220a至220d的電性連接，在用於採用快閃記憶體封裝於製造程序之一或多個階段中進行操作的測試器具中，可實施控制器210及/或失效電路270a至270d。在另一範例中，可將類似電路(未顯示)與JTAG埠耦合。在製造程序期間，快閃記憶體封裝205外部的此等或其他電路元件可(例如)操作以將信號發送至快閃記憶體封裝以使晶片215a至215d之選定者失效。用於使一或多個選定晶片失效之信號，可在各種實施方案中使用至快閃記憶體封裝中的一適當接收元件之帶外(OOB)發信，經由CE接針220a至220d、JTAG埠，單獨或結合施加於一或多個其他接針(未顯示)(例如資料、位址及/或控制輸入接針)的信號來加以傳送。
在某些實施方案中，控制器210可啟動失效電路270a至270d以使來自CE接針220a至220d的外部信號(例如在多晶片模組中的信號)失效。
在某些實施方案中，可藉由操縱至對應晶片致能接針220a至220d的適當晶片致能信號來使快閃記憶體晶片215a至215d之每個失效。例如，可將控制器210配置成防止晶片215a至215d之一失效者在接針220a至220d處接收一晶片致能信號。在控制器210之CE1至CE4輸出直接驅動CE輸入220a至220d的實施方案中，可將該等輸出維持在並不致能晶片215a至215d之一選定者(或多個選定者)的一信號位準。在其他實施方案中，可操作控制器210及/或失效電路270a至270d以使一或多個選定晶片致能信號失效。
在某些實施方案中，板位準失效電路270a至270d可使用各種硬體及/或軟體實施方案以可程式化地使選定晶片致能信號失效。例如，若減少一電路元件(例如上拉電阻器、串聯電阻器、跳線連接)以便防止封裝205之CE3接針220c接收一晶片致能信號，則失效電路270c可使快閃記憶體晶片215c失效。另外舉例而言，若藉由一較短路徑(例如採用實質為零歐姆的電阻器或二極體、主動上拉或下接電晶體所增加的路徑)使一信號路徑縮短為一軌(例如Vcc或接地)以有效地縮短晶片致能信號發射線以便CE3接針220c不會接收一有效晶片致能信號，則失效電路270c可使快閃記憶體晶片215c失效。在某些實施方案中，失效電路270a至270d係類比開關及/或多工器，其可以在(例如)控制器210的控制下將信號與晶片致能接針220a至220d連接或斷開。在其他實施方案中，失效電路270a至270d可以係可控制緩衝器，其可加以個別控制以使快閃記憶體晶片215a至215d之一對應者失效。
例如，使用儲存在NVM 260中的資訊(如用於致能的規則及快閃記憶體晶片之狀態)，記憶體控制器210可執行命令以藉由控制至CE接針220a至220d之每個的輸出來使一快閃記憶體晶片失效。例如，若記憶體控制器210接收使快閃記憶體晶片215d失效的一命令，則可將記憶體控制器210配置成不發送一晶片致能信號至控制器210上的CE4接針。此外，一失效機制可採用各種方式啟動失效電路270a至270d之一以使記憶體控制器210與快閃記憶體封裝205之間的晶片致能信號之通信失效。
在一範例中，一控制器可接收一命令以將一快閃記憶體裝置解決為具有一指定的大小，該大小係與該命令相關聯的一自變數或一參數。此類命令可使一控制器解決僅三十億位元組的一快閃記憶體，其具有四個晶片，每個晶片分別具有十億位元組儲存容量。因此，藉由控制器接收的命令可有效地使快閃記憶體中的一個晶片失效。
圖3顯示一示範性測試環境300，其能夠測試一快閃記憶體、識別有缺陷的晶片、使有缺陷的晶片失效或提供有缺陷的晶片之將來失效、以及標識快閃記憶體裝置以指示將不失效的快閃記憶體晶片之儲存容量。在某些實施方案中，將來失效可包含(例如)在狀態暫存器245a至245d之一中設定一失效旗標。當在將來操作中讀取該設定旗標時，對應控制器235a至235d及/或外部控制器210可執行一或多個操作(例如本文說明的操作)以有效地使與失效旗標相關聯的晶片失效。
在此範例中，測試環境300包含一測試控制器305及一測試台310。測試控制器305可執行操作以測試該測試台310上的待測裝置(DUT) 315。DUT 315可以係(例如)一組快記憶體晶片、快閃記憶體晶片之一晶圓、安裝在一載體基板或封裝中的一快閃記憶體、或安裝在PCB上的一快閃記憶體封裝。測試控制器305將總測試結果儲存在一儲存裝置320中。
在執行一測試之後，測試控制器305可從一儲存裝置320取回故障資訊並操作一失效機制325以使測試台310中的任何有故障或有缺陷的快閃記憶體失效。接著可啟動一標識機制330以使故障資訊與DUT 315相關聯。
測試控制器305包含一監督微處理器335、一記憶體340及一網路介面345。記憶體340儲存一應用程式350，監督微處理器335可執行該程式以執行一測試。在此範例中，應用程式350包含一測試碼模組355及一失效碼模組360。監督微處理器335可藉由透過可包含JTAG或另一(例如USB、並聯、RS-232、紅外線、乙太網路)埠的網路介面345而發送測試指令至測試台310來執行測試碼模組355。連同DUT 315一起，測試台310包含一測試處理器365及一測試記憶體370。
監督處理器335可執行測試碼355以初始化一測試(例如藉由使測試處理器365發信以初始化DUT 315)並將參數(例如測試圖案)載入測試記憶體370。監督處理器335接著可指導測試處理器365以進行測試。當測試台310完成一測試時，測試台310會發送測試結果至測試控制器305。若欲進行多次測試，則測試控制器305可載入並在DUT 315進行另一測試。當完成所有測試時，測試控制器305可根據測試結果計算DUT 315的總分並識別DUT 315中有缺陷的任何快閃記憶體晶片。在某些實施方案中，在測試期間偵測到的錯誤之數目及類型可與臨界值比較以決定對於每個晶片而言，該等錯誤是否可接受(即沒有缺陷)。接著，測試控制器305可啟動失效機制325以使DUT 315中有缺陷的晶片失效。失效機制325可藉由下列方式使有缺陷的個別晶片失效：提供依據在此文件別處說明的失效機制(例如參考圖2所說明的失效機制)之一或多個的條件。
通常而言，若一臨界部分的單元或區塊使一製造商的性能測試出現故障，則可將一快閃記憶體晶片識別為有缺陷。例如，若一快閃記憶體晶片中超過約2%與4%之間的區塊使性能測試出現故障，則可將該晶片識別為有缺陷。
在某些實施方案中，若在測試期間於一晶片中識別非零數目的錯誤，但是該等錯誤在(例如)可接受的準則(例如錯誤之數目係小於一選定臨界值)內，則可使用其他補償(例如，避免)及/或校正技術來解決所識別的錯誤。因此，一晶片可能具有某些錯誤，但是可能仍然加以識別為沒有缺陷。雖然此類晶片並非遭受失效，但是對此類晶片的存取可包含其他錯誤補償方法。
在某些實施方案中，失效機制325可使用諸如參考圖2說明的技術之技術在晶片、封裝及/或板位準使有缺陷的晶片失效。例如，失效機制325可採用下列方式來使一有缺陷的晶片失效：在晶片位準藉由將其有缺陷的狀態儲存在狀態暫存器245a至245d中，在封裝位準藉由斷開其CE輸入240a至240d及/或使其保險絲255a至255d形成為斷路，及/或在板位準藉由提供一命令以使失效電路270a至270d使其晶片致能信號失效。
測試控制器305可使用標識機制330以提供一標識來指示封裝中的可用快閃記憶體容量。例如，標識可指示基於未失效或未識別為有故障的快閃記憶體晶片之容量的可用快閃記憶體容量。標識資訊可以包含編碼標注、條碼及/或文字或圖形表示。例如可藉由印刷、蝕刻、網版印刷、壓印、雷射印刷及/或施加從封裝外面可見的一黏性及/或預先印刷標識來實施標識。
在某些實施方案中，標識可包含單獨或結合上述外部標注來做出一或多個內部指示。例如，關於可用容量的資訊及/或可用快閃記憶體之記憶體映射可加以蝕刻、雕刻或另外標注在封裝(例如晶片基板)內部。若在晶片或晶圓位準使用標識機制，則可在晶圓上的未用或保留區域中或在有缺陷的晶片或晶片群組上應用標識資訊。在某些實施方案中，內部標識可包含將數位資訊儲存在封裝中的非揮發性記憶體中或封裝中沒有故障的晶片中。例如，可將標識資訊儲存在狀態暫存器中及/或在快閃記憶體封裝中沒有失效的晶片上之記憶體之保留部分中。
在各種實施方案中，可在隨後的製造程序中讀取、取回或另外取消標識資訊以對快閃記憶體封裝進行分類或封裝，從而將該封裝用作具有基於標識資訊之一儲存容量的記憶體裝置。
可將測試控制器305配置成執行示範性方法400，其係說明在圖4中的流程科中。方法400包含當執行失效碼360之實施方案時測試控制器305可執行的操作。雖然圖3中說明的範例顯示儲存在記憶體340中用於藉由測試控制器305進行的執行之失效碼360的單一區塊，但是其他處理器或邏輯可執行該等操作之某些或全部，並可使用儲存在位置中而非在記憶體340中的指令。
在此範例中，方法400在步驟405中開始，此時測試控制器305接收關於DUT 315中有故障的晶片之故障資訊。測試控制器305在步驟410中檢查DUT 315是否包含任何有故障的晶片。若測試控制器305識別到快閃記憶體封裝不包含欲失效之有缺陷的晶片，則測試控制器305在步驟415中使故障資訊(在此範例中，沒有晶片有缺陷)與DUT 315相關聯，例如藉由將故障資訊儲存在一資料庫中，該資料庫之一範例係儲存裝置320。依據以上參考圖3說明的實施方案，標識機制330可在步驟417中應用封裝中可用記憶體容量之一或多個外部及/或內部指示，並接著方法400結束。
然而，若在步驟410中識別至少一個有缺陷的晶片，則測試控制器305可在步驟420中識別DUT類型。測試類型之範例包含在未鋸開的晶圓、晶片、晶片群組、封裝式晶片及/或與一外部電路(例如PCB上的電路)連接之封裝上執行的測試，該外部電路之一範例係參考圖2所說明。
接著在步驟425中，測試控制器305檢查標識機制325是否可以依據識別的DUT類型在晶片位準使DUT 315中有缺陷的晶片失效。若測試控制器305決定失效機制325可以在晶片位準使DUT 315失效，則測試控制器305可在步驟440中施加一命令於失效機制325，其可在晶片位準使有故障的晶片失效。例如，測試控制器305可發送一命令至失效機制325以施加一命令於快閃記憶體晶片215a至215d中的控制器235a至235d，將關於快閃記憶體晶片215a至215d之一或多者的狀態資訊儲存在狀態暫存器245a至245d中，或從對應CE接針220a至220d斷開有故障的晶片之CE輸入240a至240d。在使所有有故障的快閃記憶體晶片(若有)失效之後，測試控制器305執行步驟415。
然而，若在步驟425中，測試控制器305決定失效機制325無法在晶片位準使DUT 315失效，則測試控制器305在步驟435中檢查失效機制325是否可以依據識別的DUT類型在封裝位準使DUT 315失效。若測試控制器305決定失效機制325可以在封裝位準使DUT 315失效，則測試控制器305可在步驟440中施加一命令於失效機制325以在封裝位準使有故障的晶片失效。例如，測試控制器305可施加一命令於失效機制325以實體上斷開適當的CE接針220a至220d，及/或燒斷將電源供應與有缺陷的晶片連接之保險絲255a至255d(例如使用雷射、過剩電流等)。在使所有有故障的快閃記憶體晶片失效之後，測試控制器305執行步驟415。
若在步驟425中測試控制器305決定失效機制325無法在封裝位準使DUT 315失效，則在步驟445中測試控制器305發送一命令以使用一外部失效機制來使有故障的晶片失效。例如，測試控制器305可發送一命令至外部控制器210，以藉由控制失效電路270a至270d來限制對快閃記憶體封裝中有缺陷的晶片之存取。在發送命令以使所有有故障的快閃記憶體晶片失效之後，測試控制器305執行步驟415。
雖然已說明該方法之一種實施方案，但是其他實施方案也可採用不同序列或修改的配置來執行步驟以達到相同的主要功能，該等其他實施方案包含識別一快閃記憶體裝置中有缺陷的晶片、使該晶片失效及/或使故障資訊與該晶片相關聯。例如，方法400可採用不同順序，或結合步驟420一起來執行步驟425及435。在某些實施方案中，關於沒有缺陷的晶片之資訊可與關於有缺陷的晶片相關聯及/或另外加以標識(如本文所說明)或代替關於有缺陷的晶片之資訊。
各種實施方案可施加於NOR快閃記憶體晶片及/或NAND快閃記憶體晶片，任一者或兩者均可於快閃記憶體裝置中單獨或與非快閃記憶體晶片堆疊在一起及/或堆疊成彼此鄰近。
雖然已參考圖1說明可包含一或多種類型的快閃記憶體之示範性快閃記憶體裝置，但是在其他資料儲存應用中可展開其他實施方案，其可包含(例如)拇指碟或記憶條。可將晶片整合於一封裝中，該封裝使用垂直或水平(例如鄰近)堆疊式晶片配置。此類其他資料儲存應用可包含多晶片模組(MCM)、晶片上系統(SoC)、特定應用積體電路(ASIC)等。可以將封裝配置為(例如)鍍通孔(PTH)(例如DIP)、零插力(例如某些插座式封裝SIMM)、及/或表面安裝(SMT)(例如PLCC、LCC、BGA、PGA、BGA或LGA)封裝。
例如，雖然已參考圖3說明適合於製造商的測試環境，但是也可在製造完成之後於產品中或電子系統中執行快閃記憶體之測試。此類自我診斷測試可以在操作期間(例如依據維修排程，以回應操作者的請求)及/或在偵測位元錯誤率中的變化之後加以執行。在一個範例中，可有時將一快閃記憶體晶片之內容複製至另一儲存位置以提供該快閃記憶體晶片之確認測試。若針對晶片偵測到不可接受的錯誤率，則可藉由一控制器(其一範例係控制器210)使該晶片失效。在另一範例中，可藉由燒斷一保險絲(其一範例係保險絲255a至255d之任一者)來使識別為有缺陷的晶片失效。另外舉例而言，沒有缺陷的晶片之控制器235可接收狀態暫存器245中經更新的失效狀態資訊。可單獨或以結合方式執行如以上說明的此等及其他失效機制以使所識別的晶片失效。
為延長包含多個快閃記憶體晶片的一產品之使用期，可以在產品的使用期期間重新致能個別失效晶片。例如，使用6個月之後或操作超出選定時間之後，可重新致能一先前失效晶片(其可能已經或可能尚未識別為有缺陷)以為產品提供資訊儲存容量，從而延長產品的使用期。可重新致能失效記憶體以回應一時間(例如參考一即時時脈)及/或事件(例如在隨操作週期之數目增加而偵測退化的快閃記憶體容量之後)。
在某些實施方案中，可將以上說明的失效機制用於動態地使一或多個晶片失效。動態晶片失效可提供諸如儲存容量之不同位準當中的價格區別之特徵。在一個範例中，一終端用戶可能僅希望購買有限的儲存容量，並且可依據以上說明的實施方案來暫時使適當數目的晶片失效。此可在某些實施方案中藉由配置控制器210以暫時使CE接針220a至220d之某些或全部失效來實施。若使用者後來希望支付額外的儲存容量，則可藉由重新配置控制器210以允許CE接針220a至220d之額外者接收一晶片致能信號來致能快閃記憶體晶片215a至215d之適當者。
在某些實施方案中，可配置失效機制以便不阻止存取或實質上增加對未失效之快閃記憶體晶片的存取時間。例如，一外部主機處理器系統(未顯示)可啟動一記憶體存取操作，以藉由發送一讀取或寫入命令至控制器210來讀取或寫入快閃記憶體晶片215a中的快閃記憶體區塊225a。控制器210可檢查快閃記憶體晶片215a之狀態以及用於NVM 260中的快閃記憶體晶片215a之致能規則。若依據狀態及致能規則可適當地存取晶片215a，則邏輯265可經由失效電路270a啟動至CE1接針220a的一致能信號。致能信號接著可傳遞至CE1接針240a。若Vcc接針230a係在接收電源，則控制器235a可接收致能信號。在接收致能信號之後，控制器235a可檢查狀態暫存器245a。若狀態暫存器245a中的資訊指示快閃記憶體晶片215a並非有缺陷，則控制器235a可允許存取快閃記憶體晶片215a以完成記憶體操作。
可在電腦系統中實施本發明之某些實施方案。例如，各種實施方案可包含數位及/或類比電路、電腦硬體、韌體、軟體或其組合。可以在可觸知地執行於一資訊載體中的電腦程式產品中(例如在機器可讀取儲存裝置或在傳播的信號中)實施設備，以藉由一可程式化處理器來執行；並且可以藉由執行指令之一程式的可程式化處理器來執行方法以藉由對輸入資料進行操作並產生一輸出來執行本發明之功能。本發明可以在一或多個電腦程式中加以有利地實施，該等程式可在一可程式化系統上執行，該系統包含至少一個可程式化處理器，其係耦合成從一資料儲存系統、至少一個輸入裝置及/或至少一個輸出裝置接收資料與指令並將資料與指令發送至該系統、該輸入裝置及/或該輸出裝置。一電腦程式係一組指令，其可在一電腦中加以直接或間接使用來執行某一活動或產生某一結果。一電腦程式可以採用任一形式的程化語言(包含編譯或解譯語言)加以寫入，並且其可採用任何形式(包含作為單獨的程式或作為模組、組件、子程序或適用於計算環境的其他單元)加以展開。
適合於執行指令之程式的處理器包含(經由範例)一般及特殊用途微處理器，其可包含任一種類的電腦之單一處理器或多個處理器之一。一般而言，一處理器將從唯讀記憶體或隨機存取記憶體或兩者接收指令與資料。電腦之本質元件係用於執行指令的一處理器及用於儲存指令與資料的一或多個記憶體。一般而言，一電腦亦將包含用於儲存資料檔案的一或多個大量儲存裝置或以可操作方式耦合成與該等裝置通信；此類裝置包含磁碟(例如內部硬碟及可移除磁碟)；磁光碟；以及光碟。適合於可觸知地執行電腦程式指令與資料的儲存裝置包含所有形式的非揮發性記憶體，其包含(經由範例)：半導體記憶體裝置，例如EPROM、EEPROM及快閃記憶體裝置；磁碟，例如內部硬碟及可移除磁碟；磁光碟；以及CD-ROM與DVD-ROM磁碟。處理器及記憶體可藉由ASIC(特定應用積體電路)加以補充或併入該電路中。
在某些實施方案中，一或多個使用者介面特徵可以定製配置成執行特定功能。本發明可在包含一圖形使用者介面及/或一網際網路瀏覽器之一電腦系統中加以實施。為提供與一使用者的互動，某些實施方案可在一電腦上加以實施，該電腦具有一顯示裝置(例如用於向使用者顯示資訊的CRT(陰極射線管)或LCD(液晶顯示器)監視器)、一鍵盤及一指向裝置(例如滑鼠或軌跡球)，該使用者可以藉由該裝置提供輸入給該電腦。
在各種實施方案中，快閃記憶體控制器可使用適當的通信方法、裝備與技術來通信。例如，快閃記憶體控制器可在一匯流排及/或使用點對點通信來發送或接收訊息，其中在一專用實體鏈路(例如光纖鏈路、點對點線路及菊鍊)上將一訊息從來源直接傳輸至接收器。系統之組件可在通信網路上藉由任一形式或媒體的類比或數位資料通信來交換資訊，包含以封包為主的訊息。通信網路之範例包含(例如)LAN(區域網路)、WAN(廣域網路)、MAN(都會區域網路)、無線及/或光學網路、與電腦及網路形成網際網路。其他實施方案可藉由向藉由一通信網路耦合在一起的所有或實質上所有裝置廣播(例如藉由使用全向射頻(RF)信號)來傳輸訊息。其他實施方案可傳輸具有高方向性之特徵的訊息，例如使用定向(即窄光束)天線發射的RF信號或可視需要與聚焦光學元件一起使用的紅外線信號。其他實施方案可使用適當的介面與協定，例如(經由範例但並非意欲限制)USB 2.0、Firewire、ATA/IDE、RS-232、RS-422、RS-485、802.11 a/b/g、Wi-Fi、乙太網路、IrDA、FDDI(光纖分散式資料介面)、符記環網路或基於頻率、時間或分碼的多工技術。某些實施方案可視需要併入特徵，例如對資料完整性的錯誤檢查及校正(ECC)，或安全性測量，例如加密(例如WEP)及密碼保護。
在某些實施方案中，每個快閃記憶體控制器及/或狀態暫存器(例如)均可採用同一資訊加以程式化並且採用儲存在非揮發性記憶體中的實質相同資訊加以初始化。在其他實施方案中，一或多個快閃記憶體裝置可以定製配置成執行特定功能。例如，一個快閃記憶體程式裝置可配置成在其自己的封裝中或在另一封裝中的另一快閃記憶體晶片中執行晶片之動態測試。可在間隔(例如，其可係使用者選定的間隔)中或依據有規則的維護排程來執行此類測試。在識別一有故障的晶片之後，快閃記憶體程式裝置可產生信號以在其自己的封裝或另一封裝中使用如以上說明的失效機制之任一單一者或組合來使識別的晶片失效。可藉由一處理器來執行此類操作，該處理器執行指令以執行此類操作。
已說明本發明之若干實施方案。然而，應瞭解可以進行各種修改而不脫離本發明之精神與範疇。例如，若採用不同序列執行所揭示的技術之步驟，若採用不同方式組合所揭示之系統中的組件，或若藉由其他組件來取代或補充該等組件，則可達到有利的結果。可以在硬體、軟體或其組合中執行功能及程序(包含演算法)，並且可在與所說明的模組或硬體不同之模組或硬體上執行某些實施方案。因此，其他實施方案係在下列申請專利範圍之範疇內。
100．．．組織結構
105．．．印刷電路板(PCB)
110．．．快閃記憶體封裝
115a．．．快閃記憶體晶片
115b．．．快閃記憶體晶片
115c．．．快閃記憶體晶片
115d．．．快閃記憶體晶片
120．．．快閃記憶體區塊
125．．．控制器
130．．．快閃記憶體頁
135．．．快閃記憶體單元
200．．．系統
205．．．快閃記憶體封裝
210．．．記憶體控制器
215a．．．快閃記憶體晶片
215b．．．快閃記憶體晶片
215c．．．快閃記憶體晶片
215d．．．快閃記憶體晶片
220a．．．晶片致能(CE)輸入接針
220b．．．晶片致能(CE)輸入接針
220c．．．晶片致能(CE)輸入接針
220d．．．晶片致能(CE)輸入接針
225a．．．快閃記憶體區塊
225b．．．快閃記憶體區塊
225c．．．快閃記憶體區塊
225d．．．快閃記憶體區塊
230a．．．Vcc輸入/Vcc接針
230b．．．Vcc輸入
230c．．．Vcc輸入
230d．．．Vcc輸入
235a．．．控制器
235b．．．控制器
235c．．．控制器
235d．．．控制器
240a．．．晶片致能(CE)輸入/CE墊/CE1接針
240b．．．晶片致能(CE)輸入/CE墊/CE2接針
240c．．．晶片致能(CE)輸入/CE墊
240d．．．晶片致能(CE)輸入/CE墊
245a．．．狀態暫存器
245b．．．狀態暫存器
245c．．．狀態暫存器
245d．．．狀態暫存器
250．．．Vcc輸入接針
255a．．．保險絲
255b．．．保險絲
255c．．．保險絲
255d．．．保險絲
260．．．非揮發性記憶體(NVM)
265．．．邏輯
270a．．．失效電路
270b．．．失效電路
270c．．．失效電路
270d．．．失效電路
300．．．測試環境
305．．．測試控制器
310．．．測試台
315．．．待測裝置(DUT)
320．．．儲存裝置
325．．．失效機制
330．．．標識機制
335．．．監督微處理器
340．．．記憶體
345．．．網路介面
350．．．應用程式
355．．．測試碼模組
360．．．失效碼模組
365．．．測試處理器
370．．．測試記憶體
圖1係一示意圖，其顯示用於一印刷電路板上的一多晶片快閃記憶體封裝的一組織結構之範例。
圖2係一快閃記憶體系統之示意圖，其說明用於使一快閃記憶體裝置中的個別晶片失效之各種失效機制。
圖3係一方塊圖，其顯示用於測試快閃記憶體、使有缺陷的快閃記憶體晶片失效以及提供一標識的一系統。
圖4係一流程圖，其說明用於在執行一快閃記憶體測試之後，使有缺陷的晶片失效之一方法。
各圖式中的相同參考符號指示相同元件。
200．．．系統
205．．．快閃記憶體封裝
210．．．記憶體控制器
215a．．．快閃記憶體晶片
215b．．．快閃記憶體晶片
215c．．．快閃記憶體晶片
215d．．．快閃記憶體晶片
220a．．．晶片致能(CE)輸入接針
220b．．．晶片致能(CE)輸入接針
220c．．．晶片致能(CE)輸入接針
220d．．．晶片致能(CE)輸入接針
225a．．．快閃記憶體區塊
225b．．．快閃記憶體區塊
225c．．．快閃記憶體區塊
225d．．．快閃記憶體區塊
230a．．．Vcc輸入/Vcc接針
230b．．．Vcc輸入
230c．．．Vcc輸入
230d．．．Vcc輸入
235a．．．控制器
235b．．．控制器
235c．．．控制器
235d．．．控制器
240a．．．晶片致能(CE)輸入/CE墊/CE1接針
240b．．．晶片致能(CE)輸入/CE墊/CE2接針
240c．．．晶片致能(CE)輸入/CE墊
240d．．．晶片致能(CE)輸入/CE墊
245a．．．狀態暫存器
245b．．．狀態暫存器
245c．．．狀態暫存器
245d．．．狀態暫存器
250．．．Vcc輸入接針
255a．．．保險絲
255b．．．保險絲
255c．．．保險絲
255d．．．保險絲
260．．．非揮發性記憶體(NVM)
265．．．邏輯
270a．．．失效電路
270b．．．失效電路
270c．．．失效電路
270d．．．失效電路

Claims (21)

  1. 一種製造物品，其包括多個機器可讀取指令，當一電腦執行該等指令時，使多個操作將被實行，該等操作包括：識別至少一個準則以決定一快閃記憶體晶片是否有缺陷；識別一組快閃記憶體晶片中的至少一有缺陷的快閃記憶體晶片，該至少一有缺陷的快閃記憶體晶片係基於至少一識別準則提供一標稱初始容量；從複數個位準中選擇一位準，在該等位準處一晶片失效機制使該至少一個有缺陷的快閃記憶體晶片失效，其中該晶片失效機制係經配置以在該複數個位準之任一者處使該至少一個有缺陷的快閃記憶體晶片失效；以及在該經選擇之位準處使該至少一個有缺陷的快閃記憶體晶片失效以提供具有小於該標稱初始容量之一操作容量的一快閃記憶體系統。
  2. 如請求項1之物品，該等操作進一步包括將該快閃記憶體系統組裝於一快閃記憶體封裝中。
  3. 如請求項1之物品，其中該操作容量係實質上等於藉由該等失效晶片之每個的該容量所減小的該標稱初始容量。
  4. 如請求項3之物品，其中該等操作進一步包括使該操作容量與該快閃記憶體封裝相關聯。
  5. 如請求項1之物品，其中該等操作進一步包括採用該相 關聯的操作容量來標識該快閃記憶體封裝。
  6. 如請求項1之物品，其中識別至少一有缺陷的快閃記憶體晶片包括測試一快閃記憶體封裝以根據該至少一個準則來識別至少一個有缺陷的快閃記憶體晶片。
  7. 如請求項1之物品，其中使該至少一個有缺陷的快閃記憶體晶片失效包括選自由下列組成的該群組之一操作：斷開用於向該識別的晶片供應電源之一焊接線路；跳躍式安裝用於向該識別的晶片供應電源之一焊接線路；雷射熔斷向該識別的晶片供應操作電源之一電源連接；燒斷與該識別的晶片相關聯之一保險絲；以及為至該識別的晶片之電源提供一不完整的信號路徑。
  8. 如請求項1之物品，其中該識別至少一個準則以決定一快閃記憶體晶片是否有缺陷包含一臨界位元錯誤率，其中當用於該快閃記憶體晶片之一位元錯誤率超過該臨界位元錯誤率時，一快閃記憶體晶片被決定為失效。
  9. 如請求項1之物品，其中該識別至少一個準則以決定一快閃記憶體晶片是否有缺陷包含有缺陷的快閃記憶體晶片方塊之一臨界數目，其中當在該快閃記憶體晶片中有缺陷的快閃記憶體晶片方塊之一數目超過有缺陷的快閃記憶體晶片方塊之該臨界數目時，一快閃記憶體晶片被決定為失效。
  10. 如請求項9之物品，其中一有缺陷的快閃記憶體晶片方塊被一與該有缺陷的快閃記憶體晶片相關聯之旗標識別。
  11. 如請求項1之物品，其中使該至少一有缺陷的快閃記憶體晶片失效包括啟動使至少一有缺陷的快閃記憶體晶片存取失效之至少一電路。
  12. 如請求項1之物品，其中使該至少一有缺陷的快閃記憶體晶片失效包括配置一控制器以防止該至少一有缺陷的快閃記憶體晶片接收一晶片致能信號。
  13. 如請求項1之物品，其中該識別及失效的一個或多個有缺陷的快閃記憶體晶片被包含在一快閃記憶體晶片之未封裝晶圓上。
  14. 如請求項1之物品，其中該複數個位準包含至少一晶片位準、一封裝位準、及一板位準。
  15. 一用於識別及使有缺陷的快閃記憶體晶片失效之系統，該系統包含：一測試控制元件，其配置成用以基於至少一個用以以決定一快閃記憶體晶片是否有缺陷的準則以識別提供一標稱初始容量之一組快閃記憶體晶片中的至少一個有缺陷的快閃記憶體晶片，其中該測試控制元件進一步經配置以從複數個位準中選擇一位準，用於使該至少一個有缺陷的快閃記憶體晶片失效；及晶片失效構件，其配置使該至少一個有缺陷的快閃記憶體裝置失效以提供具有小於該標稱初始容量之一操作容量的一快閃記憶體系統，其中該晶片失效構件經配置以在該經選擇之位準處使該至少一有缺陷的快閃記憶體晶片失效。
  16. 如請求項15之之系統，進一步包含：一測試台元件，其提供一測試環境，在其中該至少一個有缺陷的快閃記憶體晶片被識別且失效，其中該測試台元件提供該測試控制元件對於該測試環境之存取，用於藉由該晶片失效構件識別及使該至少一個有缺陷的快閃記憶體晶片將被失效，且其中該測試台元件經配置以識別及使包含在一群組中之一個或多個有缺陷的快閃記憶體晶片失效，該群組由快閃記憶體晶片之一未封裝晶圓，多個正在被封裝之快閃記憶體晶片，及快閃記憶體晶片組成。
  17. 如請求項15之系統，其中該複數個位準包含至少一晶片位準、一封裝位準、及一板位準。
  18. 一用於識別及使有缺陷的快閃記憶體晶片失效的方法，該方法包含：識別至少一個用以決定一快閃記憶體晶片是否有缺陷的準則；基於該至少一識別準則識別提供一標稱初始容量之一組快閃記憶體晶片中的至少一有缺陷的快閃記憶體晶片；從該等快閃記憶體晶片之複數個位準中選擇一位準，在該等位準處一晶片失效機制使該至少一個有缺陷的快閃記憶體晶片失效，其中該晶片失效機制係經配置以在該複數個位準之任一者處使該至少一個有缺陷的快閃記憶體晶片失效；以及 在該經選擇之位準處使該至少一個有缺陷的快閃記憶體晶片失效以提供具有小於該標稱初始容量之一操作容量的一快閃記憶體系統。
  19. 如請求項18之方法，其中該複數個位準包含至少一晶片位準、一封裝位準、及一板位準。
  20. 如請求項18之方法，進一步包含提供指令給該快閃記憶體系統，當該等指令被該快閃記憶體系統執行時，使該快閃記憶體系統執行多個操作，該等操作包含：決定自從使該至少一個有缺陷的快閃記憶體晶片失效之一時間之臨界數量已過去；且基於自從使該至少一個有缺陷的快閃記憶體晶片失效之一時間之臨界數量已過去之決定而致能該至少一個經失效之有缺陷的快閃記憶體晶片。
  21. 如請求項18之方法，進一步包含提供指令給該快閃記憶體系統，當該等系統被該快閃記憶體系統執行時，使該快閃記憶體系統執行多個操作，該等操作包含：決定在該快閃記憶體之集合中其他非經失效的快閃記憶體之記憶體容量已退化了至少一臨界數量；且基於在該快閃記憶體之集合中其他非經失效的快閃記憶體之記憶體容量已退化了至少一臨界數量之決定而致能該至少一經失效的有缺陷的快閃記憶體晶片。
TW099116206A 2006-01-18 2007-01-12 使故障的快閃記憶體晶片失效 TWI443669B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/334,087 US7609561B2 (en) 2006-01-18 2006-01-18 Disabling faulty flash memory dies

Publications (2)

Publication Number Publication Date
TW201037715A TW201037715A (en) 2010-10-16
TWI443669B true TWI443669B (zh) 2014-07-01

Family

ID=38006905

Family Applications (2)

Application Number Title Priority Date Filing Date
TW096101323A TWI348700B (en) 2006-01-18 2007-01-12 Disabling faulty flash memory dies
TW099116206A TWI443669B (zh) 2006-01-18 2007-01-12 使故障的快閃記憶體晶片失效

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096101323A TWI348700B (en) 2006-01-18 2007-01-12 Disabling faulty flash memory dies

Country Status (8)

Country Link
US (2) US7609561B2 (zh)
EP (2) EP1811525B1 (zh)
JP (3) JP2007193811A (zh)
CN (2) CN101004953B (zh)
AT (1) ATE480856T1 (zh)
DE (1) DE602007008963D1 (zh)
HK (1) HK1106968A1 (zh)
TW (2) TWI348700B (zh)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7802157B2 (en) * 2006-06-22 2010-09-21 Micron Technology, Inc. Test mode for multi-chip integrated circuit packages
US7837579B2 (en) * 2007-03-20 2010-11-23 Powermetal Technologies, Inc. Baseball and softball bats with fused nano-structured metals and alloys
US7558130B2 (en) * 2007-06-04 2009-07-07 Micron Technology, Inc. Adjustable drive strength apparatus, systems, and methods
US7919845B2 (en) * 2007-12-20 2011-04-05 Xilinx, Inc. Formation of a hybrid integrated circuit device
JP5161560B2 (ja) * 2007-12-28 2013-03-13 株式会社東芝 半導体記憶装置
JP5372382B2 (ja) * 2008-01-09 2013-12-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5106151B2 (ja) * 2008-01-28 2012-12-26 株式会社東芝 積層型スタックｎａｎｄメモリ及び半導体装置
US20090196093A1 (en) * 2008-01-31 2009-08-06 Qimonda Ag Stacked die memory
EP2099031A1 (fr) * 2008-03-07 2009-09-09 Axalto S.A. Procédés pour fabriquer un empilement de circuits mémoire et pour adresser un circuit mémoire, empilement et dispositif correspondants
US20090259806A1 (en) * 2008-04-15 2009-10-15 Adtron, Inc. Flash management using bad page tracking and high defect flash memory
US7964976B2 (en) 2008-08-20 2011-06-21 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8327066B2 (en) * 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
US8127185B2 (en) 2009-01-23 2012-02-28 Micron Technology, Inc. Memory devices and methods for managing error regions
US7968374B2 (en) * 2009-02-06 2011-06-28 Headway Technologies, Inc. Layered chip package with wiring on the side surfaces
CN201576679U (zh) * 2009-07-23 2010-09-08 茂邦电子有限公司 闪存芯片堆栈结构
TWM373598U (en) * 2009-09-07 2010-02-01 Power Mate Technology Co Ltd Surface-mounted terminal
JP5311047B2 (ja) * 2009-09-11 2013-10-09 日本電気株式会社 半導体記憶装置の試験方法
US9779057B2 (en) 2009-09-11 2017-10-03 Micron Technology, Inc. Autonomous memory architecture
US8466562B2 (en) 2009-09-24 2013-06-18 Headway Technologies, Inc. Layered chip package
US8179717B2 (en) * 2009-09-29 2012-05-15 Sandisk Technologies Inc. Maintaining integrity of preloaded content in non-volatile memory during surface mounting
US7902677B1 (en) 2009-10-28 2011-03-08 Headway Technologies, Inc. Composite layered chip package and method of manufacturing same
JP2011134410A (ja) * 2009-12-25 2011-07-07 Toshiba Corp 不揮発性半導体記憶装置及びその試験方法
KR101124331B1 (ko) * 2010-04-30 2012-03-19 주식회사 하이닉스반도체 반도체 장치
US8421243B2 (en) 2010-06-24 2013-04-16 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203216B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203215B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8362602B2 (en) * 2010-08-09 2013-01-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8397134B2 (en) 2010-08-30 2013-03-12 Hamilton Sundstrand Corporation System for handling of permanent bit errors in memory devices
US8541887B2 (en) 2010-09-03 2013-09-24 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8595414B2 (en) * 2010-09-30 2013-11-26 Apple Inc. Selectively combining commands for a system having non-volatile memory
US8441112B2 (en) 2010-10-01 2013-05-14 Headway Technologies, Inc. Method of manufacturing layered chip package
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8652877B2 (en) 2010-12-06 2014-02-18 Headway Technologies, Inc. Method of manufacturing layered chip package
KR101214285B1 (ko) * 2010-12-30 2012-12-20 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US8253257B2 (en) 2011-01-26 2012-08-28 Headway Technologies, Inc. Layered chip package and method of manufacturing the same
US8344494B2 (en) 2011-04-11 2013-01-01 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US9082474B2 (en) * 2011-04-21 2015-07-14 Micron Technology, Inc. Method and apparatus for providing preloaded non-volatile memory content
US8653639B2 (en) 2011-06-09 2014-02-18 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8358015B2 (en) 2011-06-09 2013-01-22 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US9256279B2 (en) 2011-06-29 2016-02-09 Rambus Inc. Multi-element memory device with power control for individual elements
US8426979B2 (en) 2011-07-18 2013-04-23 Headway Technologies, Inc. Composite layered chip package
US8446772B2 (en) * 2011-08-04 2013-05-21 Sandisk Technologies Inc. Memory die self-disable if programmable element is not trusted
US20130036255A1 (en) * 2011-08-05 2013-02-07 Apple Inc. Testing memory subsystem connectivity
US8426981B2 (en) * 2011-09-22 2013-04-23 Headway Technologies, Inc. Composite layered chip package
US20130100752A1 (en) * 2011-10-20 2013-04-25 Fluiditech Ip Limited Method of restoring reconstructed memory spaces
CN102496388A (zh) * 2011-12-01 2012-06-13 深圳市华星光电技术有限公司 印刷电路板的存储器代码检验方法
US9875808B2 (en) * 2013-01-15 2018-01-23 Micron Technology, Inc. Reclaimable semiconductor device package and associated systems and methods
CN104102599A (zh) * 2013-04-11 2014-10-15 华邦电子股份有限公司 快闪存储器装置与数据传输方法
US10013322B2 (en) 2013-06-03 2018-07-03 Hitachi, Ltd. Storage apparatus and storage apparatus control method
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US10003675B2 (en) 2013-12-02 2018-06-19 Micron Technology, Inc. Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US9389973B2 (en) 2014-05-30 2016-07-12 Oracle International Corporation Memory error propagation for faster error recovery
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US9653184B2 (en) * 2014-06-16 2017-05-16 Sandisk Technologies Llc Non-volatile memory module with physical-to-physical address remapping
US8976609B1 (en) 2014-06-16 2015-03-10 Sandisk Enterprise Ip Llc Low-test memory stack for non-volatile storage
US9613715B2 (en) 2014-06-16 2017-04-04 Sandisk Technologies Llc Low-test memory stack for non-volatile storage
US9524105B2 (en) 2014-09-02 2016-12-20 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by altering an encoding format
US9582220B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Notification of trigger condition to reduce declared capacity of a storage device in a multi-storage-device storage system
US9552166B2 (en) 2014-09-02 2017-01-24 Sandisk Technologies Llc. Process and apparatus to reduce declared capacity of a storage device by deleting data
US9665311B2 (en) 2014-09-02 2017-05-30 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by making specific logical addresses unavailable
US9582193B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Triggering a process to reduce declared capacity of a storage device in a multi-storage-device storage system
US9524112B2 (en) 2014-09-02 2016-12-20 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by trimming
US9563362B2 (en) 2014-09-02 2017-02-07 Sandisk Technologies Llc Host system and process to reduce declared capacity of a storage device by trimming
US9582203B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by reducing a range of logical addresses
US9158681B1 (en) 2014-09-02 2015-10-13 Sandisk Technologies Inc. Process and apparatus to reduce declared capacity of a storage device by conditionally trimming
US9652153B2 (en) 2014-09-02 2017-05-16 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by reducing a count of logical addresses
US9582202B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by moving data
US9519427B2 (en) 2014-09-02 2016-12-13 Sandisk Technologies Llc Triggering, at a host system, a process to reduce declared capacity of a storage device
US9582212B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Notification of trigger condition to reduce declared capacity of a storage device
US9563370B2 (en) 2014-09-02 2017-02-07 Sandisk Technologies Llc Triggering a process to reduce declared capacity of a storage device
US9639282B2 (en) 2015-05-20 2017-05-02 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to improve device endurance and extend life of flash-based storage devices
US9606737B2 (en) 2015-05-20 2017-03-28 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to extend life of flash-based storage devices and preserve over-provisioning
JP2017045311A (ja) * 2015-08-27 2017-03-02 株式会社東芝 メモリシステム
US9946473B2 (en) 2015-12-03 2018-04-17 Sandisk Technologies Llc Efficiently managing unmapped blocks to extend life of solid state drive
US9946483B2 (en) 2015-12-03 2018-04-17 Sandisk Technologies Llc Efficiently managing unmapped blocks to extend life of solid state drive with low over-provisioning
US10042806B2 (en) 2016-02-02 2018-08-07 Xilinx, Inc. System-level interconnect ring for a programmable integrated circuit
US10002100B2 (en) 2016-02-02 2018-06-19 Xilinx, Inc. Active-by-active programmable device
KR102529171B1 (ko) * 2016-02-26 2023-05-04 삼성전자주식회사 메모리 장치 진단 시스템
US10983865B2 (en) * 2016-08-01 2021-04-20 Hewlett Packard Enterprise Development Lp Adjusting memory parameters
US10541044B2 (en) * 2016-10-31 2020-01-21 Qualcomm Incorporated Providing efficient handling of memory array failures in processor-based systems
US10452468B2 (en) 2016-12-30 2019-10-22 Western Digital Technologies, Inc. Method and system for managing non-volatile memory
CN111160542B (zh) * 2017-12-14 2023-08-29 中科寒武纪科技股份有限公司 集成电路芯片装置及相关产品
US11017822B1 (en) * 2019-11-01 2021-05-25 Xilinx, Inc. Yield-centric power gated regulated supply design with programmable leakers
EP4060720A4 (en) * 2019-11-15 2023-08-16 Kioxia Corporation STORAGE DEVICE AND STORAGE SYSTEM
US11397635B2 (en) * 2019-12-09 2022-07-26 Sandisk Technologies Llc Block quality classification at testing for non-volatile memory, and multiple bad block flags for product diversity
US20210311638A1 (en) * 2020-04-07 2021-10-07 Micron Technology, Inc. Apparatuses and methods for die replacement in stacked memory
US11422888B2 (en) 2020-10-14 2022-08-23 Western Digital Technologies, Inc. Data integrity check for writing data in memory
KR102432739B1 (ko) * 2020-11-30 2022-08-16 주식회사 데이터세이브 다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법
US11675528B2 (en) 2021-03-29 2023-06-13 Western Digital Technologies, Inc. Switch based BGA extension
US20230052489A1 (en) * 2021-08-13 2023-02-16 Micron Technology, Inc. Die location detection for grouped memory dies
US20240071437A1 (en) * 2022-08-30 2024-02-29 Micron Technology, Inc. Die Disablement

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891811A (en) * 1987-02-13 1990-01-02 International Business Machines Corporation Efficient address test for large memories
JPH023843A (ja) * 1988-06-16 1990-01-09 Mitsubishi Electric Corp Ｉｃメモリカード
EP1031992B1 (en) 1989-04-13 2006-06-21 SanDisk Corporation Flash EEPROM system
US4992984A (en) 1989-12-28 1991-02-12 International Business Machines Corporation Memory module utilizing partially defective memory chips
US5663901A (en) 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US5473753A (en) 1992-10-30 1995-12-05 Intel Corporation Method of managing defects in flash disk memories
US5592641A (en) 1993-06-30 1997-01-07 Intel Corporation Method and device for selectively locking write access to blocks in a memory array using write protect inputs and block enabled status
US7137011B1 (en) 1993-09-01 2006-11-14 Sandisk Corporation Removable mother/daughter peripheral card
US5822256A (en) * 1994-09-06 1998-10-13 Intel Corporation Method and circuitry for usage of partially functional nonvolatile memory
JP3631277B2 (ja) * 1995-01-27 2005-03-23 株式会社日立製作所 メモリモジュール
US5901105A (en) * 1995-04-05 1999-05-04 Ong; Adrian E Dynamic random access memory having decoding circuitry for partial memory blocks
US5691945A (en) * 1995-05-31 1997-11-25 Macronix International Co., Ltd. Technique for reconfiguring a high density memory
US5812861A (en) * 1995-06-22 1998-09-22 Intel Corporation Override signal for forcing a powerdown of a flash memory
US5627784A (en) 1995-07-28 1997-05-06 Micron Quantum Devices, Inc. Memory system having non-volatile data storage structure for memory control parameters and method
US5619462A (en) * 1995-07-31 1997-04-08 Sgs-Thomson Microelectronics, Inc. Fault detection for entire wafer stress test
US5946257A (en) * 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
US5754410A (en) * 1996-09-11 1998-05-19 International Business Machines Corporation Multi-chip module with accessible test pads
FI104528B (fi) 1996-10-03 2000-02-15 Nokia Networks Oy Liikkuvan aseman paikallistamismenetelmä ja solukkoradioverkko
KR100205006B1 (ko) 1996-10-08 1999-06-15 윤종용 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치
US6008538A (en) * 1996-10-08 1999-12-28 Micron Technology, Inc. Method and apparatus providing redundancy for fabricating highly reliable memory modules
JP3565687B2 (ja) * 1997-08-06 2004-09-15 沖電気工業株式会社 半導体記憶装置およびその制御方法
US6360346B1 (en) * 1997-08-27 2002-03-19 Sony Corporation Storage unit, method of checking storage unit, reading and writing method
US6148435A (en) 1997-12-24 2000-11-14 Cypress Semiconductor Corporation Optimized programming/erase parameters for programmable devices
JPH11242898A (ja) * 1998-02-25 1999-09-07 Hitachi Ltd メモリモジュールと電子装置
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6269025B1 (en) 2000-02-09 2001-07-31 Advanced Micro Devices, Inc. Memory system having a program and erase voltage modifier
US6426893B1 (en) 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6304487B1 (en) 2000-02-28 2001-10-16 Advanced Micro Devices, Inc. Register driven means to control programming voltages
JP3805188B2 (ja) * 2000-10-16 2006-08-02 シャープ株式会社 複合メモリモジュールおよびその選別方法
US6748562B1 (en) 2000-10-31 2004-06-08 Agilent Technologies, Inc. Memory tester omits programming of addresses in detected bad columns
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
JP5050303B2 (ja) * 2001-06-29 2012-10-17 富士通セミコンダクター株式会社 半導体試験装置
JP2003022693A (ja) 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体メモリ
JP3822081B2 (ja) 2001-09-28 2006-09-13 東京エレクトロンデバイス株式会社 データ書込装置、データ書込制御方法及びプログラム
US7051242B2 (en) * 2002-02-08 2006-05-23 Hewlett-Packard Development Company, L.P. Method and apparatus for improving yield by decommissioning optional units on a CPU due to manufacturing defects
US6871257B2 (en) 2002-02-22 2005-03-22 Sandisk Corporation Pipelined parallel programming operation in a non-volatile memory system
KR100463199B1 (ko) 2002-03-04 2004-12-23 삼성전자주식회사 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치
US6721820B2 (en) 2002-05-15 2004-04-13 M-Systems Flash Disk Pioneers Ltd. Method for improving performance of a flash-based storage system using specialized flash controllers
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US6901498B2 (en) * 2002-12-09 2005-05-31 Sandisk Corporation Zone boundary adjustment for defects in non-volatile memories
WO2004086363A2 (en) 2003-03-27 2004-10-07 M-Systems Flash Disk Pioneers Ltd. Data storage device with full access by all users
US7240219B2 (en) 2003-05-25 2007-07-03 Sandisk Il Ltd. Method and system for maintaining backup of portable storage devices
US7237074B2 (en) 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US20050041453A1 (en) * 2003-08-22 2005-02-24 Brazis Paul W. Method and apparatus for reading and writing to solid-state memory
US7305600B2 (en) * 2003-08-29 2007-12-04 International Business Machines Corporation Partial good integrated circuit and method of testing same
US7730368B2 (en) * 2003-10-31 2010-06-01 Sandisk Il Ltd. Method, system and computer-readable code for testing of flash memory
US7200770B2 (en) * 2003-12-31 2007-04-03 Hewlett-Packard Development Company, L.P. Restoring access to a failed data storage device in a redundant memory system
US7227797B2 (en) * 2005-08-30 2007-06-05 Hewlett-Packard Development Company, L.P. Hierarchical memory correction system and method
JP2007088329A (ja) * 2005-09-26 2007-04-05 Toshiba Corp マルチチップパッケージ型半導体装置
US7277337B1 (en) * 2006-09-25 2007-10-02 Kingston Technology Corp. Memory module with a defective memory chip having defective blocks disabled by non-multiplexed address lines to the defective chip
US7477545B2 (en) * 2007-06-14 2009-01-13 Sandisk Corporation Systems for programmable chip enable and chip address in semiconductor memory

Also Published As

Publication number Publication date
EP1811525A3 (en) 2007-09-12
CN101887759A (zh) 2010-11-17
JP5602187B2 (ja) 2014-10-08
EP1811525B1 (en) 2010-09-08
CN101004953B (zh) 2010-09-08
JP2012185850A (ja) 2012-09-27
EP2224451A1 (en) 2010-09-01
ATE480856T1 (de) 2010-09-15
JP2007193811A (ja) 2007-08-02
US8055959B2 (en) 2011-11-08
TW201037715A (en) 2010-10-16
DE602007008963D1 (de) 2010-10-21
US20100002512A1 (en) 2010-01-07
EP1811525A2 (en) 2007-07-25
TW200735115A (en) 2007-09-16
CN101004953A (zh) 2007-07-25
TWI348700B (en) 2011-09-11
US7609561B2 (en) 2009-10-27
HK1106968A1 (en) 2008-03-20
EP2224451B1 (en) 2013-03-06
US20070165461A1 (en) 2007-07-19
JP2011108267A (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
TWI443669B (zh) 使故障的快閃記憶體晶片失效
US8122319B2 (en) Page-based failure management for flash memory
US9406403B2 (en) Spare memory external to protected memory
US6154851A (en) Memory repair
US8767491B1 (en) Apparatus and method for remapping addresses of defective memory locations to redundant memory locations
US20170228328A1 (en) Method and apparatus for providing small form-factor pluggable (“sfp”) non-volatile memory (“nvm”) storage devices
US20070288805A1 (en) Method and apparatus for storing failing part locations in a module
US7433229B2 (en) Flash memory device with shunt
US8208325B2 (en) Semiconductor device, semiconductor package and memory repair method
US20040261049A1 (en) Circuit and method for error test, recordation, and repair
US10403383B2 (en) Repair device and semiconductor device including the repair device
CN108804041A (zh) 非易失性存储器装置及其操作系统（os）图像处理方法
US20140258780A1 (en) Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory
US20040030970A1 (en) Test platform device and method for testing embedded memory of system on chip
US9019786B2 (en) Repair system for repairing defect using E fuses and method of controlling the same
US10949098B2 (en) Method and apparatus for providing increased storage capacity
KR20130104732A (ko) 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법
JP2006186247A (ja) 半導体装置
KR20110010381A (ko) 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법
TWI692768B (zh) 能夠驗算記憶體資料之正確性的系統單晶片
CN117457056A (zh) 存储器系统、其操作方法和存储器装置的控制器
CN115512755A (zh) 三维存储器、检测方法及电子设备
Bronstad The Green Light
JP2010097629A (ja) 不揮発性半導体記憶装置