TWI464594B - 用於決定記憶體卷之識別符的方法、裝置及系統 - Google Patents

用於決定記憶體卷之識別符的方法、裝置及系統 Download PDF

Info

Publication number
TWI464594B
TWI464594B TW101123732A TW101123732A TWI464594B TW I464594 B TWI464594 B TW I464594B TW 101123732 A TW101123732 A TW 101123732A TW 101123732 A TW101123732 A TW 101123732A TW I464594 B TWI464594 B TW I464594B
Authority
TW
Taiwan
Prior art keywords
memory
identifier
volume
memory device
command information
Prior art date
Application number
TW101123732A
Other languages
English (en)
Other versions
TW201308088A (zh
Inventor
Shekoufeh Qawami
Robert W Faber
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201308088A publication Critical patent/TW201308088A/zh
Application granted granted Critical
Publication of TWI464594B publication Critical patent/TWI464594B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)

Description

用於決定記憶體卷之識別符的方法、裝置及系統 發明領域
本發明之實施例一般係有關記憶體設備操作。更特別是，某些實施例係有關用以決定一記憶體卷之一識別符的技術。
 發明背景
電腦系統架構通常包括，例如，彼此共享耦合至一記憶體控制器之一或更多信號線的多個記憶體卷。例如，一典型的記憶體系統包括一或更多匯流排-例如，一位址匯流排、資料匯流排及/或命令匯流排-其用於一記憶體控制器以及與其耦合之多個各種不同的記憶體設備之間交換。
該類記憶體系統包括用於彼此區別記憶體卷之機構-例如，相對於某些其他記憶體卷之存取，其可區別一特定信號交換係有關一記憶體卷之存取。例如，該類記憶體設備之晶片選擇(或晶片賦能)輸入可由該記憶體控制器來發出各種不同信號以提供該類區別。
某些習知記憶體系統中，一記憶體控制器可將每一不同的卷位址指派至一個別的記憶體卷。該記憶體控制器之後可在一通訊中或以一通訊來傳送一或更多該類卷位址-例如，指出哪個記憶體設備用來服務(或忽略)該類通訊。目前技術中，該類卷位址之指派可出現成為該電腦系統之組態的一部分-例如，一系統啟動期間、或用以響應一系統啟 動時。
為了能夠針對該類電腦系統中之操作來組配，記憶體設備可設計來執行一組態階段，其等待-例如，從該記憶體控制器傳送至該記憶體設備之一記憶體卷識別符的指派。然而，在至少有關其可能用於“即時啟動”平台及/或就記憶體可用性而言平台操作具有時效性之其他應用中，該類組態階段會限制該類記憶體設備。
依據本發明之一實施例，係特地提出一種於一記憶體設備中執行的方法，該方法包含下列步驟：檢測一初始化事件；檢測該初始化事件後接收命令資訊；識別該接收的命令資訊是否規定一記憶體卷要被指派一識別符；其中在該接收的命令資訊係識別為規定該記憶體卷被指派一識別符的情況，儲存與該記憶體卷相關聯之一識別符值，該識別符值係根據檢測該初始化事件後該記憶體設備接收之資訊；而其中在該接收的命令資訊係識別為不規定該記憶體卷被指派一識別符的情況，儲存與該記憶體卷相關聯之一預設識別符值。
圖式簡單說明
本發明之各種不同實施例係藉由該等附圖之圖形中的範例，而非藉由限制來加以繪示，其中：第1圖是一根據一實施例，顯示用以決定一記憶體卷識別符之一電腦系統的元件之方塊圖。
第2圖是一根據一實施例，顯示一記憶體設備之元件的 方塊圖。
第3圖是一根據一實施例，顯示用以決定一記憶體卷識別符之一電腦系統的元件之方塊圖。
第4圖是一根據一實施例，顯示用以決定一記憶體卷識別符之一電腦系統的元件之方塊圖。
第5圖是一根據一實施例，顯示用以決定一記憶體卷識別符之一方法的元件之流程圖。
第6圖是一根據一實施例，顯示一固態驅動器之元件的方塊圖。
 較佳實施例之詳細說明
本文說明之實施例提供用以決定與一記憶體設備相關聯之一記憶體卷的一識別符之技術及機構。於一實施例中，一記憶體設備可包括於一電腦系統中操作之邏輯-例如，其中該記憶體設備以一或更多命令匯流排信號線來耦合至一記憶體控制器。該類記憶體設備可包括邏輯來檢測對應該電腦系統之一特別狀態的一初始化事件。於一實施例中，該電腦系統之狀態可與將一識別符指派至一記憶體卷之需求相關聯。
檢測該類初始化事件之後，該記憶體設備可-例如，從該電腦系統之一記憶體控制器來接收命令資訊。該記憶體設備可包括邏輯來識別該接收的命令資訊是否規定一記憶體卷被指派一識別符。其中該接收的命令資訊係識別為規定該記憶體卷被指派一識別符，該記憶體設備可儲存與該 記憶體卷相關聯之一識別符值，檢測該初始化事件後，該識別符值係根據該記憶體設備接收之資訊。相形之下，該接收的命令資訊係識別為不規定該記憶體卷被指派一識別符，該記憶體設備可儲存與該記憶體卷相關聯之一預設識別符值。
雖然一初始化事件後，儲存該類預設識別符值可為，例如，用以響應接收之命令資訊，但某些實施例中，檢測該初始化事件後，該實際的預設識別符值可與該記憶體設備接收之任何資訊無關。
檢測一初始化事件或儲存一預設識別符值後，藉由提供各種不同技術來儲存一接收之識別符值，某些實施例可允許一記憶體設備應用在各種不同使用情況的任何一種及/或各種不同電腦架構的任何一種。
第1圖繪示根據一實施例，用以決定一記憶體卷之一識別符的一電腦系統100之選擇元件。電腦系統100可包括，例如，一桌上型電腦、一膝上型電腦、一手提或其他可攜式電腦，諸如一平板電腦、一個人數位助理(PDA)、一智慧型手機、一傳訊設備、一數位音樂播放器、一數位相機、或能夠處理、儲存、發送及/或接收資訊之其他該類系統。
電腦系統100可包括一記憶體控制器120以及經由一互連體110與其耦合之一記憶體130。於一實施例中，記憶體控制器120可，例如，包括，諸如一記憶體控制器集線器(MCH)之控制邏輯，來控制往返記憶體130之資料交換。
記憶體130可包括一或更多設備之各種不同組合的任 何一種-例如，包括一非依電性記憶體設備-其具有資料可被寫入及/或資料可從其讀取之一胞元陣列。於一實施例中，記憶體130為或包含非依電性記憶體胞元(未顯示)，諸如相位改變記憶體(例如，PCM、PCMS(相位改變記憶體及開關)、或MLC PCM(多重準位胞元PCM))的一設備。
基本的相位改變記憶體(PCM)胞元包括硫屬玻璃元件，諸如鍺-銻-碲(鍺銻碲)、或GST之一合金。如同習知的PCM設備，於一實施例中，記憶體130可藉由以各種不同方式來於晶質及非晶質狀態之間切換其個別的硫屬玻璃元件以儲存至PCM胞元之資料。
PCMS包括具有一開關之多層或堆疊PCM胞元陣列，諸如以一雙向定限開關(OTS)分層之一PCM胞元交叉點陣列。因此，PCMS可將多層PCM陣列堆疊、或放置於一單一晶粒中。該堆疊PCM亦可參照為垂直整合記憶體胞元。分層或堆疊PCM陣列之能力可提供可擴充性至較高記憶體密度而保持該PCM之效能特性。本文說明的包括相位改變特徵或產品之實施例可延伸來應用在基本PCM、PCMS、MLC PCM等等的任何一個或全部。
較新的技術上發展，諸如相位改變記憶體(PCM或PCMS)，正尋求提供具有存取速度-例如，讀取速度-更可與依電性記憶體比較的儲存器。諸如PCMS之較新相位改變技術的優點是其能夠替代該非依電性記憶體以及某些依電性記憶體(例如，DRAM(動態隨機存取記憶體)之變化型態)兩者。使用PCMS可改變下文使用記憶體及/或儲存器的許多 假設，諸如該速度及存取機構的假設。
PCMS及其他近來相位改變技術之創新具有能力來提供電腦系統架構中之若干改變。例如，PCM設備之一或更多排組可用來作為不使用轉動碟盤技術之一硬碟機、或不使用非依電性儲存器之NAND技術的固態驅動器(SSD)。諸如智慧型手機或平板設備之行動裝置中，一PCMS設備可放置於現存記憶體匯流排上，而僅將該記憶體控制器改變為本文所述之一控制器。如本文所述，諸如用於該智慧型手機或平板之範例中的一控制器是一控制器能被組配(例如，規劃)以提供任一或兩者記憶體及儲存器存取功能。因此，於一實施例中，PCMS可藉由改變控制器邏輯並使該PCMS設備能夠整合在該行動平台上以用於現存的行動平台中來替代RAM。於是，某些實施例中，記憶體130可-例如，組合記憶體控制器120-來操作為電腦系統100之一固態驅動器(SSD)。
因此，PCMS可提供先前使用依電性記憶體時具有一非依電性儲存器的優點。相當大量記憶體可用於系統中，其可作為該系統之記憶體及儲存器兩者。非依電性儲存器存取之潛伏期可動態降低至與習知依電性記憶體作比較(例如，針對PCMS為~10ms至數十奈秒)。此外，與非依電性儲存器存取相關聯之電力使用可顯著降低，而目前以依電性記憶體完成時不需刷新該記憶體。兩因素可促成執行諸如PCMS之相位改變技術的一設備達到省電。
某些實施例並不侷限於有關該記憶體設備中使用之特 別類型的非依電性儲存器媒體。例如，記憶體130可替代或額外地包括一或更多奈米線式電荷設陷胞元來儲存資料。該等胞元可，例如，藉由自行準直在原處增長的矽奈米線來製造-例如，於一半導體-氧-氮-氧-半導體(SONOS)分層結構上。該類胞元可，例如，包括由介電材料薄層圍繞、約20奈米直徑的矽奈米線來儲存電荷。執行奈米線式非依電性儲存器之各種不同方法正開始出現。
互連體110可包括一或更多匯流排、控制線、電力板、電壓軌跡、孔徑、等等的各種不同組合之任一個，以便將記憶體控制器120及記憶體130以各種不同方式彼此耦合及/或將電腦系統100之其他構件以各種不同方式來彼此耦合。藉由舉例解說而非限制，電腦系統100可包括一處理單元140、一I/O設備150(例如，一鍵盤、顯示器、等等)、及/或一網路介面170，其經由互連體110之一或更多個別的通道以各種不同的方式耦合以便以各種不同方式來彼此交換資訊及/或與記憶體控制器120及記憶體130的任一或兩者來交換資訊。
處理單元140可包含，例如，一或更多處理核心-例如，一或更多微處理器、數位信號處理器、微控制器、等等。I/O設備150可用來提供資料至一使用者及/或從一使用者接收資料-例如，與記憶體130交換該類資料。網路介面170可包括電路邏輯之各種不同組合的任一個來操作一或更多有線及/或無線通道-例如，以便於電腦系統100及與其耦合之一網路(未顯示)之間通訊。藉由舉例解說而非限制，雖然本發明 之範疇並不侷限於此方面，但網路介面170可包括一網路介面卡(NIC)、一天線、或一無線收發器，諸如一雙極天線的其中之一或更多。於一實施例中，電腦系統100之一電池160可耦合來以各種不同方式將電力供應至一或更多構件。
應注意耦合至記憶體控制器120及記憶體130之電腦系統100的構件、以及彼此相關之電腦系統100的構件之相關組態僅為舉例解說。計算業界熟於此技者從本文之說明可體認各種不同的額外或替代構件組合的任一個-及/或其各種不同的額外或替代組態的任一個-有助於執行一電腦系統中之各種不同實施例。例如，某些實施例中，電腦系統100之一或更多構件可一起併入在一單一積體電路(IC)晶片及/或一IC晶片封裝中。
於一實施例中，記憶體設備130包括一記憶體卷，其與該記憶體卷特有的一識別符相關聯。如本文所使用，一記憶體卷(或“記憶體卷”或僅為“卷”)參照為一組一或更多可定址記憶體位置。一記憶體卷可包括，例如，記憶體130中之所有可定址記憶體位置。或者，一記憶體卷可僅包括記憶體130中之可定址記憶體位置的子集合。藉由舉例解說而非限制，一記憶體卷可僅包括記憶體130之一IC晶片中可定址記憶體位置-例如，其所有記憶體胞元或一子集合。某些實施例中，一記憶體卷可僅包括記憶體130之一多晶片記憶體封裝中的IC晶片子集合之可定址記憶體位置。
於一實施例中，一記憶體卷之一識別符(或僅為“記憶體卷識別符”)可-例如，額外地-與該記憶體卷中之記憶體位 置的位址區別。一記憶體卷識別符可識別至記憶體130-例如，相對於該位址資訊係用於對某些其他記憶體卷中之一位置定址，其他位址資訊係用於對一特別記憶體卷中之一位置定址。因此，某些實施例中，一記憶體卷識別符可包括一卷位址。
於一實施例中，記憶體130包括多個記憶體卷，每一個與一個別的特定卷識別符相關聯。於一實施例中，記憶體130之兩個記憶體卷共享一或更多信號線來與記憶體控制器120通訊。記憶體130可包括邏輯來決定一記憶體卷識別符以區別該一或更多共享信號線之一信號是否有關該等多個記憶體卷之一特定記憶體卷。藉由舉例解說而非限制，記憶體130可包括邏輯來於一初始化事件之某些指示後-例如，該初始化事件與一指派需求相關聯，根據記憶體控制器120提供之一信號以決定一記憶體卷識別符、或以其他方式來決定一記憶體卷識別符。
第2圖繪示根據一實施例，用以決定一記憶體卷識別符之一記憶體設備200的選擇元件。記憶體設備200，例如，能夠於包括電腦系統100之某些或所有特徵的一系統中操作。藉由舉例解說而非限制，諸如記憶體130之一記憶體可包括具有記憶體設備200之某些或所有特徵的一設備。為繪示某些實施例之某些觀點，記憶體設備200之特徵可於本文該類電腦系統之操作的脈絡中說明。
記憶體設備200可包括記憶體胞元280以儲存該電腦系統中交換之資料。雖然某些實施例並不侷限於此方面，但 記憶體胞元280可，例如，包括PCM胞元。於一實施例中，記憶體設備200可耦合至控制往返記憶體胞元280之資料交換的一記憶體控制器。藉由舉例解說而非限制，記憶體設備200可包括記憶體設備200透過其接收記憶體控制器命令之一命令匯流排輸入240、記憶體設備200透過其交換位址資訊之一位址匯流排輸入/輸出(I/O)250以及記憶體設備200透過其交換對應該類位址資訊之資料的一資料匯流排I/O 260的其中之一或更多構件。應注意命令匯流排輸入240、位址匯流排I/O 250以及資料匯流排I/O 260僅為舉例解說，而非侷限於某些實施例。例如，命令匯流排輸入240、位址匯流排I/O 250以及資料匯流排I/O 260的某些或所有構件可組合於一單一I/O-例如，針對耦合至該記憶體控制器之一共同位址/資料/命令匯流排。
記憶體胞元280可包括一記憶體卷之一部分的一或更多可定址位置-例如，該記憶體卷可與一記憶體卷識別符230相關聯。記憶體設備200可包括介面邏輯270來執行該記憶體卷中之該類位置的存取。藉由舉例解說而非限制，介面邏輯270可執行一或更多的讀取、寫入、刷新及/或以各種不同方式來存取該記憶體卷之位置的其他該類操作。
該類記憶體卷之存取可，例如，至少部分根據一或更多的命令、位址、資料及/或記憶體設備200可從該記憶體控制器接收之其他該類信號。介面邏輯270之操作可根據該類命令、位址、資料及/或其他信號是否用於存取該討論中的記憶體卷。例如，該記憶體卷之一存取可根據接收規定 該記憶體卷之一信號的介面邏輯270來取決。為促進該類存取，介面邏輯270可接收或以其他方式決定一卷識別符230。存取該記憶體卷之一隨後要求可包括資訊-例如，目標卷資訊-來對應該卷識別符230之要求。
記憶體設備200可包括組態邏輯220以決定卷識別符230。於一實施例中，決定卷識別符230之組態邏輯220可用以響應記憶體設備200檢測用以響應該電腦系統之一初始化事件而產生、或為其一部分之一指示210。該初始化事件可造成、或以其他方式對應該電腦系統之一狀態，其中記憶體設備200需要組配(例如，重新組配)來產生該記憶體卷及一識別符值之一關聯性。
指示210可，例如，包括一供應電壓準位、及/或某些其他電壓特性、達到或通過某些臨界值之變遷。替代或額外地，指示210可包括因至記憶體設備200之一電力中斷而首次宣告的一晶片選擇信號。於一實施例中，一專屬信號(例如，一RESET信號)可規定或以其他方式指出一初始化事件已發生、或其即將發生。於一實施例中，一帶內RESET或其他命令-廣播至目前無效或以其他方式決定的識別符之記憶體設備-可規定或以其他方式指出一初始化事件已發生、或其即將發生。
該初始化事件可，例如，包括該電腦系統之一電力狀態變遷。藉由舉例解說而非限制，該初始化事件可包括一電力開啟、喚醒或其他電力狀態事件-例如，該記憶體卷之一識別符無效、不確定、或無法從該電腦系統之一先前電 力開啟(例如，喚醒)狀態來以其他方式持續。
如本文所述，組態邏輯220可根據一記憶體控制器已傳送至記憶體設備200之命令資訊來決定卷識別符230。例如，組態邏輯220可將卷識別符230選擇性組配為已傳送至記憶體設備200之一數值或已於記憶體設備200中產生之一數值。於一實施例中，卷識別符230之選擇性組配可根據記憶體設備200接收之命令資訊。組態邏輯220可，例如，透過介面邏輯270或直接透過命令匯流排介面240耦合來檢測該類命令資訊。
第3圖繪示一根據一實施例，用以決定一記憶體卷識別符之一系統300的選擇元件。系統300可，例如，包括諸如電腦系統100具備之一記憶體系統。於一實施例中，系統300包含、或長駐於一電腦硬體平台中操作之一固態驅動器設備。
系統300可包括耦合至多個記憶體設備，以該等繪示記憶體設備320a、320b來表示，之一記憶體控制器310。於一實施例中，記憶體控制器310之功能及記憶體設備320a、320b之功能個別對應至記憶體控制器120之功能及記憶體130之功能。額外或替代地，一或更多記憶體設備320a、320b可，例如，包括記憶體設備200之某些或所有特徵。雖然系統300之某些特徵於本文說明是就記憶體設備320a、320b而論，但應了解該類說明可延伸來應用在耦合至一記憶體控制器之各種不同一或更多額外或替代的記憶體設備上。
於一實施例中，系統300包括與記憶體設備320a、320b共享以便與記憶體控制器310交換之一或更多信號線。藉由 舉例解說而非限制，系統300可包括一匯流排或多個匯流排-例如，一位址匯流排330、命令匯流排340及資料匯流排350的其中之一或更多-以便於記憶體控制器310及記憶體設備320a、320b的任一或兩者之間以各種不同方式來交換位址、命令、資料及/或其他信號。額外或替代地，一晶片選擇線路325可於記憶體控制器310及記憶體設備320a、320b的任一或兩者之間以各種不同方式來交換晶片選擇(或晶片賦能)信號-例如，以各種不同方式來至少部分指出一或更多其他信號可由記憶體設備320a、320b的任一或兩者中之至少某些邏輯來評估的晶片選擇信號。應了解位址匯流排330、命令匯流排340、資料匯流排350以及該晶片選擇線路325並不侷限於某些實施例中，而根據各種不同實施例，各種不同的一或更多額外或替代的信號線之任何一個可與記憶體設備320a、320b共享。
於一實施例中，記憶體設備320a、320b可包括一或更多記憶體卷。為了區分來自記憶體控制器310之一給定信號是否用於執行一特定記憶體卷之一存取-例如，相對於執行某些其他記憶體卷之一存取-記憶體設備320a、320b的任一或兩者可包括邏輯來決定一或更多記憶體卷識別符。
藉由舉例解說而非限制，記憶體設備320a可用以響應一初始化事件之某些指示而決定一記憶體卷識別符。於一實施例中，記憶體設備320a檢測該初始化事件之指示後，記憶體設備320a可根據-例如，經由命令匯流排340-提供至記憶體設備320a之命令資訊來決定該記憶體卷識別符。
於一實施例中，系統300之卷識別符可順著包括記憶體設備320a、320b之多個設備的一菊鏈組態而依序被決定。例如，該菊鏈組態中之一序列設備可包括允許來接收一卷識別符指派之一第一設備。該第一設備可傳送一信號指出該序列之一第二設備不接收一卷識別符指派，其可依次對不用來接收一卷識別符指派、等等之任何下一設備發信號。該第一設備接收一卷識別符指派後，該序列之第二設備可被允許來接收一卷識別符指派之第一設備發信號。其接收一卷識別符指派後，該第二設備可對允許來接收一卷識別符指派、等等之任何下一設備發信號。
藉由舉例解說而非限制，包括記憶體設備320a、320b之多個設備的每一個可包括以各種不同方式耦合至該等多個設備彼此構成的菊鏈之個別的信號輸入(Sin)及信號輸出(Sout)插針(或襯墊、球、等等)。晶片選擇325發出信號指出該等多個設備皆賦能時，記憶體設備320a可準備來從記憶體控制器310接受一卷識別符指派-例如，至少部分由於記憶體設備320a無法避免其Sin輸入提供之任何信號如此作。而其允許接受，但實際上接受某些卷識別符指派之前，記憶體設備320a可將一信號從其Sout輸出傳送至記憶體設備320b之Sin輸入，該信號用來避免記憶體設備320b接受一卷識別符指派。相反地，記憶體設備320b亦可經由其Sout輸出傳送一信號指出任何下一個下游設備(未顯示)可用來避免下一設備接受一卷識別符指派、等等。
用以響應決定一卷識別符，記憶體設備320a可經由其 Sout發信號指出記憶體設備320b可被允許來接受一卷識別符指派。記憶體設備320b隨後可接受一卷識別符指派，並依次經由其Sout發信號指出任何下一設備可被允許來接受一卷識別符指派、等等。於一實施例中，該等Sin及Sout信號可，例如，執行類似2011年3月15日“開放NAND快取記憶體介面工作群組”所發布，開放NAND快取記憶體介面3.0規格說明書之ENo及ENi插針的功能。
於一替代實施例中，記憶體控制器310可耦合至具有多個晶片選擇信號之一單一多晶片設備。該類多晶片記憶體設備可具有與該多晶片記憶體設備之兩個或更多IC記憶體晶片共享之一單一匯流排介面。
第4圖繪示根據另一實施例，用以決定一記憶體卷識別符之一系統400的選擇元件。系統400可，例如，包括諸如電腦系統100具備之一記憶體系統。於一實施例中，系統400包含、或常駐於一電腦硬體平台中操作之一固態驅動器設備。
系統400可包括一記憶體控制器410，其經由一個別不同的專屬晶片選擇信號線，諸如信號線425a、425b來耦合至-以該等繪示記憶體設備420a、420b來表示-之一或更多記憶體設備。於一實施例中，記憶體控制器410之功能及記憶體設備420a、420b之功能個別對應至記憶體控制器120之功能及記憶體130之功能。額外或替代地，一或更多記憶體設備420a、420b可，例如，包括記憶體設備200之某些或所有特徵。雖然系統400之某些特徵於本文說明是就記憶體設備 420a、420b而論，但應了解該類說明可延伸來應用在耦合至一記憶體控制器之各種不同一或更多額外或替代的記憶體設備上。
雖然某些實施例並不侷限於此方面，但系統400可包括與多個記憶體設備共享以便與記憶體控制器410交換之一或更多信號線。藉由舉例解說而非限制，系統400可包括一匯流排或多個匯流排-例如，一位址匯流排430、命令匯流排440及資料匯流排450的其中之一或更多-以便於記憶體控制器410及記憶體設備420a、420b的任一或兩者之間以各種不同方式來交換位址、命令、資料及/或其他信號。應了解位址匯流排430、命令匯流排440及資料匯流排450並不侷限於某些實施例中，而根據各種不同實施例，各種不同的一或更多額外或替代的信號線之任何一個可與記憶體設備420a、420b共享。
於一實施例中，記憶體設備420a、420b可包括一或更多記憶體卷。因設置專屬晶片選擇線路425a、425b，故對不同記憶體設備420a、420b之記憶體卷發信號可單獨基於晶片選擇信號來區別。例如，記憶體控制器410可提供位址匯流排430、命令匯流排440及資料匯流排450之某些或所有匯流排的資訊，並選擇性僅將記憶體設備420a、420b的其中之一賦能以接收及評估該類資訊。該類實施例中，該記憶體控制器並不需提供記憶體設備420a、420b該等記憶體卷之識別符，而單獨的晶片選擇可區分用以存取一記憶體卷之通訊以及用以存取一不同記憶體卷之通訊。
為了提供用於不同平台之功能，某些實施例包括能夠於系統300或系統400中操作之一記憶體設備。藉由舉例解說而非限制，記憶體設備420a可包括邏輯來自我組配而於無記憶體控制器410的情況下操作，傳送一識別符來與包括記憶體設備420a中之位置的一記憶體卷相關聯。
第5圖繪示根據一實施例，用以決定一記憶體卷之一識別符的一方法500之選擇元件。方法500可，例如，被執行來決定具有系統100之某些或所有特徵的一系統中之一記憶體卷的一識別符。於一實施例中，方法500於一記憶體設備中-例如，由諸如組態邏輯220之邏輯-來執行。
方法500，於510中可包括一電腦系統之一記憶體設備，其檢測該電腦系統之一初始化事件。該初始化事件可，例如，與該記憶體設備之一記憶體卷的一識別符無法取得之該電腦系統的一狀態相關聯。藉由舉例解說而非限制，該記憶體設備可接收一或更多信號指出該電腦系統已進入一記憶體卷之一識別符不存在、有效、不確定、無法從該電腦系統之一先前電力開啟(例如，喚醒)狀態持續、等等的一狀態。該初始化事件之指示可包括，例如，該電腦系統之一供應電壓超過某些臨界值、一晶片選擇因提供至該記憶體設備之一電力中斷而首次宣告、等等的其中之一或更多。應了解根據各種不同實施例，一初始化事件之各種不同額外或替代指示的任一個可於510中檢測。
根據該初始化之檢測，方法500可於520開始檢測一命令於該記憶體設備接收。藉由舉例解說而非限制，方法500 可進入-例如，從耦合來控制該記憶體設備之一記憶體控制器-偶爾輪詢一或更多接收的命令信號之一迴圈。於一實施例中，因該記憶體設備檢測該初始化事件，故520中輪詢的命令為該記憶體控制器提供至該記憶體設備之一第一命令。雖然方法500中未顯示，但應了解一或更多條件之各種不同組合的任一個可為一述詞來啟動及/或繼續該類檢測。例如，該檢測可根據該記憶體控制器宣告之一晶片選擇來取決。替代或額外地，該決定可根據未從另一記憶體設備-例如，經由該記憶體設備之一Sin輸入來接收某些信號以避免該類決定之記憶體設備來取決。替代或額外地，一或更多逾時、迴圈計數限制、錯誤處置機構、等等之特徵可在於520中是否及/或如何繼續檢測一接收命令。
根據520中對一命令之檢測，方法500可於530識別該命令是否規定將一識別符指派至一記憶體卷。該命令可，例如，與將該記憶體卷相關聯之一識別符值傳送至該記憶體設備的記憶體控制器相關聯。該命令可，例如，導引該記憶體設備來執行一組態以便將該外部提供的識別符值與該記憶體卷相關聯-例如，以類似該ONFI 3.0規格說明書之設定特徵命令的方法來導引。
或者，該命令可僅規定與任何將一識別符指派至該記憶體卷無關的一操作或多個操作。藉由舉例解說而非限制，該類命令可規定一讀取、寫入、抹除、刷新或非固有地包括指派一記憶體卷識別符之其他該類操作。例如，除了一記憶體卷之任何識別符外，該類命令可僅設定該記憶 體設備之一或更多特徵。
該命令識別為規定一記憶體卷識別符之指派時，方法500於540中可將該記憶體卷與該記憶體設備外部之某些代理器-例如，該記憶體控制器-已提供的一識別符值相關聯。例如，該類識別符值可包括於520中評估的命令、或以其他方式與520中評估的命令相關聯。於一實施例中，將該記憶體卷與該識別符值相關聯可包括該記憶體設備將該數值儲存於一或多個暫存器中以供之後存取，來作為區分存取一記憶體卷與存取某些其他記憶體卷的參考。540中將該記憶體卷與該識別符值相關聯可，例如，至少部分組配該記憶體設備於諸如系統300之一記憶體系統中操作。
該命令識別為不規定一記憶體卷識別符之指派時，方法500於550中可將該記憶體卷與-例如，510中檢測該初始化事件前該記憶體設備具有-之一預設值(例如，0x0)相關聯。於一實施例中，將該記憶體卷與該識別符值相關聯可包括該記憶體設備將該數值儲存於一或多個暫存器中以供之後存取，來作為區分存取一記憶體卷與存取某些其他記憶體卷的參考。該預設值可，例如，包括一先前決定、根據協議的所有權及/或企業標準預設值。雖然將該預設識別符值與該記憶體卷相關聯可根據一接收命令之評估，但於一實施例中，該預設值本身可與該命令之任何資訊無關。例如，520中該命令被評估之前，該預設值可於該記憶體設備中取得、或能夠於該記憶體設備中產生。550中將該記憶體卷與該預設識別符值相關聯可，例如，至少部分組配該 記憶體設備於諸如系統200之一記憶體系統中操作。
第6圖是一固態驅動器600之一實施例的方塊圖。固態驅動器(亦稱為“固態磁碟”)使用半導體記憶體，亦參照為固態記憶體，來作為一儲存媒體。半導體記憶體相形之下可比硬碟更耐用且提供的優點為對振動、灰塵、濕度、及速度的突然改變更不敏感。半導體記憶體亦傾向比具有類似儲存能力之一典型硬碟需要更少電力。
固態驅動器600可包括一固態驅動器控制器610來控制非依電性記憶體620。於一實施例中，固態驅動器控制器610包括記憶體控制器120之某些或所有特徵。替代或額外地，固態驅動器控制器610可包括記憶體控制器310及/或記憶體控制器410之某些或所有特徵。非依電性記憶體620可包括一非依電性記憶體胞元陣列-例如，相位改變記憶體胞元。於一實施例中，非依電性記憶體620包括記憶體130之某些或所有特徵。替代或額外地，非依電性記憶體620可例如，根據記憶體設備320a、320b之組態、或替代地，根據記憶體設備420a、420b之組態，可包括彼此耦合之多個組件記憶體設備。固態驅動器600可經由一主機介面605與一主機控制器通訊。該固態驅動器控制器610可控制該非依電性記憶體620之讀取、寫入及抹除。
本文說明用以操作一記憶體設備之技術及架構。上述說明中，為解釋目的，其提出許多特定細節來提供對某些實施例之一全面了解。然而，很明顯地對業界熟於此技者而言，某些實施例可在不具有該等特定細節的情況下加以 實作。其他實例中，結構及設備以方塊圖型式來顯示以避免對該說明混淆。
該規格說明書中參照為“一實施例”或“某一實施例”表示連接該實施例說明之一特定特徵、結構、或特性包括於本發明之至少一實施例中。該規格說明書之各種不同地方出現片語“於一實施例中”並不需皆參照為該相同實施例。
本文該詳細說明之某些部分係針對一電腦記憶體中之資料位元操作的演算法及符號表示法來呈現。該等演算說明及表示法為計算業界熟於此技者所使用的方法，以便將其工作之本質最有效傳遞至業界其他熟於此技者。一演算法於本文中，通常視為導致一所需結果之一有調理的步驟序列。該等步驟為需要實體調處實體數量之步驟。通常，但非必須，該等數量可採用能夠被儲存、轉移、組合、比較、以及以其他方式調處之電氣或磁性信號的型式。主要由於共同使用的因素，證明有時參照如位元、數值、元件、符號、字元、術語、數字、等等的信號是相當方便的。
然而，應記住所有該等及類似術語係與適當的實體數量相關聯，並且只是應用在該等數量之方便標記。從本文說明可明顯看出除非於本文其他地方特別陳述，否則應體認整個說明中，使用諸如“處理”或“計算”或“決定”或“顯示”等等術語之說明可參照為一電腦系統、或類似電子計算設備之動作及程序，其調處並將以該電腦系統之暫存器及記憶體中的實體(電子)數量表示之資料轉移為類似以該電腦系統記憶體或暫存器或其他該類資訊儲存器、傳輸或顯示 設備中的實體數量表示之其他資料。
某些實施例亦有關用以執行本文之操作的裝置。該裝置可針對該所需目的來特別建構，或其可包含由儲存於一電腦中之一電腦程式來選擇性致動或重新組配的一通用電腦。該類電腦程式可儲存於一電腦可讀儲存媒體中，諸如，但不侷限於任何磁碟類型，包括軟碟、光碟、CD-ROM、及磁性光碟、唯讀記憶體(ROM)、諸如動態RAM(DRAM)、EPROM、EEPROM之隨機存取記憶體(RAM)、磁性或光學卡、或適合儲存電子指令、並耦合至一電腦系統匯流排的任何媒體類型。
本文呈現之演算法及顯示器並非固有有關任何特定電腦或其他裝置。各種不同的通用系統可與根據本文教示之程式來共同使用，或者其可證明建構更專門的裝置來執行所需之方法步驟是相當方便的。針對該等各種不同系統所需的結構將從本文說明中揭露。此外，某些實施例並不參照任何特定的程式語言來說明。應體認可使用各種不同程式語言來執行如本文說明之該類實施例的教示。
除本文說明內容外，該等揭示實施例及其實施態樣在不違背其範疇下可作各種不同修改。因此，本文之舉例說明及範例應以一舉例解說、而非一限制觀點來加以視之。本發明之範疇應僅參照下列申請專利範圍來量測。
100‧‧‧電腦系統
110‧‧‧互連體
120、310、410‧‧‧記憶體控制器
130‧‧‧記憶體
140‧‧‧處理單元
150‧‧‧I/O設備
160‧‧‧電池
170‧‧‧網路介面
200、320a、320b、420a、420b‧‧‧記憶體設備
210‧‧‧指示
220‧‧‧組態邏輯
230‧‧‧卷識別符
240‧‧‧命令匯流排輸入
250‧‧‧位址匯流排輸入/輸出
260‧‧‧資料匯流排I/O
270‧‧‧介面邏輯
280‧‧‧記憶體胞元
300、400‧‧‧系統
325‧‧‧晶片選擇線路
330、430‧‧‧位址匯流排
340、440‧‧‧命令匯流排
350、450‧‧‧資料匯流排
425a、425b‧‧‧信號線
500‧‧‧方法
510、520、530、540、550‧‧‧方塊
600‧‧‧固態驅動器
605‧‧‧主機介面
610‧‧‧固態驅動器控制器
620‧‧‧非依電性記憶體
第1圖是一根據一實施例，顯示用以決定一記憶體卷識別符之一電腦系統的元件之方塊圖。
第2圖是一根據一實施例，顯示一記憶體設備之元件的方塊圖。
第3圖是一根據一實施例，顯示用以決定一記憶體卷識別符之一電腦系統的元件之方塊圖。
第4圖是一根據一實施例，顯示用以決定一記憶體卷識別符之一電腦系統的元件之方塊圖。
第5圖是一根據一實施例，顯示用以決定一記憶體卷識別符之一方法的元件之流程圖。
第6圖是一根據一實施例，顯示一固態驅動器之元件的方塊圖。
100‧‧‧電腦系統
110‧‧‧互連體
120‧‧‧記憶體控制器
130‧‧‧記憶體
140‧‧‧處理單元
150‧‧‧I/O設備
160‧‧‧電池
170‧‧‧網路介面

Claims (20)

  1. 一種於一記憶體設備中執行的方法，該方法包含下列步驟：檢測一初始化事件；從耦合至該記憶體設備之一記憶體控制器接收命令資訊，該接收在檢測該初始化事件後；識別該接收的命令資訊是否規定該記憶體設備之一記憶體卷要被指派一識別符；及回應於該識別：其中在該接收的命令資訊係識別為規定該記憶體卷要被指派一識別符的情況，儲存一識別符值為指派給該記憶體卷之該識別符，該識別符值係根據檢測該初始化事件後該記憶體設備接收之資訊；而其中在該接收的命令資訊係識別為不規定該記憶體卷要被指派一識別符的情況，儲存一預設識別符值為指派給該記憶體卷之該識別符。
  2. 如申請專利範圍第1項之方法，其中該命令資訊包括在檢測該初始化事件後由該記憶體設備從一記憶體控制器接收之一最早命令中。
  3. 如申請專利範圍第1項之方法，其中該記憶體設備包括相位改變記憶體胞元。
  4. 如申請專利範圍第1項之方法，其中該記憶體設備包括一積體電路(IC)晶片，而其中該記憶體卷僅包括該IC晶 片之記憶體位置。
  5. 如申請專利範圍第1項之方法，更包含下列步驟：至少部分根據該命令資訊，傳送一信號以指出另一記憶體設備被允許接收一記憶體卷識別符的指派。
  6. 如申請專利範圍第1項之方法，其中該初始化事件包括含有該記憶體設備之一電腦系統的一電力狀態變遷。
  7. 如申請專利範圍第1項之方法，其中該預設識別符值被儲存為指派給該記憶體卷之該識別符，該方法更包含下列步驟：根據該命令資訊來執行該記憶體卷之存取。
  8. 如申請專利範圍第7項之方法，其中存取該記憶體卷係用來擷取一啟動操作指令。
  9. 如申請專利範圍第1項之方法，更包含下列步驟：接收一晶片選擇信號，其中識別該接收的命令資訊是否規定該記憶體卷要被指派一識別符係部分根據該接收的晶片選擇信號。
  10. 一種記憶體設備，包含有：用以檢測一初始化事件之組態邏輯；以及一耦合至該組態邏輯之命令輸入，該命令輸入用於耦合該記憶體設備至一記憶體控制器，該命令輸入進一步用於在該初始化事件被該組態邏輯檢測後從該記憶體控制器接收命令資訊；該組態邏輯進一步用於執行該接收的命令資訊是否規定該記憶體設備之一記憶體卷要被指派一識別符 的一識別，其中回應於該識別：其中在該接收的命令資訊係識別為規定該記憶體卷要被指派一識別符的情況，該組態邏輯儲存一識別符值為指派給該記憶體卷之該識別符，該識別符值係根據在該初始化事件被該組態邏輯檢測後該記憶體設備接收之資訊；而其中在該接收的命令資訊係識別為不規定該記憶體卷要被指派一識別符的情況，該組態邏輯儲存一預設識別符值為指派給該記憶體卷之該識別符。
  11. 如申請專利範圍第10項之記憶體設備，其中，該命令資訊包括在該初始化事件被該組態邏輯檢測後由該記憶體設備從一記憶體控制器接收之一最早命令中。
  12. 如申請專利範圍第10項之記憶體設備，其中該記憶體設備包括相位改變記憶體胞元。
  13. 如申請專利範圍第10項之記憶體設備，其中該記憶體設備包括一積體電路(IC)晶片，而其中該記憶體卷僅包括該IC晶片之記憶體位置。
  14. 如申請專利範圍第10項之記憶體設備，更包含：一輸出，該輸出至少部分根據該命令資訊來傳送一指出另一記憶體設備被允許接收一記憶體卷識別符的指派之信號。
  15. 如申請專利範圍第10項之記憶體設備，其中該組態邏輯檢測一初始化事件包括該組態邏輯檢測含有該記憶體 設備之一電腦系統的一電力狀態變遷。
  16. 一種用於決定記憶體卷之識別符的系統，包含有：一命令匯流排；以及一用於經由該命令匯流排提供命令資訊之記憶體控制器；一經由該命令匯流排耦合至該記憶體控制器之記憶體設備，該記憶體設備包括：用以檢測一初始化事件之組態邏輯；以及一耦合至該組態邏輯之命令輸入，該命令輸入用於在該初始化事件被該組態邏輯檢測後接收命令資訊；該組態邏輯進一步用於執行該接收的命令資訊是否規定該記憶體設備之一記憶體卷要被指派一識別符的一識別，其中回應於該識別：其中在該接收的命令資訊係識別為規定該記憶體卷要被指派一識別符的情況，該組態儲存一識別符值為指派給該記憶體卷之該識別符，該識別符值係根據該初始化事件被該組態邏輯檢測後該記憶體設備接收之資訊，而其中在該接收的命令資訊係識別為不規定該記憶體卷要被指派一識別符的情況，該組態儲存一預設識別符值為指派給該記憶體卷之該識別符。
  17. 如申請專利範圍第16項之系統，其中，該命令資訊包括 在該初始化事件被該組態邏輯檢測後由該記憶體設備從一記憶體控制器接收之一最早命令中。
  18. 如申請專利範圍第16項之系統，其中該記憶體設備包括相位改變記憶體胞元。
  19. 如申請專利範圍第16項之系統，其中該記憶體設備包括一積體電路(IC)晶片，而其中該記憶體卷僅包括該IC晶片之記憶體位置。
  20. 如申請專利範圍第16項之系統，更包含：一輸出，該輸出至少部分根據該命令資訊來傳送一指出另一記憶體設備被允許接收一記憶體卷識別符的指派之信號。
TW101123732A 2011-07-01 2012-07-02 用於決定記憶體卷之識別符的方法、裝置及系統 TWI464594B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/175,721 US8463948B1 (en) 2011-07-01 2011-07-01 Method, apparatus and system for determining an identifier of a volume of memory

Publications (2)

Publication Number Publication Date
TW201308088A TW201308088A (zh) 2013-02-16
TWI464594B true TWI464594B (zh) 2014-12-11

Family

ID=47437658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123732A TWI464594B (zh) 2011-07-01 2012-07-02 用於決定記憶體卷之識別符的方法、裝置及系統

Country Status (7)

Country Link
US (1) US8463948B1 (zh)
EP (1) EP2726993A4 (zh)
JP (1) JP5901759B2 (zh)
KR (1) KR101545074B1 (zh)
CN (1) CN103765397B (zh)
TW (1) TWI464594B (zh)
WO (1) WO2013006565A2 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9294224B2 (en) 2011-09-28 2016-03-22 Intel Corporation Maximum-likelihood decoder in a memory controller for synchronization
EP2761472B1 (en) 2011-09-30 2020-04-01 Intel Corporation Memory channel that supports near memory and far memory access
CN103946814B (zh) 2011-09-30 2017-06-06 英特尔公司 计算机系统中的非易失性随机存取存储器的自主初始化
WO2013048467A1 (en) 2011-09-30 2013-04-04 Intel Corporation Generation of far memory access signals based on usage statistic tracking
EP2761476B1 (en) 2011-09-30 2017-10-25 Intel Corporation Apparatus, method and system that stores bios in non-volatile random access memory
EP2761469B1 (en) 2011-09-30 2019-11-13 Intel Corporation Non-volatile random access memory (nvram) as a replacement for traditional mass storage
CN103946826B (zh) 2011-09-30 2019-05-31 英特尔公司 用于在公共存储器通道上实现多级存储器层级的设备和方法
CN103946824B (zh) 2011-11-22 2016-08-24 英特尔公司 一种用于非易失性随机访问存储器的访问控制方法、装置及系统
WO2013089686A1 (en) 2011-12-13 2013-06-20 Intel Corporation A method and system for providing instant responses to sleep state transitions with non-volatile random access memory
WO2013089685A1 (en) 2011-12-13 2013-06-20 Intel Corporation Enhanced system sleep state support in servers using non-volatile random access memory
KR101915073B1 (ko) 2011-12-20 2018-11-06 인텔 코포레이션 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단
US9286205B2 (en) 2011-12-20 2016-03-15 Intel Corporation Apparatus and method for phase change memory drift management
US9448922B2 (en) 2011-12-21 2016-09-20 Intel Corporation High-performance storage structures and systems featuring multiple non-volatile memories
WO2013095530A1 (en) 2011-12-22 2013-06-27 Intel Corporation Efficient pcms refresh mechanism background
DE112011106032B4 (de) 2011-12-22 2022-06-15 Intel Corporation Energieeinsparung durch Speicherkanal-Abschaltung
WO2013097105A1 (en) 2011-12-28 2013-07-04 Intel Corporation Efficient dynamic randomizing address remapping for pcm caching to improve endurance and anti-attack
US9477616B2 (en) 2013-08-07 2016-10-25 Micron Technology, Inc. Devices, systems, and methods of reducing chip select
WO2015198390A1 (ja) * 2014-06-24 2015-12-30 株式会社日立製作所 ストレージシステム
US10204047B2 (en) 2015-03-27 2019-02-12 Intel Corporation Memory controller for multi-level system memory with coherency unit
US10073659B2 (en) 2015-06-26 2018-09-11 Intel Corporation Power management circuit with per activity weighting and multiple throttle down thresholds
US10387259B2 (en) 2015-06-26 2019-08-20 Intel Corporation Instant restart in non volatile system memory computing systems with embedded programmable data checking
US10108549B2 (en) 2015-09-23 2018-10-23 Intel Corporation Method and apparatus for pre-fetching data in a system having a multi-level system memory
US10261901B2 (en) 2015-09-25 2019-04-16 Intel Corporation Method and apparatus for unneeded block prediction in a computing system having a last level cache and a multi-level system memory
US10185501B2 (en) 2015-09-25 2019-01-22 Intel Corporation Method and apparatus for pinning memory pages in a multi-level system memory
US9792224B2 (en) 2015-10-23 2017-10-17 Intel Corporation Reducing latency by persisting data relationships in relation to corresponding data in persistent memory
US10033411B2 (en) 2015-11-20 2018-07-24 Intel Corporation Adjustable error protection for stored data
US10095618B2 (en) 2015-11-25 2018-10-09 Intel Corporation Memory card with volatile and non volatile memory space having multiple usage model configurations
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
US9778723B2 (en) 2015-12-28 2017-10-03 Micron Technology, Inc. Apparatuses and methods for exiting low power states in memory devices
US10007606B2 (en) 2016-03-30 2018-06-26 Intel Corporation Implementation of reserved cache slots in computing system having inclusive/non inclusive tracking and two level system memory
US10185619B2 (en) 2016-03-31 2019-01-22 Intel Corporation Handling of error prone cache line slots of memory side cache of multi-level system memory
US10120806B2 (en) 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
KR102542339B1 (ko) 2016-07-05 2023-06-12 에이치디한국조선해양 주식회사 엔진의 연소실 압력 편차 저감 방법
US10915453B2 (en) 2016-12-29 2021-02-09 Intel Corporation Multi level system memory having different caching structures and memory controller that supports concurrent look-up into the different caching structures
US10445261B2 (en) 2016-12-30 2019-10-15 Intel Corporation System memory having point-to-point link that transports compressed traffic
US10459659B2 (en) * 2017-03-31 2019-10-29 Intel Corporation Technologies for issuing commands on selected memory devices
US10304814B2 (en) 2017-06-30 2019-05-28 Intel Corporation I/O layout footprint for multiple 1LM/2LM configurations
US11188467B2 (en) 2017-09-28 2021-11-30 Intel Corporation Multi-level system memory with near memory capable of storing compressed cache lines
US10860244B2 (en) 2017-12-26 2020-12-08 Intel Corporation Method and apparatus for multi-level memory early page demotion
US11099995B2 (en) 2018-03-28 2021-08-24 Intel Corporation Techniques for prefetching data to a first level of memory of a hierarchical arrangement of memory
US11055228B2 (en) 2019-01-31 2021-07-06 Intel Corporation Caching bypass mechanism for a multi-level memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008005A1 (en) * 1998-11-03 2001-07-12 Stevens William A. Method and apparatus for configuring and initializing a memory device and a memory channel
US20030177109A1 (en) * 1999-11-29 2003-09-18 Microsoft Corporation Volume configuration data administration
US20090024824A1 (en) * 2007-07-18 2009-01-22 Brian Stecher Processing system having a supported page size information register
US20090193212A1 (en) * 2008-01-30 2009-07-30 Kabushiki Kaisha Toshiba Fixed length memory block management apparatus and control method thereof
TW201102816A (en) * 2008-12-27 2011-01-16 Toshiba Kk Memory system, method of controlling memory system, and information processing apparatus
TW201120644A (en) * 2004-03-08 2011-06-16 Micron Technology Inc Memory hub architecture having programmable lane widths

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557553A (en) * 1993-11-12 1996-09-17 Sellie, Sr.; Clifford N. Computer assisted time study system
JP3853537B2 (ja) * 1999-04-30 2006-12-06 株式会社日立製作所 半導体メモリファイルシステム
US6343324B1 (en) * 1999-09-13 2002-01-29 International Business Machines Corporation Method and system for controlling access share storage devices in a network environment by configuring host-to-volume mapping data structures in the controller memory for granting and denying access to the devices
US6681325B1 (en) * 1999-09-15 2004-01-20 Powerquest Corporation Providing disk layout information to an operating system for booting after disk repartitioning
JP2002236611A (ja) * 2000-12-04 2002-08-23 Hitachi Ltd 半導体装置と情報処理システム
US7114028B1 (en) * 2002-05-21 2006-09-26 Sonic Solutions Method of automatically formatting and pseudo-mounting a removable media
US7480793B1 (en) * 2005-12-09 2009-01-20 Symantec Corporation Dynamically configuring the environment of a recovery OS from an installed OS
JP5065618B2 (ja) * 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
US8331361B2 (en) * 2006-12-06 2012-12-11 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US7774511B2 (en) * 2007-10-11 2010-08-10 Sandisk Il Ltd. Addressing multiple devices on a shared bus
EP2425238B1 (en) * 2009-05-01 2018-10-17 Analog Devices, Inc. An addressable integrated circuit and method thereof
KR101038994B1 (ko) * 2009-10-29 2011-06-03 주식회사 하이닉스반도체 반도체 메모리, 메모리 시스템 및 그 제어 방법
US8856482B2 (en) * 2011-03-11 2014-10-07 Micron Technology, Inc. Systems, devices, memory controllers, and methods for memory initialization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008005A1 (en) * 1998-11-03 2001-07-12 Stevens William A. Method and apparatus for configuring and initializing a memory device and a memory channel
US20030177109A1 (en) * 1999-11-29 2003-09-18 Microsoft Corporation Volume configuration data administration
TW201120644A (en) * 2004-03-08 2011-06-16 Micron Technology Inc Memory hub architecture having programmable lane widths
US20090024824A1 (en) * 2007-07-18 2009-01-22 Brian Stecher Processing system having a supported page size information register
US20090193212A1 (en) * 2008-01-30 2009-07-30 Kabushiki Kaisha Toshiba Fixed length memory block management apparatus and control method thereof
TW201102816A (en) * 2008-12-27 2011-01-16 Toshiba Kk Memory system, method of controlling memory system, and information processing apparatus

Also Published As

Publication number Publication date
KR101545074B1 (ko) 2015-08-17
CN103765397A (zh) 2014-04-30
US8463948B1 (en) 2013-06-11
EP2726993A2 (en) 2014-05-07
WO2013006565A2 (en) 2013-01-10
KR20140025555A (ko) 2014-03-04
JP2014518427A (ja) 2014-07-28
CN103765397B (zh) 2016-08-17
WO2013006565A3 (en) 2013-02-21
EP2726993A4 (en) 2015-03-18
TW201308088A (zh) 2013-02-16
JP5901759B2 (ja) 2016-04-13

Similar Documents

Publication Publication Date Title
TWI464594B (zh) 用於決定記憶體卷之識別符的方法、裝置及系統
US11990172B2 (en) Refresh command control for host assist of row hammer mitigation
JP6047196B2 (ja) メモリを制御するためのシステム、装置、メモリコントローラ、および方法
EP3364304B1 (en) Memory channel that supports near memory and far memory access
TWI711923B (zh) 資料儲存裝置及其操作方法
US20220139427A1 (en) Memory module with battery and electronic system having the memory module
JP5669951B2 (ja) コピーバック動作
KR20160114726A (ko) 명령어 큐잉
TW201835916A (zh) 用於自動化動態字線開始電壓之裝置與方法
TW201227319A (en) Multi-channel memory with embedded channel selection
KR20210091647A (ko) 비휘발성 메모리에 대한 자동 증분 기입 카운트
JP2021034116A (ja) メモリシステム及びその動作方法
US9792989B2 (en) Memory system including nonvolatile memory
US8750068B2 (en) Memory system and refresh control method thereof
US20230084601A1 (en) Memory controller, memory system and operating method of the memory system
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
CN107301872B (zh) 半导体存储器装置的操作方法
US11262951B2 (en) Memory characteristic based access commands
EP3848787B1 (en) Storage device configured to change power state based on reference clock from host device
US20130155779A1 (en) Semiconductor storage device, host controlling the same, and memory system including the semiconductor storage device and the host

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees