CN103765397A - 用于确定存储器的卷的标识符的方法、设备和系统 - Google Patents

用于确定存储器的卷的标识符的方法、设备和系统 Download PDF

Info

Publication number
CN103765397A
CN103765397A CN201280042266.1A CN201280042266A CN103765397A CN 103765397 A CN103765397 A CN 103765397A CN 201280042266 A CN201280042266 A CN 201280042266A CN 103765397 A CN103765397 A CN 103765397A
Authority
CN
China
Prior art keywords
volume
storer
storage arrangement
identifier
command information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280042266.1A
Other languages
English (en)
Other versions
CN103765397B (zh
Inventor
S.奥亚瓦米
R.W.法伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103765397A publication Critical patent/CN103765397A/zh
Application granted granted Critical
Publication of CN103765397B publication Critical patent/CN103765397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)

Abstract

用于确定计算机系统的存储器装置中的存储器的卷的标识符的技术。在一个实施例中，存储器装置检测计算机系统的初始化事件的指示，并且在检测到指示之后接收命令信息。在某些实施例中，存储器装置存储标识符值以供与存储器的卷关联，其中存储基于所接收命令信息是否指定将要为存储器的卷指配标识符。

Description

用于确定存储器的卷的标识符的方法、设备和系统
技术领域
一般来说，本发明的实施例涉及存储器装置操作。更具体来说，某些实施例涉及用于确定存储器的卷的标识符的技术。
背景技术
计算机系统架构常常包括存储器的多个卷，所述多个卷例如相互共享耦合到存储控制器的一个或多个信号线。例如，典型存储器系统包括用于在存储控制器和与之耦合的多个存储器装置中的各种存储器装置之间的交换的一个或多个总线，例如地址总线、数据总线和/或命令总线。
这类存储器系统包括对存储器的卷相互区分的机构，例如区分特定信号交换涉及对一个存储器卷的访问，而不是对另外某个存储器卷的访问。例如，这类存储器装置的芯片选择(或者芯片启用)输入可由存储控制器以不同方式来发信号通知，以便提供这种区分。
在一些常规存储器系统中，存储控制器向相应存储器卷各指配不同的卷地址。存储控制器则可在通信中或者随通信来发送一个或多个这类卷地址－例如指示存储器装置中的哪一个将服务于(或者忽略)这种通信。在当前技术中，这类卷地址的指配作为计算机系统的配置的一部分－例如在系统引导期间或者响应于系统引导－而进行。
为了被配置用于在这类计算机系统中操作，存储器装置被设计成实现配置阶段，该配置阶段等待存储器卷标识符(其例如从存储控制器发送给存储器装置)的指配。但是，至少就这类存储器装置在“瞬时接通”平台中和/或在其它应用(其中平台操作在存储器可用性方面是时间敏感的)中使用的潜力而言，这种配置阶段限制了这类存储器装置。
附图说明
在附图的各图中，作为举例而不是限制来示出本发明的各种实施例，其中：
图1是示出按照一个实施例、用于确定存储器卷标识符的计算机系统的要素的框图。
图2是示出按照一个实施例的存储器装置的要素的框图。
图3是示出按照一个实施例、用于确定存储器卷标识符的计算机系统的要素的框图。
图4是示出按照一个实施例、用于确定存储器卷标识符的计算机系统的要素的框图。
图5是示出按照一个实施例、用于确定存储器卷标识符的方法的要素的流程图。
图6是示出按照一个实施例的固态驱动器的要素的框图。
具体实施方式
本文所述的实施例提供用于确定与存储器装置关联的存储器卷的标识符的技术和机构。在一个实施例中，存储器装置可包括用于在计算机系统中操作的逻辑－例如在存储器装置通过一个或多个命令总线信号线耦合到存储控制器的情况下。这种存储器装置可包括检测初始化事件(其对应于计算机系统的特定状态)的逻辑。在一个实施例中，计算机系统的所述状态可与对于向存储器卷指配标识符的需要关联。
在检测到这种初始化事件之后，存储器装置可接收命令信息－例如从计算机系统的存储控制器。存储器装置可包括识别所接收命令信息是否指定将要为存储器的卷指配标识符的逻辑。在所接收命令信息被识别为指定将要为存储器的卷指配标识符的情况下，存储器装置可存储标识符值以供与存储器的卷关联，标识符值基于由存储器装置在检测到初始化事件之后所接收的信息。相反，在所接收命令信息被识别为没有指定将要为存储器的卷指配标识符的情况下，存储器装置可存储缺省标识符值以供与存储器的卷关联。
虽然这类缺省标识符值的存储可例如响应在初始化事件之后所接收的命令信息，但是在某些实施例中，实际缺省标识符值可与存储器装置在检测到初始化事件之后所接收的任何信息无关。
通过以不同方式提供用于存储在检测到初始化事件之后所接收的标识符值或者存储缺省标识符值的技术，某些实施例虑及存储器装置要应用于多种使用情况的任一个中和/或多种计算机架构的任一个中。
图1示出按照一个实施例、用于确定存储器卷的标识符的计算机系统100的选择要素。计算机系统100可包括例如台式计算机、膝上型计算机、如平板之类的手持或其它便携计算机、个人数字助理(PDA)、智能电话、消息传递装置、数字音乐播放器、数码相机或者能够处理、存储、传送和/或接收信息的其它这种系统。
计算机系统100可包括存储控制器120以及经由互连110与之耦合的存储器130。在一个实施例中，存储控制器120可例如包括控制逻辑，例如存储控制器集线器(MCH)的控制逻辑，以控制至和/或自存储器130的数据的交换。
存储器130可包括一个或多个装置的多种组合中的任一个－例如包括非易失性存储器装置－它具有可对其写入数据和/或从其中读取数据的单元的阵列。在一个实施例中，存储器130是一种装置，该装置是或者包括非易失性存储器单元(未示出)，诸如相变存储器(例如PCM、PCMS(相变存储器和开关)或者MLC PCM(多级单元PCM))的那些存储器单元。
基本相变存储器(PCM)单元包括硫属玻璃元素，诸如锗-锑-碲的合金(GeSbTe)或GST。如同常规PCM装置一样，在一个实施例中，存储器130可通过以不同方式在晶态与非晶态之间切换其相应硫属玻璃元素，将数据存储到PCM单元。
PCMS包括具有开关的多层或堆叠PCM单元阵列，例如以双向阈值开关(OTS)分层的PCM单元的交叉点阵列。因此，PCMS能够将多层PCM阵列堆叠或者放置在单个管芯内。堆叠PCM又可称作垂直集成存储器单元。分层或堆叠PCM阵列的能力提供到更高存储器密度的可缩放性，同时保持PCM的性能特性。本文中对包括相变特征或产品的实施例的论述可扩展以应用于基本PCM、PCMS、MLC PCM等等中的任一个或全部。
例如对于相变存储器(PCM或PCMS)的较新技术进步设法提供具有与易失性存储器更可比的访问速度-例如读取速度－的存储装置。如PCMS之类的较新相变技术的优势在于，它可能能够代替非易失性存储装置以及一些易失性存储器(例如DRAM(动态随机存取存储器)的变体)。PCMS的使用会改变存储器和/或存储装置的使用所基于的许多前提，诸如速度和访问机制前提。
PCMS以及相变技术中的其它近来的创新有能力提供计算机系统架构的若干变化。例如，PCMS装置的一组或多组可用作硬盘驱动器来代替旋转盘片技术，或者固态驱动器(SSD)来代替将NAND技术用于非易失性存储装置。在诸如智能电话或平板装置之类的移动装置中，PCMS装置可放置于现有存储器总线上，仅将存储控制器改成如本文所述的控制器。如本文所述，如智能电话或平板的示例中使用的控制器之类的控制器是这样的：控制器能够被配置成(例如被编程为)提供存储器和存储装置访问功能中的任一个或两者。因此，在一个实施例中，PCMS可通过改变控制器逻辑，并且使PCMS装置能够集成到平台上代替RAM，来用于现有移动平台中。因此，在某些实施例中，存储器130可－例如与存储控制器120组合－作为用于计算机系统100的固态驱动器(SSD)来操作。
因此，在先前使用易失性存储器之处，PCMS能够提供具有非易失性存储装置的优点。量大得多的存储器可用于系统中，其能够用作系统的存储器以及存储装置。非易失性存储装置访问的等待时间被急剧减少，从而与传统易失性存储器的等待时间是可比的(例如，对于PCMS，~10ms至数十纳秒)。另外，与非易失性存储装置访问关联的功率使用会被显著降低，而不必如当前对易失性存储器所做的那样刷新该存储器。两种因素均有助于实现相变技术、例如PCMS的装置中的功率节省。
就用于存储器装置中的非易失性存储介质的具体类型而言，某些实施例并不受限。例如，作为替代或补充，存储器130可包括用于存储数据的一个或多个基于纳米线的电荷俘获单元。例如，可通过例如在半导体-氧化物-氮化物-氧化物-半导体(SONOS)分层结构上原位生长的自对齐硅纳米线来制造单元。这类单元例如可包括由介电材料的薄层所围绕的大约20纳米直径的硅纳米线，以用于存储电荷。用于实现基于纳米线的非易失性存储装置的各种方式正在开始出现。
互连110可包括用于以不同方式将存储控制器120和存储器130相互耦合和/或以不同方式将计算机系统100的其它组件相互耦合的一个或多个总线、控制线、电源层、电压迹线、通孔等等的多种组合中的任一个。作为举例说明而不是限制，计算机系统100可包括处理单元140、I/O装置150(例如键盘、显示器等)和/或网络接口170，它们经由互连110的一个或多个相应信道以不同方式来耦合，用于以不同方式相互地和/或与存储控制器120和存储器130中的任一个或两者来交换信息。
处理单元140可包括例如一个或多个处理器核－例如一个或多个微处理器、数字信号处理器、微控制器等。I/O装置150可用于向用户提供数据和/或从用户接收数据－例如用于与存储器130交换这种数据。网络接口170可包括操作一个或多个有线和/或无线信道的电路逻辑的多种组合中的任一个－例如用于在计算机系统100和与之耦合的网络(未示出)之间通信。作为举例说明而不是限制，网络接口170可包括网络接口卡(NIC)、天线或者无线收发器(比如双极天线)中的一个或多个，但是本发明的范围并不受限于这个方面。在一个实施例中，计算机系统100的电池160可耦合成以不同方式向一个或多个组件提供电力。
应当注意，计算机系统100的耦合到存储控制器120和存储器130的组件以及计算机系统100中的组件相对彼此的相对配置只是说明性的。计算领域的技术人员通过本文的论述会理解，组件的多种附加或备选组合中的任一个和/或其多种附加或备选配置中的任一个可被利用，以在计算机系统中实现各种实施例。例如，在某些实施例中，计算机系统100的一个或多个组件可共同结合在单个集成电路(IC)芯片和/或IC芯片的封装中。
在一个实施例中，存储器装置130包括存储器的卷，存储器的卷将要与该存储器的卷特定的标识符关联。如本文所使用的存储器的卷(或者“存储器卷”或者简单的“卷”)表示一个或多个可寻址存储位置的集合。存储器卷可包括例如存储器130中的所有可寻址存储位置。备选地，存储器卷可以仅包括存储器130中的可寻址存储位置的子集。作为举例说明而不是限制，存储器卷可以仅包括存储器130的一个IC芯片中的可寻址存储位置，例如所有存储器单元或者其子集。在某些实施例中，存储器卷可以仅包括存储器130的多芯片存储器封装中的IC芯片的子集中的可寻址存储位置。
在一个实施例中，将存储器卷的标识符(或者简称“存储器卷标识符”)与那个存储器卷内的存储位置的地址相区分－例如作为地址的补充。存储器卷标识符可对存储器130标识：其它地址信息用于对特定存储器卷中的位置寻址－例如，而不是那个地址信息用于对另外某个存储器卷中的位置寻址。因此，在某些实施例中，存储器卷标识符可包括卷地址。
在一个实施例中，存储器130包括多个存储器卷，各卷将要与相应卷特定标识符关联。在一个实施例中，存储器130的两个存储器卷共享一个或多个信号线以用于与存储控制器120通信。存储器130可包括确定存储器卷标识符以用于区分一个或多个共享信号线的信号是否涉及多个存储器卷中的特定卷的逻辑。作为举例说明而不是限制，存储器130可包括基于存储控制器120在初始化事件的某个指示之后－例如在初始化事件与对于指配或者以其它方式确定存储器卷标识符的需要关联的情况下－所提供的信号来确定存储器卷标识符的逻辑。
图2示出按照一个实施例、用于确定存储器卷标识符的存储器装置200的选择要素。存储器装置200可以例如能够在包括计算机系统100的特征的部分或全部的系统中进行操作。作为举例说明而不是限制，如存储器130之类的存储器可包括具有存储器装置200的特征的部分或全部的装置。为了示出某些实施例的一些方面，本文中在这种计算机系统中的操作的上下文中来论述存储器装置200的特征。
存储器装置200可包括存储器单元280，用于存储将要在计算机系统中交换的数据。存储器单元280可例如包括PCM单元，但是某些实施例并不局限于这个方面。在一个实施例中，存储器装置200可耦合到存储控制器，存储控制器控制至和/或自存储器单元280的数据的交换。作为举例说明而不是限制，存储器装置200可包括命令总线输入240(存储器装置200通过其接收存储控制器命令)、地址总线输入/输出(I/O)250(存储器装置200通过其交换地址信息)和数据总线I/O 260(存储器装置200通过其交换与这种地址信息对应的数据)中的一个或多个。应当注意，命令总线输入240、地址总线I/O 250和数据总线I/O 260只是说明性的，而不是对某些实施例进行限制。例如，命令总线输入240、地址总线I/O 250和数据总线I/O 260中的部分或全部可组合在单个I/O中－例如对于耦合到存储控制器的公共地址/数据/命令总线。
存储器单元280可包括作为存储器卷的组成部分的一个或多个可寻址位置－例如在存储器卷将要与存储器卷标识符230关联的情况下。存储器装置200可包括接口逻辑270以实现对存储器卷中的这类位置的访问。作为举例说明而不是限制，接口逻辑270可执行以不同方式访问存储器卷中的位置的读、写、刷新和/或其它这类操作中的一个或多个。
对存储器卷的这种访问可例如至少部分基于由存储器装置200从存储控制器接收的命令、地址、数据和/或其它这类信号中的一个或多个。接口逻辑270的操作可基于这类命令、地址、数据和/或其它信号是否用于访问所述的存储器卷的目的。例如，对存储器卷的访问可取决于接口逻辑270接收到指定存储器卷的信号。为了促进这种访问，接口逻辑270可接收或者以其它方式确定卷标识符230。访问存储器卷的后续请求可包括信息－例如目标卷信息－以将请求与卷标识符230对应。
存储器装置200可包括配置逻辑220以确定卷标识符230。在一个实施例中，配置逻辑220确定卷标识符230可响应于存储器装置200检测到指示210，所述指示210是响应于计算机系统的初始化事件或者作为其组成部分来生成的。初始化事件可引起或者以其它方式对应于计算机系统的状态，其中存储器装置200要求配置(例如重新配置)以生成存储器卷与标识符值的关联。
指示210可例如包括电源电压电平和/或另外某个电压特性转变到或跨过某个阈值。作为替代或补充，指示210可包括芯片选择信号自对存储器装置200中断电力以来首次被断言。在一个实施例中，专用信号(例如RESET信号)可指定或者以其它方式指示初始化事件已经发生或者将要发生。在一个实施例中，带内RESET或者其它命令－向当前没有有效的或者以其它方式确定的标识符的存储器装置广播－可指定或者以其它方式指示初始化事件已经发生或者将要发生。
初始化事件可例如包括计算机系统的电力状态转变。作为举例说明而不是限制，初始化事件可包括加电、唤醒或者其它电力状态事件－例如，在存储器卷的标识符是无效的、不确定的、或者从计算机系统的先前被加电(例如被唤醒)状态没有继续存在的情况下。
如本文所述，配置逻辑220可基于由存储控制器发送给存储器装置200的命令信息来确定卷标识符230。例如，配置逻辑220可有选择地将卷标识符230配置成已经发送给存储器装置200的某个值或者在存储器装置200中已经生成的某个值。在一个实施例中，卷标识符230的选择性配置可基于在存储器装置200接收的命令信息。配置逻辑220例如可耦合成通过接口逻辑270或者直接通过命令总线接口240来检测这种命令信息。
图3示出按照一个实施例、用于确定存储器卷标识符的系统300的选择要素。例如，系统300可包括存储器系统，例如计算机系统100的存储器系统。在一个实施例中，系统300包括或者驻留在固态驱动器装置中，以用于计算机硬件平台中的操作。
系统300可包括存储控制器310，存储控制器310耦合到由举例说明性的存储器装置320a、320b所表示的多个存储器装置。在一个实施例中，存储控制器310的功能性和存储器装置320a、320b的功能性分别对应于存储控制器120的功能性和存储器130的功能性。作为补充或替代，存储器装置320a、320b中的一个或多个可例如包括存储器装置200的特征的部分或全部。虽然本文中依据存储器装置320a、320b来论述系统300的某些特征，但是要理解，这种论述可扩展到应用于耦合到存储控制器的多种一个或多个附加或备选存储器装置中的任一个。
在一个实施例中，系统300包括一个或多个信号线，所述信号线由存储器装置320a、320b来共享，以用于与存储控制器310的交换。作为举例说明而不是限制，系统300可包括一个或多个总线－例如地址总线330、命令总线340和数据总线350中的一个或多个－以便以不同方式在存储控制器310与存储器装置320a、320b的任一个或两者之间交换地址、命令、数据和/或其它信号。作为补充或替代，芯片选择线325可以以不同方式在存储控制器310与存储器装置320a、320b的任一个或两者之间交换芯片选择(或者芯片启用)信号－例如以不同方式至少部分指示一个或多个其它信号将要由存储器装置320a、320b的任一个或两者中的至少某个逻辑来评估的芯片选择信号。要理解，地址总线330、命令总线340、数据总线350和芯片选择线325并不是对某些实施例进行限制，并且按照各种实施例，多种一个或多个附加或备选信号线中的任一个可由存储器装置320a、320b来共享。
在一个实施例中，存储器装置320a、320b可包括一个或多个存储器卷。为了区分来自存储控制器310的给定信号是否用于实现对特定存储器卷的访问－例如而不是实现对另外某个存储器卷的访问，存储器装置320a、320b的任一个或两者可包括确定一个或多个存储器卷标识符的逻辑。
作为举例说明而不是限制，存储器装置320a可响应于初始化事件的某个指示而确定存储器卷标识符。在一个实施例中，存储器装置320a可基于在存储器装置320a检测到初始化事件的指示之后－例如经由命令总线340－提供给存储器装置320a的命令信息来确定存储器卷标识符。
在一个实施例中，系统300的卷标识符可沿包括存储器装置320a、320b的多个装置的菊链配置来依次确定。例如，菊链配置中的装置序列可包括被准许接收卷标识符指配的第一装置。第一装置可发送指示序列中的第二装置将不接收卷标识符指配的信号，第二装置又可发信号通知任何下一装置它将不接收卷标识符指配，等等。在第一装置接收卷标识符指配之后，可由第一装置向序列中的第二装置发信号通知它被准许接收卷标识符指配。第二装置在它接收到卷标识符指配之后，可向任何下一装置发信号通知它被准许接收卷标识符指配，等等。
作为举例说明而不是限制，包括存储器装置320a、320b的多个装置各可包括相应的信号输入(Sin)和信号输出(Sout)引脚(或者焊盘、焊球等)，这些引脚以不同方式将多个装置相互耦合到菊链。当芯片选择325发信号通知多个装置全部启用时，存储器装置320a可准备好接受来自存储控制器310的卷标识符指配－例如至少部分由于存储器装置320a没有被在其Sin输入提供的任何信号阻止这样做。虽然它被准许接受，但是在它实际上接受一些卷标识符指配之前，存储器装置320a可将信号从其Sout输出发送给存储器装置320b的Sin输入，该信号阻止存储器装置320b接受卷标识符指配。存储器装置320b又还可经由其Sout输出向任何下一下游装置(未示出)发送信号，以阻止那个下一装置接受卷标识符指配，等等。
响应于确定卷标识符，存储器装置320a可经由其Sout发信号通知存储器装置320b被准许接受卷标识符指配。存储器装置320b随后可接受卷标识符指配，并且又经由其Sout发信号通知任何下一装置被准许接受卷标识符指配，等等。在一个实施例中，Sin和Sout信号可例如实现与Open NAND Flash接口3.0规范(Open NAND Flash接口工作组，2011年3月15日)的ENo和ENi引脚的功能性相似的功能性。
在一个备选实施例中，存储控制器310可耦合到具有多个芯片选择信号的单个多芯片存储器装置。这种多芯片存储器装置可具有单个总线接口，该接口由多芯片存储器装置的两个或更多IC存储器芯片来共享。
图4示出按照另一个实施例、用于确定存储器卷标识符的系统400的选择要素。系统400可例如包括存储器系统，例如计算机系统100的存储器系统。在一个实施例中，系统400包括或者驻留在固态驱动器装置中，以用于计算机硬件平台中的操作。
系统400可包括存储控制器410，存储控制器410分别经由不同的相应专用芯片选择信号线(例如信号线425a、425b)耦合到由举例说明性的存储器装置420a、420b所表示的一个或多个存储器装置。在一个实施例中，存储控制器410的功能性和存储器装置420a、420b的功能性分别对应于存储控制器120的功能性和存储器130的功能性。作为补充或替代，存储器装置420a、420b中的一个或多个可例如包括存储器装置200的特征的部分或全部。虽然本文中依据存储器装置420a、420b来论述系统400的某些特征，但是要理解，这种论述可扩展到应用于耦合到存储控制器的多种一个或多个附加或备选存储器装置中的任一个。
虽然某些实施例并不局限于这个方面，但是系统400可包括一个或多个信号线，这些信号线由多个存储器装置共享，以用于与存储控制器410的交换。作为举例说明而不是限制，系统400可包括一个或多个总线－例如地址总线430、命令总线440和数据总线450中的一个或多个－以便以不同方式在存储控制器410与存储器装置420a、420b的任一个或两者之间交换地址、命令、数据和/或其它信号。要理解，地址总线430、命令总线440和数据总线450并不是对某些实施例进行限制，并且按照各种实施例，多种一个或多个附加或备选信号线中的任一个可由存储器装置420a、420b来共享。
在一个实施例中，存储器装置420a、420b可包括一个或多个存储器卷。由于提供专用芯片选择线425a、425b，所以送往不同存储器装置420a、420b的存储器卷的信令能够单独基于芯片选择信号来区分。例如，存储控制器410可提供关于地址总线430、数据总线440和数据总线450中的部分或全部总线的信息，并且有选择地仅使存储器装置420a、420b其中之一能够接收和评估这种信息。在这类实施例中，不需要存储控制器为存储器装置420a、420b提供存储器卷的标识符，其中仅仅芯片选择就能够区分用于访问一个存储器卷的通信与用于访问不同存储器卷的通信。
为了提供在不同平台中使用的能力，某些实施例包括能够在系统300或系统400中操作的存储器装置。作为举例说明而不是限制，存储器装置420a可包括自行配置用于在没有存储控制器410发送标识符以与包括存储器装置420a中的位置的存储器卷关联的情况下进行操作的逻辑。
图5示出按照一个实施例、用于确定存储器的卷的标识符的方法500的选择要素。例如，可执行方法500以确定系统(其具有系统100的特征的部分或全部)中的存储器卷的标识符。在一个实施例中，方法500在存储器装置执行－例如由逻辑、比如配置逻辑220来执行。
方法500可包括：在510，计算机系统的存储器装置检测计算机系统的初始化事件。初始化事件可例如与计算机系统的某个状态关联，在该状态中，存储器装置的存储器卷的标识符是不可用的。作为举例说明而不是限制，存储器装置可接收一个或多个信号，这些信号指示计算机系统已经进入一种状态－其中存储器卷的标识符不存在、是有效的、不确定的、从计算机系统的先前被加电(例如被唤醒)状态起没有继续存在，等等。初始化事件的指示可包括例如计算机系统的电源电压超过某个阈值、芯片选择从中断提供给存储器装置的电力以来首次被断言等等中的一个或多个。要理解，按照各种实施例，可在510检测初始化事件的多种附加或备选指示中的任一个。
基于初始化的检测，方法500可在520开始检测在存储器装置是否接收到命令。作为举例说明而不是限制，方法500可进入循环，该循环不时地轮询例如从耦合成控制存储器装置的存储控制器是否接收了一个或多个命令信号。在一个实施例中，在520所轮询的命令是自存储器装置检测到初始化事件以来将要由存储控制器提供给存储器装置的第一命令。虽然方法500中未示出，但是要理解，一个或多个条件的多种组合中的任一个可以是发起和/或继续这种确定的断定。例如，所述确定可取决于芯片选择由存储控制器所断言。作为替代或补充，所述确定可取决于存储器装置没有－例如经由存储器装置的Sin输入－从另一个存储器装置接收到阻止这种确定的某个信号。作为替代或补充，一个或多个超时、循环计数限制、差错处理机制等可表征在520是否和/或如何继续检测所接收命令。
基于在520的命令的检测，方法500可在530识别命令是否指定向存储器卷指配标识符。命令可例如与存储控制器向存储器装置发送标识符值以关联存储器卷相关联。命令可例如指导存储器装置执行配置，以将外部提供的标识符值与存储器卷关联－例如按照与ONFI 3.0规范的Set Feature命令相似的方式来指导。
备选地，命令可仅指定一个或多个操作，这些操作与向存储器卷的标识符的任何指配无关。作为举例说明而不是限制，这种命令可指定读取、写入、擦除、刷新或者其它这种操作，所述操作没有固有地包括指配存储器卷标识符。例如，这种命令可以仅设置除了存储器卷的任何标识符之外的存储器装置的一个或多个特征。
在命令被识别为指定存储器卷标识符的指配的情况下，方法500可在540将存储器卷与存储器装置外部的某个代理－例如存储控制器－所提供的标识符值关联。例如，这种标识符值可包含在520所评估的命令中或者以其它方式与之关联。在一个实施例中，将存储器卷与标识符值关联可包括存储器装置将该值存储到一个或多个寄存器以供以后访问，作为将访问一个存储器卷与访问另外某个存储器卷加以区分的参考。在540将存储器卷与标识符值关联可例如将存储器装置至少部分配置用于在存储器系统(例如系统300)中操作。
在命令被识别为没有指定存储器卷标识符的指配的情况下，方法500可在550将存储器卷与缺省值(例如0×0)－例如存储器装置在510检测到初始化事件之前所具有的缺省值－关联。在一个实施例中，将存储器卷与标识符值关联可包括存储器装置将该值存储到一个或多个寄存器以供以后访问，作为将访问一个存储器卷与访问另外某个存储器卷加以区分的参考。缺省值可例如包括先前确定的、商定的专有的和/或工业标准缺省值。虽然将缺省标识符值与存储器卷关联可基于所接收命令的评估，但是在一个实施例中，缺省值本身可与命令中的任何信息无关。例如，缺省值可在存储器装置中是可用的，或者能够在520评估命令之前在存储器装置内生成。在550将存储器卷与缺省标识符值关联可例如将存储器装置至少部分配置用于在存储器系统(例如系统200)中操作。
图6是固态驱动器600的一个实施例的框图。固态驱动器(又称作“固态盘”)使用半导体存储器(又称作固态存储器)作为存储介质。半导体存储器与硬盘驱动器相比而言更加强壮，并且提供对振动、灰尘、湿度和速度的突然变化不太敏感的优点。半导体存储器还往往要求比具有类似存储容量的典型硬盘驱动器要小的功率。
固态驱动器600可包括固态驱动器控制器610，以控制非易失性存储器620。在一个实施例中，固态驱动器控制器610包括存储控制器120的特征的部分或全部。作为替代或补充，固态驱动器控制器610可包括存储控制器310和/或存储控制器410的特征的部分或全部。非易失性存储器620可包括非易失性存储器单元－例如相变存储器单元－的阵列。在一个实施例中，非易失性存储器620包括存储器130的特征的部分或全部。作为替代或补充，非易失性存储器620可包括多个组件存储器装置，它们例如按照存储器装置320a、320b的配置、或者备选地按照存储器装置420a、420b的配置相互耦合。固态驱动器600可经由主机接口605与主机控制器进行通信。固态驱动器控制器610可控制非易失性存储器620的读取、写入和擦除。
本文描述了用于操作存储器装置的技术和架构。为了便于说明，以上描述中提出大量具体细节，以便提供对某些实施例的透彻理解。然而，本领域的技术人员会清楚，即使没有这些具体细节，也可以实施某些实施例。在其它情况下，结构和装置以框图形式示出，以免使描述晦涩难懂。
说明书中提到“一个实施例”或“实施例”表示结合该实施例所述的具体特征、结构或特性包含在本发明的至少一个实施例中。短语“在一个实施例中”在本说明书的各个位置中的出现不一定都表示同一实施例。
本文中的详细描述的某些部分依据对计算机存储器内的数据位的操作的算法和符号表示来提供。这些算法描述和表示是计算领域的技术人员用来向本领域的其他技术人员最有效地传达其工作实质的手段。算法在此以及一般被认为是导致预期结果的自相容步骤序列。步骤是要求物理量的物理操控的那些步骤。这些量通常但不一定采取能够被存储、传递、组合、比较以及以其它方式操控的电或磁信号的形式。主要为了一般使用的原因，将这些信号称作位、值、元素、符号、字符、项、数字等已经证明有时是方便的。
但是应当记住，所有这些及类似项均与适当的物理量关联，并且只是应用于这些量的便捷标签。除非另加具体说明，否则如从本文的论述显而易见的，要理解，在整个描述中，利用诸如“处理”或“计算”或“运算”或“确定”或者“显示”等的术语的论述指的是计算机系统或类似电子计算装置的动作和过程，所述计算机系统或类似电子计算装置操纵表示为计算机系统的寄存器和存储器内的物理(电子)量的数据，并将其变换为类似地表示为计算机系统存储器或寄存器或者其它这种信息存储、传输或显示装置内的物理量的其它数据。
某些实施例还涉及用于执行本文中的操作的设备。这种设备可专门构造用于所需目的，或者它可包括通过计算机中存储的计算机程序有选择地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储介质中，诸如但不限于：任何类型的盘，包括软盘、光盘、CD-ROM和磁光盘；只读存储器(ROM)、随机存取存储器(RAM)，诸如动态RAM(DRAM)、EPROM、EEPROM；磁或光卡；或者适合存储电子指令并且耦合到计算机系统总线的任何类型的介质。
本文所示的算法和显示并不是固有地与任何特定计算机或其它设备相关。各种通用系统可与按照本文理论的程序配合使用，或者构建更专门的设备来执行所需方法步骤可证明是方便的。多种这类系统的所需结构将从本文的描述中显现。另外，某些实施例没有参照任何具体编程语言来描述。将会理解，多种编程语言可用于实现如本文所述的这类实施例的理论。
除了本文所描述的内容之外，可对所公开实施例及其实现进行各种修改，而没有背离其范围。因此，本文中的说明和示例应当被认为是举例说明性的而不是限制性的。本发明的范围应当仅参照以下权利要求来衡量。

Claims (20)

1. 一种在存储器装置执行的方法，所述方法包括：
检测初始化事件；
在检测到所述初始化事件之后接收命令信息；
识别所接收命令信息是否指定将要为存储器的卷指配标识符；
在所述所接收命令信息被识别为指定将要为存储器的卷指配标识符的情况下，存储标识符值以供与所述存储器的卷关联，所述标识符值基于由所述存储器装置在检测到所述初始化事件之后所接收的信息；以及
在所述所接收命令信息被识别为没有指定将要为存储器的卷指配标识符的情况下，存储缺省标识符值以供与所述存储器的卷关联。
2. 如权利要求1所述的方法，其中，所述命令信息包含在将要由所述存储器装置在检测到所述初始化事件之后从存储控制器接收的最早命令中。
3. 如权利要求1所述的方法，其中，所述存储器装置包括相变存储器单元。
4. 如权利要求1所述的方法，其中，所述存储器装置包括集成电路(IC)芯片，并且其中，所述存储器的卷仅包括所述IC芯片的存储位置。
5. 如权利要求1所述的方法，还包括：
至少部分基于所述命令信息，发送信号以指示另一个存储器装置被准许接收存储器卷标识符指配。
6. 如权利要求1所述的方法，其中，所述初始化事件包括包含所述存储器装置的计算机系统的电力状态转变。
7. 如权利要求1所述的方法，其中，存储所述缺省标识符值以供与所述存储器的卷关联，所述方法还包括：
按照所述命令信息来执行所述存储器的卷的访问。
8. 如权利要求7所述的方法，其中，访问所述存储器的卷是检索引导操作指令。
9. 如权利要求1所述的方法，还包括：
接收芯片选择信号，其中识别所述所接收命令信息是否指定将要为所述存储器的卷指配标识符是部分基于所接收芯片选择信号。
10. 一种存储器装置，包括：
配置逻辑，所述配置逻辑检测初始化事件；以及
耦合到所述配置逻辑的命令输入，所述命令输入在所述配置逻辑检测到所述初始化事件之后接收命令信息；
所述配置逻辑还识别所接收命令信息是否指定将要为存储器的卷指配标识符，
在所述所接收命令信息被识别为指定将要为所述存储器的卷指配标识符的情况下，所述配置逻辑存储标识符值以供与所述存储器的卷关联，所述标识符值基于由所述存储器装置在所述配置逻辑检测到所述初始化事件之后所接收的信息，以及
在所述所接收命令信息被识别为没有指定将要为所述存储器的卷指配标识符的情况下，所述配置逻辑存储缺省标识符值以供与所述存储器的卷关联。
11. 如权利要求10所述的存储器装置，其中，所述命令信息包含在将要由所述存储器装置在所述配置逻辑检测到所述初始化事件之后从存储控制器接收的最早命令中。
12. 如权利要求10所述的存储器装置，其中，所述存储器装置包括相变存储器单元。
13. 如权利要求10所述的存储器装置，其中，所述存储器装置包括集成电路(IC)芯片，并且其中，所述存储器的卷仅包括所述IC芯片的存储位置。
14. 如权利要求10所述的存储器装置，还包括：
输出，所述输出至少部分基于所述命令信息来发送信号，以指示另一个存储器装置被准许接收存储器卷标识符指配。
15. 如权利要求10所述的存储器装置，其中，检测初始化事件的所述配置逻辑包括检测包含所述存储器装置的计算机系统的电力状态转变的配置逻辑。
16. 一种系统，包括：
命令总线；以及
存储控制器，所述存储控制器经由所述命令总线来提供命令信息；
存储器装置，所述存储器装置经由所述命令总线耦合到所述存储控制器，所述存储器装置包括：
配置逻辑，所述配置逻辑检测初始化事件；和
耦合到所述配置逻辑的命令输入，所述命令输入在所述配置逻辑检测到所述初始化事件之后接收所述命令信息；
所述配置逻辑还识别所接收命令信息是否指定将要为存储器的卷指配标识符，在所述所接收命令信息被识别为指定将要为所述存储器的卷指配标识符的情况下，所述配置存储标识符值以供与所述存储器的卷关联，所述标识符值基于由所述存储器装置在所述配置逻辑检测到所述初始化事件之后所接收的信息，而在所述所接收命令信息被识别为没有指定将要为所述存储器的卷指配标识符的情况下，所述配置存储缺省标识符值以供与所述存储器的卷关联。
17. 如权利要求16所述的系统，其中，所述命令信息包含在将要由所述存储器装置在所述配置逻辑检测到所述初始化事件之后从存储控制器接收的最早命令中。
18. 如权利要求16所述的系统，其中，所述存储器装置包括相变存储器单元。
19. 如权利要求16所述的系统，其中，所述存储器装置包括集成电路(IC)芯片，并且其中，所述存储器的卷仅包括所述IC芯片的存储位置。
20. 如权利要求16所述的系统，还包括：
输出，所述输出至少部分基于所述命令信息来发送信号，以指示另一个存储器装置被准许接收存储器卷标识符指配。
CN201280042266.1A 2011-07-01 2012-07-02 用于确定存储器的卷的标识符的方法、设备和系统 Active CN103765397B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/175721 2011-07-01
US13/175,721 US8463948B1 (en) 2011-07-01 2011-07-01 Method, apparatus and system for determining an identifier of a volume of memory
US13/175,721 2011-07-01
PCT/US2012/045285 WO2013006565A2 (en) 2011-07-01 2012-07-02 Method, apparatus and system for determining an identifier of a volume of memory

Publications (2)

Publication Number Publication Date
CN103765397A true CN103765397A (zh) 2014-04-30
CN103765397B CN103765397B (zh) 2016-08-17

Family

ID=47437658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280042266.1A Active CN103765397B (zh) 2011-07-01 2012-07-02 用于确定存储器的卷的标识符的方法、设备和系统

Country Status (7)

Country Link
US (1) US8463948B1 (zh)
EP (1) EP2726993A4 (zh)
JP (1) JP5901759B2 (zh)
KR (1) KR101545074B1 (zh)
CN (1) CN103765397B (zh)
TW (1) TWI464594B (zh)
WO (1) WO2013006565A2 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9294224B2 (en) 2011-09-28 2016-03-22 Intel Corporation Maximum-likelihood decoder in a memory controller for synchronization
WO2013048485A1 (en) 2011-09-30 2013-04-04 Intel Corporation Autonomous initialization of non-volatile random access memory in a computer system
CN108549609B (zh) 2011-09-30 2022-06-21 英特尔公司 作为传统大容量存储设备的替代的非易失性随机存取存储器(nvram)
WO2013048491A1 (en) 2011-09-30 2013-04-04 Intel Corporation Apparatus, method and system that stores bios in non-volatile random access memory
EP2761480A4 (en) 2011-09-30 2015-06-24 Intel Corp APPARATUS AND METHOD FOR IMPLEMENTING MULTINIVE MEMORY HIERARCHY ON COMMON MEMORY CHANNELS
EP2761467B1 (en) 2011-09-30 2019-10-23 Intel Corporation Generation of far memory access signals based on usage statistic tracking
EP2761472B1 (en) 2011-09-30 2020-04-01 Intel Corporation Memory channel that supports near memory and far memory access
US9298607B2 (en) 2011-11-22 2016-03-29 Intel Corporation Access control for non-volatile random access memory across platform agents
WO2013089685A1 (en) 2011-12-13 2013-06-20 Intel Corporation Enhanced system sleep state support in servers using non-volatile random access memory
CN104106057B (zh) 2011-12-13 2018-03-30 英特尔公司 用非易失性随机存取存储器提供对休眠状态转变的即时响应的方法和系统
US9286205B2 (en) 2011-12-20 2016-03-15 Intel Corporation Apparatus and method for phase change memory drift management
BR112014013390A2 (pt) 2011-12-20 2017-06-13 Intel Corp redução de potência parcial dinâmica de cache de lado de memória em hierarquia de memória de 2 níveis
CN103999067A (zh) 2011-12-21 2014-08-20 英特尔公司 以多个非易失性存储器为特征的高性能存储结构和系统
GB2513748B (en) 2011-12-22 2020-08-19 Intel Corp Power conservation by way of memory channel shutdown
CN104115230B (zh) 2011-12-22 2018-02-16 英特尔公司 基于高效pcms刷新机制的计算装置、方法和系统
CN104137084B (zh) 2011-12-28 2017-08-11 英特尔公司 提高耐久性和抗攻击性的用于pcm缓存的有效动态随机化地址重映射
US9477616B2 (en) 2013-08-07 2016-10-25 Micron Technology, Inc. Devices, systems, and methods of reducing chip select
WO2015198390A1 (ja) * 2014-06-24 2015-12-30 株式会社日立製作所 ストレージシステム
US10204047B2 (en) 2015-03-27 2019-02-12 Intel Corporation Memory controller for multi-level system memory with coherency unit
US10073659B2 (en) 2015-06-26 2018-09-11 Intel Corporation Power management circuit with per activity weighting and multiple throttle down thresholds
US10387259B2 (en) 2015-06-26 2019-08-20 Intel Corporation Instant restart in non volatile system memory computing systems with embedded programmable data checking
US10108549B2 (en) 2015-09-23 2018-10-23 Intel Corporation Method and apparatus for pre-fetching data in a system having a multi-level system memory
US10185501B2 (en) 2015-09-25 2019-01-22 Intel Corporation Method and apparatus for pinning memory pages in a multi-level system memory
US10261901B2 (en) 2015-09-25 2019-04-16 Intel Corporation Method and apparatus for unneeded block prediction in a computing system having a last level cache and a multi-level system memory
US9792224B2 (en) 2015-10-23 2017-10-17 Intel Corporation Reducing latency by persisting data relationships in relation to corresponding data in persistent memory
US10033411B2 (en) 2015-11-20 2018-07-24 Intel Corporation Adjustable error protection for stored data
US10095618B2 (en) 2015-11-25 2018-10-09 Intel Corporation Memory card with volatile and non volatile memory space having multiple usage model configurations
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
US9778723B2 (en) 2015-12-28 2017-10-03 Micron Technology, Inc. Apparatuses and methods for exiting low power states in memory devices
US10007606B2 (en) 2016-03-30 2018-06-26 Intel Corporation Implementation of reserved cache slots in computing system having inclusive/non inclusive tracking and two level system memory
US10185619B2 (en) 2016-03-31 2019-01-22 Intel Corporation Handling of error prone cache line slots of memory side cache of multi-level system memory
US10120806B2 (en) 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
KR102542339B1 (ko) 2016-07-05 2023-06-12 에이치디한국조선해양 주식회사 엔진의 연소실 압력 편차 저감 방법
US10915453B2 (en) 2016-12-29 2021-02-09 Intel Corporation Multi level system memory having different caching structures and memory controller that supports concurrent look-up into the different caching structures
US10445261B2 (en) 2016-12-30 2019-10-15 Intel Corporation System memory having point-to-point link that transports compressed traffic
US10459659B2 (en) * 2017-03-31 2019-10-29 Intel Corporation Technologies for issuing commands on selected memory devices
US10304814B2 (en) 2017-06-30 2019-05-28 Intel Corporation I/O layout footprint for multiple 1LM/2LM configurations
US11188467B2 (en) 2017-09-28 2021-11-30 Intel Corporation Multi-level system memory with near memory capable of storing compressed cache lines
US10860244B2 (en) 2017-12-26 2020-12-08 Intel Corporation Method and apparatus for multi-level memory early page demotion
US11099995B2 (en) 2018-03-28 2021-08-24 Intel Corporation Techniques for prefetching data to a first level of memory of a hierarchical arrangement of memory
US11055228B2 (en) 2019-01-31 2021-07-06 Intel Corporation Caching bypass mechanism for a multi-level memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342282A (zh) * 1998-11-03 2002-03-27 英特尔公司 配置和初始化存储器及存储通道的方法与设备
CN1373874A (zh) * 1999-09-13 2002-10-09 国际商业机器公司 在多主机计算环境中用于共享存储卷的主机卷映射系统和方法
US20080181214A1 (en) * 2006-12-06 2008-07-31 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US20100280786A1 (en) * 2009-05-01 2010-11-04 Analog Devices, Inc. Addressable integrated circuit and method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557553A (en) * 1993-11-12 1996-09-17 Sellie, Sr.; Clifford N. Computer assisted time study system
JP3853537B2 (ja) * 1999-04-30 2006-12-06 株式会社日立製作所 半導体メモリファイルシステム
US6681325B1 (en) * 1999-09-15 2004-01-20 Powerquest Corporation Providing disk layout information to an operating system for booting after disk repartitioning
US6553387B1 (en) * 1999-11-29 2003-04-22 Microsoft Corporation Logical volume configuration data management determines whether to expose the logical volume on-line, off-line request based on comparison of volume epoch numbers on each extents of the volume identifiers
JP2002236611A (ja) * 2000-12-04 2002-08-23 Hitachi Ltd 半導体装置と情報処理システム
US7114028B1 (en) * 2002-05-21 2006-09-26 Sonic Solutions Method of automatically formatting and pseudo-mounting a removable media
US7366864B2 (en) * 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7480793B1 (en) * 2005-12-09 2009-01-20 Symantec Corporation Dynamically configuring the environment of a recovery OS from an installed OS
JP5065618B2 (ja) * 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
US7779214B2 (en) * 2007-07-18 2010-08-17 Qnx Software Systems Gmbh & Co. Kg Processing system having a supported page size information register
US7774511B2 (en) * 2007-10-11 2010-08-10 Sandisk Il Ltd. Addressing multiple devices on a shared bus
JP5270924B2 (ja) * 2008-01-30 2013-08-21 株式会社東芝 固定長メモリブロック管理装置及び固定長メモリブロック管理装置の制御方法
JP5221332B2 (ja) * 2008-12-27 2013-06-26 株式会社東芝 メモリシステム
KR101038994B1 (ko) * 2009-10-29 2011-06-03 주식회사 하이닉스반도체 반도체 메모리, 메모리 시스템 및 그 제어 방법
US8856482B2 (en) * 2011-03-11 2014-10-07 Micron Technology, Inc. Systems, devices, memory controllers, and methods for memory initialization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342282A (zh) * 1998-11-03 2002-03-27 英特尔公司 配置和初始化存储器及存储通道的方法与设备
CN101520766A (zh) * 1998-11-03 2009-09-02 英特尔公司 配置和初始化存储器及存储通道的方法与设备
CN1373874A (zh) * 1999-09-13 2002-10-09 国际商业机器公司 在多主机计算环境中用于共享存储卷的主机卷映射系统和方法
US20080181214A1 (en) * 2006-12-06 2008-07-31 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US20100280786A1 (en) * 2009-05-01 2010-11-04 Analog Devices, Inc. Addressable integrated circuit and method thereof

Also Published As

Publication number Publication date
WO2013006565A2 (en) 2013-01-10
CN103765397B (zh) 2016-08-17
JP5901759B2 (ja) 2016-04-13
JP2014518427A (ja) 2014-07-28
EP2726993A2 (en) 2014-05-07
KR20140025555A (ko) 2014-03-04
TW201308088A (zh) 2013-02-16
US8463948B1 (en) 2013-06-11
TWI464594B (zh) 2014-12-11
WO2013006565A3 (en) 2013-02-21
KR101545074B1 (ko) 2015-08-17
EP2726993A4 (en) 2015-03-18

Similar Documents

Publication Publication Date Title
CN103765397A (zh) 用于确定存储器的卷的标识符的方法、设备和系统
US8250282B2 (en) PCM memories for storage bus interfaces
KR101702280B1 (ko) 명령어 큐잉
EP3364304B1 (en) Memory channel that supports near memory and far memory access
TWI529533B (zh) 系統，裝置，記憶體控制器，以及用於記憶體初始化之方法
CN101133404B (zh) 用于与存储器装置通信的系统和方法
JP5669951B2 (ja) コピーバック動作
US9971545B1 (en) Non-volatile write and read cache for storage media
CN104851455B (zh) 电阻式存储器装置及其操作方法
CN105183379A (zh) 一种混合内存的数据备份系统及方法
US20220269613A1 (en) Memory system and operating method thereof
US8194437B2 (en) Computer memory device with multiple interfaces
US10222989B1 (en) Multiple-bank memory device with status feedback for subsets of memory banks
US11262951B2 (en) Memory characteristic based access commands
US20240184589A1 (en) Memory device and storage device including the same
US11842078B2 (en) Asynchronous interrupt event handling in multi-plane memory devices
US20220318113A1 (en) Managing memory objects
US20240272827A1 (en) Storage system supporting multiple queues
US20230069623A1 (en) Storage device and operating method thereof
CN114730301A (zh) 用于多协议处理的存储系统和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant