TW201036121A - Semiconductor device having a diamond substrate heat spreader - Google Patents

Semiconductor device having a diamond substrate heat spreader Download PDF

Info

Publication number
TW201036121A
TW201036121A TW099103042A TW99103042A TW201036121A TW 201036121 A TW201036121 A TW 201036121A TW 099103042 A TW099103042 A TW 099103042A TW 99103042 A TW99103042 A TW 99103042A TW 201036121 A TW201036121 A TW 201036121A
Authority
TW
Taiwan
Prior art keywords
diamond substrate
semiconductor
region
substrate
diamond
Prior art date
Application number
TW099103042A
Other languages
English (en)
Other versions
TWI556372B (zh
Inventor
Jeffrey Dale Crowder
Dave Rice
Original Assignee
Hvvi Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hvvi Semiconductors Inc filed Critical Hvvi Semiconductors Inc
Publication of TW201036121A publication Critical patent/TW201036121A/zh
Application granted granted Critical
Publication of TWI556372B publication Critical patent/TWI556372B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

201036121 六、發明說明： 【發明所屬之技術領域】 本發明大致上係關於一種半導體裝置，且更特定言之， 係關於一種具有一鑽石散熱器之電晶體。 【先前技術】
一般而言，一功率電晶體，且更特定言之，一較高頻率 功率電晶體可經設計用於較低導通電阻、電容及/或電 感。諸電晶體可經設計用來依據應用而在各種條件下操 作在些應用中，該等電晶體可能是一系統中可獲得之 關於效能的限制因素。該電晶體亦可明顯地促進該系統的 整體功耗及/或效率。 增加電晶體功率密度可為增加裝置效能的途徑。增加一 電晶體的功率密度減小傳送一預定功率位準所需的大小。 通常，減小該電晶體的實體尺寸可導致裝置寄生現象中之 —對應的減小。較高切換頻率、較高操作頻率及/或較寬 頻：該電晶體之效能增強的實例。由於諸電晶體增加的組 裝密度，每單位面積的導通電阻亦可減少。另—結果可 為：可在一晶圓上製造之裝置的數目增加，從而減小製造 成本。然❼，增加功率密度不可以褒置崩潰電壓及/或有 效地移除該電晶體的熱量為代價。 【實施方式】 其中相同數字表 |並非意欲限制 下文將結合圖式來描述所揭示之標的 示相同的元件。 以下詳細的描述實質上僅係例示性的 1460J9.doc 201036121 =:標的或申請案，以及其使用。此外，當前詳細描 边=在的任何表達理論或暗示理論並不存在限制意圖。 於曰圓及討論的—或多個實例實施射，應將用 於B日圓製程的任何特 -構實"安時間、能量等或特定 、-口構實轭方案理解為例 一般技術相㈣f 4 可以詳細描述 s立 。解诸製程、技術 '設備及/或材料，而 疋忍欲視情況作為授權說明的部分。 目請=’在圖式中，類似的參考數字及字母係指類似項 二1二簡！起見’前面圖解中的數字未放置在隨後 "" H ’可假設未在—®式巾確定之諸結構係 出現在-或多個前面圖式中之相同的結構或元件。 圖！係一根據一或多項實施例之一高頻率電晶體1〇〇的截 面圖。一般而言，一電晶體 电曰曰體-有-第-電極、-控制電極 ϋ極。施加至該控制電極之—偏壓電壓控制將該 第—電帅合至該第二電極之—通道區域。施加至該控制 電極的電壓量值對應於該電晶體所傳導的電流，且_ 文其他因素的影響，諸如橫跨該第-電極與該第二電極的 電壓差異及熱考量。此處所描述之標的適用於場效應電晶 體與於兩功率及高頻率下操作的裝置。 -場效應電晶體具有分別對應於一第一電極、一控制電 極及-第二電極之-沒極、—閘極及一源極。該問極上覆 於將該汲極耦合至該源極之一通道區域。在一增強模式裝 置中’當將高於臨限電壓之一電壓施加至該閘極時，在汲 極與源極之間形成一傳導路徑。相反地，在一空乏模式裝 I46019.doc 201036121 置t，在未將一電遷施加至該開極時，該傳導路徑存在於 、尸’、源極之間。施加至㈣之—電•增強或減弱該傳導 本文中所W之標的適用於增強模式場效應電晶體 及空乏模式場效應電晶體。 Ο ❾ -功率電晶體可形成為一較大電晶體。例如，且有一單 ^及極區域、單-閘極及—單—源極區域之—場效應電晶 體:同樣地，諸如具有一單一集極區域、草一基極區域及 早-射極區域之一雙極電晶體。或者’可將一功率電晶 成為一個以上電晶體，使得共同輕合該等第-電極， 且共同麵合該等控制電極並共同輕合該等第二電極。在該 功率電晶體之至少-例示性實施例中，該等電極之一者係 ΠΓ該裝置之功率密度之—單-區域。此之-實例 有一共同沒極區域的場效用電晶體，該共同沒極區 K為該功率電晶體之所有電晶體單元之—單—區域。 該場效應電晶體進-步包含共同輕合之一個以上源極區域 及共同耗合之一個以上閘極。在至少—例示性實施例中， 本文中所描述之該電晶體可應用於形成作為一單—較大裝 置的力率％曰曰體或共同耦合之一個以上電晶體。 在至少一例示性實施例令，一n_通道M0SFET電晶體係 用以緣示所主張之標的。如前面所述，該電晶體可為盆他 類型的場效應電晶體。該所主張之標的亦非限於型裝 置（諸如1_通道電晶體），而是可包括含P-通道電晶體^ 其他通道類型。此外，—局部電晶體之一截面係用以繪示 用於形成一高效能電晶體的晶圓製程。可按比例縮放該局 146019.doc 201036121 部電晶體，以开$忐_ 群組、 單—大電晶體或一平行麵合的電晶體 „ 一 、^形成一較大裝置。例如，可將一群組指狀電晶體 =凡或f曲電晶體單元形成為具有單獨:¾極區域及源極區 S:=等區域为別共同耦合（汲極對汲極/源極對源極）以形 f:,,裝置。或者’可將該群組電晶體單元形成為具有 :同區域（諸如汲極區域或源極區域）。此處所繪示之實 例：:、有一共同汲極區域之-裝置結構。繪示該共同汲極 上:以、’s 7F適合用於—功率電晶體之—密集電晶體結構。 熟習此項技術者熟知可形成單獨汲極結構以製造—個以上 相互獨立的電晶體。 在一或多項實施例中，高頻率電晶體100包括—凸緣 102、DD—引線104、一引線⑽、一非導電性封裝環108、一 散熱斋11G、_電晶體晶粒112及—封裝罩m。最小化電 晶體？〇的寄生電阻、電容及/或電感可實現高頻率操作： 在較而功率下（通常高於5瓦特至1〇瓦特），該電晶體⑽可 產生待移除的大量熱量，否則將會損壞該裝置的效能及可 靠性。此外，該電晶體100係安置於一封裝中以保護該裝 置使其免受周圍環境影響。該封裝係將熱量從該晶粒移除 之該熱路徑之一主要部分。該封裝增加降低效能的寄生電 阻、電容及電感。-增加的因素為透過連接至該封褒的^ 體連接而耦合至該電晶體晶粒的應力。 、 較高頻率操作之一途徑係減少裝置尺寸以允許每單位面 積之一較高電晶體閘極的寬度/長度比。因為更多熱量係 在一給定體積的半導體材料中產生，所以增加裝置密度對 I46019.doc 201036121 將"亥裝置溫度保持低於―預先確定的最大溫度造成一重大 :死硪。在較高頻率下’移除熱量的速度(本文中描述為該 凌置之熱暫態反應）成為最大化袭置效能、财用性及可靠 性之一提上議程的問題。 在至v力夕項實把例中，凸緣j〇2係功率電晶體工⑼之 —電引線。—非導電性封裝環108係形成於凸緣1()2上且連 接至该凸緣1()2。非導電性封裝環刚包括一非導電材料， ο 諸如塑膠或陶竟。非導電性封裝環1Q8係黏合於凸緣102上 或附著至該凸緣102。非導電性封裝環108形成在凸緣102 之一側黏合或密封之一封閉體之一側壁。 引線104自非V電性封裝環108延伸以提供功率電晶體 100之一外部連接。引線1〇4在該封閉體内延伸以耦合至該 電體晶粒。引線1 04藉由非導電性封裝環〗〇8電性地隔離 以不接觸該封裝之其他組件。同樣地，引線丨〇6自非導電 性封裝環108之一側延伸以提供一外部連接。引線1〇6在該 〇 封閉體内延伸以耦合至該電晶體晶粒，且電性地隔離而不 接觸與其他組件。 一罩122係附著至非導電性封裝環1〇8之一暴露環表面以 密封該封閉體，使其免受周圍環境影響。非導電性封裝環 108可由諸機器組件形成或使用熟習此項技術者所瞭解之 一成型製程而形成。 在至少一例示性實施例中，功率電晶體1 〇〇具有一閘 極、一汲極及一源極。例如，一 n_通道增強功率M〇SFET 電晶體係用於高頻切換應用及高頻線性放大器二者之一裝 146019.doc 201036121 置，且在下文中將用作為一非限制性實例來繪示改良之效 能、經減小之應力及較佳熱特性。對應於晶粒ιΐ2之該& 通道電晶體的閘極、汲極及源極分別耦合至引線1〇4、引 線106及凸緣102。在至少一例示性實施例中，一閘極接觸 區域及源極接觸區域上覆於晶粒n 2之一第一表面。該沒 極接觸區域上覆於晶粒112之—第二表面。自晶粒112之第 一表面（其係該晶粒之經處理的側）移除該裝置產生的熱 量。更具體s之，該晶粒之該所處理的側係該電晶體之作 用區域駐留側。該作用區域包含該裝置之該通道區域。因 此，鄰近該電晶體之該通道區域移除熱量，從而可透過該 半導體材料最小化該熱路徑的長度。 凸塊114在晶粒112與散熱器丨10之間形成電連接與實體 連接。凸塊114將該第一表面上之晶粒112之一閘極接觸區 域連接至散熱器110上之一閘極接觸區域。同樣地，凸塊 114將該晶粒112之第一表面上之晶粒112之一源極接觸區 域連接至政熱器110上之—源極接觸區域。凸塊H4係用於 移除晶粒11 2之熱量的主要熱傳導路徑。凸塊11 4實質上具 有相同的尚度。凸塊114將晶粒112以一預先確定的距離懸 置於散熱器110上。 散熱器110係附著至該封裝之該封閉體内之凸緣1 〇2之一 區域。在至少一或多項實施例中，散熱器110包括鑽石。 散熱器110在一第一表面及一第二表面上具有用於電連接 及實體連接之一圖案化金屬層。在至少一或多項實施例 中，將散熱器11 0之該第一表面上之該源極接觸區域耦合 146019.doc 201036121 至散熱益110之該第二表面上之一金屬層。例如，散熱器 之該源極接觸區域的連接可為複數個電鏟通孔12〇，或 可形成該源極接觸區域，因此其可延伸越過散熱器川之 諸側且連接至该第二表面上之該金屬層。 Ο 〇 鑽石係—具有大於刪w/m*d料率的高效熱導 體。鑽石基板上的熱量同時水平地、垂直地擴散到散熱器 110。熱量係在耦合至每單位面積具有-實質減少熱通量 之凸緣102之散熱器11〇的整個第二表面上擴散。因此，可 更有效率地私除熱置。在至少一例示性實施例中，將凸緣 〇2麵口至移除熱置之一散熱片。扇動該散熱片上之空氣 的風扇或冷卻該散熱片的水可進—步增加熱量移除。 在至少-或多項實施例中，一電容器116及一電容器ιΐ8 係耗合至該封閉體内之凸緣1〇2。電容器ιΐ6及電容器⑴ 分別用來形成電晶體100之—輸出匹配網路及輸入匹配網 路。該匹配網路可最佳化該裝置以在一有限頻率範圍内操 H _寬限㈣置通常用於熟習此項技術者所瞭解的線 性功率放大器及脈衝功率放大器。例如，電容器ιΐ6及電 容器118可為並聯電容器，其中該等電容器之-端係麵合 至為電晶體UK)之源極的凸緣1〇2，且將另一端暴露以形成 一匹配網路。諸接線（圖中未繪示）係分別用來將引線i 0 6及 引線104電性地連接至電容器118及電容器ιΐ6。可將該等 =精確地形成為該匹配網路之部分的電感器。將散熱器 之亥第纟面上之該閘極接觸區域連接至電容器118之 諸接線（圖中未检干#仏 衣1不）係该輸入匹配網路之部分。將晶粒112 1460I9.doc 201036121 之該第二表面連接至電容器Π 6之諸接線（圖中未繪示）係該 輸出匹配網路之部分。可調諧該輸入匹配網路及該輸出匹 配網路，用於界定電晶體100之操作之一特定頻率及頻 寬亦可按照熟習此項技術者所瞭解之一組態而形成其他 不同匹配網路組態。請注意，一開關應用中並不需要電容 益116及電谷益i i 8。最小化該輸入開關電容及該輸出開關 電容將有利於將該冑置用作為一開關或一開關放大器之應 用中的裝置效能。 圖2係一根據一或多項實施例之一熱路徑的截面圖，該 熱路徑係用於有效地移除一功率電晶體晶粒202的熱量。 力率電曰曰體之熱量係自晶粒2〇2之經處理的側移除。其中 形成該功率電晶體的區域係描述為晶粒2〇2的作用區域。 在晶圓製程中，歸互連之金屬接觸該作用區域中之該半 導體基板’以形成移除晶粒2()2之熱量的熱路徑。鄰近斑 該半導體基板接觸之該金屬之該電晶體所產生的敎量係自、 該基板流動且穿過該金屬。與該作用區域中之該半導體基 板接觸之該金屬接觸該作用區域之—較小部分… 觸區域上覆於將一或多個全眉 屬連接輕合至該半導體基板之 ==大部分。金屬接觸至連接至該凸塊上覆接觸 =…體基板的結合提供—短且直接的通路用於移除 在至乂 一例示性實施例中，將盥 X - ^ a ，、乂上所揭不之該半導體 基板相接觸的金屬連接至該功率 ^ ^ „ 午罨日日體之一源極區域。遠 接至该功率電晶體之該源極區域 邊1屬連接係電連接及 146019.doc 201036121 熱連接。區域210表示該功率電晶體產生的熱量。應注 思，熱量係透過該沒極區域而分佈遍及該電阻路徑，但是 最高電流密度通常出現於鄰近電流從該通道區域進入到汲 . 極區域的表面。區域21 〇位於鄰近該功率電晶體之該作用 區域處。一或多個金屬凸塊212接觸晶粒2〇2上之該凸塊接 觸區域，以將晶粒2〇2之區域21〇中產生的熱量轉移至鑽石 散熱器206。上覆且耦合至該作用區域之諸凸塊212係將熱 0 量從晶粒202上移除的主要路徑。可使用將該功率電晶體 之該等電極連接至該等封裝引線之諸凸塊來達成與晶粒 202電隔離之一或多個互連。諸凸塊2〇4耦合至該功率電晶 體之為閘極。諸凸塊2〇4係自晶粒202至鑽石散熱器206上 之金屬互連的電連接，且係用於移除熱量的一次要路徑。 在至少一例示性實施例中，諸凸塊212及凸塊204係硬凸 塊。該等硬凸塊在整個組裝製程t保持其等之形狀，藉此 將晶粒202以一預定的距離懸置在鑽石散熱器2〇6上。在至 〇 少一或多項實施例中，該預定的距離暫停在阻止弓狀結構 由於自該半導體基板至鑽石散熱器206上之傳導層之該功 率電晶體的較高操作電壓而出現的高度。亦可調整該預定 的距離以減小晶粒202與鑽石散熱器206之該等傳導表面之 間的寄生電容；若在晶粒202與鑽石散熱器206之間使用側 填充物’則該等表面可顯著增大。 自晶粒202至鑽石散熱器2〇6的熱路徑包括晶粒2〇2、凸 鬼212鑽石散熱器206、凸緣208及一散熱月（圖中未緣 示）。（諸）凸塊212將熱量自晶粒202之區域21〇轉移至鑽石 146019.doc 201036121 散熱器206。因為晶粒202之該功率電晶體係形成於區域 21 〇中，該功率電晶體產生的熱量係鄰近區域21 〇。鑽石具 有非常高的熱傳導率（>1〇〇〇 W/m*C)。凸塊212所遞送的熱 量擴散遍及鑽石散熱器206 ’在耦合至邊緣20 8的主表面上 產生大大減小的熱通量。鑽石散熱器2〇6的尺寸係成本與 熱效能的折衷’此將在下文中進一步討論。凸緣2〇8通常 係一包括銅之熱導體，其中銅係附著至移除該系統熱量之 一散熱片。在凸緣208中出現進一步的熱量擴散，這進一 步減小熱通量，且藉此增加移除熱量的效率。當與直接附 著至凸緣208的晶粒202相比時，諸模擬表明熱電阻提高了 3 0%。 圖3A至圖3C係耦合至根據一或多項實施例之具有不同 大小作用區域之功率電晶體之一鑽石散熱器3〇2的頂視 圖。圖3A至圖3C各具有鑽石散熱器3〇2，且分別具有經由 諸凸塊而附著至其之晶粒3〇6、晶粒3 12及晶粒318。鑽石 散熱益302係結合一封裝而使用，以允許一標準組裝製程 並提供不同功率裝置之一共同封裝覆蓋區。 在至少一或多項實施例中，兩個分離的連接係使用對應 於-功率電晶體之-閘極連接及—源極連接的凸塊而達 成。鑽石係一種不導電材料。鑽石散熱器3〇2包含圖案化 金屬層’該層包括分別耦合至該功率電晶體之源極及閘極 之-區域304及區域322。區域3()4及區域322相互實體地分 離。由於晶粒306' 312及318上覆於區域322上，開口 324 可減小寄生電容°因開口 324而減小之區域322的電阻可對 146019.doc -12- 201036121 驅動該功率電晶體之該閘極的裝置效能產生較小影響。相 反地，區域304係該功率電晶體之一較高電流路徑，且該 路徑的電阻及電感經最小化。 • 圖3A至圖3C之晶粒306、312及318分別隨自小至大之一 對應晶粒大小變化而具有自低至高的額定功率。如前面所 述，鑽石散熱器302與各晶粒一起使用以簡化組裝及減小 成本。在至少一例示性實施例中，晶粒3〇6、3 12及3丨8上 0 之諸凸塊之間的距離近似相同。類似的凸塊距離可保證一 致地放置各晶粒，以接觸鑽石散熱器3〇2上的合適金屬區 域。晶粒306具有耦合至金屬區域322的凸塊31〇及耦合至 金屬區域3〇4的凸塊308。鑽石散熱器3〇2的表面實質上為 平面。凸塊310及凸塊308之凸塊高度經形成以在高度大致 相等。凸塊308上覆於該功率電晶體之該作用區域，以將 最短熱路徑提供給鑽石散熱器3〇2 ^該源極接觸之較短實 體路徑亦可最小化裝置電感，藉此擴大裝置頻率效能。 ❹ 晶粒312具有耦合至金屬區域322的凸塊3 16及耦合至金 屬區域304的凸塊314。請注意，與對應於一較大功率電晶 體之凸塊308相比，凸塊3 14包括接觸金屬區域3〇4之—較 大面積。晶粒312具有上覆金屬區域322之一類似面積，但 係與晶粒306相比，晶粒3 12在金屬區域304中延伸得更 遠。 晶粒3 1 8可為最大的功率電晶體，該功率電晶體具有所 顯示之該三個晶粒的最大晶粒面積，且可經設計用於鑽石 月文熱器302，藉此散逸極限操作條件下之大多數的熱量。 146019.doc -13· 201036121 晶粒3 1 8具有耦合至金屬區域322之凸塊324及耦合至金屬 區域304之凸塊320。最佳化鑽石散熱器3〇2以移除晶粒318 之熱量’以、结纟其他特定條件（諸如_最小散熱片）保持一 預定的操作溫度來移除熱量。如所顯示，與凸塊3〇8及凸 塊314相比，凸塊320包括最大面積。鑽石較大熱轉移效能 允許熱量擴散遍及該鑽石體積，藉此減小耦合至該凸緣 (圖中未繪示）之該第二表面上的熱通量。為圖解目的，一 凸塊係顯示為一單一鄰近凸塊結構，但是其等可形成為多 個耦合至鑽石散熱器3 02的凸塊。 圖4係一繪示根據一或多項實施例之熱電阻與鑽石基板 厚度的曲線圖400。兩條曲線顯示該鑽石基板耦合的不同 凸緣材料。已知一第一凸緣材料為包括銅與鉬的銅/銅鉬 合金/鋼（CPC)。第二凸緣材料包括銅與鎢。模擬表示熱電 阻如何隨鑽石基板厚度而變化，其中該鑽石基板的寬度與 長度保持不變。 在此實例中，該鑽石基板經設計用於一 1〇〇瓦特的功率 電晶體。該100瓦特功率電晶體具有將熱量自該晶粒轉移 :該鑽石基板之一凸塊。該鑽石基板之一第一表面具有耦 合至該凸塊之一金屬層。同樣地，該鑽石基板之一第二表 面具有耦合至該凸緣之一金屬層。為模擬目的，該凸塊接 觸該第一表面中心之該鑽石基板。該鑽石基板之長度及寬 度：似於該功率電晶體之形狀及大小，此將在下文中詳細 。寸爛。板擬表明，對於類似的鑽石厚度，該cPC凸緣具有 一比该銅/鎢凸緣低的熱電阻。各材料的趨勢係類似的， 146019.doc 201036121 且在約20捃耳鑽石厚度時兩者具有其等各自之最小熱電 阻。針對厚度自10密耳至35密耳的各材料，該熱電阻不會 發生明顯改變。穿過至少1〇密耳厚度之一基板之該鑽石基 板的高熱傳導率允許熱量在該第二主要基板之該表面上有 效地擴散’藉此將熱量有效率地轉移至該凸緣。 Ο
存士若干關於如何選擇該鑽石基板大小的因素。諸如成 本、實體大小、熱限制、應力及/或組裝複雜度之諸因素 可影響該鑽石基板的大小。一般而言，較高頻率操作對應 於在-較小體積之半導體材料中產生更多熱量。同樣地， 熱效能可為該裝置之效能之一限制因素。耦合至該鑽石之 或夕個凸塊所需之覆蓋區可表示該鑽石基板的最小尺 寸。可增加該鑽石基板的大小以在全部或幾乎全部操作條 件下滿足熱規格，以使該晶粒保持在—低於―最大晶粒溫 度的溫度下。同樣地，亦可藉由修改該鑽石基板之尺寸而 增強較高頻率及較高功率暫態下的暫態熱效能，其中該鑽 石基板將該主要熱路徑自該晶粒耦合至該鑽石基板之該第 一表面中心’以最小化穿過該半導體至該等凸塊之該熱路 徑’及/或最小化該凸塊高度。 *亥模擬之該鑽石基板具有比該功率電晶體之長度及寬度 大的長度及寬度。如上文所揭示，使一鑽石基板經設計以 滿足用於-封裝之該最大功率之該熱規格，使其允許該組 裝的彈性，其中該組裝允許該封裝用於具有不同功率位準 的晶粒。在至少一或多項實施例中，該鑽石基板為互連目 的而製造得更寬。該鑽石基板之該所暴露金屬層允許使用 1460]9.d〇( •15· 201036121 引線接合方法、通孔雷供令 電鍍穿孔方法或其他連接方法，以使 用該鑽石基板之該等主亜 要表面上之垓圖案化金屬層而耦合 至該功率電晶體。 «亥鑽石基板之成本直接對應於所用之鑽 舉例而言，圖中5密耳彻1Λ〜甘广 在耳與10密耳厚度之諸鑽石基板之間的 熱電阻存在一實質變#。c 相反地，10密耳與20密耳厚度之 間可僅存在一較小的變化。因 D因此，一10密耳厚度之鑽石基 板可滿足該熱規格，同時將成本最小化。此外，當與使用 用於閘極互連之該凸緣中之— Μ 内插為及自該晶粒直接輕合 至該凸緣之該熱路徑凸塊之—先前技術方法相比時，模擬 中存在熱電阻之一多於30%的增強。 圖5Α至圖㈣顯示分別用於—先前技術封裝及根據一 或多項實施例之-封襄之一電晶體晶粒上之應力區域的截 面圖解。圖从係使用-凸緣5⑼之—腔室中之一内插器512 之一先前技術封裝之-圖解。内插器512具有一圖案化金 屬表面且通常包括一非莫雷Μ# _ 非導電材枓，諸如陶瓷。在一組裝製 程期間，使内插器5 12之兮女舶·垦.* 态以之°玄所暴露表面相對凸緣500之該主 要表面為平面。内插器512係藉由環氧樹脂、金屬預成型 體（metal preform)或其他黏合劑而附著至凸緣5⑼。 在至少一或多項實施例中，功率電晶體5〇2具有兩個分 離的電連接。一凸塊5〇6係自功率電晶體5〇2之一閉極至内 插器512之金屬表面之-電連接。—凸塊5〇4既是一熱路徑 又是一導電路徑。凸塊504將該功率電晶體5〇2之該源極連 接至凸塊500。凸塊504之熱量在凸緣5〇〇中擴散，且透過 146019.doc -16- 201036121 -所附著散熱片(圖中未繪示)而散逸。凸緣500亦係該功率 電晶體之—引線或終端。在至少一或多項實施例中，凸緣 500包括熟習此項技術者所瞭解之銅/_及/或銅/鶴。 引起功率電晶體502上應力之主要原因係該系統之該等 材料的不同溫度膨脹係數（CTE)。具有—不同cte之三種 材料係透過凸塊5〇4及凸塊5〇6而連接在—起。該凸塊材料 自身將組成具有—不同CTE之—第四種材料，其進一步增 Ο Ο 2對該系統的應力，且此僅為二級效應。内插器M2包括 一陶究材料，功率電晶體5〇2包括一半導體材料，且凸緣 500包括—金屬化合物。凸塊5Q6將功率電晶體如實體性 地連接至内插H 512。凸塊5〇4將功率電晶體M2實體性地 連接至凸緣5GG。應力係因各材料在高於功率電晶體之 操=溫度範圍中以不同速率膨脹與收縮而產生。顯示兩個 'Π應力集中區域。區域5 i 〇係鄰近凸塊鳩實體性地連接 至功率電晶體502及内插器512處之—區域。區域谓係鄰 近凸塊504實體性連接至功率電晶體5()2及凸緣$⑼處之一 區域。最易於斷裂或應力引發之裂縫的材料係功率電晶體 5〇2。因此，可將該三種材料之CTE的失配保持在一最小 值以減小應力。 額外組件可增加該封裝之組裝及製造的複雜度。一腔室 係形成於凸緣500之該主要表面以接受内插器512。内插器 5 12係具有一圖案化金屬表面以接收凸塊$ 之一特製組 件。内插器5Π需要-組裝製程以保證内插器512之該表面 相對凸緣500之s亥表面為平面。將内插器512附著至凸緣 146019.doc 17 201036121 500添加可管理 舟他材#且增加該封裝 將增加製造成本。 、'且裝時間，這 參考圖5B，顯示一 可教以系會不—種減小枳Μ . 項實施例之功率電曰μ 减夕根據一或多 包括一凸緣53Γ 應力的方法。該局部封裝 緣30、—鑽石散熱器540及功率 緣530通常包括—人超4 刀午罨日日體532。凸 移除功率電晶體532之埶量之U者至用於 錮/鉬化人仏 政熱片。凸緣530包括銅、 广銅/鎢化合物及/或其他合適材料。在至少— 或多項貫施例中，該銅/鉬化人 凸緣530中作。物及邊銅/鎢化合物可用於 配。作為熱效能之間之—折衷，且最小化咖失 鑽石散熱器540係以一導電材料而麵合至凸緣530。鑽石 L括鑽石。在至少一或多項實施例中，鑽石散 熱器540具有實質上相互平行之一第—平面及一第二表 面。鑽石係一種不導電材料。在鑽石散熱器540之該等主 要表面及側壁上圖案化一金屬層。鑽石散熱器別之該第 表面係使用一非導電材料而附著在凸緣53〇上。在至少 一或多項實施例中’可將該導電接合材料之厚度保持為最 丨值以最大化熱導率及/或最小化電性電阻。一區域544繪 示部近及等”面之一應力區域，該應力區域係因該散熱器 540與凸緣53〇之間隨溫度變化之cte失配所引起。應注 意，鑽石散熱器540係設置在凸緣53〇與功率電晶體532之 間。當與該裝置直接隆起至該凸緣之上文先前技術相比 時，鑽石散熱器540用作為一應力緩衝器以減小功率電晶 146019.doc 201036121
體532上的應力。舉例而言，由鋼鶴化合物製成的凸緣530 具有一 7 PPm/C之CTE。作為參考，純銅具有一 17 Ppm/C 之CTE。鑽石散熱器540具有一 2 PPm/C之CTE。因此，鑽 石散熱器540保護功率雷a脚a。# # 刀手冤日日體532使其免受該局部封裝中之 最大CTE失配的影響。 可進一步藉由接合材料的選擇來減小鑽石散熱器540中 的應力。一般而言，鑽石散熱器54〇係以一金屬、谭料、 ❹導電黏σ劑（例如’導電環氧樹脂）或其他合適材料而附著 至凸緣5 3 0。在至少—存丨丨千，卜4奋—/丨丄 例不性只轭例中，該鑽石散熱器540 上之該圖案化金屬層包括金。一金_錯金屬預成型體可用 於將該散熱器540之該第二表面附著至凸緣53〇。與使用焊 料或-導電環氧樹脂相比，在該接合製程中使用金金屬雖 然可在鑽石散熱器540中產生最大應力，但是亦可產生最 小熱電阻及電性雷阻。钛庙+二_ ^ 就應力而έ，導電環氧樹脂可與焊 ^起在其二者之間產生最小的應力。相反地，導電環氧 ❹樹月曰亦可產生最高熱電阻及電性電阻。一般而言，導電環 氧樹脂及焊料係較軟材料’其等可藉由亦作為一進一步應 力緩衝器而減小應力。 功率電晶體532具有至少兩個電隔離之至鑽石散熱器54〇 二塊狀連接。在至少一或多個非限制性實施例中，功率 電晶體532具有一含一第一閘極接觸區域與一源接觸區域 ^第-表面。功率電晶體532之—第二表面係—汲極接觸 區域。該第-表面包含功率電晶體532之該作用區域。在 至少-或多項實施例中，凸塊534及凸塊536係包括金之一 146019.doc •19- 201036121 硬凸塊。一硬凸塊可包括形成之後實質上並未發生形狀變 化之一凸塊。諸凸塊534及536係分別形成於功率電晶體 532之該源極接觸區域與該閘極接觸區域上，且具有相同 高度。在至少一或多項實施例中，諸凸塊534及536在該暴 露端具有一錫層以連接至鑽石散熱器540上之該金屬層。 在一熱處理中’錫被吸收到金中以形成一金_錫合金，該 合金將諸凸塊534及536接合至鑽石散熱器540上之一源極 接觸區域及閘極接觸區域。諸凸塊534及536將功率電晶體 532懸置於距鑽石散熱器54〇該凸塊高度處。最小凸塊高度 可防止因該晶粒汲極區域至鑽石散熱器54〇之表面之周邊 處之的電壓電位差所引起的拱形跨越（電拱形）（electric arching)的出現。 一應力區域538係表示為鄰近功率電晶體532及鑽石散熱 器540上之該凸塊接觸區域。不同於其他封裝，諸如上文 所揭示之該等凸塊接觸的不同材料表面，凸塊534及凸塊 536係連接至鑽石散熱器540之一共同平面。因此，可達成 一可靠的連接，且功率電晶體532與鑽石散熱器54〇之間的 CTE失配係穩定的。在至少一或多項實施例中，功率電晶 體532係矽功率電晶體。亦可預期諸如GaAs、GaN、Sic等 其他類型之功率電晶體材料。矽具有一 3 ppm/c之CTE。 鑽石具有一2 ppm/C之CTE。鑽石與矽之較低的CTE失配最 小化封裝設計中的應力問題。與其他實例相比，模擬結果 顯示多於3〇%之減少量。亦顯著簡化該局部封裝之組裝。 將鑽石散熱器540安裝在凸緣53〇上。接著將該隆起功^電 146019.doc •20- 201036121 晶體532黏合至鑽石散熱器540。—側填充物可用於填充功 率電晶體532與鑽石散熱器540之間的諸空隙，此亦將減小 應力。側填充物將具有增加寄生電容之所需效應。可對諸 - 凸塊534及536進行使用一軟金或金軟化處理步驟，以達成 進一步的應力減小。 圖6係在根據-或多項實施例之—電晶體晶粒6〇〇上形成 之諸凸塊之一圖解。在至少一例示性實施例中，源極凸塊 〇 602及閘極凸塊604係形成於電晶體晶粒6〇〇之該所處理側 上換。之忒功率電晶體與諸源極凸塊6〇2係形成於該 側之表面上，以自晶粒600提供最短的可能熱路徑。在此 實例中，顯示多個源極凸塊及閑極凸塊。在至少一或多項 實施例中，該功率電晶體之該作用區域下覆於各源極凸塊 6〇2。該等電晶體在至鑽石散熱器的連接上經平行地稱合 以形成一較大電晶體。間隔係用於最大化該裝置之該作用 區域的熱反應，藉此允許使用該功率電晶體之一高密度電 Q 晶體單元封裝結構。 在至少一例示性實施例中，閘極凸塊6〇4並非上覆於該 力率ΐ•日日體之作用區域。諸閘極凸塊6〇4與源極凸塊分 開預&的距離，此允許至該鑽石散&器之可靠連接。在 至少一或多項實施例中，光阻材料係用於圖案化晶粒600 之表面，以暴露該閘極接觸區域與該源極接觸區域。將金 屬或他導電/導熱材料電鍵或沈積於該等所暴露區域中 ㈣成該硬凸塊。在後續的製造製程形成或處理之後，該 等硬凸塊在同度或形狀上並未發生實質性變化。在至少一 I46019.doc •21- 201036121 或多項實施例中，諸凸塊602及604包括銅及/或金，其等 提供充分的導電屬性及導熱屬性。 圖7A係根據一或多項實施例之一高頻率電晶體之一截面 圖。一般而言，該高頻率功率電晶體係一高密集結構，其 特徵係每單元面積具有一大的閘極寬度/高度。在至少一 例示性實施例中，該高頻率功率電晶體藉由具有一共同汲 極區域而改良裝置密度。特定言之，基板7〇〇係稱為一網 狀電晶體陣列之一群组電晶體單元之一共同汲極。各電晶 體單元之該等閘極係藉由一多晶矽層而共同耦合，其中該 ◎ 多晶矽層係具有低電阻之矽化物。將閘極接觸區域7〇4連 接至該多晶矽層。 一或多個該等電晶體單元之該等源極係藉由源接觸區域 702而共同耦合。在至少一例示性實施例中，源接觸區域 7〇2係接觸該基板之摻有雜質之源極區域之—金屬層。源 極接觸區域702上覆於所顯示之該電晶體之該作用區域。 此提供最短的或接近最短的熱路徑’以移除該裝置的熱 量。一般而言，源極接觸區域7〇2上覆於該作用區域的大 ◎ 部分，以保證鄰近產生熱量之處。電流橫向流過該源極區 域及通道區域，但是在該汲極區域中縱向流動，藉此最小 化相鄰電晶體單元之間的距離。 曰 在至少一或多項實施例中，閘極接觸區域704不上覆於 該電晶體作用區域。區域7()4上覆於一介電平台7〇8以減小 閘極至汲極之電容。介電平台係在該閘極接觸區域· 與基板700之間之一介電區域，其為該功率電晶體之汲 146019.doc •22- 201036121 極諸如夕曰曰石夕、金屬及/或石夕化物之互連係用於將該等 廷a曰體單凡之該等閘極連接至閘極接觸區域704。在至少 -例示性實施例中’介電平台7〇8亦接合該作用區域以終 it電力線’使得出現平面崩潰以最小化裝置導通電阻。 圖7 B係根據—或多項實施例之該高頻率電晶體之-電晶 體胞之”解圖。在至少一或多項實施例中，該電晶體單 兀，支座式包晶體。該支座包括—導電屏蔽層㈣，該層 ❹#藉由，^個介電層732而與其他導電區域相隔離。屏 蔽層730係作為法拉第屏蔽以減小問極至沒極的電容，藉 此擴大頻率效能。該支座上覆於該電晶體之淡極㈣ Ί20。 多晶石夕724包括該閘極，且該閘極使該電晶體單元互 連。多晶石夕724之縱向部分係該電晶體胞之一閑極，且上 覆於-貫體區域722之-通道區域724。一介電區域（間極 氡化物)將該閘極與該通道區域724隔離。將多晶矽724之 ❹水平部分编合至該相鄰電晶體單元之閘極。可石夕化處理多 晶石夕724以減小該層的電阻。一介電層m上覆於 724 ° 源極接觸區域728係接觸該電晶體單元之源極接觸區域 726與貝體區域722的金屬。如所緣示，源極接觸區域之金 屬縱向地延伸以接觸該裝置之該源極區域中之該半導體椅 料之一預定的面積0雷、;* 6、、β & <7 O 丄，丄 包仙·自源極726彳頁向地流動穿過通道 區域724且流入汲極區域72〇。汲極區域72〇中的電户接著 縱向地流動穿過該晶粒以自轉合至該晶粒之後側之一接觸 146019.doc -23- 201036121 輸出。 透過源極接觸區域728移除產生於汲極區域72〇中的熱 塁。虛線723近似在該基板中產生且有待透過該源極凸 塊、鑽石散熱器、封裝凸緣及/或散熱片而移除之熱量之 一路徑。請注意，源極接觸區域728的金屬比產生熱量之 該汲極區域的金屬少若干微米。矽之熱導率為14〇 W/(m*C)，而鋁、一共同半導體互連金屬或鋁合金之熱導 率係約250 W/(m*C)，因此可作為一較佳的熱導體。因 此’在熱量來自該晶粒後側之情況下，可將半導體基板内 ❹ 之該熱路徑從若干密耳（基板厚度）減小到若干微米，藉此 實質上增強暫態熱反應。實體性接觸用於移除熱量之該半 導體基板之源極接觸區域728的面積總量係全部作用區域 的較少部分。在至少一或多項實施例中，源極接觸區域 728接觸該全部作用區域之25〇/〇或更少，以允許使用一非 常密集的結構’同時有效地移除該晶粒的熱量。 圖8係根據一或多項實施例之一鑽石散熱器8〇〇之一圖 解。鑽石散熱器800具有耦合至一功率電晶體晶粒之一第 ◎ 一表面及用於耦合至一封裝之一凸緣之一第二表面（圖中 未繪示）。一導電層經圖案化且形成於鑽石散熱器8〇〇上。 在至少一例示性實施例中，形成包括鈦、鉑及金之若干層 之一金屬化合物。鈦係形成於在鑽石散熱器上，其黏附至 該鑽石散熱器表面上，接著是鉑，最後是金。 在該第一表面上形成兩個分離的導電區域。該第一導電 區域係源極接觸區域8〇2。一第二導電區域係閘極接觸區 146019.doc -24 - 201036121 域8〇4。一暴露的鑽石區域808將源極接觸區域8〇2與閘極 接觸區域804相分離。閘極接觸區域804中之暴露的諸鑽石 區域810減小因耦合至該晶粒產生的寄生電容，如上所揭 示。一金屬層806上覆於鑽石散熱器800之一侧壁，其將源 極接觸區域802連接至上覆於鑽石散熱器8〇〇之該第二表面 之一源極接觸區域812。將源極接觸區域812麵合至該封裝 之該凸緣。並不將相對金屬層806之側壁（圖中未繪示）金屬 0 化為一導電路徑。同樣地，亦未金屬化兩個剩餘側壁。 圖9係根據一或多項實施例之鑽石散熱器之一陣列9〇〇之 一圖解。以一 4χ 10之陣列繪示四十個鑽石散熱器。如所繪 示，陣列900具有一圖案化導電表面。在一非限制性實^ 中，表不一閘極接觸區域904及一源極接觸區域9〇2。一般 而5，s亥鑽石散熱器經圖案化成在各主表面上具有一戋多 個接觸區域。可將各鑽石散熱器等同地平鋪於一列中。相 鄰的鑽石散熱器係如鏡像影像般平鋪於一行中。陣列 ❹具有由箭頭906表示的3個縱向切口。導電材料並不上覆於 製造該等切口的區域。陣列具有由箭頭908表示的9個縱向 切口。該等切口將使用很少的消耗材料將陣列9〇〇有效地 分離為40個獨立的鑽石散熱器，藉此保持成本最小化。 圖10A至圖1GB係安|在根據_或多項實施例之一印刷 電路板之-功率電晶體晶粒咖的圖解。—印刷電路板 刪係轉合至—散熱片刪以移除功率電晶體晶粒職之 熱量。該佈局允許其他電路或裝置互連至一或多個功率電 晶體以形成-較大電路，同時具有用於移除該較高功率= 1460I9.doc •25· 201036121 晶體之熱量之一路徑。將印刷電路板丨002之諸區域切除以 形成一開口，以暴露散熱片1004。 功率電晶體1006係使用一或多個硬凸塊而連接至一鑽石 散熱器1012。該等硬凸塊係導電且導熱。參考圖1〇A，鑽 石散熱器1012係耦合至一凸緣1〇14。凸緣1〇14係透過形成 於印刷電路板1002中之開口而放置且附著至散熱片1〇〇4。 因此，如以上所述形成一有效熱路徑以移除一高頻率高功 率電晶體的熱量。在至少一例示性實施例中，浑線1016及 〇 焊線1018分別將該功率電晶體之賴軸合至印刷電路板 上之-接觸點’且將該功率電晶體之該汲極耦合至印刷電 路板⑽上之-接觸點。在至少一例示性實施例中，該功 率電晶體之該源極係透過散熱片1〇〇4或其他導電路徑而耦 =至印刷電路板。參考圖1〇B ’鑽石散熱器⑻讀、直接附 者至散熱片1004，藉此去除凸緣1〇14。 解已'考諸例不性實施例來描述所主張之標的，應瞭 張之標的並不限制在該等所揭示之例示性實施例 ❹ 相關下°月求項之1巳圍將給予最廣泛的解釋，以便包含諸 相關例示性實施例之所有修 古，/会〜 等政、、Ό構及功能。舉例而 之數字的數二項中引用若干數字，其意謂接近所陳述 解為期望_内，亦即，任意陳述數字應理 描述實質上僅二：予的值。因此’該所主張之標的的 要旨之4饮 口此’不脫離該所主張標的之 要曰之啫修改係在該所主 修改偏離該所主張 拫之払的乾圍内。並不認為此等 之標的的精神及範圍。 1460l9.doc •26- 201036121 【圖式簡單說明】 圖1係—根據一或多項實施例之一高頻率電晶體的截面 視圖； 圖2係一根據一或多項實施例之一熱路徑的截面視圖， 該熱路徑係用於有效移除一功率電晶體晶粒的熱量； 圖3A至圖3C係一根據一或多項實施例之鑽石基板的俯 視圖’該鑽石基板經耦合至具有不同大小主動區域的功率 電晶體； 圖4係一繪示根據一或多項實施例之熱電阻對鑽石基板 厚度的曲線圖； 圖5A、圖5B係繪示分別用於根據一或多項實施例之一 封裝之—電晶體晶粒上之諸應力區域的截面圖解； 圖6係諸硬凸塊之一圖解，該等硬凸塊用於將一電晶體 電性耦合且熱耦合至一根據一或多項實施例的基板； 圖7 A係一根據一或多項實施例之一高頻率功率電晶體的 截面視圖； 圖係一根據一或多項實施例之圖7A之該高頻率電晶 體的局部截面視圖； 圖8係一根據一或多項實施例之一鑽石散熱器的圖解； 圖9係一根據一或多項實施例之鑽石散熱器陣列的圖 解；及 圖10A、圖10B係安裝於一印刷電路板上之根據一或多 項實施例之一功率電晶體晶粒1006的圖解。 【主要元件符號說明】 146019.doc •27- 201036121 100 南頻電晶體/功率 102 凸緣 104 引線 106 引線 108 非導電性封裝環 110 散熱器 112 晶粒 114 凸塊 116 電容器 118 電容器 120 電鍍通孔 122 封裝罩 202 功率電晶體晶粒 204 凸塊 206 鑽石散熱器 208 凸緣 210 區域 212 金屬凸塊 302 鑽石散熱器 304 區域 306 晶粒 308 凸塊 310 凸塊 312 晶粒 146019.doc -28* 201036121
314 凸塊 316 凸塊 318 晶粒 320 凸塊 322 區域 324 開口 500 凸緣 502 功率電晶體 504 凸塊 506 凸塊 508 區域 510 區域 512 内插器 530 凸緣 532 功率電晶體 534 凸塊 536 凸塊 538 應力區域 540 鑽石散熱器 544 區域 600 晶粒 602 凸塊 604 凸塊 700 基板 146019.doc -29- 201036121 702 源極接觸區域 704 區域 708 介電平台 720 没極區域 722 實體區域 724 多晶矽 728 源極接觸區域 730 導電屏蔽層 723 虛線 732 介電層 734 介電層 800 鑽石散熱器 802 源極接觸區域 804 閘極接觸區域 806 金屬層 808 暴露的鑽石區域 810 暴露的鑽石區域 812 源極接觸區域 900 陣列 902 源極接觸區域 904 閘極接觸區域 906 箭頭 908 箭頭 1002 印刷電路板 146019.doc -30- 201036121 1004 散熱片 1006 功率電晶體晶粒 1012 鑽石散熱器 1014 凸緣 1016 焊線 1018 烊線 Ο 〇 146019.doc -31 ·

Claims (1)

  1. 201036121 七、申請專利範圍： 1. 一種半導體裝置，其包括： 一半導體晶粒，其具有設置在該半導體晶粒之至少一 部分上之一加熱區域；及 一鑽石基板’其係設置為鄰近該半導體晶粒，其中該 半導體基板能夠經由將該鑽石基板搞合至該半導體晶粒 之該加熱區域之至少一或多個凸塊而從該鑽石基板散逸 熱量。 〇 2·如請求項丨之半導體裝置，其中至少—或多個額外凸塊 將該鑽石基板電性地耦合至位於該加熱區域外部之一位 置之該半導體裝置之一接觸區域。 3·如請求項丨之半導體裝置，其中至少一或多個通孔將該 鑽石基板電性地耦合至位於該加熱區域外部之一位置之 該半導體裝置之一接觸區域。 4. 如請求項丨之半導體裝置，其中該半導體晶粒包括至少 Q 或多個接觸區域，該等接觸區域包括用於黏合該鑽石 基板之一導電黏合層、一導電障壁層，或實體耦合至該 至少一或多個凸塊之一導電層，或其等之組合。 5. 如請求項1之半導體裝置，其中該等凸塊之至少一或多 者包括金。 6. 如請求項丨之半導體裝置，其中該等凸塊之至少一或多 者包括銅。 7‘如請求項1之半導體裝置，其中該鑽石基板係與該半導 體晶粒分開一距離，該距離足以減小或防止在一所選之 146019 201036121 操作電壓之拱形跨越。 8.如請求項丨之半導體裝置，該半導體晶粒包括設置在該 加熱區域中且具有一通道區域之至少一電晶體，其中該 鑽石基板之一部分在距該電晶體之該通道區域大約數微 米内接觸该晶粒之該通道區域’以減少流過該電晶體的 熱量。 9·如請求们之半導體裝置，其中該半導體晶*包括兩個 或兩個以上網狀電晶體單元，該等網狀電晶體單元之一 或多者包括耦合至該鑽石基板之一金屬散熱區域。 10. 如請求項！之半導體裝置，其中該半導體晶粒包括設置 為鄰近該加熱區域之至少一部分之一介電平台區域。 11. 如請求们之半導體裝置，其中該鑽石基板能夠至少部 分地減小該半導體晶粒上的應力。 •如請求項!之半導體農置’其進一步包括—凸緣該凸 緣，合至該鑽石基板以經由該鑽石基板及該巧緣而將 熱量自該半導體晶粒之該加熱區域散逸至一散熱片。 13. 如請求項!之半導體裝置，其進一步包括—凸緣，該凸 緣：耦合至該鑽石基板以經由該鑽石基板及該凸緣： 熱量自該半導體晶粒之該加熱區域散逸至—散熱片复 中該鑽石基板係經由-金·鍺層、—焊料層或—導^ 树月曰層或其等之組合而耦合至該凸緣。 氧 14. 如請求項1之半導體裝置，其進一步包括： 一印刷電路板；及 轉合至該電路板之一散熱片； 146019 201036121 其中該鑽石基板係麵合至該散熱片，且其中該半導體 晶粒係耦合至該印刷電路板。 15·如請求項1之半導體裝置，其進—步包括： 一印刷電路板； 柄合至該電路板之-散熱片，其中該鑽石基板係竊合 至該散熱片；及 Ο Ο -屏蔽罩，其至少部分地覆蓋該半導體晶粒且耗合至 該印刷電路板。 16· 一種自形成有-功率t日日日體之_半導體基板之—側移除 熱里的方法’該方法包括： 提供一第-熱路徑以移除該功率電晶體的熱量，該第 一熱路經鄰近該功率電晶體之—通道區域，其中該第一 熱路徑包括金屬； 使該第一熱路徑與上覆於該功率電晶體之一作用區域 之一金屬接觸區域接觸； 提供一第二熱路徑以移除該半導體基板的熱量，該第 二熱路徑包括接觸該金屬接觸區域之一預定高度之至少 一硬凸塊； 將該至少一硬凸塊耦合至-鑽石基板用於散逸熱量， 其中該鑽石基板係與該半導體基板間隔大約該預定之高 度；及 將該鑽石基板相合至一散熱片以移除該半導體基板之 熱量，其中由該功率電晶體產生之熱量係透過該第一熱 路徑或該第二熱路徑或其等之組合而自該半導體基板移 146019 201036121 除。 17. —種減小一半導體裝置上之應力的方法，該方法包括： 提供一半導體基板，其在一第一表面上具有一第一接 觸區域及一第二接觸區域，且在一第二表面上具有一第 三接觸區域； 提供一鑽石基板’其具有上覆於一第一表面之一第一 接觸區域與一第二接觸區域，及上覆於一第二表面之一 第三接觸區域，其中該鑽石基板之該第一接觸區域與第 一接觸區域係共平面； 將該半導體基板耦合至該鑽石基板，其中一預定高度 之至少一硬凸塊係附著至該等半導體基板與鑽石基板之 δ亥等第一接觸區域，且其中該預定高度之至少一硬凸塊 係附著至該等半導體基板與鑽石基板之該等第二接觸區 域；及 將該鑽石基板耦合至一平坦金屬表面，其中該第三接 觸區域係附著在該平坦金屬表面，且其中該鑽石基板能 夠作為一應力緩衝器，以減小該半導體基板上的應力。 18. 如請求項17之方法，其進一步包括形成若干金硬凸塊或 金合金硬凸塊，其中金係至少部分可延展以進一步減小 該半導體基板上的應力。 19. 如請求項17之方法，其進一步包括形成若干銅硬凸塊或 銅合金硬凸塊。 20. 如請求項丨7之方法，其進一步包括將該鑽石基板之該第 二接觸區域附著至具有金_鍺之該金屬表面。 146019 201036121 21. 如吻求項17之方法’進一步包括將該鑽石基板之該第三 接觸區域與焊料附著，以減小該鑽石基板或該半導體基 板或其專之組合上的應力。 22. 如請求項17之方法，進一步包括用一導電環氧樹脂附著 該鑽石基板之該第三接觸區域，以減小該鑽石基板或該 半導體基板或其等之組合上的應力。 23. —種半導體裝置，其包括： 〇 —半導體晶粒’其具有形成於-第-表面上之-功率 MOSFET，其中該功率M〇SFET具有上覆於該功率 MOSFET之-第-接觸區域及上覆於該第—表面之一第 二接觸區域，且其中一第一熱路徑將該電晶體之一作用 區域耦合至該第二接觸區域； 一鑽石基板，其具有上覆於一第一表面之一第一接觸 區域及一第二接觸區域，及上覆於一第二表面之一第三 接觸區域； 〇 用以自§亥半導體晶粒提供一第二熱路徑之至少一凸 塊，其中該至少一凸塊係附著至該半導體晶粒之該第一 接觸區域及該鑽石基板之該第一接觸區域； 附著至該半導體晶粒之該第二接觸區域及該鑽石基板 之5亥弟二接觸區域之至少一凸塊；及 一凸緣，其中該鑽石基板之該第三接觸區域係附著至 β亥凸緣，其中該鑽石基板能夠作為該凸緣與該半導體晶 粒之間之一應力緩衝器，且其中該鑽石基板包括將熱量 搞合至該凸緣之一散熱器。 146019 201036121 24. 如請求項23之半導體裝置，其進一步包括： 一介電平台區域，其下覆於該半導體晶粒之該第二接 觸區域及該半導體晶粒之一基板； 該功率MOSFET之一閘極，其係耦合至該半導體晶粒 之该弟二接觸區域；及 該功率MOSFET之一源極，其係透過該第一熱路徑而 耦合至該第一接觸區域，其令該第一熱路徑包括金屬， 且其中該鑽石基板之該第一接觸區域與第三接觸區域係 共同耦合。 0 25. 如請求項24之半導體裝置，其中該功率M〇SFET之汲極 包括該半導體晶粒之一基板。 26. 如請求項23之半導體裝置，其中該鑽石基板之該第一接 觸區域與該第二接觸區域係共平面。 A如請求項23之半導體組件，其中該鑽石基板之該第三導 電區域係附著至具有金-鍺、焊料或一導電環氧樹脂之該 凸緣。 28.如請求項23之半導體裝置，其進一步包含： ◎ 附著至該凸緣之-不導電環’其中該半導體晶粒係安 裝在該不導電環内； 自該不導電環延伸之—第—引線’其中該第一引線耦 合至該鑽石基板之該第一接觸區域； 自該不導電環延伸之_坌_丨自 ^ ^弟一引線，其中該第二引線耦 合至覆於該半導體黑4货·» 墙—至丫 兮菔日日粒之一第一表面之一第三接觸區 域；及 146019 -6 - 201036121 附著至該不導電環之一罩。 29.如請求項23之半導體裝置，其中該等凸塊包括若干硬凸 塊，該等硬凸塊包括金、金合金、銅或銅合金或其等之 組合。
    146019
TW099103042A 2009-02-02 2010-02-02 具有鑽石基板散熱器之半導體裝置 TWI556372B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/364,209 US8907473B2 (en) 2009-02-02 2009-02-02 Semiconductor device having a diamond substrate heat spreader

Publications (2)

Publication Number Publication Date
TW201036121A true TW201036121A (en) 2010-10-01
TWI556372B TWI556372B (zh) 2016-11-01

Family

ID=42396293

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103042A TWI556372B (zh) 2009-02-02 2010-02-02 具有鑽石基板散熱器之半導體裝置

Country Status (3)

Country Link
US (2) US8907473B2 (zh)
TW (1) TWI556372B (zh)
WO (1) WO2010088124A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907473B2 (en) 2009-02-02 2014-12-09 Estivation Properties Llc Semiconductor device having a diamond substrate heat spreader
US8963310B2 (en) * 2011-08-24 2015-02-24 Tessera, Inc. Low cost hybrid high density package
WO2013132841A1 (ja) * 2012-03-08 2013-09-12 パナソニック株式会社 半導体集積回路装置
JP6543438B2 (ja) * 2014-03-04 2019-07-10 ローム株式会社 半導体装置
RU2599408C1 (ru) * 2015-06-11 2016-10-10 Общество С Ограниченной Ответственностью "Твинн" Алмазный теплоотвод
KR102059610B1 (ko) * 2015-12-18 2019-12-26 주식회사 엘지화학 고전도성 방열 패드를 이용한 인쇄회로기판의 방열 시스템
KR102177894B1 (ko) * 2017-04-04 2020-11-12 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
US11430744B2 (en) * 2017-08-10 2022-08-30 Cree, Inc. Die-attach method to compensate for thermal expansion
RU192952U1 (ru) * 2019-05-15 2019-10-08 Акционерное общество "Научно-производственное объединение "НИИТАЛ" Металлокерамический корпус
EP4244887A1 (en) * 2020-11-18 2023-09-20 Sharfi, Benjamin K. Diamond-based thermal cooling devices methods and materials

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3686748A (en) * 1970-04-13 1972-08-29 William E Engeler Method and apparatus for providng thermal contact and electrical isolation of integrated circuits
JP3144377B2 (ja) * 1998-03-13 2001-03-12 日本電気株式会社 半導体装置の製造方法
US6344658B1 (en) * 1998-04-28 2002-02-05 New Japan Radio Co., Ltd. Gunn diode, NRD guide gunn oscillator, fabricating method of gunn diode and structure for assembly of the same
US6597713B2 (en) * 1998-07-22 2003-07-22 Canon Kabushiki Kaisha Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same
JP2000174166A (ja) * 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
JP2001024118A (ja) 1999-07-09 2001-01-26 Toshiba Corp 半導体装置
AU1348901A (en) * 1999-10-28 2001-05-08 P1 Diamond, Inc. Improved diamond thermal management components
JP2001168442A (ja) * 1999-12-07 2001-06-22 Sony Corp 半導体レーザ素子の製造方法、配設基板および支持基板
US20030034557A1 (en) * 2001-08-16 2003-02-20 Gupta Prem Swarup Chip carrier for a semiconductor chip module
US20030132528A1 (en) 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
CN100550355C (zh) * 2002-02-06 2009-10-14 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
US7170151B2 (en) 2003-01-16 2007-01-30 Philips Lumileds Lighting Company, Llc Accurate alignment of an LED assembly
JP4494745B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
KR100786488B1 (ko) * 2004-01-10 2007-12-18 에이치브이브이아이 세미콘덕터즈, 인크. 전력 반도체 장치
US20060043479A1 (en) * 2004-09-02 2006-03-02 Patrice Parris Metal oxide semiconductor device including a shielding structure for low gate-drain capacitance
US8816369B2 (en) * 2004-10-29 2014-08-26 Led Engin, Inc. LED packages with mushroom shaped lenses and methods of manufacturing LED light-emitting devices
KR20060104657A (ko) * 2005-03-31 2006-10-09 삼성에스디아이 주식회사 전자 방출 소자
JP4870426B2 (ja) 2005-12-28 2012-02-08 中国砂輪企業股▲分▼有限公司 熱伝導効率の高い回路板
JP5273922B2 (ja) * 2006-12-28 2013-08-28 株式会社アライドマテリアル 放熱部材および半導体装置
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
US8907473B2 (en) 2009-02-02 2014-12-09 Estivation Properties Llc Semiconductor device having a diamond substrate heat spreader

Also Published As

Publication number Publication date
US8907473B2 (en) 2014-12-09
US20150064848A1 (en) 2015-03-05
US20100193943A1 (en) 2010-08-05
TWI556372B (zh) 2016-11-01
WO2010088124A2 (en) 2010-08-05
WO2010088124A3 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
TW201036121A (en) Semiconductor device having a diamond substrate heat spreader
US9105560B2 (en) Devices and systems for power conversion circuits
CN105981274B (zh) 电力用半导体模块
JP5985393B2 (ja) アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
JP4594237B2 (ja) 半導体装置
TWI773732B (zh) 電子設備及用於封裝半導體裝置之方法
US11335627B2 (en) Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
JP2015162516A (ja) 半導体装置
JP6707328B2 (ja) パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
JP6655992B2 (ja) パワーモジュール
JP2010129746A (ja) 半導体モジュール
JP2012175070A (ja) 半導体パッケージ
TW201826533A (zh) 高功率電晶體
US10083942B2 (en) Electronic power device with vertical 3D switching cell
US8536701B2 (en) Electronic device packaging structure
US9812376B2 (en) Electrically conductive element, power semiconductor device having an electrically conductive element and method of manufacturing a power semiconductor device
CN209087835U (zh) 一种级联芯片封装结构
US20170033031A1 (en) Power amplifier die having multiple amplifiers
CN210092064U (zh) 立式结构的功率模块
TWI811136B (zh) 半導體功率元件
CN217903119U (zh) 一种氮化镓功率器件
JP7294403B2 (ja) 半導体装置
TWI722560B (zh) 直接導出電子元件熱能的封裝結構
TWI701747B (zh) 半導體裝置及其製造方法
JP2007048991A (ja) 電子デバイス