TW201031126A - Apparatus and method for successive approximation analog-to-digital conversion - Google Patents

Description

201031126 六、發明說明： 【發明所屬之技術領域】 此文獻中所描述之裝置及方法係關於電子電路設計。更 具體言之，裝置及方法係關於漸近類比至數位轉換器、可 用於此等轉換器中之比較器、用於操作漸近類比至數位轉 換器之方法，及用於操作比較器之方法。 【先前技術】 漸近類比至數位轉換器（ADC)經由基本上為對可能量化 位準之搜尋，以便收斂於一對應於一連續或類比波形之取 樣位準之轉換的數位值的操作而將該波形之該取樣位準轉 換為一數位表示。漸近ADC常常利用開關以在兩個及兩個 以上電容器之間共用電荷。ADC被用於許多電路及系統 中，包括（例如）Σ-Δ調變器，其通常存在於蜂巢式網路之 無線存取終端機中。 在許多電子系統（包括無線存取終端機）中需要日益增高 之系統整合等級，因為整合提供更低之生產成本、允許將 更多功能填充到更小之佔據面積及體積中，且由於增加之 速度及功率消耗之減少而改良效能。當前，互補金氧半導 體（CMOS)技術被廣泛用於製造電子器件。對高整合等級 之需求正推動CMOS技術更為深入奈米級製造領域。當 前，可使用65 nm及甚至更小之特徵尺寸器件來製造CMOS 器件。CMOS器件之規模在未來可能繼續減小。不幸的 是，在深次微米低電壓製造過程中並非總是容易獲得良好 的CMOS開關。 145143.doc 201031126 此項技術中需要減小電路設計中之電路層級 ]關之數目’可能用反相器及邏輯閘來代替電路層 級開，。此項技術中亦需要比較器（包括ADC中所使用之 較口')之、加之操作速度。此項技術中進一步需要利用 具有，少數目之C M 〇 S開關的A D c，及利用快速比較器的 電子器件（包括無線存取終端機）。 【發明内容】

/文中所揭示之實施例可藉由減少ADC中之開關數目及 藉由紅由使用控制ADC比較器之非同步料狀態機來增加 量化器之操作速度而解決上文所陳述之需求中之一或多 者。非同步狀態機在移至下一比較器決策之前等待比較器 除所需之用於介穩狀態解決 之介穩狀態解決。以此方式 的時間之外，並未浪費時間。 在-實施例中，-類比至數位轉換器包括：—比較器， 其具有-比較器輸入及一比較器輸出；一控制區塊，其具 有搞接至比較器輸出之_控制區塊輸人；複數對電容器； 及-取樣開關。在該複數對電容器中，該等對電容器之電 谷值形成大體上二進位數列（binary pr〇gressi〇n)，其中每 對具有大體上相同之值。該複數對電容器中之每對電容器 包括第一f容器及第i電容器。每一電容器之第一端耦接 至比較器輸入，而每一電容器之第二端由控制區塊控制。 取樣開關具有.一開關輸入，其經組態以接收一輸入電 壓；-開關輸出’其麵接至比較器輸人；及—控制開關輸 入。取樣開關經組態以取決於控制開關輸入之狀態而被閉 145143.doc 201031126 合並將輸入電壓傳輸至開關輸出，或為斷開並將輸入電壓 與開關輸出隔離。控制區塊經組態以將初始偏壓提供至該 複數對電容器，使得第一電容器之第二端耦接至第一參考 電壓，且第二電容器之第二端輕接至一小於第一參考電壓 之第一參考電壓》控制區塊亦經組態以閉合及斷開取樣開 關而對第一t容器及第二電容器充t，使得比較器輸入處 之電壓Vs在取樣開關被斷開時大體上等於輸入電壓。控制 區塊另外經組態以導致比較器比較電壓…與—預定比較器 臨限值Vt，以獲得對應於電壓％之一數位表示的—輸出字 之第一位元。控制區塊進一步經組態以在獲得第一位元之 後按減小之電容值之順序針對每對電容器執行以下操作： (1)若該字之最近獲得之位元指示電壓％大於預定比較器 臨限值Vt(Vs>Vt) ’則按順序使每對電容器中之第一電容 器之第二端自第一參考電壓雙態觸發至第二參考電壓，或 者，若該字之最近獲得之位元指示vt>vs，則按順序使每 對電容器中之第二電容器之第二端自第二參考電壓雙態觸 發至第一參考電壓；及（2)在雙態觸發之後，比較電壓Vs 與預定比較器臨限值Vt，以獲得該字之後續位元。 在一實施例中，一種將電壓轉換至數位值之方法包括若 干步驟。該等步驟包括提供一具有_比較器輸入及一比較 器輸出之比較器。該等步驟亦包括提供複數對電容器。該 等對電容器之電容值形成大體上二進位數列。該複數對= 容器中之每對電容器具有第一電容器及第二電容器。該複 數對電容器中之每-電容器具有：耦接至比較器輸入之第 145143.doc ' 6 - 201031126 一端；及第二端。該篝击赖g & 驟另外包括將一初始偏壓提供至 該複數對電容器，使得第-電容器之第二端搞接至第-參 考電屢’且第二電容器之第二端麵接至第二參考電麼，該 • ㈣考電麼小於該第-參考電虔。該等步驟進一步包括 ‘ 閉合及斷開-取樣㈣以對第-電容H及第：電容器充 電，使得比較器輸入處之電虔Vs在取樣開關被斷開時大體 上等於取樣開關之輸入處的輸入電壓。該等步驟進一步包 參括比較電壓Vs與一預疋比較器臨限值Vt，以獲得對應於電 壓Vs之數位表示的一輸出字之第一位元。該等步驟進一步 巴括在獲得第-位元之後，按減小之電容值之順序針對 每對電奋态’⑴若該字之最近獲得之位元指示電壓％大 於預定比較器臨限值Vt(Vs>Vt)，則按順序使每對電容器 中之第一電容器之第二端自第一參考電壓雙態觸發至第二 參考電麼’或者，若該字之最近獲得之位元指示vt>vs， 則按順序使每對電容器中之第二電容器之第二端自第二參 參考電壓雙態觸發至第一參考電壓；及⑺在雙態觸發之後， 比較電壓Vs與預定比較器臨限值Vt，以獲得該字之後續位 元。 在一實施例中，一類比至數位轉換器（ADC)包括一用於 量化之構件，其具有一輸入及一輸出。該ADC亦包括一用 於控制之構件，其具有耦接 至該用於量化之構件之輸出的 一輸入。ADC另外包括複數對電容器。該等對電容器之電 谷值形成大體上二進位數列。該複數對電容器中之每對電 容器具有第一電容器及第二電容器。該複數對電容器中之 145143.doc 201031126 母一電容器具有：耦接至該用於量化之構件之輸入的第— 端；及第二端。ADC進-步包括一用於取樣之構件， 有經組態以接收輸人電壓之—輸人m該用於量^ 構件之輸入的一輸出，及-控制輸入。該用於控制之構件 經組態以： 傅1干 (a)將一初始偏壓提供至該複數對電容器，使得第一電 容器之第二端耦接至第一參考電壓，且第二電容器之第二 端Μ接至第二參考電壓，該第 电& 忒弟一翏考電壓小於該第—參者 電壓， 巧 。（b)操作該用於取樣之構件以對第—電容器及第二電容 器充電’使得該用於量化之構件的輸人處的電壓％在該用 於取樣之構件的輸出進人高阻抗狀態時大體上等於輸入電 ⑷導致該用於量化之構件量化電壓Vs以獲得對應於電 壓Vs之一數位表示的一輸出字之第一位元， —(d)在獲得第—位元之後’按減小之電容值之順序針對 每對電容器’若該字之最近獲得之位元指示電壓Vs大於— 預定量化器臨限值Vt(Vs>Vt)，則按順序使每對電容器中 第電各器之第二端自第一參考電壓雙態觸發至第二參 考電麼’或者，若該字之最近獲得之位元指示Vt>Vs，則 按順序使每對電容器中之第二電容器之第二端自第二參考 電壓雙態觸發至第一參考電壓，及 (e)在雙態觸發之後，導致該用於量化之構件量化電壓 Vs以獲得該字之後續位元。 145143.doc 201031126 在一實施例中，一類比至數位轉換器（ADC)包括一比較 器，該比較器具有第一比較器輸入及第二比較器輸入以及 一比較器輸出。ADC亦包括一控制區塊，該控制區塊具有 耦接至比較器輸出之一控制區塊輸入。ADC另外包括複數 組電容器。該等組電容器之電容值形成大體上二進位數 列。該複數組電容器中之每組電容器具有第一電容器、第 二電容器、第三電容器及第四電容器。該複數組電容器中 參 之每一第一電容器及第二電容器具有··耦接至第一比較器 輸入之第一端；及第二端。該複數組電容器中之每一第三 電容器及第四電容器具有··耦接至第二比較器輸入之第一 端；及第二端。ADC進一步包括一取樣開關，該取樣開關 具有經組態以接收輸入電壓差之開關輸入、耦接至第一比 較益輸入及第二比較器輸入之開關輸出，及一控制開關輸 入。取樣開關經組態以取決於控制開關輸入之狀態而閉合 並將輸入電壓差傳輸至開關輸出’或為斷開並在開關輸出 ® 處提供高阻抗。控制區塊經組態以： (a) 將一初始偏壓提供至該複數組電容器，使得第一電 容器及第四電容器之第二端耦接至第二參考電壓，且第二 電容器及第三電容器之第二端耦接至第一參考電壓，該第 二參考電壓小於該第—參考電壓。 (b) 閉合及斷開取樣開關以對該等組電容器充電使得 第-比較器輸人與第二比較器輸人之間的電壓差^在取樣 開關被斷開時大體上等於輸入電壓差； (c) 比較電壓差％與一預定比較器臨限值％以獲得對應 145143.doc 201031126 於電壓差Vs之一數位表示的一輸出字之第一位元； (d) 在獲得第一位元之後，按減小之電容值之順序針對 每組電容器，（1)若該字之最近獲得之位元指示電壓差Vs 大於預定比較器臨限值Vt(Vs>Vt)，則按順序使每組電容 器中之第二電容器之第二端自第一參考電壓雙態觸發至第 二參考電壓，及按順序使每組電容器中之第四電容器之第 二端自第二參考電壓雙態觸發至第一參考電壓；（2)若該字 之最近獲得之位元指示Vt>Vs，則按順序使每組電容器中 之第一電容器之第二端自第二參考電壓雙態觸發至第一參 考電壓，及按順序使每組電容器中之第三電容器之第二端 自第一參考電壓雙態觸發至第二參考電壓，及 (e) 在雙態觸發之後，比較電壓差Vs與預定比較器臨限 值，以獲得該字之後續位元。 在一實施例中，一種將電壓轉換至數位值之方法包括提 供一比較器，該比較器具有第一比較器輸入及第二比較器 輸入以及一比較器輸出。該方法亦包括提供複數組電容 器。該等組電容器之電容值形成大體上二進位數列。該複 數組電容器中之每組電容器具有第一電容器、第二電容 器、第三電容器及第四電容器。該複數組電容器中之每一 第一電容器及第二電容器具有：耦接至第一比較器輸入之 第一端；及第二端。該複數組電容器中之每一第三電容器 及第四電容器具有：耦接至第二比較器輸入之第一端；及 第二端。該方法另外包括將一初始偏壓提供至該複數組電 容器，使得第一電容器及第四電容器之第二端耦接至第二 145143.doc -10- 201031126 參 參考電麼，且第二電容器及第三電容器之第二端輕接至第 -參考電壓，該第二參考電壓小於該第一參考電壓。該方 法進一步包括閉合及斷開一取樣開關以對該等組電容器充 電，使得第一比較器輸入與第二比較器輸入之間的電壓差 Vs在取樣開關被斷開時大體上等於取樣開關之輸入處的輸 入電壓差。該方法進-步包括比較電麼差Vs與—預定比較 器臨限值vt，以獲得對應於電m之一數位表示的一輸 出字之第-位元。該方法進一步包括在獲得第一位元之 後’按減小之電容值之順序針對每組電容器 近獲得之位元指示電壓差Vs大於預定比較器 Vt(Vs>Vt) ’則按順序使每組電容器中之第二電容器之第 二端自第—參考電㈣態觸發至第二參考電麗，及按順序 使每組電容器中之第四電容器之第二端自第二參考電 態觸發至第一參考電壓’或者，若該字之最近獲得之位元 #曰不Vt>Vs，則按順序使每組電容器中之第一電容器之第 =自第二參考電虔雙態觸發至第一參考電愿，及按順序 使每組電容器中之筮= 一電合器之第二端自第一參考電壓雙 :二至第二參考電麼。該方法進一步包括在雙態觸發之 结交電麼差Vs與預定比較器臨限值vt，以獲得該字之後 續位元。 1 量二 =”，—類比至數位轉換器(ADC)包括-用於 里化罨壓之構件， /、具有第一量化器輸入及第二量化考輪 量化器輸出。ADC亦包括一用於控制之構件= 八’接至量化器輸出之-輸入eADC另外包括複數組電 145143.doc 201031126 容器，該等組電容器之電容值形成大體上二進位數列。該 複數組電容器中之每組電容器具有第—電容器、第二電容 器、第二電谷器及第四電容ι§。該複數組電容器中之每一 第一電谷器及第一電容器具有：輕接至第一量化器輸入之 第一端；及第二端。該複數組電容器中之每一第三電容器 及第四電容器具有：柄接至第二量化器輸入之第一端；及 第二端。ADC進一步包括一用於取樣之構件，其具有經組 態以接收輸入電壓差之輸入、耦接至第一量化器輸入及第 二量化器輸入之輸出，及一控制輸入。該用於取樣之構件 ◎ 經組態以取決於控制輸入之狀態而被閉合並將輸入電壓差 傳輸至該等用於取樣之構件的輸出，或為斷開並在該等用 於取樣之構件的輸出處提供高阻抗。該用於控制之構件經 組態以將一初始偏壓提供至該複數組電容器，使得第一電 容器及第四電容器之第二端耦接至第二參考電壓，且第二 電容器及第三電容器之第二端耦接至第一參考電壓，該第 二參考電壓小於該第-參考電壓。該用於控制之構件亦經 組態以閉合及斷開該用於取樣之構件以對該等組電容器充〇 電，使得在該用於量化的構件之第一輸入與第二輸入之間 的毛壓差Vs在制於取樣之構件被斷開時大體上等於輸入 電壓差。該用於控制之構件另外經組態以導致該用於量化， 之構件ϊ化電壓差Vs ’以獲得對應於電壓差％之數位表示-的—輪出字之第-位元。該用於控制之構件進一步經組態 以在獲得第-位元之後’按減小之電容值之順序針對每钲 電容器：若該字之最近獲得之位元指示電壓差％大於—預 145l43.<j〇c •12- 201031126 定量化器臨限值Vt(Vs>Vt)，則按順序使每組電容器中之 第二電容器及第三電容器之第二端自第一參考電壓雙態觸 發至第二參考電壓，或者，若該字之最近獲得之位元指示 Vt>Vs ’則按順序使每組電容器中之第二電容器及第三電 谷益之第二端自第二參考電壓雙態觸發至第一參考電壓。 该用於控制之構件進一步經組態以在雙態觸發之後導致該 用於里化之構件量化電壓差Vs以獲得該字之後續位元。 Φ 在一實施例中，一種將電壓轉換至數位值之方法包括用 於取樣電壓以獲得-經取樣電壓之步驟，及用於經由漸近 法而將该經取樣電壓轉換至數位值之步驟。 將參考以下描述、圖式及附加之中請專利範圍來更好地 理解本發明之此等及其他實施例及態樣。 【實施方式】 在此文獻中，詞語「實施例」、「變體」及類似表述用以 才曰代特疋裝置、程序或製品，但未必指代相同裝置、程序 ⑩ 4製品。因此’在一處或上下文中使用之「一個實施例」 (或類似表述）可指代一特定裝置、程序或製品；在不同處 該相同或類似表述可指代一不同裝置、程序或製品。表述 「替代實施例」及類似短語可用以指示許多不同之可能實 施例中之者。可能實施例之數目不必限於兩個或任何其 他數量β 詞語「例示性」可在本文中用以意謂「充當實例、個例 或說明」。本文中描述為「例示性」之任何實施例或變體 未必被看作比其他實施例或變體較佳或有利。在此描述中 145143.doc -13 - 201031126 描述之所有實施例及變體為例示性實施例及變體，其 供以使熟習此項技術者能夠製造並使用本發明，且未必限 制給予本發明之合法保護範疇。 本文中使用「頂部」&「底部」來區分圖中所出現之類 似組,。此等詞語僅為無實體重要性之參考名稱。 在「一進位」或「二進位加權」電容器陣列中，一組電 容器形成二進位值序列（例如，卜2、4、8等），且該等電 今器係以一分壓器組態來配置的。該等電容器中之每一者 之第端連接至一共同節點或第一共同節點，#中每一電 容器值對應於兩個電容器。每一電容器具有一第二端，其 經連接使得可控制該第二端處之電壓。在差動實施中，另 一組此等電容器類似地連接至第二共同節點。此概念進一 步說明於圖2及圖3D中以及與此等圖有關之論述中。 值之「大體上」二進位數列係指代近似二進位值序列 (此序列描述於緊接在前面之段落中）；該等值可為二進位 或近似二進位的（例如，在電容器之設計容限内，及/或在 嚴格二進位序列所需之值之最接近標準值範圍内）。在變 體中，大體上二進位序列之值可在與理想二進位序列相差 不超過10°/◦的範圍内。 圖1說明一漸近ADC 1〇〇之所選元件，該漸近ADC 1〇〇利 用由反相器驅動之二進位加權電容器陣列i 〇2。可選擇至 此等反相器之電源電壓Vh& Vl，使得Vh接近或等於ADC 100之正供電電壓VDD，且vL接近或等於ADC 100之負供電 電壓Vss。ADC 100在電壓隨耦器12〇之輸入1〇5處接收輸入 145143.doc 14 201031126 電壓vin ’且在非同步控制區塊135之輸出ι36處提供輸入 電壓Vin之樣本之數位化4位元表示。 如同所展示及描述之其他電路元件中之一些電路元件一 樣，電壓隨耦器120為選用的。其經組態以將輸入電壓與 ADC 100之電路之剩餘部分隔離。電壓隨耦器12〇可接收 輸入電壓Vln ’並在其輸出11〇處提供輸入電塵之經緩衝 及可旎另外經調節的版本；舉例而言，電壓隨耦器12〇可 φ 提供緩衝、真實或大體上真實之電壓隨耦、放大、衰減、 電壓偏移、其他種類之電壓調節，或此等功能之組合。 取樣開關125經組態以在電壓隨耦器12〇之輸出處接收輸 入電壓Vin之版本，並週期性地（例如，以取樣頻率h)對其 取樣。當輸入電壓經取樣時’電壓之樣本Vs(tn)出現於共 同節點130上，從而對電容器cu至C4b及ciT至以丁充電，

可將取樣開關125實施（例如）為電壓

施為升壓N通道金氧半導體（NM〇s)開關。 高阻抗輸出模式，或 ，可將取樣開關120實 此處，電容器Clb至C4b&C10C4T之值構成二 陣列，使得 C1B=C1T=C(預定值）， τ之值構成二進位加權 145143.doc 201031126 C2b^C2x~2C » JSl C 4 b=C 4 t=4 C 〇 且各別底部電容器 在其他實施例中，可使用其他數列 及頂部電容器之值可變化。 頂部電容器c1t_C4t中之每—者之第二端子連接至一對 應驅動器DlT_D4^一輪出。類似地，底部電容hc1b_c4b 中之每-者之第二端子連接至_對應驅動器D1b_D4b之一 輸出。儘管將驅動器D展示為反相器’但其未必需要反 相’·舉例而言，驅動器可為非反相驅動器。 頂部驅動器D1T-D4T及底部驅動器D1b D4b中之每一者之 輸入由控制區塊135來控制，該控制區塊135可為全數位控 制區塊。控制區塊135經組態以將驅動器DiT_D4dDi『 D4b中之每一者之輸出個別地設定至一相對高電壓Vh或一 相對低電壓VL。注意，在緊接在前面之句子中的「相對」 意謂VH>VL。對於單端（非差動）操作而言，&可為接地參 考（電壓），且vH可為供電電壓VDD之經調節版本。電壓％ 亦可等於（-VH)，使得\^及Vl之間的電壓範圍之中心將近 似為零。在變體中，電壓vl&vh為受嚴格控制之參考電壓 (例如，經調節或另外的穩定參考電壓）。如上文所提及， νΗ可接近或等於ADC 100之正供電電壓Vdd，且、可接近 或等於ADC 100之負供電電壓vss。 共同節點130耦接至1位元量化器15〇之輸入，該}位元量 化器150可僅為經組態以取決於其輸入而產生一個位元輸 出的一比較器。可設定量化器15〇之該一個位元輸出以在 I45143.doc •16- 201031126 輸入信號之DC偏置電壓處觸發。因此，若至量化器之 輸：超過輸入信號之Dc偏壓，則量化器15〇之輸出可為邏 輯高；且若至量化器15〇之輸人小於輸入信號之DC偏屢， 冑量化器15(>之輸出可為邏輯低。如熟習此項技術者在熟 讀此文獻後應顯而易見，可取決於任何額外處理及針對 ‘ ADC _之輸出所選之特定數位表示而顛倒由量化器 產生之邏輯值。 參 *化器150之輸出麵接至控制區塊135，該輸出可在控制 區塊1 3 5内部被鎖存（儲存）。 最初（亦即，在轉換開始時），控制區塊丨3 5設定所有頂 部驅動器（D1T-D4T)以輸出參考電壓¥11或乂中之一者，且 設定所有底部驅動器（D1b_D4b)以輸出第二參考電壓％或 VH。當取樣開關125被閉合時，電容器c1t_C4t及c1b_C4b 被充電，使得Veap(共同節點130上相對於接地端之實際電 壓）專於電壓隨耗器120之輸出處的電壓vs，該電壓L可與 φ 輸入電壓Vin相同或大體上相同。當取樣開關125其後在特 定取樣時間1被斷開時，電壓Veap保持與Vs(tn)(在時間^被 取樣之電壓Vs)大體上相同’因為當取樣開關120為斷開 時，共同節點130處之阻抗為高。 量化器（1位元比較器）150經組態以在Vcap大體上與vs(tn) 相同時量化Vcap電壓。量化器150之所得輸出對應於電壓 Vs(tn)之數位表示（其將被稱作v[n])之最高有效位元 (MSB)。控制區塊135在内部鎖存（儲存）V[n]之MSB。 藉由選擇性地雙態觸發控制電容器陣列（c1b_C4b及c1t_ 145143.doc 201031126 C4T)之驅動器D(D1t_d4t及dib_D4b)，可使電壓Vcap改變預 定量；量化器150可接著相繼量化vcap並鎖存結果以獲得電 壓Vs(tn)之數位表示之額外位元。控制區塊135經組態以雙 態觸發驅動器D並鎖存量化器150輸出以便獲得V[n]之剩餘 位元。 在以下段落中，吾人分析在取樣開關125被斷開之後歸 因於驅動器之雙態觸發的之變化。該分析係基於保留 共同節點1 3 0上的電荷而進行。

在電壓Vs被取樣且取樣開關J25被斷開之後，控制區塊 135可繼續導致頂部驅動器D1t_D4t輸出Vh，且導致底部驅 動器D1B-D4B輸出Vl(其極性可顛倒）。回想，儲存於電容 器中之電荷為跨越電容器之電位差與電容之乘積：

Q=VC。儲存於底部電容器中之電荷（分別對應於c1b至c4b 之Q1b至Q4b)可因此自以下方程式判定： B Q1 B=(Vs(tn)-VL) X c 1B ；

Q2B=(Vs(tn)-VL) x C2B ;及 Q4B=(Vs(tn)-VL) x C4b ° 之電荷（分別 類似地，可如下判定儲存於頂部電容器中 對應於

QlT=(VH-Vs(tn))xClT ； Q2T=(VH_Vs(tn)) X C2T ;及 Q4T=(VH-Vs(t„)) x C4T 〇 共同節點130上之雷科π — 荷總和減去 电订Qcm為底部電容器之電 頂部電容器之電荷總和： i J45143.doc -18- 201031126

Qo^QiB+Qh+QVCQiT+Qh+c^T);或

QcM=(Vs(tn)-VL) X (ClB+C2B+C4B)-(VH-Vs(tn)) x (C1t+C2t+C4t) 〇 若陣列為二進位且 C1B=C1 产C、C2b=C2t-2C 及 C4b=C4t=4C ’ 則以上方程式呈現以下形式： QCM=((Vs(tn)-VL)-(VH-Vs(tn)))x7C=(2Vs(tn)-VL-VH)x7C ° 其次考慮雙態觸發驅動器中之一者之輸出對電壓VCAP的 影響。對應電容器（例如C 1 B)將接著有效地自為「底部」 電容器切換至為「頂部」電容器。總頂部電容（共同節點 130與VH之間的總電容）現將為8C(4C+2C+C+C)，而總底部 電容（共同節點130與VL之間）將為6C(4C+2C)。由於共同節 點130處之I1且抗為高，所以共同節點上之電荷將保持與在 雙態觸發前一樣。新Veap(稱其為V'eap)現可由使此電壓與 雙態觸發後電容器電荷（用撇號指定以將其與相同電容器 之雙態觸發前電荷區分）相關的方程式導出。前兩個方程 式展示儲存於剩餘底部電容器中之新電荷及頂部電容器 (其現包括一額外電容器C1B)中之新電荷： Q2丨B+Q4iB=(VVVL) X (C2B+C4B)=(Vicap) X 6C-(VL) X 6C，及 Q1'T+Q2,T+Q4，T+Q1，B=(VH-V，cap) x x 8C 〇 由於Qcm保持未改變且為底部電容器之電荷總和減去頂 部電容器之總和，所以吾人得到以下方程式： (V'cap) X 6C-(VL) X 6C-(VH-V，cap) X 8C=(2Vs(tn)| 重新排列該等項，吾人現可獲得V'cap : V'cap=Vs(tn)+(VH-VL)/l4 〇

由於vs(tn)為vcap (雙態觸發前），所以電壓之增加僅為vH 145143.doc •19- 201031126 與vL之間的差的十四分之一。 上述方程式全為線性的，因此使C1t之第二端自vH雙態 觸發至VL(而非使c1b之第二端自Vl雙態觸發至Vh)將導致 電壓之相同量值之減小。透過相同推理，雙態觸發或 C2T*導致上文針對c1b或c1t所判定之量之兩倍的增加或 減λ!且雙態觸發C4b或C4T將導致上文針對c i β或c丨τ所 判定之量之四倍的增加或減小。 ◎ 可使用在量化器150之輸入處的電容器Caw來界定及/或 微調在其内實施比較的特定電壓值範圍；實際上，可使用 此電容器來改變ADC 100之最低有效位元之值。 圖2說明由ADC 1〇〇執行之漸近數位至類比轉換方法· 之所選步驟及決策區塊。在流程點2〇1處，adc i⑼準備 好進订轉換。該轉換包括兩個主要階段·⑴取樣階段，及 ⑺轉換階段。首先轉至取樣階段，在步⑽^，控制區 塊135設定其控制信號，使得連接至陣列之—組電容器之 反相器（吾人將繼續假定此等為連接至頂部组之反相器， Ο 儘管操作為對稱的）輸出高參考電⑽H)，且連接至該陣列 之第二組電容器的另痒 、，且（底邛）反相器輪出低參考電壓 ㈤。取樣開蘭】25在步驟2〇”被閉合，且 120對電容器陣列102之電容器充電，使得V餘Vca。 步驟0令取樣開關125被斷開，從而完成取樣階 段0 判定Vcap是大於還是小於

’量化器150 入信號之DC 在轉換階段中發生以 下事件。在步驟212中 一臨限值（例如，輸 145143.doc -20· 201031126 偏壓）；在此實例中，吾人將假定vH=-vL，使得該區間定 中心於零處。如先前所提及’此時量化器ι50之輸出為輸 出子V[n]之MSB(位元3)。在步驟214中，控制區塊135鎖存 • (儲存）該MSB。 在決策區塊216中’若VCAP大於臨限值，則adc 1〇〇分 枝至步驟218’且控制區塊135使頂部反相器〇41*輸出自高 雙態觸發至低。相反’若VCAP小於臨限值，則adc 1 〇〇分 φ 枝至步驟220 ’且控制區塊135使底部反相器048輸出自低 雙態觸發至高。如上文所論證，此應使¥(：^電壓減小或增 加VH與VL之間的差（VH-VL)的2/7。D4T及D4B反相器在轉換 階段之剩餘部分期間保持未改變。 緊接著’針對C2電容器及D2反相器而重複該等操作。 亦即，在步驟222中，量化器150再次判定其輸入處之電壓 (vCAP)是大於還是小於臨限值。此時量化器15〇之輸出為輸 出字V[n]之下一位元（位元2)。在步驟223中，控制區塊135 ❹ 儲存此位兀。若Vcap大於臨限值（如在決策區塊224中所判 定），則控制區塊135在步驟226中使頂部反相器D2t輸出自 同雙態觸發至低。相反，若VcAp小於臨限值，則控制區塊 135在步驟228中使底部反相器D2b輸出自低雙態觸發至 冋。此應使VCAI^壓減小或增加（^^_&)的1/7。D2t及ο% 反相器在轉換階段之剩餘部分期間保持未改變。 針對C1電容器及m反相器而再次重複該等操作。在步 驟230中里化器150判定VCAP是大於還是小於零。此時量 化益150之輸出為輸出字之下一位元（位元1)。在步驟231 145143.doc -21- 201031126 中’控制區塊1 3 5儲存此位元。若VCAp大於零（如在決策區 塊232中所判定），則控制區塊135在步驟234中使頂部反相 器D1T輸出自高雙態觸發至低。相反，若vCAp小於零，則 控制區塊135在步驟236中使底部反相器D1B輸出自低雙態 觸發至高。此應使VCAP電壓減小或增加（Vh_vl)的1/14。 D2T& D2B反相器在轉換階段之剩餘部分期間保持未改變。 在步驟238中’量化器150再次判定VCAP是大於還是小於 零。此時量化器150之輸出為輸出字γ[η]之最低有效位元 (位元0 ’ LSB)。在步驟240中，控制區塊135儲存LSB。轉 換階段現完成’其中經取樣電壓之數位表示之四個位元 <3-0>被鎖存於控制區塊135中，且該程序終止於流程點 299處。請注意，在典型操作中，當出現將電壓轉換為數 位形式之需求時，將重複方法2〇〇。 圖1中所示之簡化設計可為4位元ADC之單端版本。出於 簡單性，其被展示為單端器件，但其將通常實施為一具有 兩個電容器陣列之差動電路。藉由向電容器陣列添加另一 (「8」）組電容器及對應之反相器/驅動器，該設計可自然 地擴展至5位元設計；且以類似之方式，該設計可進—步 擴展以獲得ADC之更高解析度。當然，亦可藉由移除 「4」或/及「2」組電容器及其對應之反相器/驅動器而將 該設計截斷至3或2位元。 圖3A、圖3B、圖3C及圖3D說明一 ADC的所選元件，該 ADC類似於ADC 100 ’但其經組態以用於差動操作。圖3A 展示一有限狀態機（FSM)301之所選元件；圖3B說明一輸 145143.doc •22· 201031126 出產生電路3〇2之所選元件；_說日_元差動量化器 電路3〇3之所選元件；及圖30說明電路304之所選元件，該 電路304包括一差動取樣開關、一差動電容器陣列，及用 於差動電容器陣列之具有相關聯之控制元件的驅動器/反 相器。 此實施例之有限狀態機301包括如圖所示配置之四個〇正 ^器。若R(重設)輸入為高，則每一〇正反器之輸出。被設 鲁冑為低而與時脈及D輸入無關。純輸入為低且時脈輸入 進行自低至高之轉變，則輸取在時脈轉變時輸入D之 值。輸出Q接著保持此值直至自低至高之下一時脈轉變。 在START一CONVERSION輸入上之脈衝之後，狀態機輸出 位兀8<0>至S<3>。此處S<3:0>之狀態數列為1〇〇〇_>〇1〇〇_ >〇〇1〇->〇〇〇1->〇000。輸入(：]^1>-1)〇1^處之信號（指示比較 器已產生一有效比較結果）觸發FSM 301之每一轉變。請注 意，該特定狀態數列不必為每一實施例之要求。 # 輸出產生器電路3〇2經組態以接收Η(高）及L(低）比較器 輸出（如將在下文所論述），且將其鎖存於適當位置中以用 於輸出類比至數位轉換之數位結果。鎖存由FSM 3〇 1產生 之S<3:0>狀態來控制。此處，輸出產生器電路3〇2包括如 圖所示配置之AND閘及SR鎖存器。 量化器電路3 03包括一比較器310、一 SR鎖存器3 16、一 OR閘314，及在比較器310之輸入311及312處之電容器

Cextral 及 Cextra2 0 差動電壓VCAPd(ADC 100之VCAP之差動類似物，亦即， 145143.doc -23- 201031126 由比#父器比較/量化之電壓）耦接至比較器31〇之輸入311及 312。比較器310可為如下起作用之經鎖存CMOS比較器。 當輸入信號「latch(鎖存）」為低時，比較器31〇處於重設 模式且其兩輸入皆被迫為低（解除確證）。當信號「latch」 為尚時，比較器310判定輸入電壓VcApd是高於還是低於一 預定臨限值（通常為零）。若VcApd大於臨限值，則信號1^轉 變至咼（確證）而L保持為低（解除確證）。若VcApd小於臨限 值，則信號L轉變為高而H保持為低。在輸入信號近似等 於臨限值的情況下，比較器可進入所謂之介穩狀態，在其 中既不可設定Η也不可設定L。比較器31〇在某—短時期之 後退出介穩狀態，且在彼時11或[將轉變為高（取決於由比 較器作出之決策）’且另一輸出將保持為低。 注意，「latch」信號由SR鎖存器316iQ輸出產生使得 在正反器316之Q輸出之上升邊緣上輸出H&L被鎖存（亦 即，作出比較P.SR鎖存器316(以及此文獻中所描述之其 他SR鎖存器）在輸入S(設定）為高且輸入R(重設）為低時處^ 設定模式；接著SR鎖存器之輸出Q被設定為高。當sr鎖存 器之輸入S為高且輸入R為低時，SR鎖存器處於重設模式

且SR鎖存器之Q輸出被設定為低。在記憶體模式中，輸L S與R皆為低，且SR鎖存器之Q輸出保持最近 * 卻在其他 閘、正反器及類似器件之情況下，Q杠吻輪出等於q輪出 之倒數。 ’ 圖3C展示CMP—DONE信號產生於0R閘3 i 4之輸出處： OR閘314在其輸入處接收比較器31〇2H&l輪出。告該

田Η與L 145143.doc -24· 201031126 兩者為低時，CMP_DONE信號被解除確證（低）。以此方 式，CMP—DONE充當（如其名字暗示）何時Η及L輸出為有效 及比較器310不處於介穩狀態的指示。CMP—DONE之使用 允許ADC確保在比較器3 10事實上處於介穩狀態時有足夠 時間延遲可用，且同時ADC無需減慢下來使得對於每一比 較都插入此相同長時間延遲；回應於介穩狀態之實際存在 而使用用於每一比較之額外時間，但在其他情況下不會如 此。ADC之操作因此為非同步的，且其速度增加。 可使用比較器310之輸入3η&312處的電容器（^⑻…及

Cextra2來界定及/或微調在其内實施比較之特定電壓值範 圍；實際上，可使用此等電容器來改變ADC之最低有效位 元之值。 圖3D中所示之電路304之差動取樣開關34〇可為圖i之單 端取樣開關125之差動等效物。開關34〇經組態以在至adc 之輸入處接收輸入電壓Vin之版本，且週期性地（例如，以 ❹取樣頻率Fs)對其取樣。由於電路為差動的，所以可將取樣 開關340實施（例如）為驅動之電壓隨耦器之一部分，在 ^ It况下電壓隨耦器可經組態以在需要斷開取樣開關 340時採取—高阻抗輸出模式，或被關閉。類似地，可將 取樣開關340實施為一對升壓NM〇s開關。 在取樣1¾ &中，差動取樣開關34〇被閉合，且開關谓之 輸出處的、電壓對頂部電容器及底部電容器Cti、Ct2、 CB1、CB2、C2T1、C2T2、C2bi、C2b2、C4T1、C4t2、C4bi 及C4B2充電。圖3D中所示之所有sr鎖存器被重設。在取 145143.doc •25- 201031126 樣階段結束時’開關被斷開 電容器cT1、c T2. ' C,

C C2 C2 ,B1、lB2 WT1、^ C2B2 ' C4T1 ' C4T2 > C4 Ji CA Ψ ^ -r Bl4b1及C4b2形成可稱為差動電容 列之物。續耸：雷夂电合益陣° 态可形成一差動二進位陣列，其中： Cbi 〜Cti 二= ， C2B1〜C2T丨=iC2B2^：C2T2：=；2C，及 此荨％谷器中之每一者之一側遠粮δ側連接至正輸入差動節點 3俗或負共同差動節點342Ν，如所示。每—電容器之另一 侧連接至選自 DlT，T1、DlT2_D4T2、DlBi_D4BiUiB2_ 之對應驅動器之輪出，如亦在圖扣中所示。儘管驅動 器D破展示為反相g，但其不一定需要反相；舉例而言， 驅動器可為非反相驅動器。 驅動器 D1ti-D4t1、7~)1 η<ι τ-Ν 1 . 1 U1t2_D4t2、DlB1-D4B1/aDlB2-D4B2* 之每一者之輸入由圖3A_圖3D中呈現之其他裝置來控制β 該等驅動器亦接收相對高之參考電壓¥以吓及相對低之參 考電壓VREFN。注意，在緊接在前面之句子中的「相對」 意謂VREFP>VREFN。在變體中，電壓Vrefn及Vrefp為受嚴格 控制之參考電壓（例如，經調節或另外被穩定化之參考電 壓）。電壓vREFN可等於（_Vrefp)。因此，取決於每一反相器 之輸入，同一反相器之輸出被驅動至VREFN或VREFp。因 此’差動電容器陣列中之電容器中之每一者之第二側亦被 驅動至VREFN或VREFP。可將vREFP選擇為處於或接近正供電 電壓vDD，而可將VREFN選擇為處於或接近負供電電壓（或 145143.doc -26- 201031126 地電塵）Vss。 共同差動節點342P及342N分別耦接至1位元量化器303之 輸入311及312。可設定量化器303之Η及L輸出以在由電壓 VreFP及VreFN界定之範圍的中間（其通常為〇(VreFN = -VrEFP)) 處觸發。 轉換階段在取樣階段之後（亦即，在差動取樣開關340被 斷開之後）開始。如圖3中所示，取樣階段對應於SAMP信 號為高，且轉換階段對應於SAMP信號為低。 在轉換階段中，發生以下事件。 SAMP信號自高至低之轉變產生START_CONVERSION信 號之脈衝，其重設FSM 301，使得FSM 301輸出為 「1000」。START_CONVERSION脈衝亦經由OR閘322設定 控制著比較器310之SR鎖存器316。此導致比較器310取決 於電壓VCAPd來設定其輸出Η或L中之一者。接著再次取決 於電壓VCAPd而將輸出位元Υ<3>設定為高或低。 若設定了輸出L(意謂比較器3 1 0輸入電壓小於一預定 臨限值（例如，零）），則位元「2」電路中之上部SR鎖存 器3 52(圖3D)被設定，從而導致正輸入差動節點342Ρ之 電壓增加 4C/(4C+2C+2C+1C + 1C + Cextra)*(V REFP" VreFn) = 4C/(10C+Cextra)*(Vrefp_Vrefn)伏特。（此類似於共同郎點 130之電壓增加，且進一步考慮到CEXTRA。）負輸入差動節 點342N處之電壓減小相同量。（該分析類似於上文針對共 同節點130所陳述之分析，且亦考慮到Cextrai及Cextra2電 容器之存在，該每一電容器具有CEXTRA之電容）。以此方 145143.doc -27- 201031126 式’電壓VCAPd以 量 4C/(5C + Cextra)*(Vrefp-Vrefn)增加。 另一方面，若設定了信號Η(意謂比較器輸入電壓大於預定 臨限值），則位元「2」電路中之下部SR鎖存器353被設定， 從而導致電壓 VcAPd減小 4C/(5C+Cextra)*(Vrefp-Vrefn)。 由於比較器310之Η或L輸出變高，所以在OR閘3 14之輸 出處之CMP_DONE信號將變得被確證，從而重設SR鎖存 器316。SR鎖存器316控制比較器310，因此使比較器310回 到重設模式並迫使Η與L輸出皆為低。 CMP_DONE信號連接至FSM 301之D正反器之時脈輸 入。因此，CMP_DONE之確證亦將使FSM 301前進至下一 狀態，此處該狀態為「0100」。應注意，特定狀態及其數 列在各實施例中可變化。 一旦設定了位元「2」電路中之SR鎖存器3 52或3 53中之 一者，OR閘354及單衝觸發（電路）355便產生 CAP_DONE_pulse<2>信號之脈衝。此脈衝經由OR閘 3 22(圖3C)起作用以設定控制著比較器310之SR鎖存器 316，從而導致比較器310取決於電壓V CAPd 來設定其輸出Η 或L中之一者。結果，輸出位元丫<2>被設定為高或低，電 壓VCAPd被上調或下調，且FSM 301前進至下一狀態（此處 為「0010」）。 接著針對位元「1」電路以大體上與上文針對位元「2」 電路所描述之方式相同的方式重複該循環，將輸出位元 Y<1>設定為高或低，上調或下調電壓VCAPd，及使FSM 301前進至下一狀態（此處為「0001」）。接著針對位元 145143.doc -28- 201031126 「〇」電路再次以大體上與上文針對位元「2」及位元 「1」電路所述之方式相同之方式重複該循環，將輸出位 元Υ<0>設定為高或低，且使FSM前進至下一狀態（此處為 「0000」）。此時完成類比至數位取樣及轉換，其中4位元 結果被鎖存於輸出產生電路3 〇2中且在輸出γ<3·〇>處可 用。

圖4以一簡化之方式展示在取樣及轉換階段期間adc 300之所選波形4〇〇。 圖5說明由圖3A至圖3DiADC執行之漸近數位至類比差 動轉換方法500之所選步驟，其以流程點5〇1開始，在該流 程點處’ ADC準備好執行類比至數位轉換。 在方法500之取樣階段中，在步驟5〇6中，控制著驅動差 動二進位電容器陣列之驅動器/反相器的電路經組態以使 得：⑴該陣列中之第-二進位電容器組中之每—電容器轉 接於負輸入差動節點342]^與Vrefn之間，（2)該陣列中之第 二二進位t容器、组中之每一電容器耦接於負輸入差動節點 342N與VREFP之間，（3)該陣列中之第三二進位電容器組中 之每一電容器耦接於正輸入差動節點342p與Vrefn之間， 一電容器耦接 及（4)該陣列中之第四二進位電容器組中之每 於正輸入差動節點342P與VREFP之間。參看圖3，第一組可 包括 CB2、C2b2&C4b2 ;第二組可包括 Cbi、; 第°且了包括Cti、C2T1及C4Ti ;且第四組可包括〇τ2、 C2t2及 C4T2 〇 在步驟508中，差動取樣開關34〇被閉合以藉由出現在正 145143.doc -29· 201031126 輸入差動節點342p盥g給入#叙於 ，、員輸入差動卽點342N之間的v 而對電容器CT1、Ct 、Γ Ρ

Cbi Cb2、G2T1、G2T2、G2Bi、 C2B2、C4ti、C4t2、以^及以们充電。 在步驟5I0中，差動取樣開關34〇被斷開，從而完成 階段。 f轉換階段中，發生以下事件。在步驟5以，〗位元差 動里化盗電路303判定vCAPd是大於還是小於一臨限值。 vCAPd與臨限值之比較的結果為所輸出字之msb(位元3)。 在實施例（諸如圖3中所示之實施例）中，ADC偵測在量化器 之輸出處有效資料之存在，且當偵測到有效資料時（但並 非更早）非同步地結束判定VcApd電壓之步驟。如上文所論 述，此避免了在退出介穩狀態所需之時間中進行等待的必 要’而與介穩狀態事實上是否發生無關。 在步驟514中，ADC儲存MSB。在步驟516中，ADC改變 (雙態觸發）控制著驅動器/反相器之電路，使得（丨）匸4^之— ^不再麵接至VREFN而是耦接至vREFP，且C4B1之一端不再 耗接至VREFP而是搞接至vREFN，或（2)C4TZ之一端不再麵接 至Vrefp而是耦接至VREFN，且C4B2之一端不再耦接至Vrefn 而是耦接至VREFP。若在步驟512中比較器310輸出指示電 壓小於臨限值，則此步驟51M^VcAPd電壓增加，且若在步 驟512中比較器310輸出指示電壓大於臨限值，則此步驟 吕“使乂以以電壓減小。 在步驟522中，量化器電路303判定VCAPd現在（亦即，在 步驟516中之雙態觸發之後）是大於還是小於臨限值。在此 145143.doc -30- 201031126 步驟中vCAPd與臨限值之比較的結果為所輸出字之下一位 元（位元2)。在步驟524中，ADC儲存位元2，且在步驟526 中，ADC雙態觸發控制著驅動器/反相器之電路，使得 (1)C2ti之^一端不再柄接至Vrefn而是搞接至Vrefp ’且C2bi 之一端不再搞接至Vrefp 而是柄接至v REFN » 或（2)C2T2之一 端不再耦接至V REFP 而 是搞接至V REFN 5 且C2b2之一端不再 耗接至VreFN而是麵接至VreFP。 若在步驟522中比較器310 輸出指示電壓小於臨限值，則上一步驟使VCAPd電壓增 加，且若在步驟522中比較器310輸出指示電壓大於臨限 值，則上一步驟使VcAPd電壓減小。 在步驟532中，量化器電路303判定VCAPd現在（在步驟526 之雙態觸發之後）是大於還是小於臨限值。在此步驟中 VCApd與臨限值之比較的結果為所輸出字之下一位元（位元 1)。在步驟534中，ADC儲存位元1，且在步驟536中， ADC雙態觸發控制著驅動器/反相器之電路，使得（1) CT1 之一端不再耦I接至VreFN而是柄接至Vrefp，且CbI之一端不 再搞接至Vrefp而是柄接至Vrefn;或（2) Ct2之一端不再輛 接至Vrefp而是麵接至V REFN 5 且Cb2之一端不再搞接至 乂1^1^而是耦接至¥1^1^。若在步驟532中比較器310輸出指 示電壓小於臨限值，則上一步驟使VCAPd電壓增加，且若 在步驟532中比較器3 10輸出指示電壓大於臨限值，則上一 步驟使VcAPd電壓減小。 在步驟542中，量化器電路303判定VCAPd現在（在步驟536 之雙態觸發之後）是大於還是小於臨限值。在此步驟中 145143.doc -31 - 201031126 vCAPd與臨限值之比較的結果為所輸出字之lsb(位元〇)。 在步驟544令，ADC儲存位元〇。 方法500終止於流程點599處。請注意，在典型操作中， 在出現將差動電壓轉換為數位形式的需求時，將重複該方 法。 此文獻中所描述之裝置及方法可用於各種電子器件中， 該等電子器件包括（例如）在—蜂巢式無線電網路内操作之 f取終端機’該蜂巢式無線電網路在該網路之多個存取終 端機之間或在存取終端機與連接至該存取網路外之額外網〇 路的器件之間傳送語音及/或資料封包。詳言之，可將裝 置及方法用作存取終端機之Σ_△調變器之一部分。可將裝 置用作任何通用類比至數位轉換器。 、儘管在此揭示案中可能逐次地描述了各種方法之步驟及 、1 ^可藉由相結合或並行的單獨元件非同步或同步地 以e線方式或其他方式來執行此等步驟及決策中之一些步 驟及決策。不存在對於以此描述列出步驟及決策之相同次 序來執行該等步驟及決策之特^要求，除非明確如此指© 出’或在上下文中清楚地表明，或固有地要求如此。然 而一應注意，在選定變體中’按所描述及/或隨附圖式中 展示之特定順序來執行步驟及決策。此外，並非在每一實· 施例或變體中均要求每—所說明之步驟及決策，同時在一 一實施例/變體中可能需要某些未具體說明之步驟及決 策。 熟習此項技術者將理解，可使用多種不同技術及技藝中 145143.doc -32- 201031126 的任一者來表示資訊及信號。舉例而言，可由電壓、電 流、電磁波、磁場或磁粒子、光場或光粒子或其任何組合 來表示可遍及以上描述所引用之資料、指令、命令、資 訊、信號、位元、符號及碼片。 熟習此項技術者將進一步瞭解，可將結合本文中所揭示 之實施例而描述的各種說明性邏輯區塊、模組、電路及= 算法步驟實施為電子硬體、電腦軟體或兩者之組合。為了

參 清晰地展示硬體與軟體之此可互換性，各種說明性組件、 區塊、模組、電路及步驟可能已在±文大體上按其功能性 加以描述。將此功能性實施為硬體'軟體還是硬體與軟體 之組合取決於特定應用及強加於整個系統之設計約束。熟 習此項技術者可針對每-特^應用以變化之方式實施所描 述之功能性’但不應將此等實施決㈣釋料致背離本發 明之範疇。 結合本文中所揭示之實施例而描述之各種說明性邏輯區 塊、模組及電路可藉由通用處理器、數位信號處理器 (DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列 ㈣A)或其他可程式化邏輯器件、離散閘或電晶體邏輯、 離散硬體組件或經設計以執行本文中所描述之功能的其任 何組合來實施或執行。通用處理器可為微處理器，但在替 代1J中4理器可為任何習知處理器、控制器、微控制器 或狀態機4理器亦可被實施為計算器件之組合，例如， 聰與微處理器之組合、複數個微處理器、結合DSP核心 之-或多個微處理器，或任何其他此組態。 145143.doc -33- 201031126 已結合本文中所揭示之實施例描述之方法或演算法的步 驟可直接體現於硬體中、由處理器執行之軟體模組中或該 兩者之組合中。軟體模組可駐留於RAM記憶體、快閃記憶 體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存 器、硬碟、抽取式碟片、CD-ROM或此項技術中已知的任 何其他形式之儲存媒體中。例示性儲存媒體耦接至處理 器，使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲 存媒體。在替代例中’儲存媒體可與處理器成一體。處理 器及儲存媒體可駐留於ASIC中。ASIC可駐留於存取終端 機中。或者，處理器及儲存媒體可作為離散組件而駐留於 存取終端機中。 k供所揭示之貫施例之先前描述以使熟習此項技術者能 夠製作並使用本發明。對此等實施例之各種修改對於熟習 此項技術者而言將不難為顯而易見的，且在不背離本發明 之精神或範疇的情況下可將本文中界定之一般原理應用於 其他實施例。因此，本發明並不意欲限於本文中所示之實 施例，是將符合與本文中揭示之原理及新穎特徵一致之最 廣範_。 【圖式簡單說明】 圖1說明一漸近ADC之所選元件； 圖2說明一種漸近數位至類比轉換方法之所選步驟及決 策區塊； 圖3 A說明一差動漸近ADC之有限狀態機之所選元件； 圖3B說明差動漸近ADC之一輸出產生器電路之所選元 145143.doc 34- 201031126 件； 圖3C說明差動漸近ADC之一量化器電路之所選元件； 圖3D說明差動漸近ADC之額外電路之所選元件，其包括 一電容器陣列及控制該陣列之驅動器； 圖4說明在取樣及轉換階段期間圖3A至圖3D之ADC之波 形的所選態樣；及 圖5說明另一漸近數位至類比轉換方法之所選步驟。 ❿ 【主要元件符號說明】 至類 100 漸近ADC 102 二進位加權電容器陣列 105 輸入 110 輸出 120 電壓隨耦器 125 取樣開關 130 共同節點 135 控制區塊 136 輸出 150 1位元量化器 200 由ADC 100執行之漸近 比轉換方法 301 有限狀態機 302 輪出產生器電路 303 1位元差動量化器電路 304 電路 ioc •35- 201031126 310 比較器 311 輸入 312 輸入 314 OR閘 316 SR鎖存器 322 OR閘 340 差動取樣開關 342N 負輸入差動節點 342P 正輸入差動節點 352 上部SR鎖存器 353 下部SR鎖存器 354 OR閘 355 單衝觸發（電路） 400 所選波形 500 漸近數位至類比差動轉換方法 Clb-C4b 底部電容器 C1T-C4T 頂部電容器 C2Bi 電容器 C2B2 電容器 C2TI 電容器 C2T2 電容器 C4Bi 電容器 C4B2 電容器 C4T1 電容器 145143.doc •36- 201031126 C4T2 CAP_DONE_pulse<0> CAP—DONE—puls e<l> CAP_DONE_pulse<2>

Cbi

Cb2 C extra 1 C extra2 參

Cextra

CMP_DONE

Cti CT2 D1 b_D4b D1 χ-Ε)4χ Fs

⑩ H

L

S<0>5. S<3> START_CONVERSION

Vcap V CAPd

VH

Vin 電容器 信號 信號 信號 電容器 電容器 電容器 電容器 電容器 輸入 電容器 電容器 對應驅動器 對應驅動器 取樣頻率 低 位元 輸入 共同節點130上相對於接地端之 實際電壓 差動電壓 電源電壓 輸入電壓 145143.doc -37- 201031126 VL 電源電壓 Vrefn 參考電壓 Vrefp 參考電壓 丫<0>至 Y<3> 輸出位元 145143.doc -38·

Claims (1)

1. 201031126 七、申請專利範圍： 1 · 一種類比至數位轉換器，其包含·· 一比較器，其包含一比較器輸入及一比較器輸出； 一控制區塊，其包含耦接至該比較器輸出之—控制區 塊輸入； 複數對電容器，該等對電容器之電容值形成一大體上 二進位數列’該複數對電容器中之每對電容器包含—第 一電容器及一第二電容器，該複數對電容器中之每—電 容器包含耦接至該比較器輸入之一第一端，及一第二 端；及 一取樣開關，其包含：一開關輸入，其經組態以接收 一輸入電壓；一開關輸出，其耦接至該比較器輸入；及 一控制開關輸入，該取樣開關經組態以取決於該控制開 關輸入之狀態而被閉合並將該輸入電壓傳輸至該開關輸 出’或為斷開並將該輸入電壓與該開關輸出隔離； 赢 其中該控制區塊經組態以： W 將一初始偏壓提供至該複數對電容器，使得該等第 電谷裔之§亥寻第二端搞接至一第一參考電壓，且該等 第一電容器之§玄專弟二端耗接至一第二參考電廢，該第 - 二參考電壓小於該第一參考電壓； 閉合及斷開5亥取樣開關以對該等第一電容器及該等 第二電容器充電’使得該比較器輸入處之一電壓vs在該 取樣開關被斷開時大體上等於該輸入電壓； 導致該比較器比較該電壓Vs與一預定比較器臨限值 145143.doc 201031126 vt’以獲得對應於該電壓Vs之一數位表示的一輸出字之 一第一位元；及 按減小之電容值之順序針對該每對電容器，（1 )若該 字之最近獲得之位元指示該電壓Vs大於該預定比較器臨 限值Vt(Vs>Vt)，則按順序使該每對電容器中之該第一電 容器之該第二端自一第一參考電壓雙態觸發至—第二參 考電壓，或者’若該字之該最近獲得之位元指示 Vt>Vs，則按順序使該每對電容器中之該第二電容器之 該第二端自該第二參考電壓雙態觸發至該第—參考電 壓，及（2)在雙態觸發之後，導致該比較器比較該電壓％ 與該預定比較器臨限值Vt，以獲得該字之一後續位元。 2.如請求項1之類比至數位轉換器，其進一步包含： 複數對驅動器，每對驅動器包含一第一驅動器及一第 二驅動器’該每對驅動器對應於該複數對電容器中之一 不同對電容器，該每對驅動器中之該第一驅動器包含受 控於該控制區塊之一輸入，及耦接至對應於該每對驅動 器之該對電容器中之該第一 出’該每對驅動器中之該第二 區塊之一輸入，及耦接至對應於該每對驅動器之該對電

   其中該控制區塊經組態以提供該初始偏壓，並藉由控 電容器之該第二端的—輸 -驅動器包含受控於該控制 器之該等 制該等驅動器之該等輪入來雙態觸發該等電容 第二端0 其中該複數對驅動哭 如請求項2之類比至數位轉換器’其中 I45143.doc 201031126 中之每一驅動器包含一反相器。 4·如請求項3之類比至數位轉換器，其進一步包含用於指 不何時該比較器不處於一介穩狀態及該比較器提供一有 效輸出的一電路。 5·如凊求項3之類比至數位轉換器，其進一步包含一電壓 隨耦器，該電壓隨耦器具有耦接至該開關輸入之一電壓 隨耦器輸出。

   如請求項3之類比至數位轉換器，其中該取樣開關進一 步包含一電壓隨耦器，該電壓隨耦器在該取樣開關為斷 開時被關斷，該電壓隨耦器在該取樣開關為閉合時被接 通。 -種將-電壓轉換至一數位值之方法，該方法包含以下 步驟： 提供包含一比較器輸入及—比較器輸出之一比較器； 提供複數對電容器，該等對電容器之電容值形成一大 # 體上二進位數列，該複數對電容器中之每對電容器包含 -第-電容器及一第二電容器，該複數對電容器中之每 一電容器包含耦接至該比較器輸入之—第一端，及一 一端 \ 將一初始偏壓提供至該複數對電容器，使得該等第— 電容器之該等第二端麵接至—第—參考電壓，且該等第 電各益之該等第二端耦接至一第二參考電壓，該第一 參考電壓小於該第一參考電壓； 一 閉合及斷開一取樣開關以對該等第—電容器及該等第 145143.doc 201031126 二電容器充電，使得該比較器輸入處之一電壓Vs在該取 樣開關被斷開時大體上等於該取樣開關之輸入處的輸入 電壓； 比較該電壓Vs與一預定比較器臨限值vt，以獲得對應 於該電壓Vs之一數位表示的一輸出字之一第一位元；及 在獲得該第一位元之後，按減小之電容值之順序針對 該每對電容器，（1)若該字之最近獲得之位元指示該電壓 Vs大於該預定比較器臨限值Vt(Vs>vt)，則按順序使該 每對電容器中之該第一電容器之該第二端自一第一參考 © 電壓雙態觸發至一第二參考電壓’或者，若該字之該最 近獲得之位元指示Vt>Vs，則按順序使該每對電容器中 之該第二電容器之該第二端自該第二參考電壓雙態觸發 至該第一參考電壓，及（2)在雙態觸發之後，比較該電壓 Vs與該預定比較器臨限值Vt，以獲得該字之一後續位 元0 8. 如明求項7之方法，其進一步包含提供用於指示何時該 比較器不處於一介穩狀態及該比較器提供一有效輸出之φ 一電路。 翏考電壓 9.如請求項7之方法，其進一步包含提供該第 及該第二參考電壓。 10_ —種類比至數位轉換器，其包含： -用於量化之構件，其包含一用於量化之構件的輪入 及一用於量化之構件的輸出； 一用於控制之構件，其包 ，、匕3用於控制之構件的輸 145143.doc •4- 201031126 入，該輸人㈣至該用於量化之構件的輸出； 複數對電容器，該等對電容器之電容值形成一大體上 二進位數列’該複數對電容器中之每對電容器包含一第 • 冑合器〗第—電容器，該複數對電容器中之每一電 容器包含㈣至制於量化之構件的輸人的—第一端， 及一第二端；及 用於取樣之構件，其包含經組態以接收一輸入電壓 φ 之用㈣樣之構件的—輸人1接至制於量化之構件 的輸入的用於取樣之構件的—輸出，及-控制輸入； 其中該用於控制之構件經組態以： 將一初始偏壓提供至該複數對電容器，使得該等第 電谷器之該等第—端麵接至一第一參考電虔，且該等 第一電容器之該等第二端耦接至一第二參考電壓，該第 二參考電壓小於該第一參考電壓， 操作該用於取樣之構件以對該等第一電容器及該等 • 第二電容器充電’使得該用於量化之構件的輸入處的一 電壓Vs在該用於取樣之構件的輸出進人__高阻抗狀態時 大體上等於該輸入電麼， 導致該用於量化之構件量化該電壓Vs以獲得對應於 該電壓Vs之一數位表示的—輸出字之一第一位元，及 在獲得該第一位元之後，按減小之電容值之順序針 對該每對電容器，（1)若該字之最近獲得之位元指示該電 壓VS大於一預定比較器臨限值Vt(Vs>Vt)，則按順序使 β玄每對電容器中之該第一電容器之該第二端自一第一參 145143.doc 201031126 考電壓雙態觸發至一第二參考電壓，或者，若該字之該 最近獲得之位元指示Vt>Vs ’則按順序使該每對電容器 中之該第二電容器之該第二端自該第二參考電壓雙態觸 發至该第一參考電壓’及（2)在雙態觸發之後，導致該用 於量化之構件量化該電壓V s ’以獲得該字之一後續位 元。 11. 一種類比至數位轉換器，其包含： 一比較器’其包含第一比較器輸入及第二比較器輸入 以及一比較器輸出； 一控制區塊’其包含耦接至該比較器輸出之一控制區 塊輸入； 複數組電谷器’該等組電容器之電容值形成一大體上 一進位數列’該複數組電容器中之每組電容器包含一第 一電容器、一第二電容器、一第三電容器及一第四電容 器，該複數組電容器中之每一第一電容器及第二電容器 包含耦接至該第一比較器輸入之一第一端，及一第二 端’該複數組電容器中之每一第三電容器及第四電容器 包含麵接至該第二比較器輸入之一第一端，及一第二 端；及 一取樣開關’其包含經組態以接收一輸入電壓差之開 關輸入、搞接至該第一比較器輸入及該第二比較器輸入 之開關輸出’及一控制開關輸入，該取樣開關經組態以 取決於該控制開關輪入之狀態而被閉合並將該輸入電壓 差傳輸至該等開關輸出，或為斷開並在該等開關輸出處 145143.doc 201031126 提供高阻抗； 其中該控制區塊經組態以： 將一初始偏壓提供至該複數組電容器，使得該等第 一電容器及該等第四電容器之該等第二端耦接至一第二 參考電壓，且該等第二電容器及該等第三電容器之該等 第二端耗接至一第一參考電壓，該第二參考電壓小於該 第一參考電壓； Φ 閉合及斷開該取樣開關以對該等組電容器充電，使 得該第一比較器輸入與該第二比較器輸入之間的一電壓 差Vs在該取樣開關被斷開時大體上等於該輸入電壓差； 比較該電壓差Vs與一預定比較器臨限值Vt，以獲得 對應於該電壓差Vs之一數位表示的一輸出字之一第一位 兀，及 在獲得該第一位元之後，按減小之電容值之順序針 對該每組電谷器’（1)若該字之最近獲得之位元指示該電 φ 壓差Vs大於該預定比較器臨限值Vt(Vs>vt)，則按順序 使該每組電容器中之該第二電容器之該第二端自一第— 參考電壓雙態觸發至一第二參考電壓，及按順序使該每 組電容器中之該第四電容器之該第二端自該第二參考電 壓雙態觸發至該第一參考電壓，（2)若該字之該最近獲得 之位元指示Vt>Vs，則按順序使該每組電容器中之該第 一電容器之該第二端自該第二參考電壓雙態觸發至該第 一參考電壓’及按順序使該每組電容器中之該第三電容 器之該第二端自該第一參考電壓雙態觸發至該第二參考 145143.doc 201031126 電壓’及（3)在雙態觸發之後，比較該電壓差％與該預定 比較器臨限值Vt，以獲得該字之一後續位元。 12.如請求項11之類比至數位轉換器，其進一步包含： 複數組驅動器，每組驅動器包含一第一驅動器、一第 二驅動器、一第三驅動器及一第四驅動器，該每組驅動 器對應於該複數組電容器中之一不同組電容器，該每組 驅動器中之該第一驅動器包含受控於該控制區塊之一輸 入及耦接至對應於該每組驅動器之該組電容器中之該第 一電谷器之該第二端的一輸出’該每組驅動器中之該第 二驅動器包含受控於該控制區塊之一輸入及耦接至對應 於該每組驅動器之該組電容器中之該第二電容器之該第 二端的一輸出’該每組驅動器中之該第三驅動器包含受 控於§亥控制區塊之一輸入及耗接至對應於該每組驅動器 之該組電谷器中之該第三電容器之該第二端的一輸出， 且該每組驅動器中之該第四驅動器包含受控於該控制區 塊之一輸入及搞接至對應於該每組驅動器之該組電容器 中之該第四電容器之該第二端的一輸出； 其中該控制區塊經組態以提供該初始偏壓並藉由控制 s亥專驅動之該等輸入來雙態觸發該等電容器之該等第 二端。 13·如請求項12之類比至數位轉換器，其中該複數組驅動器 中之每一驅動器包含一反相器。 14·如請求項13之類比至數位轉換器，其進一步包含一差動 電壓隨耦器，該差動電壓隨耦器具有耦接至該等開關輸 145143.doc 201031126 入之第一電壓隨耦器輸出及第二電壓隨耦器輸出。 15. 如請求項13之類比至數位轉換器，其中該取樣開關進一 步包含一差動電壓隨耦器，該差動電壓隨耦器在該取樣 開關為斷開時被關斷，該差動電壓隨耦器在該取樣開關 為閉合時被接通。 16. 如請求項13之類比至數位轉換器，其中該比較器包括一 比較器及經組態以1貞測何時該比較器不處於一介穩狀態 及該比較器提供一有效輸出的一電路。 17. 如請求項16之類比至數位轉換器，其進一步包含一非同 步狀態機’該非同步狀態機經組態以回應於該電路偵測 到該比較器不處於一介穩狀態且該比較器提供一有效輸 出而改變狀態。 18. —種將一電壓轉換至一數位值之方法，該方法包含以下 步驟： 提供一比較器’該比較器包含第一比較器輸入及第二 比較器輸入以及一比較器輸出； 提供複數組電容器，該等組電容器之電容值形成一大 體上二進位數列，該複數組電容器中之每組電容器包含 一第一電容器、一第二電容器、一第三電容器及一第四 電容器，該複數組電容器中之每一第一電容器及第二電 容器包含耦接至該第一比較器輸入之一第一端，及一第 二端，該複數組電容器中之每一第三電容器及第四電容 器包含耦接至該第二比較器輸入之一第一端，及一第二 端； 145143.doc -9- 201031126 將一初始偏壓提供至該複數組電容器，使得該第— 容器及該第四電容器之該等第二端耦接至一第二參考電 壓，且該第二電容器及該第三電容器之該等第二端執接 至一第一參考電壓’該第二參考電壓小於該第一參考電 壓； 閉合及斷開一取樣開關以對該等組電容器充電，使得 該第一比較器輸入與該第二比較器輸入之間的一電壓差 Vs在該取樣開關被斷開時大體上等於該取樣開關之輪入 處的一輸入電壓差； 比較該電壓差Vs與一預定比較器臨限值vt，以獲得斜 應於該電壓差Vs之一數位表示的一輸出字之一第一位 兀，及 在獲得該第一位元之後’按減小之電容值之順序針對 該每組電容器，（1)若該字之最近獲得之位元指示該電壓 差Vs大於該預定比較器臨限值Vt(Vs>vt)，則按順序使 該每組電容器中之該第二電容器之該第二端自一第—參 考電壓雙態觸發至一第二參考電壓，及按順序使該每級 電容器中之該第四電容器之該第二端自該第一參考電壓 雙態觸發至该第二參考電壓，（2)若該字之該最近獲得之 位元指示Vt>Vs，則按順序使該每組電容器中之該第_ 電容器之該第二端自該第二參考電壓雙態觸發至該第一 參考電壓’及按順序使該每組電容器中之該第三電容器 之該第二端自該第一參考電壓雙態觸發至該第二參考電 壓’及（3)在雙態觸發之後，比較該電壓差Vs與該預定比 145143.doc -10- 201031126 較器臨限值vt，以獲得該字之一後續位元。 19. 如請求項18之方法，其中該提供該比較器之步驟包含： 提供—比較器；及提供經組態以偵測何時該比較器不處 於一介穩狀態及該比較器輸出為有效之一電路。 20. 如請求項18之方法，其中回應於該電路指示該比較器不 處於該介穩狀態及該比較器輸出為有效來非同步地執行 雙態觸發之該等步驟。 _ 21·如凊求項18之方法，其進一步包含提供該第—參考電壓 及該第二參考電壓。 22· —種類比至數位轉換器，其包含： 用於里化一電壓之構件，其包含第一比較器輸入及 第二比較器輸入以及一比較器輸出； 一用於控制之構件，其包含耦接至該比較器輸出之用 於控制之構件的一輸入； 複數組電谷器，該等組電容器之電容值形成一大體上 ❹ 二進位數列，該複數組電容器中之每組電容器包含一第 。電令器、一第二電容器、一第三電容器及一第四電容 器"玄複^:組電4器中之每一第一電容器及第二電容器 包含耗接至該第一比較器輸入之一第一端，及一第二 端，該複數組電容器中之每一第三電容器及第四電容器 包含耦接至該第二比較器輸入之一第一端，及一第二 端；及 用於取樣之構件，其包含經組態以接收-輸入電壓 差之用於取樣之構件的輸入、耦接至該第一比較器輸入 145143.doc 201031126 及該第二比較器輸入之用於取樣之構件的輸出，及—用 於取樣之構件的控制輸入，該用於取樣之構件經組態以 取決於該用於取樣之構件的控制輸入的狀態而被閉^並 將該輸入電壓差傳輸至該等用於取樣之構件的輸出，或 為斷開並在該等用於取樣之構件的輸出處提供高阻抗. 其中該用於控制之構件經組態以： 將一初始偏歷提供 電容器及該第四電容器之該等第二端耦接至一第二參考 電壓，且該第二電容器及該第三電容器之該等第二端耦 接至一第一參考電壓，該第二參考電壓小於該第一參考 電壓； 閉合及斷開該用於取樣之構件以對該等組電容哭充 電，使得該用於量化之構件的該第一輸入與該第二輪入 之間的一電壓差Vs在該用於取樣之構件被斷開時大體上 等於該輸入電壓差； 導致該用於量化之構件量化該電壓差Vs以獲得對應 於該電壓差Vs之一數位表示的一輸出字之一第一位元；及 在獲得該第一位元之後，按減小之電容值之順序針 對該每組電容器，（1)若該字之最近獲得之位元指示該電 壓差Vs大於一預定比較器臨限值Vt(Vs>Vt)，則按順序 使該每組電容器中之該第二電容器及該第三電容器之該 等第二端自一第一參考電壓雙態觸發至一第二參考電 壓，或者，若該字之該最近獲得之位元指示Vt>Vs，則 按順序使該每組電容器中之該第二電容器及該第三電容 145143.doc -】2· 201031126 器之該等第二端自該第二參考電壓雙態觸發至該第—參 考電壓，及（2)在雙態觸發之後，導致該用於量化之構件 3：化該電磨差Vs以獲得該字之一後續位元。 23. —種將一電壓轉換至一數位值之方法，該方法包含： 用於對該電壓取樣以獲得一經取樣電壓之步驟；及 用於經由漸近法而將該經取樣電壓轉換至該數位值之 步驟。

   145143.doc •13·