TW201019375A - Semiconductor wafer, electronic device, and method for making a semiconductor wafer - Google Patents

Semiconductor wafer, electronic device, and method for making a semiconductor wafer Download PDF

Info

Publication number
TW201019375A
TW201019375A TW098133492A TW98133492A TW201019375A TW 201019375 A TW201019375 A TW 201019375A TW 098133492 A TW098133492 A TW 098133492A TW 98133492 A TW98133492 A TW 98133492A TW 201019375 A TW201019375 A TW 201019375A
Authority
TW
Taiwan
Prior art keywords
layer
crystal
wafer
compound semiconductor
crystal layer
Prior art date
Application number
TW098133492A
Other languages
English (en)
Inventor
Masahiko Hata
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008334830A external-priority patent/JP5543711B2/ja
Priority claimed from JP2009046587A external-priority patent/JP2009239270A/ja
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW201019375A publication Critical patent/TW201019375A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

201019375 六、發明說明： ： 【發明所屬之技術領域】 ？ 本發明係關於半導體晶圓（Semiconductor Wafer)、電 子裝置（device)、以及半導體晶圓之製造方法。 【先前技術】 於使用GaAs系等化合物半導體結晶的電子裝置中，係 利用異質連接（hetero junction)而開發出各種高功能電 子裝置。由於化合物半導體結晶之結晶性將左右電子裝置 之性能’故要求有良好的結晶薄膜。當使用GaAs系化合物 ❹ 半導體結晶製造電子裝置時，由於異質界面有晶格匹配等 的需求’故於GaAs或與GaAs之晶格常數相當接近的Ga等 之基底晶圓（base wafer)之上結晶成長薄膜。 於:專利文獻1中係記載有一種半導體裝置，其係具有 在具有晶格不匹配的晶圓或差排缺陷密度較大的晶圓上成 長之磊晶區域的限定區域。於非專利文獻丨中係記載有藉 由心向猫日日過度生長法（lateral epitaxial overgrowth) 而形成於以Ge所覆蓋的S i晶圓上的低差排密度GaAs蠢晶 〇 層。於非專利文獻2中係記載有於y晶圓上形成高品質的 Ge磊晶成長層（以下亦稱為Ge磊晶層）的技術。於該技術 中’在Si晶圓上限定區域而形成Ge磊晶層後，藉由於Ge 磊晶層施行周期熱退火，而使Ge磊晶層之平均差排密度形 成 2. 3xl〇6cnf2。 先前技術文獻 (專利文獻） 321549 4 201019375 tr f (專利文獻1):日本特開平4-233720號公報 (非專利文獻） (非專利文獻 1) : B.Y. Tsaur et.al.「LOW-dislocation-density GaAs epilayers grown on Ge-coated Si substrates by means of lateral epitaxial overgrowth」， Appl. Phys. Lett. 41(4)347-349, 15 August 1982. (非專利文獻 2): Hsin-Chiao Luan et. al.，「High-quality Ge epilayers on Si with low threading-dislocation ® densities」，APPLIED PHYSICS LETTERS, VOLUME 75， NUMBER 19， 8 NOVEMBER 1999 。 【發明内容】 (發明所欲解決的課題） • GaAs系的電子裝置較好為形成於GaAs晶圓或Ge晶圓 等之可晶格匹配於GaAs的晶圓上。但是，可晶格匹配於 GaAs的GaAs晶圓或Ge晶圓等晶圓價格昂貴。更且，該等 φ 晶圓之散熱特性不甚良好，為了作成充分的熱設計而有抑 制裝置之形成密度的需要。因此，產生了對於使用便宜的 Si晶圓而形成的具有GaAs系等化合物半導體之結晶薄膜 的優良半導體晶圓的需求。更且，也有對於可藉由GaAs系 之電子裝置而實現高速切換（switching)的半導體晶圓的 需求。 (解決課題的手段） 為了解決前述課題，於本發明第1形態中所提供之半 導體晶圓為依序具有：基底晶圓（base wafer) '絕緣層、 5 321549 201019375
SixGe^結晶層（〇$x<1)的半導體晶圓，其中，SixGei 1結 晶層（0 S X < 1)係至少一部分的區域被退火；且於至少一部 分區域具有晶格匹配或擬似晶格匹配於SixGei_x結晶層（〇 $乂<1)的化合物半導體。5丨；^61-3{結晶層（〇$又<1)為不會 因於退火中所生的熱應力而產生缺陷的大小。SixGe^結晶 層（〇Sx< 1)亦可等間隔地設置於絕緣層上。另外，亦可於 絕緣層與前述S i X G e! - X結晶層（〇 g x < 1)之間復具有至少一 部分被熱氧化的Si結晶層。舉例而言，基底晶圓為以曰 圓，絕緣層為Si〇2層。
〇 半導體晶圓復具有用以捕捉於SixGei χ結晶層（〇$χ< 1)之内部所產生之缺陷的缺陷捕捉部；從包含於 結晶層（〇$χ< 1)的任意點至缺陷捕捉部的最大距離小於 在退火中缺陷可移動的距離。另外，半導體晶圓復具有阻 礙化合物半導體之結晶成長的阻礙層；且阻礙層係具有貫 通至ShGeh結晶層（0gx<1)的開口。阻礙層係形成於 SixGeh結晶層（〇$χ<1)上。包含於化合物半導體之開口 的部分係具有未滿/2的深寬比。 化合物半導體係具有：於開口内部的SLGeh結晶層（〇 $x<l)上結晶成長為比阻礙層之表面凸出的晶種化合物 半導體結晶種化合物半導體結晶作為核而沿著 阻礙層橫向成㈣橫向成長化合物半導舰晶。橫向成長 σ物半導體、纟“3係具有以晶種化合物半導體結晶作為 =沿著阻礙祕向成㈣第1化合物半導黯晶；以及 以第1化合物半導體結晶作為核而沿著阻礙層於與第i化 321549 6 201019375 w f合物半導體結晶不_方向橫向成長的第2化合物半導體 結晶。複數個開口係等間隔地設置於SiUW (心 < i)上。 &xGei-x結3曰層（〇$χ<】）的與化合物半導體間的界面 亦可藉由氣體P化合物而作表面處理。化合物半導體可為 3-5族化合物半導體或2_6族化合物半導體。化合物半導 體可為3-5族化合物半導體，包含A1、Ga、&中之至少一 種作為3族元素，且亦可包含Ν、ρ、Αδ、％中之至少一種 ©作為5族元素 化合物半導體亦可含有由包含Ρ的3-5族化合物半導 體構成的緩衝層；且緩衝層係晶格匹配或擬似晶格匹配於 ShGe卜2結晶層㈣χ<1)。另外，SixGe]^晶層㈣ 之表面的差排密度可為lxl〇Vcra2以下。 . 半導體晶圓亦可為基底晶圓為單晶Si ;且復具有設置 於基底晶圓之未被SixGa-x結晶層（〇$x< ；[)覆蓋之部 e Si半導體裝置。SixGei_xMaSB層犯χ<1)之形成有化合物 半導體的面亦可具有與從（100)面、（11〇)面、面、和 (100)面為結晶學等效的面、和（110)面為結晶學等效的 面以及和（111)面為結晶學專效的面之中選擇的任一個结 晶面傾斜有傾斜角。傾斜角可為2。以上6。以下。 另外’ SixGei-x結晶層（〇$χ<ΐ)之底面積亦可為imm2 以下。SLGei-x結晶層（〇gx<i)之底面積亦可為16〇〇^m2 以下。另外，SixGeh結晶層（0$χ<1)之底面積亦可為9〇〇 “ m2以下。 321549 7 201019375 另外，SixGei-x結晶 為 80#m 以下。SixGei-x 亦可為40 // m以下。 層（OSχ<1)的底面最大寬度亦可 結晶層（0^x< 1)的底面最大寬度 另外，基底晶圓係亦可具有具有從（1〇〇)面或和（_ 面為結晶學等效的面傾斜有傾斜角的主面；siU吉晶層 = χ<1)之底面為長方形；長方形之—邊與基底晶圓之 侧>方向、<Η〇>方向、〈觀>方向、以及<{)(Μ>方向中 的任-者為實質上平行。於上述情形中’前述傾斜角 2以上6°以下。 基底晶圓係亦可具有具有從⑴1)面或和（111)面為結 晶學等效的面傾斜有傾斜角的主面；SiU晶層㈣χ )之底面為、角形，六角形之—邊與基底晶圓之〈卜1〇〉 方向、〈―110〉方向、<(Ml>方向、<〇卜1>方向、<l(M>方. 向、以及<]G1>方向中的任—者為實質上 形中，傾斜角仍可為2。以上6。以p ^ 礙層之外形的最大寬度可為4250 #m以下。阻礙層 之外形的最大寬度亦可為4〇〇"m以下。 半導體晶圓亦可藉由以下步驟而製造：準備於表面具 結晶層的S()I晶圓；於S0I晶圓上生成siyGei y結晶 •7<y〈卜且 x<y);於 SiyGew 結晶層（〇.7<y<l) 使Si薄膜結晶成長；將SiyGeiy結晶層之至少一部分和 以薄膜和S〇1晶圓的Si結晶層予以熱氧化。Y可為0. 05 ° SiyGe卜y結晶層（0 7<y<1)係亦可以（ιιι)面或與 U11)面為結晶學等效的面作為主面。 321549 8 201019375 t 本發明第2形態中所提供之電子裝置係具有：基體； ' 設置於基體上的絕緣層；設置於絕緣層上且至少一部分的 區域被退火的SixGe!-x結晶層（0$χ<1);在至少一部分的 區域晶格匹配或擬似晶格匹配於SixGe 1 -X結晶層（0$x〈 1) 的化合物半導體；以及使用化合物半導體而形成的半導體 裝置。電子裝置復具有阻礙化合物半導體之結晶成長的阻 礙層；阻礙層係具有貫通至SixGei-x結晶層（0Sx<l)的開 口；且化合物半導體可具有於開口内部的SixGew結晶層（0 © Sx< 1)上結晶成長為比阻礙層之表面凸出的晶種化合物 半導體結晶；以及以晶種化合物半導體結晶作為核而沿著 阻礙層橫向成長的橫向成長化合物半導體結晶。 本發明第3形態中提供的半導體晶圓之製造方法，係 具有：準備依序具有基底晶圓、絕緣層、以及SixGeh結晶 層（0$χ<1)的G0I晶圓的階段；將SixGei-x結晶層（OSx <1)之至少一部分的區域予以退火的階段；以及於至少一 & 部分區域使晶格匹配或擬似晶格匹配於SixGei-x結晶層（0 Sx<l)上的化合物半導體結晶成長的階段。使化合物半導 體結晶成長的階段亦可包含：將阻礙化合物半導體結晶成 長的阻礙層設置於SixGeh結晶層（0Sx<l)上的階段；於 阻礙層形成貫通至SixGe!-x結晶層（0Sx<l)的開口的階 段；以及於開口之内部使SLGeh結晶層（0$χ<1)成長的 階段。 於前述製造方法中，亦可以使SixGeh結晶層（0Sx< 1)所含有的缺陷可移動至SixGe!-x結晶層（0Sx< 1)之外緣 9 321549 201019375 的溫度及時間進行前述退火的階段。另外，製造方法亦可 具有將退火階段重複進行複數次的階段。退火階段係使
SixGei-x結晶層（0^χ<1)之表面的差排密度成為lxl〇Vcm2 以下。 於上述製造方法中，使SixGeh結晶層（〇gx<i)成長 的階段係使複數個SixGei-x結晶層（〇$ x< 1)等間隔地成 長。例如，使SLGei-x結晶層（〇gx<1)成長的階段係於不 會因前述退火所產生的熱應力而導致Sixm層（〇^χ <l)產生缺陷的大小使以：⑴χ結晶層（〇gx<l)成長^ 另外，準備G0I晶圓的階段係具有··準備s〇I晶圓的
階段；於soi晶圓上形成SiyGei y結晶層（〇.7<y<i，且X W的階段；於SiyGei」吉晶層（〇 7<y<1)上結晶成長si 薄膜的階段Η吏S0I晶圓熱氧化的階段。熱氧化階段後的
SuGei-y結晶層的Ge之組成比係高於熱氧化階段前之
SlyGei_y、结晶層（0.7<y<l)的Ge之組成比。 【實施方式】 以下，雖藉由發明之實施形態說明本發明，但以 =態並非用以較申請專利範圍之發明。且，於實施形 L中所㈣㈣徵之組合的所有要 解決手段所必財。 个U马發明之 叫面rrt略性地示有一實施形態之半導體晶圓10之 圓圖所示，半導體晶圓丨〇係具有綱 18。 ’ e SlU吉晶層W、以及化合物半導體 321549 10 201019375 ^ 於半導體晶圓10之至少一部分中，基底晶圓12、絕 緣層13、以及SixGei-χ結晶層16係以相對於基底晶圓12 之主面.11為大致垂直的方向依上述順序配置。藉此，絕緣 層13係使基底晶圓12和SLGei-χ結晶層16絕緣而可抑制 不必要的漏電流（leak current)流至基底晶圓12。在此， 於本說明書中所謂「大致垂直的方向」嚴密而言並不只限 於垂直的方向，亦包含將晶圓及各構件之製造誤差納入考 慮而與垂直稍微傾斜的方向。 ^ 具有基底晶圓12、絕緣層13、以及SixGe]-d#晶層16 的GOKgermanium on insulator，絕緣層上覆鍺）晶圓可 為市售之G0I晶圓。SixGei-χ結晶層16係例如將市售之G0I 晶圓的Ge層藉由蝕刻等圖案化而形成。化合物半導體18 可藉由使用，M0CVD 法（Metal organic chemical vapor deposition，有機金屬化學氣相沈積法）或使用有機金屬 作為原料的MBE法（Molecular Beam Epitaxy,分子束蠢晶 φ法）的磊晶成長法而形成。
SixGei x結晶層16係被加以退火。SixGey結晶層16係 於未滿90(TC，較好為85〇。(：以下加以退火。藉此，可維持 SixGe〗-x結晶層16之表面的平坦性。此外，sixGei—x結晶層 16亦可於680°C以上，較好為700°C以上加以退火。藉此， 可減低ShGe^結晶層μ之結晶缺陷的密度。 亦可進行複數次退火。例如，可於以800至90(TC實 施2至10分鐘未達到以之熔點的溫度下的高溫退火後， W 680至780 C實施2至1〇分鐘的低溫退火。藉由該等退 11 321549 201019375 火可減低SixGeii結晶層1 β之内部的缺陷密度。 此外，SixGeh結晶層16亦可於大氣環境下、氮氣環 境下、氬氣環境下、或氫氣體環境下退火。尤其，藉由於 包含氫的氣體環境中將SixGei-x結晶層16加以退火，既可 維持SixGei-x結晶層16之表面狀態為平滑狀態，又能減低 SixGei-x結晶層16之結晶缺陷的密度。 化合物半導體18係晶格匹配或擬似晶格匹配於退火 後的SiU吉晶層16。藉由使用退火後的結晶層 16可以獲得結晶性優良的化合物半導體18。化合物半導體 18係例如為3-5族化合物半導體或2_6族化合物半導體。 當化合物半導體18為3-5族化合物半導體時，化合物半導 體18亦可包含A卜Ga、in中之至少一種作為3族元素， 且包含N、P、As、Sb中之至少一種作為5族元素。 在此，所謂「擬似晶格匹配」係指雖非完全的晶格匹 配，但因彼此相鄰接的2個半導體層之各自的晶格常數之 差小，故藉由各半導體層結晶晶格之彈性變形範圍内之變 形即可吸收晶格常數差’在不會顯著地產生因晶格不匹配 所導致之缺陷的範圍内，可以將彼此相鄰接的2個半導體 層積層的狀態。例如’ Ge層與GaAs層間之積層狀態即被 稱為擬似晶格匹配。 又，舉例而言，絕緣層13之面積係比基底晶圓Μ之 面積小。SixGei—x結晶層16之面積亦可比絕緣層13之面積 小。化合物半導體18之面積亦可比SLGei x結晶層Μ之面 積小。於本實施形態中雖以SixGei_x結晶層16與化合物半 321549 12 201019375 ,導體18係配置為排列於大致垂直於基底晶圓12之主面11 的方向的情形為例進行說明，但sixGelx結晶層16及化合 物半導體18亦可配置為排列於大致平行於基底晶圓12之 主面的方向。 於本實施形態中雖以基底晶圓12與絕緣層13鄰接的 情形為例進行說明，但基底晶圓12與絕緣層13間之位置 關係並不限為兩者鄰接的關係。例如，亦可於基底晶圓12 與絕緣層13之間形成有其他層。化合物半導體a亦可由 ® 複數層結晶層形成。 第2A圖係概略性地示有半導體晶圓2〇的剖面之一 例。如弟2A圖所不’半導體晶圓20係至少於一部分中於 大致垂直於基底晶圓12之主面11.的方向依序具有：基底 晶圓12、絕緣層13、SixGeh結晶層26、以及阻礙層25。 藉此’絕緣層13係使基底晶圓12與SixGe!—x結晶層26絕 緣而可抑制不必要之漏電流流向基底晶圓12。 ❹ SlxGei-x結晶層26之至少一部分區域係被施以退火。 藉此’可減低SixGeh結晶層26内部的缺陷密度。阻礙層 25係形成於SixGei-x結晶層26上。於阻礙層25係於大致 垂直於基底μ圓12之主面11的方向形成有將阻礙層2 5從 阻礙層25之表面貫通至SLGeh結晶層26的開口 27。藉 此’開口 27係使SixGei-x結晶層26露出。例如，上述之所 謂SixGei-x結晶層26之至少一部分區域係指於開口 27露出 的區域。 第2B圖係表示於開口 27設有化合物半導體28的半導 321549 13 201019375 體晶圓20之剖面。阻礙層25係阻礙化合物半導體28之結 晶成長。亦即，化合物半導體28之結晶將不於阻礙層25 之表面成長，而將於開口 27之内部選擇性使結晶成長。於 開口 27露出的SixGei-x結晶層26係藉由退火而具有良好的 結晶性。藉由使用退火過的SixGei-x結晶層26，將SixGei-x 結晶層26之表面作為晶種〇66(1)面而選擇性地使化合物 半導體28之結晶成長。又，阻礙層25之面積亦可小於 SixGei-x結晶層26之面積。 第3圖係概略性地示有半導體晶圓3〇之剖面之一例。 如第7圖所示，半導體晶圓3〇係具有：基底晶圓12、絕 緣層13'SixGei-x結晶層36、以及化合物半導體38eSixGe x 結晶層36及化合物半導體38係同等於第丨圖的SixGeix 結晶層16及化合物半導體18。因此，於以下說明中將有 省略對於同等構件之重複說明的情形。 .半導體晶圓30與半導體晶圓1〇之差異點在於將 SLGei-x結晶層36和化合物半導體38配置為排列於對於基 底晶圓12之主φ 11大致平行的方向。SLGei^晶層祁 及化合物半導體38係沿著絕緣層13之表面19而依上述順 序配置。 第4圖係概略性地示有半導體晶圓4G之剖面的-例。 如第4圖所示，半導體晶圓4〇係具有：基底晶圓12、絕 緣層13、SiHW 46、阻礙層45、以及化合物半導 體48。半導體晶圓40與半導體晶圓3〇之差異點在於係另 外具有將SiU吉晶層46之上表面覆蓋的阻礙層奶。 321549 14 201019375
SixGeh結晶層46及化合物半導體48係同等於SixGew結 晶層36及化合物半導體38。且，阻礙層45同等於阻礙層 25。阻礙層45係阻礙化合物半導體48之結晶成長。 藉此，化合物半導體48係以大致垂直於SixGeh結晶 層46之基底晶圓12之主面11的侧面作為核而選擇性成 長。又，絕緣層13亦可含有阻礙結晶成長的材料。舉例而 言，絕緣層13為Si〇2。 半導體晶圓40可依據以下順序製作。首先，係準備具 ® 有基底晶圓12、絕緣層13、以及SixGe卜X結晶層46的GOI 晶圓。之後，G0I晶圓之SixGe!-x結晶層46係藉由蝕刻等 而圖案化，形成矩形的SixGei-x結晶層46。之後，以將SixGei-x 結晶層46之表面中與基底晶圓12之主面11大致平行的面 加以覆蓋的方式形成阻礙層45。 阻礙層45亦可具有與矩形的SixGei-x結晶層46相同的 形狀。例如，藉由以CVD法生成Si〇2而形成阻礙層45。且， 错由钱刻矩形的SixGei-x結晶層46而形成SixGei-x·結晶層 46。由於被蝕刻後的SixGe!-x結晶層46比阻礙層45小，故 可於阻礙層45與絕緣層13之間形成空間。 其次，在大致垂直於SixGeh結晶層46之基底晶圓12 之主面的表面41形成晶格匹配或擬似晶格匹配的化合物 半導體48。化合物半導體48係例如藉由M0CVD法而形成。 亦可於形成化合物半導體48前將SixGeh結晶層46退火。 藉由將SixGe!-x結晶層46退火來提昇SixGeh結晶層46之 結晶性。 15 321549 201019375 第5圖係概略性地示有含有s〇i晶圓的半導體晶圓训 之d面的-例。苐6圖係概略性地示有含有藉由將於第$ 圖所不的soi晶圓氧化濃縮而形成# G〇i曰曰曰圓的半導體晶 圓6〇之剖面的一例。半導體晶圓5(M系依序具有：s〇I 2 圓卜SixGe!—x結晶層56、以及Si結晶層57。观晶圓 係依序具有.基底晶圓12、絕緣廣13、以及&結晶層Μ。 半導體晶圓50 < SLGeh結晶層56之至少一部分與 Si結晶層57係施以熱氧化。阻礙層邸係藉由將^結晶 層57熱氧化而形成。阻礙層65係例如為抓層。另外曰，曰 延續S!、结晶層57之熱氧化，當熱氧化sin曰曰層邡 時’ S!成份係選擇性地被熱氧化。結果，隨著熱氧化的進 =ShGei-x結晶層56内之Ge濃度將上昇。例如，熱氧化前 為㈣85的SixGei_x結晶層56於熱氧化後將成為χ=〇. 〇5 以下。slxGei4晶層56係較好為以⑴υ面或以糾⑴ 面在結晶學上為等效的面為主面。 另外’藉由將SOI晶圓的Si結晶層14也加以熱氧化 如第6圖所不’ Sl肖晶層14⑯變化為絕緣層64。絕緣/ =係例如為Si〇2。藉由以上的順序形成依序具有：基底』 囫12、絕緣層13、絕緣層64、SLGei^吉晶層託、以及p 2層65的G0I晶圓。阻礙層65φ可藉由_等而圖“ 藉此形成矩形。 ㈣形的阻礙層65以外的場所絲出結晶層 社曰=由以矩㈣SlU晶層56作為遮罩將SixGei.x 、，”曰層56蝕刻’使SixGei_x結晶層％之面積小於阻礙層 321549 16 201019375 •· 65之面積。結果，即可於阻礙層65和絕緣層64之間形成 空間。 其次，在大致垂直於SlxGe]j晶層56之基底晶圓12 之主面11的表面41形成晶格匹配或擬似晶格匹配的化合 物半導體68。在形成化合物半導體68冑亦可退火χ 結晶層56。藉由退火SixGei_x結晶層％ *提昇^〜結 晶層56之結晶性。 又’亦可藉由在第6圖所示的阻礙層65施行钱刻而於 阻礙層65形成露出SixGei_x結晶層56的開口。藉由於該開 口内使化合物半導赌晶成長，即可形成與於第2b圖所示 的半導體晶圓20同等的半導體晶圓。 第7圖係示有電子裝置1〇〇之平面例。第8圖係示有 第7圖的A-A線剖面。第9圖係示有第7圖的Β_β線剖面。 電子裝置100係具有：G0I晶圓102、阻礙層1〇4、晶種化 合物半導體結晶108、第1化合物半導體結晶UG、第2化 鬱合物半導體結晶112、閘極絕緣膜114、閘極電極116、以 及源極/汲極電極118。阻礙層1〇4與阻礙層25係同等。 晶種化合物半導體結晶108、第〗化合物半導體結晶ιι〇 及第2化合物半導體結晶112之任一者係與化合物半導體 18同等。因此，對於同等之構件有省略其重複說明的情形。 於本例中係以露出於開口 105的以結晶層166為核而 使晶種化合物半導體結晶1〇8成長至從開口 1〇5突出為 止。又’ Ge結晶層166係於SixGe!-x結晶層26中χ=〇的情 形。之後，以晶種化合物半導體結晶1〇8作為核而使第i 321549 17 201019375 化合物半導體結晶110於阻礙層104之表面的第1方向成 m 長。之後，以第1化合物半導體結晶110作為核而使第2 ' 化合物半導體結晶112於阻礙層104之表面的第2方向成 長。第1方向及第2方向係例如為互相垂直的方向。 電子裝置100可含有複數個MISFET(metal-insulator-semicoductor field-effect transistor ，金 屬絕緣半導體場效電晶體）或HEMT(high-electron-mobility transistor ， 高電子移動率電晶體）。
G0I晶圓102係例如為市售之GOI(germanium-on- Q insulator)晶圓。於G0I晶圓102上形成有為主動元件的 MISFET或HEMT等。於本實施形態中，藉由使用G0I晶圓 102可防止上述主動元件之誤動作。藉此，可以得到即使 在高溫下也可穩定動作的電子裝置1〇〇。此外，由於可以 減低電子裝置100之寄生電容’故可以提昇電子裝置 之動作速度。此外’藉由絕緣層164之高絕緣電阻，可以 抑制從電子裝置100往Si晶圓162的不必要漏電流。 G0I晶圓102可為不包含雜質的高電阻晶圓，亦可為 ❹ 含有P型或η型之雜質的低電阻晶圓。Ge結晶層166可由 不含有雜質的Ge形成，亦可由含有p型或n型雜質的Ge 形成。 G0I晶圓102係於至少一部分中俊序具有：以晶圓 162、絕緣層164、以及Ge結晶層166。〇〇1晶圓ι〇2係於 si晶圓162之主面172侧具有絕緣層164及以結晶層 166。以晶圓162亦可為單晶^晶圓。以晶圓162為基底
1S 321549 201019375 ；晶圓之一例。Si晶圓162可作用為電子裝置100之基體 (substrate) 〇 絕緣層164係將Si晶圓162和Ge結晶層166電性絕 緣。舉例而言，絕緣層164係形成為鄰接Si晶圓162之主 面172。Si晶圓162及絕緣層164係同等於基底晶圓12及 絕緣層13。Ge結晶層166和sixGei_x結晶層16或SixGei χ 結晶層26為同等。因此，對於同等構件有省略其重複說明 的情形。 0
Ge結晶層166係形成為鄰接絕緣層164〇Ge結晶層166 亦可包含Ge之單結晶。Ge結晶層！66亦可為多結晶。^ 結晶層166亦可為Si含有率低的SixGei x結晶。 阻礙層104係阻礙磊晶成長。阻礙層1〇4可於G〇I晶 圓102之主面172側鄰接Ge結晶層166而形成。阻礙層 104可於大致垂直於“晶圓162之主面172的方向形成貫 通阻礙層104的開口 1〇5。阻礙層104可形成開口 1〇5且 φ阻礙結晶成長。開口 105係使Ge結晶層166露出。藉此， 由於在阻礙層104形成有到達Ge結晶層166的開口 1〇5， 故於露出Ge結晶層166的開口 105,磊晶膜係選擇性成長。 另一方面，由於在阻礙層104之表面的結晶成長被阻礙， 故磊晶膜不於阻礙層104之表面成長。阻礙層1〇4係例如 含有氧化矽或氮化矽。 在此，於本說明中所謂的「開口之深寬比」係指將「開 口深度」除以「開口寬度」的比。例如，依據日本電子資 訊通訊學會編撰的「電子資訊通訊手冊第1分冊」第751 321549 19 201019375 頁（1988年Ohmsha發行），其係將（蝕刻深度/圖案寬度）記 載為深寬比。於本說明書中也以同樣的意義使用深寬比這 個用語。又，「開口深度」係指於晶圓上積層薄膜時在積層 方向的開口深度。「開口寬度」係指在垂直於積層方向之方 向的開口之寬度。當開口的寬度並非一定時，「開口寬度」 係指開口之最小寬度。例如，當從積層方向所見之開口形 狀為長方形時，「開口寬度」係指長方形之短邊的長度。 於不將形成於開口 105的Ge結晶層166加熱至600至 900°C左右為止時，例如開口 105較好為具有（，3)/3以上 的深寬比。更具體而言，當於開口 105之底面的Ge結晶層 166之面方位為（100)時，開口 105亦可具有1以上之深寬 比。當於開口 105之底面的Ge結晶層166之面方位為（111) 時，開口 105亦可具有，2=(約·1. 414)以上的深寬比。當 於開口 105之底面的Ge結晶層166之面方位為（110)時， 開口 105亦可具有（，3)/3=(約0. 577)以上的深寬比。 若於深寬比為（/~3)/3以上的開口 105之内部形成有 Ge結晶層16 6，則包含於Ge結晶層16 6的缺陷將於開口 105之壁面終結（terminate)。結果，可以減低未被開口 105 之壁面覆蓋而露出的Ge結晶層166之表面的缺陷。亦即， 當開口 105具有（，3)/3以上之深寬比時，即使是對形成 在開口 10 5的Ge結晶層16 6未施以退火的狀態下，也可使 於開口 105露出的Ge結晶層166之表面的缺陷密度縮小至 預定之容許範圍。藉由使用於開口 105中露出的Ge結晶層 166之表面作為晶種化合物半導體結晶108之結晶核，可 20 321549 201019375
·· 以提高晶種化合物半導體結晶i〇8之結晶性D 又，當可將形成於開口 105的Ge結晶層166加熱至 600°〇至左右而施以退火時，開口 1()5之深寬比亦可 為未滿，2。此乃因即使當開口 1〇5之深寬比未滿,2時也 仍可藉由施行退火而減低Ge結晶層166之缺陷。更具體而 言’當於開口 1G5之底面的Ge結晶層166之面方位為（1〇〇) 時，開口 105亦可具有未滿}的深寬比。當於開口 ι〇5之 ❺底面的Ge結晶層166之面方位為（111)時，開口 亦可 具有未滿，2=(約1.414)的深寬比。當於開口 1〇5之底面 的Ge結晶層166之面方位為（11〇)時，開口 1〇5亦可具有 未滿（/3)/3=(約0.577)的深寬比。Ge結晶層166亦可於 使化合物半導體在Ge結晶層166上結晶成長前施行退火。 另2外，開口 105之面積可為lmm2以下，較好可為未滿 〇.25mm2。此時，晶種化合物半導體結晶1〇8之底面積亦可 為W以下$ 〇. 2 W。藉由使晶種化合物半導體結晶玉〇 8 ©<尺寸為預定值以下，即可藉由預定條件之退火而使晶種 化合物半導體結晶1〇8之任意點的缺陷移動至晶種化合物 半導體結晶108之端部。因此，可以容易地減低晶種化合 物半導體結晶108的缺陷密度。 此外開口 之底面積可為〇· 〇imm2以下，較好為 I6〇〇#m以下，更好為議以下。此等情形時，形成於 開口 105内部的晶種化合物半導體結晶1〇8之底面積也成 為0.01mm2以下、16〇〇#m2以下、或9〇〇em2以下。 當晶種化合物半導體結晶108及化合物半導體層等功 321549 21 201019375 能層 丹⑽日，102間之熱膨脹係數差大時，容易因数 =功能層產生局部的撓曲。相對於此，當=積 為m以下時，與前述面積比〇.〇1咖2更大時相比，可 ㈣紐於開口 105之底面露出的Ge結晶層166之退火所需 因此，藉由使開σ1ϋ5之底面積為G.(W以下， 可以抑制功能層因該撓曲而產生結晶缺陷的情形。 當開口 1〇5之底面積比16〇〇_2大時，由於益法充分 =結晶缺陷，故難以獲得具有製造裝置所需之預定特性 ❹ ==體晶圓。相對於此，當開口 1〇5之底面積為16叫瓜2 以下時，則結晶缺陷之數量將減低至狀值以下。結果， 即可使用形成於開口内部的功能層製造高性能的裝置。更 當上述面積為以下時，由於結晶缺陷之數量成 為預定值以下的機率提高，故可以良率良好地製造上述裝 置。 另-方面’開口 105之底面積較好為25心2以上。若 ^述面積比25,2小，則當於開口 105之内部使結晶蟲晶 、長時，該結晶之成長速度將變得不穩定，結晶形狀容易 ❹ 產生雜亂。更且，若前述面積變得比25vm2小，則有難以 將所形成的化合物半導體加工形成裝置且良率降低的情 形。 ^此外，開口 ι〇5之底面積相對於覆蓋區域面積之比例 較好為0.01%以上。被覆區域亦可為被阻礙層104覆蓋的 Ge結晶層166之區域。若上述比例小於〇 〇1%，則開口 1〇5 之内部的結晶成長速度將變得不穩定。又，當於丨個覆蓋 321549 22 201019375 區域形成複數個開口 105時，所謂開口 105之底面積即意 * ' 謂著該覆蓋區域所含有的複數個開口 105之底面積的總 和0 開口 105之底面形狀的最大寬度可為100# m以下，較 好亦可為80/zm以下。開口 105之底面形狀的最大寬度係 指將包含於開口 105之底面形狀的任意2點連結的各個直 線長度中最大者。當開口 105為正方形或長方形時，該底 面形狀之一邊長度可為100/zm以下，較好亦可為80/z m以 〇 下。當前述底面形狀之最大寬度為100# m以下時，與前述 底面形狀之最大寬度大於100/zm的情形相較之下可以用 較短的時間將於開口 105露出的Ge結晶層166退火。 此外，於Ge結晶層166中退火的區域亦可形成為即使 在Ge結晶層166與絕緣層164間因退火溫度條件下的熱膨 脹係數差異而被施加應力的情形中也不會於Ge結晶層166 產生缺陷的大小。所謂該退火區域係指於開口 105中露出 @ 的區域。例如，在與主面172為大致平行之方向的Ge結晶 層166之該區域的最大寬度可為40# m以下，較好亦可為 20/zm以下。由於Ge結晶層166之該區域的最大寬度係視 開口 105之底面形狀的最大寬度而定，故開口 105之底面 形狀較好為具有預定值以下的最大寬度。例如開口 105之 底面形狀的最大寬度可為40#111以下，更好可為30/zm以 下。 亦可於1個阻礙層104形成1個開口 105。藉此，於 開口 105之内部可以穩定的成長速度使結晶蠢晶成長。此 23 321549 201019375 外，亦可於1個阻礙層104形成複數個開口 105。此時， ψ 較好為等間隔地配置各個開口 105。藉此，於開口 105之 ’ 内部可以穩定的成長速度使結晶磊晶成長。 當開口 105之底面形狀為多角形時，該多角形之至少 1邊的方向亦可與GOI晶圓102之主面的結晶學的面方位 之一實質上為平行。開口 105之底面形狀與GOI晶圓102 之主面的結晶學的面方位的關係較好為使於開口 105之内 部成長的結晶之侧面為安定面的關係。在此，所謂「實質 上平行」係包含上述多角形之一邊的方向與晶圓之結晶學 ❹ 的面方位之一從平行略微傾斜的情形。前述傾斜之大小亦 可為5°以下。藉此，可抑制結晶成長之雜亂而穩定形成上 述結晶。 GOI晶圓102之主面可為（100)面、（110)面、或（111) 面、或與上述等效的面。此外，GOI晶圓102之主面較好 為從上述結晶學之面方位稍微傾斜。亦即，GOI晶圓102 較好為具有傾斜角。前述傾斜之大小可為10 °以下。此外， ❹ 前述傾斜之大小可為0. 05°以上6°以下，亦可為0. 3°以上 6°以下，或可為2°以上6°以下。當於開口内部使方形結晶 成長時，晶圓之主面可為（100)面、（110)面、或與前述為 等效的面。藉此，易於在上述結晶出現4次對稱的側面。 舉例而言，以阻礙層104係形成於GOI晶圓102之表 面的（100)面，開口 105係具有正方形或長方形之底面形 狀，晶種化合物半導體結晶108為GeAs結晶的情形為例進 行說明。此時，開口 105之底面形狀的至少1邊的方向亦 24 321549 201019375 ^可為與G(H晶圓1〇2之<010>方向、<0-10>方向、<001〉方 向、及<00-1>方向中的任一方向為實質上平行。藉此，GeAs 結晶之側面成為穩定的面。 就另一例而言，以阻礙層104係形成於G0I晶圓102 之表面的(111)面’開口 105具有六角形之底面形狀，晶種 化合物半導體結晶108為GaAs結晶的情形為例進行說明。 此時’開口 105之底面形狀的至少丨邊的方向亦可為與G〇i 晶圓 之 <1-1〇> 方向、<-110> 方向、<〇_u> 方向、<〇11> 方向、<10-1>方向、及<-101>方向中的任一方向為實質上 平行。藉此，GeAs結晶之側面成為穩定的面。又，開口 1〇5 之底面形狀亦可為正六角形。 亦可於G0I晶圓1〇2形成複數個阻礙層1〇4。藉此， 於GOI晶圓1〇2形成複數個覆蓋區域。例如，亦可於 晶圓102的如第23圖所示的各個區域8〇3形成有如第7圖 所示的阻礙層1〇4。 ❷ 於開口 1〇5之内部的晶種化合物半導體結晶108係藉 由化學氣相成長法（CVD法）或氣相磊晶成長法（vpE法^而 形成。於該等成長法中係將含有所欲形成的薄膜結晶之構 成元素的原料氣體供給至晶圓上，藉由原料氣體之氣相或 晶圓表面的化學反應而形成薄膜。供給至反應裝置内的原 料氣體係藉由氣相反應而生成反應中間體（以下亦稱前^ 體）。所生成的反應中間體係於氣相中擴散而吸著於晶圓表 面。吸著於晶圓表面的反應中間體係於晶圓表面表面 而析出為固體膜。 κ 321549 25 201019375 因此，於G0I晶圓102亦可於鄰接的兩個阻礙層104 間設置犧牲成長部。該犧牲成長部係以比該2個阻礙層104 之任一者的上表面更高的吸附速度吸附Ge結晶層166或晶 種化合物半導體結晶108之原料而形成薄膜。於該犧牲成 長部製膜的薄膜並不需為具有與Ge結晶層166或晶種化合 物半導體結晶108同等之結晶品質的結晶薄膜，亦可為多 結晶體或非晶體。此外，於犧牲成長部製膜的薄膜亦可不 用於製造裝置用。 犧牲成長部係將各個阻礙層104個別圍起。藉此，於 開口 105之内部中可以藉由穩定的成長速度使結晶磊晶成 長。 此外，各個阻礙層104亦可具有複數個開口 105。電 子裝置100亦可於鄰接的2個開口 105間含有犧牲成長 部。犧牲成長部之各者亦可配置為等間隔。 G0I晶圓102之表面附近的區域亦可功能為犧牲成長 部。此外，犧牲成長部亦可為形成於阻礙層104且到達G0I 晶圓102的溝。上述溝之寬度可為20//m以上500 //Π1以 下。又，於犧牲成長部產生結晶成長亦可。 如上所述，犧牲成長部係配置於鄰接的2個阻礙層104 之間。此外，犧牲成長部係以包圍各個阻礙層104的方式 設置。藉此，犧牲成長部係將擴散於覆蓋區域之表面的上 述前驅體捕捉、吸附、或固定。從而，可以於開口 105之 内部以穩定的成長速度使結晶成長。上述前驅體係晶種化 合物半導體結晶108之原料的一例。 26 321549 201019375 、 於G0I晶圓102之表面配置有預定大小的覆蓋區域， 覆蓋區域係包圍G0I晶圓1〇2之表面。例如，當藉由M0CVD 法而使結晶於開口 105之内部成長時，到達至G0I晶圓102 之表面的前驅體之一部分係於G0I晶圓102之表面結晶成 長。如上所述’藉由使上述前驅體的一部分於G0I晶圓102 之表面被消費，使於開口 105之内部形成的結晶之成長速 度穩定化。 就犧牲成長部之另一例而言，可列舉以Si、GaAs等所 ❹形成的半導體區域。例如，亦可於阻礙層1〇4之表面藉由 離子鍍覆（ionplating)法、濺鍍（sputtering)法等方法而 沉積非晶（amorphous)半導體或多結晶半導體，藉此形成犧 牲成長部。犧牲成長部可配置於鄰接的2個阻礙層1〇4之 間，亦可包含於阻礙層104。此外，於鄰接的2個覆蓋區 域之間，亦可配置阻礙前驅體之擴散的區域。此外，覆蓋 區域亦可被阻礙前驅體之擴散的區域包圍。 φ 鄰接的2個阻礙層104只要有些許的相離，則於開口 105之内部的結晶成長速度將穩定化。鄰接的2個)1 且礙層 104亦可相離20/zm以上而設。複數個阻礙層1〇4亦可挾 著犧牲成長部且相隔20#m以上而設。藉此，於開口 105 之内部可以更穩定的成長速度使結晶成長。在此，鄰接的 2個阻礙層1 〇 4間的距離係指鄰接的2個阻礙層1 〇 4之外 圍上的點彼此間的最短距離。.各個阻礙層10 4亦可配置為 等間隔。尤其當鄰接的2個阻礙層104之間的距離未滿 l〇em時’藉由將複數個阻礙層1〇4配置為等間隔，可以 321549 27 201019375 在開口 105之内部以穩定的成長速度使結晶成長。 從開口 105之積層方向所見的形狀可為正方形、長方 形、圓形、橢圓形、以及長圓形等任意形狀。當從開口 1〇5 之積層方向所見之形狀為圓形或橢圓形時，開口 1〇5之寬 度係各自為直徑及短徑。更且與開口 1〇5之積層方向平行 之面的剖面形狀亦可為矩形、梯形拋物線形狀、以及雙曲 線形狀等任意形狀。當與開口 1〇5之積層方向平行之面的 剖面形狀為梯形時，開口 1〇5之寬度為開口 1〇5之底面或 入口的最短寬度。 當從開口 105之積層方向所見之形狀為長方形或正方 =，且與積層方向平行之面的開口 105之剖面形狀為矩形 時，開口 105内部的立體形狀即為長方體。開口 1〇5内部 之立體形狀為任意形狀。任意立體形狀之深寬比只要為近 似於開口 105内部之立體形狀的長方體之深寬比即可。
Ge結晶層166係可為具有捕捉可移動於Ge結晶層166 之内部的缺陷之缺陷捕捉部。該缺陷亦可包含於以結晶層 166之形成時存在的缺陷。缺陷捕捉部可為於以結晶層 的結晶界面（b_dary)或結晶表面，亦可為形成於^結晶 層166的物理性痕跡。例如，缺陷捕捉部為結晶界面或結 晶表面的不與Si晶圓162為大致平行的方向的面。舉例而 言’將Ge結晶層166餘刻為線狀或孤立的島狀，藉由於 Ge結晶層166形成界面而形成缺陷捕捉部。此外，藉由機 械性的·、摩擦、離子植人“於Ge結晶層166形成物 理性的痕跡也可形成缺陷捕捉部。缺陷捕捉部亦可形成於 321549 28 201019375
Ge結晶層166中不從開口 105露出的區域。此外，缺陷捕 * 捉部亦可為Ge結晶層166與阻礙層104間的界面。 上述缺陷可藉由於Ge結晶層166於上述溫度及時間實 施退火而使上述缺陷於Ge結晶層166之内部移動而例如於 Ge結晶層166與阻礙層104間之界面被捕捉。如上所述， 由於存在於Ge結晶層166之内部的缺陷係因退火而集中於 上述界面，故可減低Ge結晶層166之内部的缺陷密度。結 果，相較於退火前可提昇露出於開口 105的Ge結晶層166 ® 之表面的結晶性。 缺陷捕捉部只要以於退火之溫度及時間條件下缺陷為 可移動距離以下的方式配置即可。上述缺陷可移動距離 L[ /zm]在退火溫度700至950°C時為3#m至20/zm即可。 缺陷捕捉部只要配置為相對於包含於露出在Ge結晶層166 之開口 105的區域的所有缺陷在上述距離内即可。結果， Ge結晶層166之該區域内部的貫通缺陷密度（亦稱作貫通 _差排密度）係因上述退火而減低。例如，Ge結晶層166之 貫通差排密度係減低至lxlOVcm2以下。 又，Ge結晶層166亦可以在Ge結晶層166之開口 105 露出的區域形成時即存在的缺陷可移動至Ge結晶層166之 上述缺陷捕捉部的溫度及時間條件下進行退火。Ge結晶層 166之該區域只要形成於在不超過預定條件之退火下的缺 陷移動距離之兩倍的最大寬度内即可。 此外，於Ge結晶層166之開口 105露出的區域只要形 成即使於退火溫度下被施加起因於Ge結晶層166與Si晶 29 321549 4 201019375 圓162之間的熱膨脹係數之差異的應力時也不會於Ge結晶 層166之該區域產生缺陷的大小即可。Ge結晶層166之該 ‘ 區域的與主面172大致平行之方向上的最大寬度可為 40/zm以下，較好為20^111以下。 藉由採用以上構成，Ge結晶層166之缺陷捕捉部以外 的區域中的缺陷密度將減低。例如，當Ge結晶層166係鄰 接露出於開口 105的絕緣層164而形成時將有產生晶格缺 陷等得情形。上述缺陷可於Ge結晶層166之内部移動且隨 著Ge結晶層166之溫度提高其移動速度也隨之增加。此 © 外，上述缺陷可於Ge結晶層166之表面及界面等捕捉。 藉此，可以減低磊晶薄膜的缺陷，提昇電子裝置100 之性能。例如，當以露出於開口 105的Ge結晶層166之表 面作為結晶核使晶種化合物半導體結晶108成長時，可以 提昇晶種化合物半導體108之結晶性。此外，藉由使結晶 性良好的Ge結晶層166作為晶圓材料。可以良質地形成因 晶格不匹配而無法直接於絕緣層164結晶成長之種類的薄 〇 膜。
Ge結晶層166亦可提供晶種化合物半導體結晶108之 結晶核。當將以於開口 105露出的Ge結晶層166之表面作 為晶種化合物半導體結晶108之結晶核使用時，可以提高 晶種化合物半導體結晶108之結晶性。此外，可以減低起 因於磊晶薄膜之晶圓材料的缺陷，結果即可提昇電子裝置 100的性能。此外，即使在起因於晶格不匹配而無法在絕 緣層164上直接結晶成長之種類的薄膜中，也可以用結晶 30 321549 201019375 性良好的Ge結晶層16 6作為晶圓材料而形成良好的結晶薄 « " 膜。 又，於本說明書中，所謂缺陷密度較小係指包含於預 定大小之結晶層之内部的貫通差排之個數的平均值為0. 1 個以下時的情形。所謂貫通差排係指以貫通Ge結晶層166 的方式形成的缺陷。此外，所謂貫通差排之平均值為0. 1 個係指檢查活性層部分之面積為10 # mxl 0 // m左右之裝置 .10個而於其中發現有1個具有貫通差排的裝置的情形，若 ® 換算為差排密度，則由姓刻斑（etch pit)法或穿透型電子 顯微鏡（以下亦稱T E Μ )所行之平面剖面觀察所測定的平均 差排密度為大約1. Oxl05cnf2以下的情形。
Ge結晶層166亦可藉氣體的P化合物來表面處理與晶 • 種化合物半導體結晶108相對向的面。藉此，可以提高於 Ge結晶層16 6形成的膜之結晶性。含有P的氣體例如可為 包含PH3(膦，phosphine)的氣體。 ^ 晶種化合物半導體結晶108亦可構成晶格匹配或擬似 晶格匹配於Ge結晶層166的化合物半導體之一部分。晶種 化合物半導體結晶108可形成為鄰接Ge結晶層108。晶種 化合物半導體結晶108可晶格匹配或擬似晶格匹配於Ge結 晶層16 6。 晶種化合物半導體結晶108係可為以退火後的Ge結晶 層166作為核而成長的化合物半導體結晶。晶種化合物半 導體結晶108可形成為比阻礙層104之表面各起晶種化 合物半導體結晶108係形成於形成有Ge結晶層166的區 31 321549 201019375 域，晶種化合物半導體結晶108之上部可以比阻礙層104 # 之表面更上方的方式形成。例如，晶種化合物半導體結晶 108可於開口 105之内部以Ge結晶層166之表面作為結晶 核進行結晶成長，而形成為比阻礙層104之表面突出。 從阻礙層104之表面突出的晶種化合物半導體結晶 108之特定面係可為成為第1化合物半導體結晶110之結 晶核的晶種面。當GOI晶圓102之面方位為（100)且於<001〉 方向形成開口 105時，晶種化合物半導體結晶108之晶種 面為（110)面及與其為等效的面。當於<011〉方向形成開口 © 105時，晶種化合物半導體結晶108之晶種面係（lll)A面 及與其等效的面。結晶性良好的晶種化合物半導體結晶108 係提供結晶性良好的晶種面。藉此，提高以晶種化合物半 導體結晶108為結晶核而結晶成長的第1化合物半導體結 晶110之結晶性。 晶種化合物半導體結晶108係可為晶格匹配或擬似晶 格匹配於Ge結晶層166的4族、3-5族或2-6族的化合物 ❹ 半導體’可例不 GaAs、I nGaAs、S i xGei-x (0Sx〈l)。晶種 化合物半導體結晶108與Ge結晶層166之間亦可形成緩衝 層。緩衝層可構成晶格匹配或擬似晶格匹配於Ge結晶層 166的化合物半導體之一部分。緩衝層可具有包含P的3-5 族化合物半導體層。 第1化合物半導體結晶110係以晶種化合物半導體結 晶108之特定面作為核而於阻礙層104上橫向（lateral) 成長而形成。第1化合物半導體結晶110為橫向成長化合 32 321549 201019375 ··物半導體結晶之一例。第1化合物半導體結晶110可構成 為晶格匹配或擬似晶格匹配於Ge結晶層166的化合物半導 體之一部分。第1化合物半導體結晶11〇可為晶格匹配於 或擬似晶格匹配於晶種化合物半導體結晶1〇8之特定面的 4族、3-5族、或2-6族之化合物半導體，例如GaAs、InGaAs、 51^匕^(〇$又<1)。第i化合物半導體結晶11〇之特定面可 提供可作為第2化合物半導體結晶112之結晶核的晶種 面。由於第1化合物半導體結晶110具有良好的結晶性， 故第1半導體結晶110可提供結晶性良好的晶種面。 第2化合物半導體結晶112為橫向成長化合物半導體 結晶之一例。第2化合物半導體結晶112係可將第丨化合 物半導體結晶110之特定面作為晶種面而於阻礙層1〇4上 •橫向成長。帛2化合物半導體結晶112可構成為晶格匹配 或擬似晶格匹配於Ge結晶層ι66的化合物半導體之一部 分。第2化合物半導體結晶112由於可將結晶性良好的第 ❹1化合物半導體結曰曰曰11〇之特定面作為晶種面而結晶成 長，故可形成結晶性良好的第2化合物半導體結晶112。 藉此，第2化合物半導體結晶112係具有不含有缺陷的無 缺陷區域。 第2化合物半導體結晶112可含有晶格匹配或擬似晶 格匹配於Ge結晶層166之2_6族化合物半導體或3_5族化 合物半導體。第2化合物半導體結晶112可包含M、^、
In中之至少i種作為3族元素，包含N、p、As、訃中之 至少1種作為5族元素。第2化合物半導體結晶112可包 321549 33 201019375 含例如GaAs或InGaAs層。
Ge結晶謂亦可在原料氣體含有包含齒元素氣體的 環境氣體中藉由CVD法形成。含有南元素的氣體可為氯化 氮或氯氣。藉此’即使在100Pa以上的壓力下藉由⑽法 而形成Ge結晶層166的情形中，也可抑制對於阻礙層⑽ 之表面的Ge結晶沉積。 晶種化合物半導體結晶108亦可以其上部比阻礙層 104之表面更突出的方式而以Ge結晶層166作為核而結： 成長。例如，晶種化合物半導體結晶1〇8係於開口 1〇5之 内部結晶成長至比阻礙層104之表面更突出為止。 晶種化合物半導體結晶1〇8係舉例而言為晶格匹配或 擬似晶格匹配於Ge結晶層166的4族、3_5族或族 化合物半導體。更具體而言，晶種化合物半導體結晶= 可為GaAs、InGaAs、ShGeWOgxd)。此外，晶種化合 物半導體結晶108與Ge結晶層166之間亦可形成有緩衝 層。緩衝層亦可晶格匹配或擬似晶格匹配於Ge結晶層 166。缓衝層亦可具有含有？的3_5族化合物半導體層。曰 晶種化合物半導體結晶1〇8係功能層之一例。晶種化 合物半導體結晶108亦可形成為鄰接以結晶層丨 晶種化合物半導通結晶⑽係於以結晶層166上結=成 長。例如可舉磊晶成長作為結晶成長之一例。 晶種化合物半導體結晶1〇8可為晶格匹配或擬似晶格 匹配於Ge的3-5族化合物層或2_6族化合物層。或著晶種 化合物半導體結晶1〇8亦可為晶格匹配或擬似晶格匹配於 321549 34 201019375 .Ge的3-5族化合物層，其可含有Al、Ga、In中之至少1 種作為3族元素’含有n、P、As、Sb中之至少1種作為5 族元素。例如可舉GaAs層作為晶種化合物半導體結晶1〇8 之一例。 晶種化合物半導體結晶1〇8可為算術平均粗度（以下 亦稱Ra值）在〇· 〇2 # m以下’較好為0. 〇1 v m以下。藉此， 可利用晶種化合物半導體結晶1〇8形成高性能的裝置。在 ❹此，如值為表示表面粗度的指標，可依據JISB〇6(n_2〇〇1 而异出。Ra值係於將一定長度之粗度曲線從中心線折返 時，藉由將該粗度曲線與該中心線所得之面積除以測定之 長度而算出。 晶種化合物半導體結晶108之成長速度可為3〇〇nm/ nun以下’較好為2〇〇nm/min以下，更好為6〇nm/min以下。 藉此，可使晶種化合物半導體結晶1〇8之“值為〇 〇2^m 以下。另一方面，晶種化合物半導體結晶1〇8之成長速度 ❺可為lnm/min以上，較好為511111/1^11以上。藉此，不需犧 牲生產性也可獲得良好的晶種化合物半導體結晶1〇8。例 如，將晶種化合物半導體結晶1〇8以lniQ/min以上、3〇〇nm/ min以下的成長速度結晶成長即可。 又，於本實施形態中，雖以依序配置：^晶圓μ〗、 絕緣層164、Ge結晶層166、及阻礙層1〇4，且Ge結晶層 166於開口 105露出的情形為例進行說明，但各部之位置 關係並不限於此。例如，Ge結晶層106亦可於形成阻礙層 104層前，或於形成阻礙層1〇4後藉由蝕刻等而圖案化為 321549 35 201019375 適切的大小。藉此’可將Ge結晶層16 6局部地形成於絕緣 層164之上。此外’ Ge結晶層166亦可位於開口 1〇5之内 部。 另外’於本實施形態中，雖以晶種化合物半導體結晶 108係形成於Ge結晶層166之表面的情形為例進行說明， 但不限於此。例如，亦可於Ge結晶層166與晶種化合物半 導體結晶108之間配置中間層。中間層可為單一層，亦可 含有複數層。中間層可於600。(3以下，較好可於550 °c以下 形成。藉此，提昇晶種化合物半導體結晶1〇8之結晶性。 另一方面，中間層可於4〇(TC以上形成。中間層可於4〇(rc 以上600°C以下形成。藉此，提昇晶種化合物半導體結晶 108之結晶性。中間層可為於600。〇以下，較好為於55〇它 以下之溫度形成的GaAs層。 . 晶種化合物半導體結晶1 〇 8係可依以下順序形成。首 先，於Ge結晶層166之表面形成中間層。中間層之成長溫 度可為600。(：以下。之後，當將形成有中間層的G〇I晶圓 102之溫度提昇至預定溫度後，形成晶種化合物半導體結 晶108亦可。 又，於本實施形態中，第2化合物半導體結晶ιΐ2雖 設為以第1化合物半導體結晶11G之特定面作為晶種面而 於阻礙層104上橫向成長的化合物半導體，但晶種化合物 半導體結晶108及第1化合物半導體結晶11〇亦可為二成 為-體的化合物半導體結晶。第2化合物半導體結晶Μ 亦可為以上述形成為一體的化合物半導體結晶之特定面作 321549 36 201019375 • 為晶種面而於阻礙層104上橫向成長的化合物半導體。上 述形成為一體的晶種化合物半導體結晶亦可為以Ge結晶 層166作為核而成長的化合物半導體結晶，且為形成為比 阻礙層104的表面還突出的晶種化合物半導體結晶。藉 此，阻礙層104至少有一部分係形成於第2化合物半導體 結晶112、與GOI晶圓1〇2之絕緣層164之間。 亦可於第2化合物半導體結晶112之無缺陷區域上形 成具有活性區域的主動層。就主動元件而言’可列舉具有： ® 閘極絕緣膜114、閘極電極116、源極/汲極電極us的 MISFET 為例。MISFET 亦可為肋8卩£1'(11^31-〇^(16-semicoductor field-effect transistor,金屬氧化半導 體場效電晶體）。主動元件亦可為HEMT。 閘極絕緣膜114係使閘極電極ι16與第2化合物半導 體結BB 1 1 2電性絕緣。就閘極絕緣膜1 1 4而言，可列舉： AlGaAs膜、A1 InGaP膜、氧化;s夕膜、氮化石夕膜、氧化链膜、 ❹氧化鎵膜、氧化釓膜、氧化銓膜、氧化錯膜、氧化鋼膜、 及該等絕緣膜之混合物或積層膜為例。 閘極電極116為控制電極之一例。閘極電極係控 制在源極及汲極所例示的輸出輸入間之電流 極電極H6而言，可列舉:銘、銅、金、銀：： 種種金屬，或摻雜為高濃度的矽等半導體、氮化鈕、或金 屬矽化物等。 源極/汲極電極118為輪出輸入電極之—例。源極/汲 極電極118#各自接觸源極區域及汲極區域。就作為源極/ 321549 37 201019375 沒極電極118而言，可例示：铭、銅、金、銀、白金、鎢 等種種金屬，或高濃度摻雜的矽等半導體、氮化钽、或金 屬矽化物等。 又，於源極/汲極電極118之下部雖形成有源極及汲極 之各區域但於圖中係省略。此外，為閘極電極116之下部 且形成有源極及汲極區域間之通道區域的通道層可為第2 化合物半導體結晶112本身，亦可為形成於第2化合物半 導體結晶112之上的層。於第2化合物半導體結晶112與 通道層之間亦可形成有缓衝層。就通道層或緩衝層而言可 列舉：GaAs 層、InGaAs 層、AlGaAs 層、InGaP 層、ZnSe 層等。 如第7圖所示，電子裝置100係具有6個MISFET。6 個MISFET之中3個MISFET係藉閘極電極116及源極/汲極 電極118之配線而互相連接。此外，在形成於GOI晶圓102 上的複數個Ge結晶層166之以露出於各個開口 105的各個 區域作為核而結晶成長的第2化合物半導體結晶112係於 阻礙層104上形成為互相不相接。 由於複數個第2化合物半導體結晶112係形成為互相 不相接，故於鄰接的第2化合物半導體結晶112之間未形 成有界面。從而，不會產生起因於該界面的缺陷。形成於 第2化合物半導體結晶112上的主動元件只要為可於該活 性層中實現優良結晶性即可，不會產生因第2化合物半導 體結晶112形成為不相接而引起的不良。 當欲增加各主動元件的驅動電流時，例如係將各主動 38 321549 201019375 , 元件並聯連接。又，於第7圖至第9圖所例示的電子裝置 中，雖挾著開口 105而形成2個MISFET，但亦可於2個 MISFET之間藉由化合物半導體層之蝕刻等而進行的去除或 離子植入等惰性化而形成為互相分離。 於本實施形態中，雖以於大致垂直於Si晶圓162之主 面172的方向依序配置：Si晶圓162、絕緣層164、Ge結 晶層166、晶格匹配或擬似晶格匹配於退火後的Ge結晶層 166的化合物半導體的情形為例進行說明。但各部位之位 ❹置關係並不限於此。例如，化合物半導體只要相接於Ge結 晶層166的大致垂直於Si晶圓162之主面172的面中之至 少1個且晶格匹配或擬似晶格匹配於Ge結晶層166即可。 此時，Ge結晶層166、與化合物半導體係配置於大致平行 於Si晶圓162之主面172的方向。 從第10圖至第14圖示有電子裝置100之製造過程的 剖面例。第10圖係示有第7圖之A-A線剖面之製造過程的 ❿剖面例。如第10圖所示，準備有至少於一部分中依序具 有：Si晶圓162、絕緣層164、Ge結晶層166的GOI晶圓 102。GOI晶圓102可使用市售的GOI晶圓。其次，於GOI 晶圓102係形成有阻礙結晶成長的阻礙層1〇4。阻礙層1〇4 係例如藉由 CVD(Chemical Vapor Deposition,化學氣相 沉積）法、濺鑛法而形成。於阻礙層104係形成有到達GOI 晶圓102的開口 105。開口 105係例如可藉由徵影 (photolithography)法形成。如第10圖所示，開口 1〇5係 使Ge結晶層166露出。 39 321549 201019375
Ge結晶層166 _人’ Ge結晶層166係接受退火。又 亦可於形成阻礙層前進行退火。 1圖係不有第7圖之A-A線剖面圖之製造過程的剖 ^如第11圖所示，以退火後的Ge結晶層166為核， 、曰曰種化合物半導體結晶形成為較阻礙層ι〇4之表面突 $亦即晶種化合物半導體結晶係以從阻礙们Μ之表面 突出的方式形成。晶種化合物半導體結晶係可用以下方式 形成。 ，如第11圖所示，以Ge結晶層166為核，晶種化合物 半導體1G8係形成為較阻礙層1()4之表面凸起。就晶種化 合物半導體結日日日1〇8之—例而言，t形成GaAs時可利用 M0CVD法（有機金屬氣相成長法）或使用以有機金屬作為原 料的MBE法的磊晶成長法。此時，原料氣體可利用一h (tnmethyl galiium，三甲基鎵）、AsH3(胂）等種種氣體。 就成長溫度而言，可例示6〇〇°c以上7〇〇〇c以下。 第12圖係示有第7圖之β—B線剖面圖之製造過程的剖 面例。如第12圖所示，係以晶種化合物半導體結晶1〇8之 特定面為晶種面而形成第1化合物半導體結晶1〇8。此階 段的剖面係與第9圖相同。就第1化合物半導體結晶11〇 之一例而言’當形成GaAs時可利用使用M0CVD法或使用以 有機金屬作為原料的MBE法的蠢晶成長法。此時，原料氣 體可利用 TM-Ga(trimethyl gallium，三甲基鎵）、AsH3(胂） 等種種氣體。就成長溫度而言，可例示6〇〇°c以上700〇C以 下。 40 321549 201019375 第13圖係示有第7圖之A-A線剖面圖之製造過程的剖 ' 面例。如第13圖所示，係以晶種化合物半導體結晶110之 特定面作為晶種面而於阻礙層104上使第2化合物半導體 結晶112橫向成長。就第2化合物半導體結晶112之一例 而言，當形成GaAs時可利用使用MOCVD法或使用以有機金 屬作為原料的MBE法的磊晶成長法。此時，原料氣體可利 用TM-Ga(三甲基鎵）、AsH3(胂）等種種氣體。 例如，為了促進（001)面上的橫向成長，較好為選擇低 ® 溫成長之條件。具體而言為在700°C以下之溫度條件，更 好為於650°C以下之溫度條件成長。例如當使其於<110〉方 向横向成長時，較好為使AsH3之分壓於較高的條件下成 長。例如，較好為使AsH3的分壓於lxl(T3atm以上的條件 成長〃藉此，可使<110〉方向之成長率比<-110>方向之成長 率更大。 第14圖係示有表示第7圖之A-A剖面圖之一部分的剖 ❿面例。如第14圖所示，於第2化合物半導體結晶112上係 依序形成有成為閘極絕緣膜114的絕緣膜，以及成為閘極 電極116的導電膜。該形成的導電膜及絕緣膜係例如藉由 微影法而圖案化。藉此，形成閘極絕緣膜114及閘極電極 116。之後，形成成為源極/汲極電極118的導電膜。該形 成的導電膜係例如藉由微影法而圖案化而得到第8圖所示 的電子裝置100。 第15圖及第16圖係示有電子裝置100的其他製造過 程的剖面例。如第15圖所示，於本實施形態中也準備至少 41 321549 201019375 於有一部分區域為依序具有Si晶圓162、絕緣層164、Ge ♦ 結晶層166的G0I晶圓102。於本實施形態中，Ge結晶層 ’ 166係藉由蝕刻等圖案化而形成單一或互相分離。例如， 以使G0I晶圓102之Ge結晶層166之一部分殘存的方式蝕 刻Ge結晶層166。上述蝕刻例如可利用微影法。又，Ge結 晶層166之最大寬度尺寸可例示為5/im以下，較好為2//m 以下。在此，於本說明書中所謂「寬度」係表示大致平行 於G0I晶圓102主面之方向的長度。 如第16圖所示，於G0I晶圓102中，在形成有Ge結 © 晶層166的區域以外的區域係形成阻礙層104。阻礙層104 係例如藉由CVD法沉積Si〇2而形成。之後的步驟可與第12 圖之後的步驟相同。 第17圖係表示電子裝置200之平面例。又，於第17 圖中係省略問極電極及源極/没極電極。電子裝置200的弟 2化合物半導體結晶112亦可具有捕捉缺陷的缺陷捕捉部 120。缺陷捕捉部120可以形成有Ge結晶層166及晶種化 ❹ 合物半導體結晶108的開口 105作為起點而形成至第2化 合物半導體結晶112之端部。 缺陷捕捉部120之配置例如藉由將開口 105形成預定 之配置而控制。在此，上述預定配置可因應電子裝置200 之目的而適當設計。例如，亦可形成複數個開口 105。此 外，前述複數個開口 105亦可等間隔地形成。此外，複數 個開口 105可有規則性的形成，也可週期性的形成。亦可 於複數個開口 105之各者的内部形成晶種化合物半導體結 42 321549 201019375 晶 108 〇 « 第18圖係示有電子裝置goo之平面例。又，於第a Η中係省略閘極電極及源極/汲極電極。電子裝置3 〇 〇的第 2化5物半導體結晶η〗係除了電子裝置_的缺陷捕捉 # 12〇外還具有缺陷捕捉部130。缺陷捕捉部13〇係以於 弟1化&物半導體結晶110之晶種面或阻礙層；I 〇4中以預 疋間隔形成的缺陷中心作為起點而形成至第2化合物半導 體結晶112之端部為止。 缺陷中心係例如亦可於晶種面或阻礙層1〇4形成物理 、严專而生成。物理性痕跡例如可藉由機械性的刻 劃、摩擦、離子植入等而形成。在此，上述預定間隔可因 應=子裝置3〇〇之目的而適當設計。例如，亦可形成複數 個前述缺陷中心。複數個前述缺陷中心亦可等間隔地形 成。此外，前述複數個缺陷中心可有規則性的 可 週期性的形成。 & ® "缺陷捕捉°卩及缺陷捕捉部130亦可於第2化合物 半導體結晶112之結晶成長階段形成。藉由形成缺陷捕捉 部120及缺陷捕捉部13〇可使存在於第2化合物半導體結 晶112之内部的缺陷集中於缺陷捕捉冑12〇或缺陷捕捉部 130。結果，可減低g 2化合物半導體結曰曰曰112的非缺陷補 部120及缺陷捕捉冑13〇之區域的應力等而提 兩結晶性。 因此’於第2化合物半導體結晶112中可減低形成電子裝 置之區域的缺陷。 第19圖係表示電子裝置400之剖面例。第19圖之剖 43 321549 201019375 面例係相當於第7圖的a-A線剖面。電子裝置400除了具 有緩衝層402之外，可具有與電子裝置1〇〇相同的構成。 ’ 緩衝層402可構成晶格匹配或擬似晶格匹配於Ge結晶 層166的化合物半導體之一部分。其可形成於Ge結晶層 166與晶種化合物半導體結晶1〇8之間。緩衝層4〇2可為 包含P的3-5族化合物半導體層。緩衝層402例如可為 InGaP層。InGaP層例如可藉由磊晶成長法而形成。 就InGaP層之遙晶成長法而言，例如可利用MOCVD法 或使用以有機金屬作為原料的MBE法。原料氣體可利用 ❿ TM-Ga(二甲基叙）、TM-In(trimethyl indium,三曱基 銦）、PIL·(膦）。當使InGaP層磊晶成長時
，例如可以650°C 溫度开>成結晶薄膜。藉由形成緩衝層可更提昇晶種化 合物半導體結晶108之結晶性。 就PH3處理之較好處理溫度而言，可例示5〇〇°c以上 900°C以下。此乃因若低於500。〇則無法顯現處理的效果， 咼於900 C則Ge結晶層166將變質而不佳。更好的處理溫 度而言可例示600°c以上800〇C以下。曝露處理亦可藉由電 ® 聚等而將PH3活性化。 緩衝層402可為單一層，亦可含有複數個層。緩衝層 402可於600 C以下，較好為可於55(TC以下形成。藉此， 提昇晶種化合物半導體結晶1〇8之結晶性。缓衝層4〇2可 為於600°C以下，較好為於55(TC以下之溫度形成的GaAs 層。緩衝層402可於400°C以上形成。此時，Ge結晶層166 之與緩衝層402相對向的面可藉由氣體p化合物作表面處 321549 44 201019375 理。 « ' 第20圖係表示電子裝置500之剖面例。第20圖之剖 面例相當於第7圖的A-A線剖面。電子裝置500之構成除 了源極/汲極電極502之配置不同外其他係亦可與電子裝 置100之構成相同。於電子裝置500中，MISFET係具有源 極/汲極電極118及源極/汲極電極502。上述MISFET可為 主動元件之一例。 源極/汲極電極502為第1輸出輸入電極之一例。源極 ❹ /汲極電極118係第2輸出輸入電極之一例。如第20圖所 示，第2化合物半導體結晶112之成長面係被源極/汲極電 極502覆蓋。亦即，源極/汲極電極502亦形成於第2化合 物半導體結晶112之側面。 藉由使源極/汲極電極502亦形成於第2化合物半導體· 結晶112之侧面，可於第2化合物半導體結晶112或與形 成於其上的活性層（又稱載體移動層）的載體移動方向之延 ^長線交叉的位置配置輸出輸入電極。藉此，使載體易於移 動，而提昇電子裝置500之性能。 第21圖係示有電子裝置600之剖面例。第21圖之剖 面例係相當於第7圖的A-A線剖面。電子裝置600之構成 除了源極/汲極電極602之配置不同外其他係與電子裝置 500之構成相同。於電子裝置600中，MISFET係具有源極/ 汲極電極602及源極/汲極電極502。上述MISFET可為主 動元件之一例。源極/汲極電極602可為第2輸出輸入電極 之一例。 45 321549 201019375 於電子裝置600中，第2化合物半導體結晶112之開 口 105上的區域係例如藉由蝕刻而被去除。如第21圖所 ’ 示，於本實施形態中，藉由上述蝕刻而露出的第2化合物 半導體結晶112之側面係由源極/汲極電極602覆蓋。藉 此，使電子裝置600的載體移動更為容易而更提昇電子裝 置6 0 0之性能。 此外，源極/汲極電極602係經由因蝕刻而露出的開口 105之晶種化合物半導體結晶108而連接至Ge結晶層 166。藉此，例如可將MISFET之一方輸出輸入端子維持於 ❹ 晶圓電位而減低雜訊。 第22圖係示有電子裝置700之剖面例。第22圖之剖 面例係相當於第7圖的A-A線剖面。電子裝置700之構成 除了具有下部閘極絕緣膜702及下部閘極電極704之外其 他係與電子裝置100的情形相同。 下部閘極電極704係隔著第2化合物半導體結晶112 而配置為與閘極電極116相對向。下部閘極電極704亦可 ◎ 形成於形成在阻礙層104表面的溝部。於下部閘極電極704 及第2化合物半導體結晶112之間係形成有下部閘極絕緣 膜 702。 在電子裝置700中，藉由將閘極電極116及下部電極 704配置為如上所述，可容易地實現雙閘極構造。藉此， 可提昇閘極之控制性，從而提昇電子裝置700之切換性能 等。 第23圖係示有半導體晶圓801之平面例。半導體晶圓 46 321549 201019375 801係於G0I晶圓802上具有形成元件的區域803。區域 * 803係如圖示地於G0I晶圓802之表面配置有複數個。此 外，區域803係等間隔配置。G0I晶圓802與G0I晶圓1〇2 為同等。例如可利用市售之G0I晶圓作為G0I晶圓802。 第24圖係示有區域803之一例。於區域803係形成有 阻礙層804。阻礙層804係相當於電子裝置1〇〇之阻礙層 104。阻礙層804為絕緣性。就阻礙層804而言可例示：氧 化矽層、氮化矽層、氮氧化矽層、或氧化鋁層、或將上述 ❹積層而成的層。開口 806與電子裝置100之開口 1〇5為同 等。亦即，開口 806之深寬比及面積與開口 1〇5為同等。 阻礙層804係於GOI晶圓802上形成有複數個，複數個阻 礙層804係分別隔以間隔而配置。例如，阻礙層別4係形 成為1邊50/zm以上.400//m以下的正方形。此外，各個阻 礙層804係隔以50#m以上500 /zra以下的間隔形成為等間 隔。 ⑩ 於本實施形態的半導體晶圓801中，係以於如第24圖 所示的開口 806形成異質接合雙極電晶體 (Heterojunction Bipolar Transistor，以下亦稱 HBT)作 為電子元件的情形為例。在以包圍開口 8〇6的方式形成的 阻礙層804上，係各自形成有：連接於HBT之集極的集極 電極808 ;連接於射極的射極電極810 ;以及連接於基極的 基極電極812。又，電極亦可以配線或配線之接合墊 aondingpad)取代。此外，亦可於每個開口 8〇6形成屬於 電子元件之一例的HBT。電子元件可互相連接亦可並聯連 321549 47 201019375 接。 第25圖同時示有半導體晶圓801之剖面圖之一例和在 ’’ 被阻礙層804覆蓋的覆蓋區域之開口 806形成的HBT。半 導體晶圓801係具有GOI晶圓802、阻礙層804、緩衝層 822、化合物半導體功能層824。 GOI晶圓802係至少於一部分區域依序具有：Si晶圓 862、絕緣層864、以及Ge結晶層866。Si晶圓862、絕緣 層864、Ge結晶層866係分別相當於電子裝置100之Si晶 圓162、絕緣層164、Ge結晶層166。Si晶圓862係包含 ❿ 主面872。主面872與Si晶圓162之主面172係同等。 阻礙層804係形成於Ge結晶層866之上，其係阻礙化 合物半導體功能層824之結晶成長。阻礙層804係阻礙化 合物半導體功能層824之磊晶成長。阻礙層804與阻礙層 104係同等。 阻礙層804係以覆蓋Ge結晶層866之一部分的方式設 置。此外，於阻礙層804係形成有貫通至Ge結晶層866的 ❹ 開口 806。阻礙層804之表面形狀可為正方形，阻礙層804 亦可於表面之中心具有開口 806。阻礙層804亦可形成為 相接於Ge結晶層866。
Ge結晶層866為SLGehX結晶層（0$χ<1)之一例。亦 即，Ge結晶層866與Ge結晶層166係同等。Ge結晶層866 係於阻礙層804之開口 806至少使表面的一部分露出。 緩衝層822係晶格匹配或擬似晶格匹配於Ge結晶層 866。缓衝層822與緩衝層402係同等。缓衝層822亦可形 48 321549 201019375 成於Ge結晶層866與化合物半導體功能層824之間。緩衝 Ψ ’ 層822亦可為包含P的3-5族化合物半導體層。缓衝層例 如可為InGaP層。InGaP層例如可藉由蠢晶成長法而形成。
InGaP層於相接Ge結晶層866而遙晶成長時，InGaP 層係不形成於阻礙層804之表面，而選擇性地於Ge結晶層 866之表面成長。InGaP層之膜厚越薄越能提昇化合物半導 體功能層824之結晶性。又，半導體晶圓801亦可不包含 緩衝層822。此時，相對向於Ge結晶層866之化合物半導 ❿體功能層824的面可藉由氣體P化合物而表面處理。 化合物半導體功能層824為晶格匹配或擬似晶格匹配 於Ge結晶層8 6 6的化合物半導體之一例。於化合物半導體 功能層824係例如形成有HBT。HBT為電子元件之一例。化 合物半導體功能層824亦可相接Ge結晶層866而形成。亦 即，化合物半導體功能層824亦可相接Ge結晶層866或隔 介缓衝層822而形成。化合物半導體功能層824亦可藉由 ^ 結晶成長而形成。例如，化合物半導體功能層824亦可藉 由蠢晶成長而形成。 化合物半導體功能層824亦可為晶格匹配或擬似晶格 匹配於Ge結晶層866的3-5族化合物層或2-6族化合物 層。化合物半導體功能層824為晶格匹配或擬似晶格匹配 於Ge結晶層866的3-5族化合物層，其係包含A1、Ga、 In中之至少一種作為3族元素，包含N、P、As、Sb中之 至少一種作為5族元素。例如就化合物半導體功能層824 而言可例示：GaAs ' InGaAs層。 49 321549 201019375 於化合物半導體功能層824係形成有HBT作為電子元 鬌 件。又’就形成於化合物半導體功能層824的電子元件而 ’ 言，於本實施形態中雖例示為ΗΒΤ，但電子元件不限定為 ΗΒΤ，例如亦可為發光二極體、高電子移動度電晶體（以下 亦稱ΗΕΜΤ)、太陽能電池、薄膜感測器（sensor)。 於化合物半導體功能層824之表面係分別形成有HBT 之集極台面（mesa)、射極台面、以及基極台面。於集極台 面、射極台面、以及基極台面之表面係經由接觸孔而形成 集極電極808、射極電極810、以及基極電極812。化合物 ❿ 半導體功能層824係包含HBT之集極層、射極層、以及基 極層。亦即，集極層係形成於緩衝層822之上，射極層係 形成於緩衝層.822與集極層之間，基極層係形成於緩衝層 822與射極層之間。 集極層可為依序積層：載體濃度為3.〇xl〇18cnT3且膜厚 為500 nm的n+GaAs層、以及載體濃度為1. 〇xl〇16cm-3且膜 厚為500 nm的n—GaAs層的積層膜。射極層可為依序積層： 載體濃度為3. 0x1017cm 3且膜厚為30nm的n-InGaP層、栽 〇 體濃度為3. 〇xl〇18cm 3且膜厚為100 nm的η+GaAs層、以及 載體濃度為1· 〇xl〇19cm_3且膜厚為1〇〇 nm的η+InGaAs層的 積層膜。基極層可為載體濃度為5. 〇xl〇19cm-3且膜厚為5〇 nm 的P+GaAs層。在此的載體濃度、膜厚之值係指設計值。 於化合物半導體功能層824以外之Si層的至少一部份 係可形成有MISFET880。MISFET880為Si裝置之一例。 MISFET88〇亦可如同圖所示地具有井882和閘極電極888。 50 321549 201019375 , 於圖式上雖未表示，但於井亦可形成有源極區域及沒極區 域。此外，井882與閘極電極888之間亦可形成閘極絕緣 膜。 化合物半導體功能層824以外之Si層可為Si晶圓 862。MISFET880亦可形成於Si晶圓862之未被Ge結晶層 866覆蓋的區域。
Si晶圓862亦可為單晶Si晶圓。此時，MISFET880可 形成於單晶Si晶圓之未被Ge結晶層866及絕緣層864覆 〇蓋的區域之至少一部分。此外，於Si晶圓862不僅可形成 將Si加工而形成的车動元件、功能元件等電子元件，亦可 形成：形成於Si層上的配線、包含Si的配線、及將上述 組合而形成的電子電路、以及MEMS(Micro Electro Mechanical Systems，微機電系統）之中的至少1個。 又，於本實施形態中，雖以SixGei-x結晶為以結晶成長 形成的Ge結晶的情形為例進行說明，但並不限於此情形。 ❿例如，SixGei-x結晶係與電子裝置100的情形相同的可為χ 對應於〇Sx<l之範圍的5丨石61-*結晶層。以石61-*結晶亦 可為Si含有率低的SixGei-χ。 第26圖為半導體晶圓1101之平面圖之一例。半導體 晶圓1101係於GO I晶圓1102上具有孤立島狀的結晶芦_ 1120。G0I晶圓1102係相當於電子裝置100之G0I晶圓 102、或半導體晶圓801之G0I晶圓802。如圖所示，係於 G0I晶圓1102之表面形成有複數個Ge結晶層H2〇，例如 其係等間隔地結晶成長。於本實施形態中係以於Ge結晶芦 321549 51 201019375 1120上形成ΗΒΤ 4乍為電子元件為例。又，電子元件亦可於, 每個島狀的Ge結晶層⑽形成—個。電子細可相互連. 接，亦可並聯連接。
Ge結晶層112〇係相當於電子裝置刚之㈣晶層⑽ 或半導體晶圓801之Ge結晶層866。Ge結晶層166或^ 2晶層866係至少使-部分從開σ挪或開口 _露出。 藉此而可選擇性地成長化合物半導體層。另一方面，不同 點在於Ge結晶層1120係於GOI晶圓1102之電介質層上形 成Ge膜後，藉由蝕刻、機械性的刻劃、摩擦、離子植入等❹ 而單一或互相離散的形成。島狀的以結晶層112〇可為單 一或互相離散形成的Ge結晶層之一例。島狀Ge結晶層之 界面係功能為缺陷捕捉部。亦即，藉由退火Ge結晶層112〇 即可減低Ge結晶層1120内部的缺陷密度。 第27圖係同時示有半導體晶圓n〇1之剖面例和形成 於Ge結晶層112〇上的HBT。半導體晶圓n〇1係具有：G〇i 日日圓1102、Ge結晶層1120、inGaP層1122、以及化合物 半導體功能層1124。GOI晶圓11 〇2係具有：Si晶圓1162、❹ 絕緣層1164、以及Ge結晶層U2〇。Si晶圓1162及絕緣 層1164係與Si晶圓162及絕緣層164同等。Si晶圓1162 係包含主面1172。主面1172係與Si晶圓162之主面172 為同等。
Ge結晶層1120亦可於絕緣層n64上形成孤立的島 狀^ Ge結晶層1120例如亦可藉由蝕刻形成。
InGaP層1122為緩衝層之一例。inGap層1122與緩衝 52 321549 201019375 層822具有相同的構成。化合物半導體功能層1124與化合 '物半導體功能層824係具有同樣的構成。 又，於本實施形態中雖以SixGei-x結晶係包含藉由結晶 成長而形成的Ge結晶的情形為例進行說明，但並不限於 此。例如，SixGeh結晶亦可與電子裝置100及半導體晶圓 801的情形同樣地為含有SixGei-x(OSx<l)°SixGei-x結晶 亦可為Si含有率低的SixGew。此外，本實施形態係於製 造過程中形成InGaP層1123及附隨層1125。 © 於化合物半導體功能層1124係形成有HBT作為電子元 件之一例。又，就形成於化合物半導體功能層1124的電子 元件而言，於本實施形態中雖例示為HBT，但電子元件不 限定為HBT，例如亦可為發光二極體、高電子移動度電晶 體（HEMT)、太陽能電池、薄膜感測器。於化合物半導體功 能層1124之表面係分別形成有HBT之集極台面、射極台 面、以及基極台面。於集極台面、射極台面、以及基極台 @ 面之表面係經由接觸孔而形成集極電極1108、射極電極 1110、以及基極電極1112。化合物半導體功能層1124係 包含HBT之集極層、射極層、以及基極層。 集極層可例示為依序積層：載體濃度為3.0xl018cnf3 且膜厚為500 nm的n+GaAs層、以及載體濃度為1. 0xl016cnT3 且膜厚為500 nm的η—GaAs層的積層膜。基極層可例示為 載體濃度為5. 0xl019cnf3且膜厚為50 nm的ρ+GaAs層。射 極層可例示為依序積層：載體濃度為3. 0x1017cnT3且膜厚為 30 nm的η-InGaP層、載體濃度為3. 0xl018cm_3且膜厚為100 53 321549 201019375 nm的n+GaAs層、以及載體濃度為1. Oxl019cnf3且膜厚為100 nm的n+InGaAs層的積層膜。在此的載體濃度、膜厚之值係 指設計值。 從第28圖至第32圖係示有半導體晶圓1101之製造過 程的剖面例。如第28圖所示，係準備至少於一部分區域依 序具有：Si晶圓1162、絕緣層1164、以及Ge結晶層1166 的GOI晶圓1102。Ge結晶層1166係例如藉由磊晶成長而 形成。Ge結晶層1166亦可藉由以GeH4作為原料氣體的 MOCVD法或MBE法而形成。Ge結晶層1166係與Ge結晶層 ◎ 166、Ge結晶層866為同等。 如第29圖所示，藉由圖案化Ge結晶層1166而形成島 狀的Ge結晶層1120。Ge結晶層1166例如係藉由光微影法 而圖案化。 · 如第30圖所示，圖案化後的Ge結晶層1120係被施行 退火。退火之溫度及時間係例如可為800°C至900°C、20 至100分鐘。此外，退火亦可為複數階段的退火。退火例 如亦可為2階段退火。亦即，在實施未達到Ge熔點之溫度 的高溫退火後，亦可實施比高溫退火之溫度低的低溫退 火。上述2階段退火可重複複數次。高溫退火之溫度及時 間例如可為800°C至900°C、2至10分鐘。低溫退火之溫 度及時間例如可為680°C至780°C、2至10分鐘。如上所 述的2階段退火例如可重複10次。 於本實施形態中係於圖案化而形成島狀的Ge結晶層 1120重複複數次2階段退火。藉此，可使在磊晶成長或圖 54 321549 201019375 讀 , 案化之階段存在的缺陷移動至Ge結晶層112〇之邊緣部。 亦即’ Ge結晶層1120之邊緣部係功能為捕捉可於Ge結晶 層1120内部移動之缺陷的缺陷捕捉部。由於Ge結晶層112〇 係形成為島狀’故可將缺陷捕捉部配置在Ge結晶層1120 之形成時即存在的大多數缺陷可藉由退火而移動的距離 内。亦即，從包含於Ge結晶層1120的任意點至缺陷捕捉 部的最大距離小於缺陷在退火中可移動的距離。結果，由 於大多數的缺陷被排除至Ge結晶層1120之邊緣部，故以 ®結晶層1120之内部缺陷密度變得極低。 藉此，例如可減低之後形成的磊晶薄膜中起因於晶圓 材料的缺I結果，使形成於化合物半導體功能層1124的 電子元件之性能提昇。此外，即使是起因於晶格不匹配而 於發晶圓直接結晶成長之種類的薄膜也可以將結晶性 膜’ Ge結晶層112〇作為晶圓材料而形成良質的結晶薄 ❿上結晶^ 31圖所不，InGaP層1122係於Ge結晶層1120 1120而形而形成。InGaP層1122係可相接於Ge結晶層 1122可轉由。1曰nGaP層1122可為緩衝層之一例。InGaP層 未形成有g ^曰1成長法而形成。又，於本實施形態中，在
層1123。日日層1120的絕緣層1164上也形成有InGaP 性較差，故\InGaP層1123相較於InGaP層1122其結晶 層1丨23偏1 層1123上形成電子元件亦可。inGap ΙηΓ 藉由蝕刻而去除即可。 9 以及InGaP層1123係例如藉由MOCVD 321549 55 201019375 法或MBE法而磊晶成長。原料氣體可利用TM-Ga(三曱基 鎵）、TM-In(trimethyl indium,三曱基銦）、PH3(膦）。於 InGaP層的磊晶成長中例如可於650°C的高溫環境下形成 結晶薄膜。 如第32圖所示，於InGaP層1122上係形成有化合物 半導體功能層1124。化合物半導體功能層1124係例如藉 由磊晶成長法而形成。化合物半導體功能層1124亦可形成 為相接於InGaP層1122。又，於InGaP層1123上係與化 合物半導體功能層1124同時形成有附隨層1125。由於附 © 隨層1125相較於化合物半導體功能層1124其結晶性較 差，故於附隨層1125之上亦可不形成電子元件。附隨層 112 5係例如藉由钱刻而去除。 化合物半導體功能層1124亦可為*GaAs層或含有 InGaAs等的GaAs系積層膜。GaAs層或GaAs系積層膜係例 如藉由M0CVD法或MBE法磊晶成長而得。原料氣體可利用 TM-Ga(三曱基鎵）、AsH3(胂）等氣體。就成長溫度而言，可
Q 例示600°C以上700°C以下。藉由於化合物半導體功能層 1124形成HBT等電子元件可獲得半導體晶圓1101。 又，於本實施形態中雖以於形成Ge結晶層1120的階 段施行退火的情形為例進行說明，但亦可於形成InGaP層 1122的階段施行退火。亦即，不於形成Ge結晶層1120後 施行退火而接著形成InGaP層1122及InGaP層1123。且， 於形成InGaP層1122及InGaP層1123後，使Ge結晶層 1120、InGaP 層 1122、及 InGaP 層 1123 退火亦可。 56 321549 201019375 實施例 « (實施例1) 依據第.10圖至11圖所示的順序’製作於GOI晶圓102 上具有：形成有開口 105的阻礙層104、以及露出於開口 105之底部的Ge結晶層166的半導體晶圓。於G0I晶圓102 之上製作2500〇個開口 1〇5。此外’依據從第圖至第14 圖所示之順序，於上述每個開口 105製作電子裝置。 電子裝置係製造25000個。
® G0I晶片102之Si晶圓162係使用單晶si晶圓。G0I 晶圓102係使用市售之G0I晶圓。藉由CVD法形成Si〇2作 為阻礙層104後，藉由微影法而於阻礙層104形成開口 105。開口 1〇5之深寬比為1。重複以800°C 10分鐘的高溫 退火和680°C 1〇分鐘的低溫退火·而實施2階段退火。實施 前述2階段退火10次。藉此可得上述半導體晶圓。 於上述半導體晶圓之Ge結晶層166之上形成Ge As結 ❹晶作為晶種化合物半導體結晶1〇8、第1化合物半導體結 曰曰110、以及第2化合物半導體結晶112。GeAs結晶係使 用TM-Ga及AsH3作為原料氣體且以65〇°C為成長溫度而藉 由M0CVD法形成。第2化合物半導體結晶112係使AsH3之 分壓為lxl(T3atm而成長。係於第2化合物半導體結晶112 之上形成有高電阻AlGaAs的閘極絕緣膜il4、pt的閘極電 極116、以及W的源極/汲極電極118而得到電子裝置1〇〇。 對於形成有Ge結晶層166的半導體晶圓檢查是否有形 成於Ge結晶層166之表面的缺陷。檢查係藉由蝕刻斑法實 321549 57 201019375 & 、·。果，並未於Ge結晶層166之表面發現缺陷。此外， 10個電子裝置⑽檢查有無貫通缺陷。檢查係藉由 而執行的面内剖面觀察而實施。結果，有發現貫通缺 的電子裝置之數目為〇個。 ^據本實施形態’藉由於Ge結晶層166實施退火而可 ，提=Ge結晶層166之結晶性。由於Ge結晶層166之結 日日i·生提昇’故以Ge結晶層166作為核的晶種化合物半導體 結晶108、及以晶種化合物半導體結晶1〇8之特定面作為 日日種面的第1化合物半導體結晶11〇、及以第^化合物半 導體結晶110之特定面作為晶種 晶112之結晶性提昇。另外，由於深寬比為 幵’丨05之内部係形成有晶種化合物半導體結晶108之一 部分’故提昇第1化合物半導體結晶110、及以第i化合 物半導體結晶11〇之特定面作為晶種面的第2化合物半導 體結晶112之結晶性。 藉由以上構成，可提昇形成於第2化合物半導體結晶 112上的電子裝置⑽之活性層的結晶性而提昇形成於廉 價晶圓的GOI晶圓102之上的電子裝置1〇〇之性能。此外， 依據本實施形態之電子裝置1〇〇，由於係在形成於謝晶 圓102上的第2化合物半導體結晶112形成電子元件，故 可減低電子裝置100之寄生電容，提昇電子裝置1〇〇之運 作速度。此外，亦可減低對於^晶圓162的漏電流。 (實施例2) 依據以下程序製作具有2500個區域803的半導體晶圓 321549 58 201019375 .801 °G0I晶圓802之Si晶圓862係使用單晶Si晶圓。G0I 晶圓802係使用市售之G0I晶圓。藉由CVD法形成氧化矽 之阻礙層804後，藉由微影法形成開口 8〇6而使Ge結晶層 866露出。開口 806之深寬比為丨。開口 8〇6之形狀為一邊 2/zm的正方形，鄰接的開口 8〇6係配置為彼此分離5〇〇_ 之間隔。形成阻礙層804後，重複800°C2分鐘的高溫退火、 和680°C 2分鐘之低溫退火而實施2階段退火。上述2階段 退火係實施10次。 ❾ 其次，分別於區域803之各個Ge結晶層866之上形成
InGaP之緩衝層822。緩衝層822係使用TM-Ga、TM-In、 及PH3作為原料氣體，以65〇°c作為成長溫度藉由m〇cvd法 而形成。 於緩衝層822之上係依序形成载體濃度為3. 〇xl〇18cm_3 且膜厚,500nm❺n+GaAs層，且於其上形成載體濃度為
1.0x10 cm且膜厚為500 nm的n—GaAs層的積層膜作為UBT ❹之集極層。於集極層上形成載體濃度為5.〇xl〇19cm_3且膜厚 為50 nm的p+GaAs層作為HBT之基極層。於基極層上依序 形成.載體濃度為3. 0xl017cnf3且膜厚為3〇nm的n_InGap 層、載體濃度為3. 0xl018cnf3且膜厚為1〇〇而的層、 以及載體濃度為UMW3且膜厚為1〇〇nn^ n+InGaAs 層的積層膜作為HBT之射極層。在此的載體濃度、膜厚之 值係指設計值。 藉此，可形成含有基極層、射極層、集極層的化合物 半導體功能層824。基極層、射極層、集極層之GaAs層係 321549 59 201019375 使用TM-Ga及AsH3作為原料氣體且以650^ & 藉由MOCVD法形成。之後，各自藉由預定之蝕=長溫度而 層、射極層、集極層電極連接部。於化合物刻形成基極 824之表面形成集極電極808、射極電極8ln 體功能層 812而製作HBT。對射極層及集極層利用真外一二蚀电视
AuGeNi層。對基極層利用真空蒸著法形成Au^者法形成 藉由於氫氣環境中實施10分鐘42(TC執虚lwn層。之後’ *、、外ί里而形 極。將各電極與上述驅動電路電性連接而製 乍電子裝置。 藉此，可製作小型且消耗電力較少的電 、 τ襄置。此外， 以SEM (二次電子顯微鏡）觀察化合物半導體场< 力淹層824之 表面時並未於表面觀察到單位（〇rder)的 J凹凸。 (實施例3) 依據從第28圖至第32圖所示之程序制从 11〇卜咖晶圓1102之Si晶圓1162係使用單半導體曰曰圓 rm曰面«、Λ。 t m果晶S i晶圓。 G〇I日日圓1102係使用市售G〇I晶圓。將以紝 由微影法圖案化而形成島狀之Ge結晶層^曰曰層1166藉 之大小為2則〇_且隔5叫 隔：結晶層 成Ge結晶層1ϊ9π 隔地配置。形 日日層1120後，重複80(rc 1〇分 680°C 1〇分鐘沾& $的向溫退火和 刀鐘的低溫退火而實施2階段退火^ 階段退火1〇次。 返火。實施上述2 '有Ge結晶層112〇的半導體 否有形成於Ge站曰 曰圓1101檢查是 刻斑法而實施。'Γ果 的缺陷。檢查係藉由姓 缺陷。 。，並未於Ge結晶層1120之表面發現 321549 60 201019375 , 其次’與第2實施例時相同，於Ge結晶層1120之上 形成HBT製作電子裝置。藉此，製作小型且消耗電力較少 的電子裝置。此外，以SEM(二次電子顯微鏡）觀察化合物 半導體功能層丨124之表面時並未於表面觀察到#m單位 (order)的凹凸。 (實施例4) 使用將形成於SOI晶圓101上的SixGei_x結晶層56(〇. 7 <x<l)藉由氧化濃縮法而氧化濃縮形成的G〇I晶圓製作 ❹半導體晶圓。該SOI晶圓101係具有從（1〇〇)結晶面傾斜2。 的主面’且具有厚度4〇ηιη的以結晶層μ。藉由以siH4 及GeH4作為原料的低壓CVD法而於s〇I晶圓1〇1上製膜膜 厚 100nm 之 SixGei-x(x=0· 85)單晶層。接著，於 sixGei-x(x= 〇. 85)單晶層上製膜膜厚1 Onm之Si結晶層57。 其次’將製膜SLGehCxi.SS)單晶層及Si磊晶層後 的SOI晶圓ι01於乾氧氣環境中熱氧化。乾氧氣環境之初 ❿期氧化溫度為12〇(Tc。將乾氧氣環境之溫度慢慢降低至為 乾氧氣環境之最終溫度的90(TC。結果，可獲得其最表面 被約200ηπι之厚度的阻礙層65(Si氧化膜）覆蓋，具有厚度 約18nm的SixGei-x結晶層56的G0I晶圓。由於SixGe^結 晶層56内之Si係因熱氧化而擴散’故可推想所製得的G〇I 晶圓上之SuGeh結晶層56的Ge濃度為95%以上（x< 〇·〇5)。亦即’相比於氧化濃縮前之SixGei-x結晶層56的χ 值’可推想氧化濃縮後之SixGei-x結晶層56的X值變小。 其久’藉由利用一般之微影法的加工製程，留下一邊 61 321549 201019375 40 於二具^形开）狀而去除最表面的氧化膜。該正方形係 砝曰I 〜邊2〇#m的正方形開口。結果，露出SixGei x
Si ;VD、'/<〇.〇5)表面。之後，#由以㈣作為原料的 於45(ΓΓ制而選擇性地KSlxGeiX結晶層56表面之露出部 」社 _填厚10 nm、於60(rc製膜膜厚_⑽之以 更且，重複航2分鐘/6阶2分鐘的熱處理 開口露轉由使用M〇CVD法而於熱處理後的G〇1晶圓之 ❹
GaAs結晶層SlXGei X結晶層56(Ge單晶層）上成長30ηιη的 r Ac社曰s該GaAs結晶層係相當於化合物半導體68。 為斤料心^結晶成長溫度55G°C下以三f基鎵及胂作 暫時中斷，於氫氣及胂環境中丄= 層藉由再次導人三甲基鎵而形成厚度誦⑽ Ο 氣化G☆而:成的—層之最表面於6批之氫及 氧化膜_^下處理1分鐘。結果，於以1(^寬度的 ^^正方的正方形開口部内形成的GaAs層 τ付I又有蝕刻斑、具有平坦表面的GaAs結晶。亦即，可 確認於將形成於SOI晶圓101上的SixGei-x結晶層56(0.7 <x<l)藉由氧化濃縮法而氧化濃縮形成的G0I晶圓上獲 得無貫通差排等的良好結晶。 又，於本實施例4中雖以於s〇I晶圓101上形成使用 氧化濃縮法提羿Ge濃度後的sixGe 1-x 層的情形為例進行說 62 321549 201019375 明。但使用氧化濃縮法提高Ge濃度的方法亦可適用於矽晶 圓等矽晶圓或以其他任意材料構成的晶圓上形成的 SixGei-x層。例如於石夕晶圓上形成SixGei-x層（X=0.85)層及 矽層，將矽層乾式熱氧化即可於矽晶圓與氧化矽層間形成 SixGei-x結晶層 56(x<0.05)。 (實施例5) 第33圖為從第5實施例至第13實施例所使用的半導 體晶圓之剖面的示意圖。該半導體晶圓係具有：Si晶圓 ❹ 2102、阻礙層2104、Ge結晶層2106、及化合物半導體2108。
Ge結晶層2106係發揮與GOI晶圓102中的Ge結晶層166 同等的功能。 從第34圖至第38圖係示有退火溫度與Ge結晶層2106 之平坦性間的關係。第34圖係示有未退火的Ge結晶層2106 之剖面形狀。第35圖、第36圖、第37圖、及第38圖分 別為以700°C、800°C、850°C、900°C實施退火時的Ge結 ❹晶層210 6之剖面形狀。Ge結晶層210 6之剖面形狀係藉由 雷射顯微鏡而觀察。各圖之縱軸係表示垂直於Si晶圓2102 之主面的方向的距離，表示Ge結晶層2106之膜厚。各圖 之橫軸係表示平行於Si晶圓2102之主面的方向的距離。 於各圖中的Ge結晶層2106係藉由以下程序而形成。 首先，藉由熱氧化法於Si晶圓2102之表面形成Si〇2層的 阻礙層2104，且於阻礙層2104形成覆蓋區域及開口。阻 礙層2104的外形係等於覆蓋區域之外形。Si晶圓2102係 使用市售的單晶Si晶圓。覆蓋區域之平面形狀係邊長 63 321549 201019375 400/ζιη的正方形。其次，藉由CVD法而於開口内部選擇性 地使Ge結晶層2106成長。 從第34圖至第38圖可知，退火溫度越低則Ge結晶芦 2106之表面平坦性越佳。尤其，當退火溫度未滿9〇〇七時"， 可知Ge結晶層2106之表面顯現出良好的平坦性。 (實施例6) 製作具有：Si晶圓2102、阻礙層2104、Ge結晶層21〇6、 以及作為元件形成層而發揮功能的化合物半導體2丨〇8的 半導體晶圓，調查在形成於阻礙層21 〇4的開口之内部成長 的結晶之成長速度、以及覆蓋區域之大小及開口大小間的 關係^實驗係藉由變更形成於阻礙層21〇4的覆蓋區域之平 面形狀及開口的底面形狀且測定於預定時間内成長的化合 物半導體2108之膜厚。 首先，依據以下順序而於Si晶圓21 〇2之表面形成覆 蓋區域及開口。就Si晶圓2102之一例而言可使用市售之 單晶Si晶圓。藉由熱氧化法而於Si晶圓21〇2之表面形成 為阻礙層2104之一例的Si〇2層。 蝕刻上述Si〇2層而形成預定大小的以〇2層。形成3個 以上預定大小的Si〇2層。此時，係以使預定大小之^〇2層 之平面形狀成為同一大小之正方形的方式設計。此外，藉 由蝕刻而於上述正方形之Si〇2層中心形成預定大小之開 口。此時，係以使上述正方形之Si〇2層的中心與上述開口 中心一致的方式設計。對於上述正方形的每丨個Si〇2層形 成1個開口。又，於本說明書中有亦將前述正方形之^〇2 321549 64 201019375 層之邊長稱為覆蓋區域之邊長的情形。 5 其次，藉由M0CVD法而使Ge結晶層2106選擇性地於 上述開口成長。於原料氣體使用GeH4。原料氣體之流量及 成膜時間係分別設定為預定值。其次，藉由M0CVD法而形 成GaAs結晶作為化合物半導體2108之一例。GaAs結晶係 以620°C、8Mpa的條件於開口内部之Ge結晶層2106的表 面蟲晶成長。原料氣體係使用二曱基嫁、肿。原料氣體之 流量及成膜時間係分別設定在預定值。 ® 形成化合物半導體2108後，測定化合物半導體2108 之膜厚。化合物半導體2108之膜厚係藉由針式高低差計 (KLA Tencor 有限公司製，Surface Profiler P-10)而測定 化合物半導體2108之3處測定點的膜厚，且將該3處之膜 厚平均而算出。此時，亦算出該3處測定點之膜厚的標準 偏差。又，上述膜厚亦可藉由以穿透型電子顯微鏡或掃描 型電子顯微鏡而作的剖面觀察法而直接測定化合物半導體 _ 2108之3處測定點的膜厚，藉由平均該3處膜厚而算出。 藉由以上程序而分別在將覆盖區域之邊長設定為 50/zm、100#ιη、200#111、300#111、400#111、或 500/zm 時 改變開口之底面形狀而測定化合物半導體2108之膜厚。對 於開口之底面形狀則以一邊為10/zm之正方形的情形；一 邊為20^111之正方形的情形；以及短邊30/zm長邊40 Am 之長方形的總共3種情形進行實驗。 又，當覆蓋區域之邊長為δΟΟμιη時，複數個上述正方 形之Si〇2層係形成為一體。此時，雖邊長500 # m的覆蓋區 65 321549 201019375 域並非以500 /zm為間隔而配置，但為求方便仍表示為覆蓋 區域之邊長為500 /zm的情形。另外，為求方便，係將鄰接 ' 的2個覆蓋區域之間的距離表示為0/zm。 於第39圖及第40圖示有實施例6之實驗結果。第39 圖係示有實施例6之各個情形的化合物半導體2108之膜厚 的平均值。第40圖係表示實施例6之各個情形的化合物半 導體2108之膜厚的變動係數。 第39圖係表示化合物半導體2108之成長速度、覆蓋 區域之大小、及開口大小間的關係。於第39圖中，縱軸係 © 表示於一定時間内成長的化合物半導體2108之膜厚[A]， 橫轴係表示覆蓋區域之邊長[//m]。於本實施例中，由於化 合物半導體2108之膜厚係於一定時間内成長的膜厚，故藉 由將該膜厚除以該時間即可得出化合物半導體2108之成 長速度的近似值。 於第39圖中，菱形的標點係表示開口之底面形狀為一 邊10 /z m之正方形時的實驗資料，四角形的標點係表示開 ◎ 口之底面形狀為一邊20/zm之正方形時的實驗資料。於同 圖中，三角形的標點係表示開口之底面形狀為長邊40 # m、 短邊30/zm之長方形時的實驗資料。 藉由第39圖，可知上述成長速度係隨著覆蓋區域之大 小變大而單調增加。另外，可知上述成長速度於當覆蓋區 域之邊長為400 #m以下時幾乎為線形增加，且因開口之底 面形狀所致之參差少。另一方面，可知當覆蓋區域之邊長 為500 /zm時與覆蓋區域之邊長為400 //m以下時相較其成 66 321549 201019375 長速度係急速增加，且因開口之底面形狀所致之參差也增 « 大。因此，與阻礙層之Si結晶層平行的面的最大寬度較好 為400 //m以下。 第40圖係表示化合物半導體2108之成長速度之變動 係數與相鄰接的2個覆蓋區域間之距離的關係。在此，所 謂變動係數係指對於平均值的標準偏差之比，可藉由將前 述3處測定點之膜厚的標準偏差除以該膜厚之平均值而算 出。於第40圖中，縱軸係表示於一定時間内成長的化合物 ❿半導體2108之膜厚[A]之變動係數，橫軸係表示相鄰接的 覆蓋區域之間的距離[/zm]。第40圖係表示相鄰接的2個 覆蓋區域間的距離為 0/zm、20/zm、50/zm、100#m、200//m、 300//m、400/zm、及450//m時的實驗資料。於第40圖中， 菱形標·點係表示開口之底面形狀為一邊10#πι之正方形時 的貫驗資料。 於第40圖中，相鄰接的2個覆蓋區域之間的距離為： φ 0//m、100/zm、200//m、300#111、400/zm、及 450#m 時之 實驗資料係分別對應於第39圖的覆蓋區域之邊長為： 500/zm、400/zm、300#111、200//m、100/zm、及 50//m 時 的實驗資料。鄰接的2個覆蓋區域之間的距離為20# m及 50 // m的資料係藉由以與其他實驗資料相同的程序分別測 定當覆蓋區域之邊長為480# m及450 Am時的化合物半導 體2108之膜厚而得。 由第40圖可知，相較於鄰接的2個覆蓋區域之間的距 離為0#m時，當上述距離為20/zm時化合物半導體2108 67 321549 201019375 之成長速度非常穩定。由上述結果可知，當鄰接的2個覆 蓋區域有些微相離時，於開口内部成長的結晶之成長速度 即會穩定化。此外，亦可知若於鄰接的2個覆蓋區域之間 配置有產生結晶成長的區域，即可使上述結晶之成長速度 穩定化。此外，可知即使當鄰接的2個覆蓋區域之間的距 離為0//m時也可藉由等間隔地配置複數個開口而抑制上 述結晶之成長速度的參差。 (實施例7) 將覆蓋區域之邊長分別設定為200 # m、500 μ m、 ❹ 700//m、1000/zm、1500//11^200(^11^300(^11^ 或 4250/zm 且以與實施例6時同樣的程序製作半導體晶圓而測定形成 於開口内部的化合物半導體2108之膜厚。於本實施例中， 係以於Si晶圓· 2102上配置有複數個同一大小之Si〇2層的 方式形成該Si〇2層。另外，係以使上述複數個Si〇2層彼此 分離的方式形成該Si〇2層。開口之底面形狀係與第6實施 例相同的以一邊為10 # m之正方形的情形、一邊為2 0 // m ❹ 之正方形的情形、以及短邊為30/zm長邊為40 之長方 形的總共3種情形進行實驗。Ge結晶層2106及化合物半 導體2108之成長條件係設定為與實施例6相同的條件。 (實施例8) 除了使三曱基鎵之供給量為一半，以及使化合物半導 體2108之成長速度為大約一半以外以與實施例7之情形同 樣的製作方式來測定形成於開口内部的化合物半導體2108 的膜厚。又，於實施例8中係對於將覆蓋區域之邊長設定 68 321549 201019375 為 200 #111、500 #πι、1000 //m、2000 #m、3000 /zm、或 4250 #111，且開口之底面形狀為一邊10//m之正方形的情形 實施實驗。 實施例7及實施例8之實驗結果係示於第41圖、第 42圖至第46圖、第47圖至第51圖、及表1。於第41圖 示有實施例7之各情形的化合物半導體2108之膜厚的平均 值。於第42圖至第46圖示有實施例7之各情形的化合物 半導體2108之電子顯微鏡照片。於第47圖至第51圖係示 ® 有實施例8之各情形的化合物半導體210 8之電子顯微鏡照 片。於表1示有實施例7及實施例8之各情形的化合物半 導體2108之成長速度和Ra值。 第41圖係示有化合物半導體2108之成長速度、和覆 蓋區域之大小及開口大小間的關係。於第41圖中，縱軸係 表示於一定時間之間成長的化合物半導體2108之膜厚，橫 軸係表示覆蓋區域之邊長[/zm]。於本實施例中，由於化合 @物半導體2108係於一定時間之間成長而得的膜厚，故藉由 將該膜厚除以該時間即可得到化合物半導體2108之成長 速度的近似值。 於第41圖中，菱形的標記係表示當開口之底面形狀為 一邊10//m之正方形時的實驗資料，四角形的標記係表示 開口之底面形狀為一邊20/zm之正方形時的實驗資料。於 同圖中，三角形之標記係表示開口之底面形狀為長邊 40"m、短邊30/zm之長方形時的實驗資料。 由第41圖可知，至覆蓋區域之邊長至4250/zm為止， 69 321549 201019375 上述成長速度係隨著覆蓋區域之大小變大而穩定增加。因 此，與阻礙層之S i結晶層平行的面的最大寬度較好為 4250 /zm以下。由第39圖及第41圖所示的結果可知，只 要鄰接的2個覆蓋區域間存有些許相離，於開口内部成長 的結晶之成長速度即會穩定化。此外，可知若於鄰接的2 個覆蓋區域之間配置有產生結晶成長的區域，則前述結晶 之成長速度將穩定化。 於第42圖至第46圖係示有對於實施例7之各種情形 以電子顯微鏡觀察化合物半導體2108之表面的結果。第 © 42圖、第43圖、第44圖、第45圖、第46圖係分別示有 覆蓋區域之邊長為 4250//m、2000/zm、1000#111、500//m、 200 //m時的結果。由第42圖至第46圖可知，隨著覆蓋區 域之大小變大，化合物半導體2108之表面狀態也隨之惡 化。 於第47圖至第51圖係示有對於實施例8之各種情形 以電子顯微鏡觀察化合物半導體2108之表面的結果。第 ❹ 47圖、第48圖、第49圖、第50圖、第51圖係分別示有 覆蓋區域之邊長為 4250//m、2000#111、1000/zm、500#m、 200 ym時的結果。由第47圖至第51圖可知，隨著覆蓋區 域之大小變大，化合物半導體2108之表面狀態也隨之惡 化。另外，與實施例7之結果比較可知化合物半導體2108 之表面狀態獲得改善。 於表1示有實施例7及實施例8之各個情形的化合物 半導體2108之成長速度[A/min]和Ra值[#m]。又，化合 70 321549 201019375 物半導體2108之膜厚係藉由針式高低差針而測定。另外， ' Ra值係依據藉由雷射顯微鏡裝置而得的觀察結果而算出。 由表1可知化合物半導體2108之成長速度越小則越可改善 表面粗度。另外，可知當化合物半導體2108之成長速度為 300nm/min以下時，Ra值為0. 02 /z m以下。 [表1] 實施例7 實施例8 覆蓋區域之邊長 成長速度 Ra值 成長速度 Ra值 [β m] [A/min] [β πι] [A/min] [β m] 200 526 0. 006 286 0. 003 500 789 0. 008 442 0. 003 1000 1216 0. 012 692 0. 005 2000 2147 0.017 1264 0. 007 3000 3002 0. 020 1831 0.008 4250 3477 0. 044 2190 0. 015 β (實施例9) 與實施例6相同地製作具有：Si晶圓2102、阻礙層 2104、Ge結晶層2106、以及為化合物半導體2108之一例 的GaAs結晶的半導體晶圓。於本實施例中，係於Si晶圓 2102之表面的（100面）形成阻礙層2104。於第52圖至第 ,54圖示有形成於上述半導體晶圓的GaAs結晶表面的電子 顯微鏡照片。 於第52圖係示有以與開口底面形狀之一邊方向與Si 晶圓2102之<010〉方向實質平行的方式配置的開口内部使 71 321549 201019375 hAs結晶成長時的結果。於本實施例中，覆蓋區域之平面 形狀為邊I 的正方形。開口之底面形狀為-邊 «的正方形。於第52圖令，圖中的箭號係表示 方向。如第52圖所示，獲得了形狀完整的結晶。 第52圖了知於GaAs結晶的4個侧面係分別顯現有 (10-1)面、（1_10)面、（101)面、以及（11〇)面。此外，由 圖中可知於GaAs結晶之左上角顯現有⑴_υ面，於GaAs 結晶之右下角顯現有（卜⑴面。（11-1)面及（1-11)面係與 (一卜M)面為等效的面，亦為穩定的面。 方面了知於GaAs結晶之左下角及右上角並未顯 現如上所述的面。例如，圖中於左下角雖可顯現d⑴面卻 未顯現出（111)面。可推想為此乃因圖中的左下角係被較 (m)面穩定的（110)面及（101)面夾合。 晶 晶 於第53圖係示有以與開口底面形狀之一邊方向與& 圓2102之侧>方向實質平行的方式配置的開口内部使 GaAs結晶成長時的結果。帛53圖係表示從上方斜π。觀察 時的結果。於本實施例中’覆蓋區域之平面形狀為邊長 50"的正方形。開口之底面形狀為邊長的正方形。 於第53圖中，圖中的箭號係表示〈㈣> 方向。如第Μ 不，可獲得形狀完整的結 第54圖係示有以與開口底面形狀之-邊方向與Si , 圓2102之<G11>方向實質平行的方式配置的開口内部^ GaAs結晶成長時的結果。於本實施例中，覆蓋區 g 形狀為邊i 4_m的正方形。開口之底面形狀為邊卞 321549 72 201019375 10//m的正方形。於第54圖中，圖中的箭號係表示<〇ll> 方向。如第54圖所示，與第52圖及第53圖比較係獲得形 狀雜亂的結晶。由於在GaAs結晶之侧面顯現出比較不穩定 的（111面）’結果可推想於結晶之形狀產生雜亂。 (實施例10) 與實施例6相同地製作具有：si晶圓21〇2、阻礙層 2104、Ge結晶層21〇6、以及為化合物半導體21〇8之一例 的GaAs層的半導體晶圓。於本實施例中，係於Ge結晶層 1 2106與化合物半導體2108之間形成中間層。於本實施例 中，覆蓋區域之平面形狀係邊長200"m的正方形。開口之 底面形狀為一邊10 的正方形。藉由CVD法於開口内部 形成膜厚85〇mn的Ge結晶層21〇6後，以80(TC實施退火。 將Ge結晶層2106退火後，以形成有Ge結晶層2106 的Si Μ圓2102之溫度成為55(rc的方式設定，藉由m〇cvd 辛而/成中間層。中間層係以三甲基鎵、AsHs(肺）作為原 ❹料氣體而成長。中間層之膜厚為3〇Κ後，將形成有中 間層的Si晶圓2102之溫度加溫至64〇。匸後，藉由m〇CVD 法而形成為化合物半導體2108之一例的GaAs層。GaAs層 之膜厚為500nm。除此之外的條件則以與實施例6相同的 條件而製作半導體晶圓。 第55圖示有以穿透型電子顯微鏡觀察所製造的半導 體晶固之剖面的結果。如第55圖所示，於Ge結晶層2106 及GaAs層並未觀察到差排。藉此可知，藉由採用上述構成 可於Si曰曰圓上形成良質的&層及晶格匹配或擬似晶格匹 73 321549 201019375 配於該Ge層的化合物半導體層。 (實施例11) 與實施例10相同地製作具有：Si晶圓2102、阻礙層 2104、Ge結晶層2106、中間層、以及為化合物半導體2108 之一例的GaAs層的半導體晶圓後，使用製得的半導體晶圓 製作HBT元件構造。HBT元件構造係以以下程序製作。首 先，與實施例10之情形相同地製作半導體晶圓。又，於本 實施例中，覆蓋區域之平面形狀為邊長50//m的正方形。 開口之底面形狀為邊長20# m的正方形。除此之外的條件 則使用與實施例10之情形相同的條件而製作半導體晶圓。 其次，藉由MOCVD法而於上述半導體晶圓GaAs層之表 面積層半導體層。藉此，製得依序配置有：Si晶圓2102、 膜厚850nm的Ge結晶層2106、膜厚30nm的中間層、膜厚 500nm的未摻雜GaAs層、膜厚300nm的η型GaAs層、膜 厚20nm的η型InGaP層、膜厚3nm的η型GaAs層、膜厚 300nm的GaAs層、膜厚50nm的p型GaAs層、膜厚20nm 的η型InGaP層、膜厚120nm的η型GaAs層、膜厚60nm 的η型InGaAs層的HBT元件構造。於製得的HBT元件構造 配置電極而作成為電子元件或電子裝置之一例的HBT元 件。於上述半導體層中使用Si作為η型雜質。於上述半導 體層中使用C作為ρ型雜質。 第56圖係示有製得的ΗΒΤ元件之雷射顯微鏡像。圖中 淺灰色的部份係表示電極。由第56圖可知配置於正方形之 覆蓋區域中央附近的開口區域係排列有3個電極。上述3 74 321549 201019375 :=Γ左起分別為贈元件之基極電極、射極電 対日^接電極。測定上述Ηβτ元件之電性特性時可確 二：察气作。另外’對於上述Ηβτ元件以穿透型電子顯 微鏡觀察剖面時並未觀察到差排。 (實施例12) HRT U相同地製作具有與實施例11相同構造的 Ο φ m 牛3個。將製作的3個膽元件並聯連接。於本 施例中，覆蓋區域之平面形狀為長邊短邊心 的長方办另外，於上述覆蓋區域之内部設置3個開口。 開面形狀皆為—邊15#m的正方形。對於除此之外 的條=以與實施例n之情形相同的條件製作騰元件。 =7圖示有製得的騰元件之雷射顯微鏡像。圖中， 淺灰=讀係表示電極。由第57囷可知3個順元件係 並^連接。測定上述電子元件之電性特性時可確認電晶體 動作。 (實施例13) 變更開口的底面積製作腿元件，調查開口之底面積 與製得的HBT元件之電性特性間的關係。與實施例u相同 地製作腿元件i HBT元件之電性特性而言測定基極 薄片電阻值ΙΜΩ/D]及電流放大率心電流放 將集極電流值除以基極電流值而求得。於本實施例中，传 針對開口之底面形狀為-邊20/zm之正方形、短邊2〇_ 長邊的長方形、—邊30„的正方形、短邊屬_ 長邊的長方形' 或短邊20_長邊8〇㈣之長方形 321549 75 201019375 的各個情形製作HBT元件。 當開口底面形狀為正方形時，係以開 父的2個邊之-方係與51晶圓⑽之〈〇1〇>方向^^ 二^與Sl晶請2之刪〉方向平行的方式形成開口。 二口之氏面形狀為長方形時’則以開口底面形狀的長 <=Γ102之<010>方向平行，短邊與si晶請2之 :>方向平行的方式形成開覆蓋區域之平面形狀則主 要以為1邊300#m之正方形的情形進行實驗。 第58圖係表示電流放大率㈣於上述咖元件之基極 :片電阻值Rb的比、與開口底面積⑽]間的關係。於第 58圖令，縱軸係表示將電流放大率錄以基極薄片電阻值 見之值’橫轴係表示開口的底面積。於第58圖中雖未示有 放大率万的值，但電流放大率可獲得7〇至⑽左右的 间值’於Si晶圓21G2之全面形成同樣的職 凡件構造，形成HBT元件時的電流放大率石為1〇以下。 、由此可知，藉由於Sl晶圓21〇2之表面局部地形成上 述HBT元件構造即可製作電性特性良好的裝置。尤其，當 開口之底面形狀之邊長為8〇/zm以下，且開口之底面積為 1600 /zm2以下時，可製作電性特性良好的裝置。 由第58圖可知，當開口底面積為__2以下時比 起開口底面積為1__2時的情形其電流放大率0對於基 極薄片電阻值Rb之比的參差較小。藉此可知’當開口底面 $狀之邊長為40#m以下或開口之底面積為9〇〇"瓜2以下 時可良率良好地製造上述袭置。 321549 76 201019375 如上所述，藉由含有：於S i晶圓之主面形成阻礙結晶 成長的阻礙層的階段；將阻礙層圖案化，於阻礙層形成貫 通於大致對於晶圓主面垂直的方向而使晶圓露出的開口的 階段；相接於開口内部晶圓而使Ge層結晶成長的階段；及 於Ge層上使功能層結晶成長的階段的半導體晶圓製造方 法而製作半導體晶圓。藉由含有：於Si晶圓上形成具有開 口、阻礙結晶成長的阻礙層的階段；於開口内形成Ge層的 階段；及於形成Ge層後形成功能層的階段的半導體晶圓 ❹之製造方法製作半導體晶圓。 如上所述，可製作於Si晶圓之主面形成阻礙結晶成長 的阻礙層；於阻礙層形成貫通於大致對於晶圓主面垂直的 方向而使晶圓露出的開口；相接於開口内部晶圓而使Ge層 結晶成長；於Ge層上使功能層結晶成長，而獲得的半導體 晶圓。可製作含有：Si晶圓；設置於晶圓上，具有開口， 阻礙結晶成長的阻礙層；形成於開口内的Ge層；於形成Ge @層後形成的功能層的半導體晶圓。 如上所述，可製造於Si晶圓之主面形成阻礙結晶成長 的阻礙層；於阻礙層形成貫通於大致對於晶圓之主面垂直 的方向而使晶圓露出的開口；使Ge層相接於開口之内部的 _晶圓而結晶成長，於Ge層上使功能層結晶成.長；於功能層 形成電子元件而製得的電子裝置。可製作含有·· Si晶圓； 設置於晶圓上，具有開口且阻礙結晶成長的阻礙層；形成 於開口内的Ge層；於形成Ge層後形成的功能層；以及形 成於功能層之電子元件的電子裝置。 77 321549 201019375 (實施例14) 第59圖示有所製作的半導體晶圓的結晶之剖面的掃 描型電子顯微鏡照片。第60圖係為了使第59圖之照片更 易於觀看之目的而不的幕寫圖。該半導體晶圓係藉由以下 方法而製作。準備以（100)面作為主面的Si晶圓2202，於 Si晶圓2202上形成Si〇2膜2204作為絕緣膜。於Si〇2膜 2204形成到達Si晶圓2202之主面的開口，於露出於該開 口之内部的Si晶圓2202之主面藉由使用單結晶鍺作為原 料的CVD法而形成Ge結晶2206。Si晶圓2202、Si〇2膜 ◎ 2204、及Ge結晶層2206係同等於Si晶圓2102、阻礙層 2104、Ge 結晶層 2106。 更且，藉由使用三甲基鎵、胂作為原料的MOCVD法， • 於Ge結晶2206上使成為晶種化合物半導體的GaAs結晶 2208成長。GaAs結晶2208係與化合物半導體2108為同 等。GaAs結晶2208的成長首先係於550°C進行低溫成長， 之後以640°C的温度成長。於640°C溫度成長時的胂分壓係 〇 0.05kPa。可確認於Ge結晶2206之上成長有GaAs結晶 2208。可確認（110)面作為GaAs結晶2208之晶種面而顯現。 接著，更使為橫向成長的化合物半導體層的GaAs結晶 2208成長。橫向成長時的成長溫度為640°C，胂分壓為0.43 kPa。 於第61圖示有所製得的結晶剖面的掃描型電子顯微 鏡照片。第62圖係為了使第61圖之照片更易於觀看的目 的而示的摹寫圖。可確認GaAs結晶2208於Si〇2膜2204 78 321549 201019375 上具有橫向成長面，且GaAs結晶2208亦於Si〇2膜2204 上橫向成長。由於橫向成長的部分將成為無缺陷區域，故 藉由於該橫向成長部分形成電子裝置即可形成性能優良的 電子裝置。 (實施例15) 與實施例14相同，使Ge結晶2206於Si晶圓2202之 上選擇性成長而形成半導體晶圓。於該半導體晶圓實施將 800°C與680°C的溫度重複10次的循環退火。藉由能量分 ❹散型螢光X線分析裝置（以下亦記為EDX)評價所製得的半 導體晶圓（以下稱試料A)之Ge結晶2206與Si晶圓2202 之界面間的Si及Ge之元素濃度。另外同樣地，對於在Si 晶圓2202上使Ge結晶選擇性成長的半導體晶圓，形成未 實施循環退火的半導體晶圓（以下稱試料B)，且同樣藉由· £DX予以評價。 第63圖係示有關於試料A的Si元素之分佈圖。第64 _ 圖係示有關於試料A的Ge元素之分佈圖。第65圖係示有 關於試料B的Si元素之分佈圖。第66圖係示有關於試料 B的Ge元素之分佈圖。第67圖係為了使第63圖至第66 圖易於觀看之目的而示的摹寫圖。相對於試料B中Si晶圓 2202與Ge結晶之間的界面陡峭，試料A中界面則為模糊 狀態，可確認Ge擴散至Si晶圓2202中的樣子。Si晶圓 2202、Si〇2膜2204、以及Ge結晶層2206係分別同等於Si 晶圓2102、阻礙層2104、以及Ge結晶層2106。 對於試料A及試料B限定於Si晶圓2202與Ge結晶 79 321549 201019375 2206間之界面的測定區域測定si及Ge之元素強度積分 值。第68圖為示有關於試料A之測定區域的SEM照片。前 述元素強度積分值之測定區域係於第68圖（SEM照片）中， 在Si晶圓2202之上存在有Ge結晶層2206的位置，且從 該Si b曰圓2202與Ge結晶2206間之界面（於前述SEM照片 中觀察到的界面）往Si晶圓2202側深入1〇至i5nm的位置。 第69圖係表示對於第68圖所示的測定區域之si及
Ge之元素強度積分值。第7〇圖為示有關於試料B之測定 區域的SEM照片。第71圖係表示示於第70圖的測定區域 的Si及Ge之元素強度積分值。相對於在試料b中，幾乎
未檢測出Ge之訊號，Si訊號為支配性的情形，於試料A 檢測出較大量的Ge訊號。藉此，可知於試料a中以係於 Si晶圓2202中擴散。 、 在Si晶圓2202與Si〇2膜2204相接的區域標記Si元 素之深度方向分佈圖時，將Si晶圓22〇2的以強度與si〇2 膜2204的Si強度間之合計成為5_位置定為以晶圓 2202與Ge結晶之界面’測定從該界面起朝&晶圓22〇2 側5nm至l〇nm為止之範圍内的以及^之各者的元素強度 比。從各元素強度比算出關於各個元素的深度方向之積分 值，且舁出各個積分值的比（Ge/Si)。 μ結果’於試料A中為3. 33,於試料B中為11()。藉此， 鼻出從Sl晶ϋ 22G2與Ge結晶贏的界_ &晶圓謂 3 5nm至1Gnm之範圍的&之平均濃度於試料a中為77%、 …科B中為52%。對於試料八及試料β以穿透型電子顯微 321549 80 201019375 鏡進行差排的觀察時，於試料A中並未存在有到達Ge結晶 2206表面的差排。另一方面，於試料b中可碟認存在有以 lxl09cnT2左右之密度到達結晶表面的差排。由以上結果可 確認循環退火的實施有減低Ge結晶2206之差排的效果。 (實施例16) 在與實施例15之試料A相同的實施循環退火的Ge結 晶2206上藉由M0CVD法而成長GaAs結晶2208，且更於該 GaAs結晶2208上積層由GaAs層及InGaP層構成的多層構 ®造膜而作成試料C。此外，除了於Ge結晶2206不實施後 期退火之外，係與上述同樣地形成GaAs結晶2208及多層 構造膜而作成試料D〇 對於試料C及試料D實施與實施例15相同的EDX測 定’測定從Si晶圓2202與Ge結晶間之界面朝si晶圓2202 侧5nm至l〇nm為止之範圍内的Ge及Si之各者的元素強度 比。且算出於深度方向的積分值，算出Ge及Si之各者的 ❹積分值之比（Ge/Si)。試料C為2. 28，試料D為0. 60。藉 此’算出從Si晶圓2202與Ge結晶間之界面朝si晶圓2202 侧5nm至l〇nm之範圍的Ge之平均濃度於試料c中為7〇%、 試料D中為38%。 對於試料C及試料D以穿透型電子顯微鏡進行差排的 觀察時，於試料C中並未觀測到存在有到達由GaAs層及 InGaP層構成的多層構造膜的差排，相對於此，於試料D 中則觀測到到達由GaAs層及InGap層構成的多層構造膜的 差排。由以上可知，當從Si晶圓22〇2與Ge結晶間之界面 321549 81 201019375 朝Si晶圓2202側5nm至l〇nm為止之範圍内的Ge平均濃 ： 度為60%以上時，可於Ge結晶上形成更高品質的化合物半 . 導體層。更好的Ge平均濃度為70%以上。 (實施例17) 實施例17係根據本發明人等之實驗資料而說明藉由 變更阻礙層之寬度即可變化裝置用薄膜之成長速度。裝置 用薄膜係指裝置用薄膜被加工而成為半導體裝置之一部份 的薄膜。例如裝置用薄膜係包含當於矽結晶上依序積層= 數層化合物半導體薄膜且將積層後的化合物半導體薄膜加❿ 工而形成半導體裝置時所積層的化合物半導體薄膜。'此 外，裝置用薄膜亦包含形成於積層的化合物半導體薄膜與 矽結晶之間的緩衝層，裝置用薄膜亦包含作為緩衝層或^匕 合物半導體薄膜之結晶成長之核的晶種層。. 裝置用薄膜之成長速度係影響平坦性、結晶性等裝置 用薄膜之特性。且裝置用薄膜之特性將強烈影響形成^該 裝置用薄膜的半導體裝置之性能。因此，為了滿足從半導 體裝置之要求規格導出的裝置用薄膜之要求特性，必須適❹ 當地控制裝置用薄膜的成長速度。於以下說明的實驗資料 中係顯示裝置用薄膜之成長速度係因阻礙層之寬度等而變 化。藉由使用該實驗資料，即可以使裝置用薄膜之成長速 度成為從裝置用薄膜之要求規格導出的適當成長速度的方 式设计阻礙層之形狀。 第72圖係示有於實施例17作成的半導體裝置用晶圓 3000之平面圖案。半導體裝置用晶圓3〇〇〇係於基極晶圓 321549 82 201019375 ；上具有阻礙層3002、裝置用薄螟3004、及犧牲成長部 3006。以阻礙層3002包圍裝置用薄膜3〇〇4，犧牲成長部 3006包圍阻礙層3002的方式形成阻礙層3〇〇2、裝置用薄 膜3004、及犧牲成長部3006。 4 阻礙層3002係形成為具有幾乎正方形的外形，且於正 方形之中心部分形成有幾乎正方形的開口部。開口部之一 邊a為30#m或50#πι。使為阻礙層3〇〇2之從外圍邊至内 圍邊之距離的阻礙層3002之寬度t^5/zn^2〇㈣的範 圍内變化。就阻礙層3002而言係使用二氧化矽（Si〇2)。二 氧化矽於為選擇MOCVD的磊晶成長條件下係不會有結晶: 其表面磊晶成長。阻礙層3002係藉由於基底晶圓上使用乾 式熱氧化法形成一乳化碎膜，且將該二氧化碎膜以微影法 圖案化而形成。 . 於阻礙層3002以外的基底晶圓上藉由M0CVD法而使化 5物半導體結晶選擇蟲晶成長。在被阻礙層3002圍起的開 ©口部蠢晶成長的化合物半導體結晶為裝置用薄膜3004，阻 礙層3002外側的將阻礙層3002圍起的化合物半導體結晶 為犧牲成長部3〇〇6。使GaAs結晶、InGaP結晶、或p型摻 雜的GaAs結晶（p—GaAs結晶）成長而作為化合物半導體結 曰曰使用二甲基鎵（Ga(CH3)〇作為Ga原料，使用肿（ash3) 作為As原料。使用三曱基銦（In(CH3)3)作為In原料。使用 膦（ΡΙί3)作為p原料。為P型雜質的碳（C)之摻雜係藉由調 整作為摻雜物的溴三氯甲烷（CBrCh)之添加量而控制。蠢 曰曰成長時之反應溫度為61CTC。 321549 83 201019375 第73圖為使GaAs作為裝置用薄膜3004及犧牲成長部 3006而磊晶成長時的裝置用薄獏3004之成長速度與阻礙 層3002寬度間之關係的圖表。第74圖為使GaAs磊晶成長 作為裝置用薄膜3004及犧牲成長部3006時的裝置用薄膜 3004之成長速度和面積比間之關係的圖表。第75圖係使 InGaP磊晶成長作為裝置用薄膜3〇〇4及犧牲成長部30〇6 時的裝置用薄膜3004之成長速度和阻礙層3002之寬度間 之關係的圖表。 第76圖為使InGaP磊晶成長作為裝置用薄膜3004及 犧牲成長部3006時的裝置用薄膜3〇〇4之成長速度和面積 比間之關係的圖表。第77圖係使p-GaAs磊晶成長作為裝 置用薄膜3004及犧牲成長部3〇〇6時的裝置用薄膜3004之 成長速度和阻礙層3002之寬度間之關係的圖·表。第78圖 為使p-GaAs蟲晶成長作為裝置用薄膜3004及犧牲成長部 3006時的襞置用薄膜3004之成長速度和面積比間之關係 的圖表。 於第73圖至第78圖之各圖中，縱轴係表示化合物半 導體結晶之成長速度比。成長速度比係使沒有阻礙層3〇〇2 之整面平面的成長速度為丨時與該整面平面的成長速度比 較而得的成長速度比。面積比係形成有裝置用薄膜3〇〇4的 區域之面積對於將形成有裝置用薄膜3〇〇4的區域之面積 與形成有阻礙層3002❾區域之面積相加的總面積的比。 —於各圖中以黑四角或黑菱形所示的標記係表示實際的 測疋點。實線表不實驗線。實線為i個變數的2次函數， 201019375 :藉由最小平方法而求得各多 線表示沒有犧牲成長部3006時的# f 較’以虛 迷度比。L1係阻礙層3002之開用薄膜3004之成長 形，L2係阻礙層3002之開口部面積為5〇/Zm[：I時的情 所謂沒有犧牲成長部3006的情形: 時的情形。 部3〇〇6的區域被阻礙層3〇〇2覆蓋時的曰^^相當於犧牲成長 祕第73圖至第78圖之各d且礙層·2
G 2寬=則；長速度越大’隨著面積比越小則成長速度 越大。另^卜，貝驗線與測定點可謂十分一致。因此，可知 可以使用實驗線之2次函數而以可實現所期望之成長速度 的方式設計阻礙層3002。 ❹ 又如上所述的實驗結果可藉由推想以下的結晶成長 機制而說明。亦即’作為成财之·結晶補的^或As原 子係藉由從空間飛來的分子或於表面泳動的分子而供給。 ^發明人轉想於選擇^成㈣Μ_)反應環境下，由 :面泳動的分子而得的結晶原料供給為有支配性的。此 且礙層3002的原料分子(前驅體)，除了從表面 礙層3002之表面泳動，而供給至裝置用薄 = 部3GG6 °在此’若阻礙層續之寬度 合變*丄』裝：表面冰動而供給的原料分子之絕對數量也 置用」於總面積的面積比變小，則從阻礙層3002 :給；：置用缚膜3004的原料分子將相對的變多、因此裝 置用薄膜之成長速度將變大。 321549 85 201019375 依據如上所述的成長機制，即可如以下所述地掌握犧 - 牲成長部3006之功能。亦即，假使沒有犧牲成長部3006 .· 則因將供給過剩的原料分子至裝置用薄膜3004，將導致裝 置用薄膜3004之表面雜亂和結晶性的降低。亦即藉由存在 有犧牲成長部3006，可將飛來至阻礙層3002的原料分子 適度地引入犧牲成長部3006，而將朝裝置用薄膜3004之 原料分子的供給控制至適當量。因此犧牲成長部可視為具 有藉由將原料分子犧牲成長而消費，而抑制朝襄置用薄膜 3004的過剩原料分子供給的功能。 ❹ 第79圖及第80圖為使基底晶圓之傾斜角為2。時觀察 半導體裝置用晶圓3000之表面的電子顯微鏡照片。第79 圖係觀察磊晶成長後之狀態，第80圖係觀察退火後之狀 態。第81圖及第82圖為使基底晶圓之傾斜角為6。時觀察 半導體裝置用晶圓3000之表面的電子顯微鏡照片。第81 圖係觀察遙晶成長後之狀態_ ’第8 2圖係觀察退火後之狀 態。在此所謂傾斜角係指作為基底晶圓的矽之表面從為結 晶學之面方位的（100)面傾斜的角度。 ❹ 如第79圖及第81圖所示，傾斜角為2°時的結晶表面 比傾斜角為6°時的結晶表面其表面的雜亂小。因此傾斜角 2°較傾斜角6°好。如第80圖及第82圖所示，退火後的結 晶表面於任一傾斜角的條件下皆良好。故可知傾斜角為2。 至6°之範圍内則可以良好的使結晶成長。 (實施例18) 第83圖係示有本發明人等製造的異質接合雙極電晶 321549 86 201019375 體（ΗΒΤ)3100之平面圖。腿31〇〇係具有將2〇個元件 3150並聯連接的構造。又，於第83冑係示有基底晶圓之 -部分’僅表示丨個腿测之部份。於同—基底晶圓雖 也形成有測試圖案等其他半導體元件，但在此省略其說明。 將20個HBT元件3150之各個集極藉由集極配線3124 而並聯連接其各自之射極係藉由射極酉己線Μ%而並聯連 接，各自之基極係藉由基極配線3128而並聯連接。又，2〇 個基極係分成4個群組，各群組的5個基極係各自並聯連 接。集極配線3124係連接於集極接墊313〇,射極配線3126 係連接於射極接墊3132，基極配線3128係連接於基極接 墊3134。集極配線3124、集極接墊313〇、射極配線Μ%、 及射極接墊3132係形成於同一第丨配線層，基極配線3128 .及基極接墊3134係形成於比第1配線層更上層的第2配線 層。 第84圖係示有於第83圖中被虛線圍起之部份的顯微 ❿鏡照片。第85圖係將於第84圖中被虛線圍起的3個聰 元件3150之部伤放大表示的平面圖。集極配線3124係連 接於集極電極3116，射極配線3126係經由射極引出配線 3122而連揍於射極電極3112，基極配線3128係經由基極 引出配、線3120錢接於基極電極3114。集極配線3124、 射極引出配線3122、及基極引出配線312〇的下層係形成 有電場絕緣膜，將贈元件譲及犧牲成長部與集極配線 3124、射極引出配線3122、及基極引出配線之間藉 由電場絕緣膜3118而絕緣。於電場絕緣膜3118之下層ς 321549 87 201019375 形成有阻礙層3102。於被阻礙層3102包圍的區域形成HBT 元件3150。第86圖係觀察HBT元件3150之區域的雷射顯 微鏡照片。 第87圖至第91圖係依HBT之製造步驟順序而示的平 面圖。係準備矽晶圓作為基底晶圓，且於該基底晶圓上藉 由乾式熱氧化法而形成二氧化矽膜。之後，如第87圖所 示，使用微衫法圖案化一氧化石夕膜而形成卩且礙層 如第88圖所示，利用選擇磊晶法於以阻礙層31〇2圍 起的區域形成裝置用薄膜3108’於包圍阻礙層31〇2的周 圍區域形成犧牲成長部311〇。裝置用_ 31()8係於為基 底晶圓的矽晶圓上依序積層：Ge晶種層、緩衝層、副集極 層、集極層、基極層、射極層、副射極層而形成/於裝置 用薄膜3108之積層中，射極層忐具诒 暫蚌㈣p “ ㈣層成長後、㈣極層成長前係 ^使胂流1為零，而於氫氣環境下以6?G。㈡分鐘的條 3112如斤示，於裝置用薄膜_形成射_ 射極3112為遮罩而於裝置用薄膜誦形成 。面。於形成射極台面的階段中將 柯至露出基極層的深度。其次於形成集極電== 形成集極台面。在形成集極台面的階段中 3108之週邊部而形成隔離（iSQUtion)台面裝置用薄膜 麟膜.於電場絕緣請連接至基極層的 321549 88 201019375 連接孔而形成基極電極3114。更且，於電場絕緣膜3118 開口出連接至副集極層的連接孔而形成集極電極3116。 又，射極電極3112、基極電極3114、以及集極電極3116 係鎳（Νι)及金（Au)的積層膜。射極電極3112、基極電極 3114、以及集極電極3116係藉由舉離法（liftup)而形成。 如上所述而形成HBT元件3150。
❹ 如第91圖所不，形成：連接至射極電極3112的射極 引出配線3122、連接至射極引出配線3122的射極配線 3126、連接至基極電極3114的基極引出配線312〇、連接 至集極電極3116的集極配線3124。射極引出配線3122、 射極配線3126、基極引出配線⑽、及集極配線3124係 鋁更且，於全表面形成覆蓋射極引出配線3122、射極配 線3126、基極引it{配線312()、及集極配線3124的聚酿亞 胺（polyimide)膜作為層間絕緣膜。於層間絕緣膜上形成經 由連接孔而連接至基極引出配線⑽的基極配線3128， 形成第85圖所示的jjBT31〇〇。 第92圖至f 96圖為示有測定所製造的HBT31〇〇之 種特性之資料的圖表。第92團矣_ 弗％圖表不使基極-射極間電壓 化h的集極電極及基極雷 w 電四角的標記係集極電流， 時的電、土访士法圖為使基極-射極間電壓變' i>XV率。從基極一射極間電壓約1. 15V左右開妒, 3大率増加’基極-射極間電 大率到達106。第94圖先μ 思ν時戒大電… #·ΐ*# 4· & f · 士於集極電壓的集極電流。同f 你不有4糸列使基極雷 及變化知的資料。由同圖所示·： 321549 89 201019375 知’在廣泛的集極電壓範圍内可使集極電流穩定的流動。 第95圖不有用以求出電流放大率為1的截止（cut off)頻 率的實驗資料。可得出當基極-射極間電壓為1.5V時截止 頻率為15GHz之值。第μ圖示有用以求出電流放大率為i 的最大震盪頻率的實驗資料。可得出當基極-射極間電壓為 1.45V時最大震盪頻率為9GHz之值。 第97圖為於形成裝置用薄膜3108之階段的藉由2次 離子資料分析法而測定的深度分佈圖之資料。As之原子濃 度、c之原子濃度、InGaAs中的Si原'子濃度、以及GaAs 中的一 ·原、子農度值係對應於各自之深度而示。範圍32〇2 :為：射極層及射極層的GaAs&谢。範圍3·係為 土極的P-GaAs。範圍3206係為集極層的。範圍 ^ η+^ ^ InGaP〇 ί| Ξ層的2衝層的^及Α1(^。範圍係為晶 =8圖為示有與HBT_同時形成的Ηβτ之剖 ΤΕΜ照片。於矽3220之上係依岸报 ^ a q90/1 序形成有Ge層3222、緩衝 =、副集極層，集極層_、基極層_、： 射極層及射極層驟。接觸副集極層322 ^ 極3234 ;接觸基極層3230而形 取果極電 極層3232而形成射極電極3238。 ^ 第99圖係為了比較而示的TEM奶y〆一 a _ ‘、?、片，係示有於無阻礙 層的整面晶圓形成裝置用薄膜的膽。於示為篇的區域 可以觀察到大量的結晶缺陷，缺陷係到達為hbt之活性區 321549 90 201019375 . 域的射極-基極-集極區域。另一方面，示於第98圖的ΗΒΤ 其結晶缺陷極少。於第98圖所示的ΗΒΤ可得的最大電流放 大率為123，但第99圖之ΗΒΤ其最大電流放大率不過30。 於以上說明中，雖以厘18卩£1'(1116士31-；111311181：01'- semiconductor field-effect transistor,金屬絕緣半導 體場效電晶體）作為電子裝置之一例。然而電子裝置不限於 MISFET ’ 除了 MISFET 之外，亦可例示：MOSFET、HEMT(High Electron Mobility Transistor,高電子移動率電晶體）、 ©假晶性高電子遷移率電晶體（pseud〇m〇rphic_HEMT)。另 外，就電子裝置1〇〇而言，可例示：MESFET(Metd —
Semiconductor Field Effect Transistor,金屬半導體場 效電晶體）等。 以上，雖使用實施形態說明本發明，但本發明之技術 範圍並不限定於上述實施形態中所記載的範圍。具有本領 域之通常知識者自然明瞭上述實施形態可施加種種變更或 ❿改良。而由本發明申請專利範圍之記載可知上述施加種種 變更或改良的形態也包含於本發明之技術範圍中。 應注意於申請專利範圍、說明書、以及圖式中所示的 裝置系統程式、以及方法中的動作、程序、步驟、以 及階段等各處理之實行順序只要未特別明示「之前」、「事 先」等，或將前處理之輸出使用於後處理的情形之外，皆 可藉由任意順序予以實現。關於申請專利範圍、說明書、 以及圖式中之動作流程雖為了方便而使用「首先」、「其次」 等用詞進行說明，但並不意謂必須依此順序實施。 321549 91 201019375 又於本發明書中，有將各要件依序積層的 記載為上方向的愔# v 干诋斤槓層的積層方向 置100等之積層方二旦’上述記載並非用以限定電子裝 方向。於本=::::裝置100等之使用時朝上的 積層方向。另外，所神「：形成於上」係意謂著形成於 而形成的情形，亦包並不僅限於相接對象 【圖式簡單說明/有其他層而形成的情形。 第1圖係概略示有半導體晶圓1G之剖面的-例。 第2A圖係概略示有半導體晶圓2()的剖面之—例。 曰第2B圖不有於開口 27設有化合物半導體28的半導體 日日圓20之剖面。 第3圖係概略性的示有半導體晶圓3〇之剖面的一例。 第4圖係概略顯示半導體晶圓40之剖面的一例。. 第5圖係概略性地示有含冑s〇I晶圓的半導體晶圓 之剖面的一例。 第6圖係概略性地示有包含將於第5圖所示的s〇i晶 圓氧化濃縮而形成的GOI晶圓的半導體晶圓5〇之剖面之一 例。 第7圖係示有本實施形態之電子裝置1〇〇的平面例 第8圖係示有第7圖的A-A線剖面。 第9圖係示有第8圖的B-B線剖面。 第10圖係示有電子裝置100之製造過程的剖面例。 第11圖係示有電子裝置100之製造過程的剖面例。 第12圖係示有電子裝置100之製造過程的剖面例。 321549 92 201019375 : 第13圖係示有電子裝置100之製造過程的剖面例。 第14圖係示有電子裝置100之製造過程的剖面例。 第ί5圖係示有電子裝置100之其他製造過程的剖面 例0 第16圖係示有電子裝置1〇〇之其他製造過程的剖面 例0 第17圖係示有電子震置2〇〇之平面例。 第18圖係示有電子裝置3〇〇之平面例。 ❹ 第19圖係示有電子裝置400之剖面例。 第20圖係示有電子裝置500之剖面例。 第21圖係示有電子裝置之剖面例。 第22圖係示有電子裝置700之剖面例。 第23圖係示有本實施形態之半導體晶圓8〇1的平面 例。 第24圖係擴大表示區域803。 ❹ 第25圖係一併示有半導體晶圓別1之剖面例和形成於 被阻礙層804覆蓋的覆蓋區域之開口 806的JJBT。 第26圖係表示本實施形態之半導體晶圓11〇1的平面 例。 第27圖係一併表示半導體晶圓11〇1之剖面例和形成 於島狀Ge結晶層1120的ΗΒΤ。 第28圖係示有半導體晶圓11〇1之製造過程的剖面例。 第29圖係示有半導體晶圓11〇1之製造過程的剖面例。 第30圖係示有半導體晶圓11〇1之製造過程的剖面例。 321549 93 201019375 第31圖係示有半導體晶圓1101之製造過程的剖面例。 第32圖係示有半導體晶圓1101之製造過程的剖面例。 第33圖係示有所作成的半導體晶圓之剖面的示意圖。 第34圖係示有未退火的Ge結晶層2106之剖面形狀。 第35圖係示有以700°C退火的Ge結晶層2106之剖面 形狀。 第36圖係示有以800°C退火的Ge結晶層2106之剖面 形狀。
第37圖係示有以850°C退火的Ge結晶層2106之剖面 形狀。 第38圖係示有以900°C退火的Ge結晶層2106之剖面 形狀。 第39圖係示有實施例 的平均值。 第40圖係示有實施例 的變動係數。 第41圖係示有實施例 的平均值。 第42圖係示有實施例 顯微鏡照片。 第43圖係示有實施例 顯微鏡照片。 第44圖係示有實施例
6的化合物半導體2108之膜厚 6的化合物半導體2108之膜厚 7的化合物半導體2108之膜厚 7的化合物半導體2108之電子 7的化合物半導體2108之電子 7的化合物半導體2108之電子 顯微鏡照片。 94 321549 201019375 第45圖係示有實施例7的化合物半導體2108之電子 ' 顯微鏡照片。 第46圖係示有實施例7的化合物半導體2108之電子 顯微鏡照片。 第47圖係示有實施例8的化合物半導體2108之電子 顯微鏡照片。 第48圖係示有實施例8的化合物半導體2108之電子 顯微鏡照片。 ❿ 第49圖係示有實施例8的化合物半導體2108之電子 顯微鏡照片。 第50圖係示有實施例8的化合物半導體2108之電子 顯微鏡照片。 第51圖係示有實施例8的化合物半導體2108之電子 顯微鏡照片。 第52圖係示有實施例9的化合物半導體2108之電子 ❿顯微鏡照片。 第53圖係示有實施例9的化合物半導體2108之電子 顯微鏡照片。 第54圖係示有實施例9的化合物半導體2108之電子 顯微鏡照片。 第55圖係示有實施例10的半導體晶圓之電子顯微鏡 照片。 第56圖係示有實施例11的HBT元件之雷射齡微鏡像。 第57圖係示有實施例12的電子元件之雷射顯微鏡像。 95 321549 201019375 第58圖係表示Ηβτ元件之 間的關係。 電性特性與開 口區域之面積 =59圖係表示結晶剖面的掃福型電子顯微鏡照片。 圖。第6。圖係為了使第59圖之照片易於觀看而示的摹寫 第61圖係表示結晶剖面的掃描型電子顯微鏡照片。 第62圖係為了使第61 ®之照片易於觀看而示的摹寫 圖。 第63圖係表示試料Α的Si元素之分佈圖。 第64圖係表示試料A的Ge元素之分佈圖。 第65圖係表示試料B的Si元素之分佈圖。 第66圖係表示試料β的以元素之分佈圖。 第67圖係為了易於觀看第63圖至第66圖而示的示意 圖。 第68圖係示有表示對於試料a之測定區域的照 片。 第69圖係示有對於第68圖所示之測定區域的以及 Ge之元素強度積分值。 第70圖係示有表示對於試料b之測定區域的SEM照 片0 第71圖係示有對於第7〇圖所示之測定區域的Si及 Ge之元素強度積分值。 第72圖示有於實施例2作成的半導體裝置用晶圓3000 之平面圖案。 96 321549 201019375 , 第73圖為示有裝置用薄膜3004之成長速度與阻礙層 3002之寬度間之關係的圖表。 第74圖為示有裝置用薄膜3004之成長速度與面積比 間之關係的圖表。 第75圖為示有裝置用薄膜3004之成長速度與阻礙層 3002之寬度間之關係的圖表。 第76圖為示有裝置用薄膜3004之成長速度與面積比 間之關係的圖表。 ❿ 第77圖為示有裝置用薄膜3004之成長速度與阻礙層 3002之寬度間之關係的圖表。 第78圖為示有裝置用薄膜3004之成長速度與面積比 間之關係的圖表。 第·79圖為將基底晶圓之傾斜角設為2°時觀察半導體 裝置用晶圓3000之表面的電子顯微鏡照片。 第80圖為將基底晶圓之傾斜角設為2°時觀察半導體 @裝置用晶圓3000之表面的電子顯微鏡照片。 第81圖為將基底晶圓之傾斜角設為6°時觀察半導體 裝置用晶圓3000之表面的電子顯微鏡照片。 第82圖為將基底晶圓之傾斜角設為6°時觀察半導體 裝置用晶圓3000之表面的電子顯微鏡照片。 第83圖示有異質雙極電晶體（ΗΒΤ)3100之平面圖。 第84圖為示有於第20圖中以虛線圍起之部分的顯微 鏡照片。 第85圖為示有將第21圖中以虛線圍起的3個ΗΒΤ元 97 321549 201019375 件3150之部分擴大所示的平面圖。 第86圖為觀察HBT元件3150之區域的雷射顯微鏡照 片。
第87圖為依HBT3100製造步驟之順序所示的平面圖。 第88圖為依HBT3100製造步驟之順序所示的平面圖。 第89圖為依HBT3100製造步驟之順序所示的平面圖。 第90圖為依HBT3100製造步驟之順序所示的平面圖。 第91圖為依HBT3100製造步驟之順序所示的平面圖。 第92圖為表示測定所製造的HBT3100之各種特性的資 料的圖表。 第93圖為表示測定所製造的HBT3100之各種特性的資 料的圖表。 第94圖為表示測定所製造的HBT3100之各種特性的資 料的圖表。
第95圖為表示測定所製造的HBT3100之各種特性的資 料的圖表。 第96圖為表示測定所製造的HBT3100之各種特性的資 料的圖表。 第97圖為以2次離子質量分析法測定深度分佈的資 料。 第98圖為示有與HBT3100同時形成的HBT剖面的TEM 照片。 第99圖示有於沒有阻礙層的整面晶圓形成裝置用薄 膜的HBT。 98 321549 201019375
【主要元件符號說明】 10 半導體晶圓 11 12 基底晶圓 13 14 Si結晶層 16 18 化合物半導體 19 20 半導體晶圓 25 26 SixGei-x結晶層 27 28 化合物半導體 30 36 SixGei-x結晶層 38 40 半導體晶圓 41 45 阻礙層 46 48 化合物半導體 50 56 SixGei-x結晶層 57 60 半導體晶圓 64 65 阻礙層. 68 100 電子裝置 101 102 G0I晶圓 104 105 開口 108 晶種化合物半導體結 晶 110 第1化合物半導體結 晶 112 第2化合物半導體結晶 114 閘極絕緣臈 116 118 源極/汲極電極 120 130 缺陷捕捉部 162 閘極電極 缺陷捕捉部 Si晶圓 主面 絕緣層
SixGei-x、结晶層 表面 阻礙層 開口 半導體晶圓 化合物半導體 表面
SixGei-x結晶層 半導體晶圓 Si結晶層 絕緣層 化合物半導體 SOI晶圓 阻礙層 321549 99 201019375 164 絕緣層 165 Ge結晶層 172 主面 200 電子裝置 300 電子裝置 400 電子裝置 402 緩衝層 500 電子裝置 502 源極/汲極電極 600 電子裝置 602 源極/汲極電極 700 電子裝置 702 下部閘極絕緣膜 704 下部閘極電極 801 半導體晶圓 802 GOI晶圓 803 區域 804 阻礙層 806 開口 808 集極電極 810 射極電極 812 基極電極 822 緩衝層 824 化合物半導體功能層 862 Si晶圓 864 絕緣層 866 Ge結晶層 872 主面 880 MISFET 882 井 888 閘極電極 1101 半導體晶圓 1102 GOI晶圓 1108 集極電極 1110 射極電極 1112 基極電極 1120 Ge結晶層 1122 InGaP 層 1123 InGaP 層 1124 化合物半導體功能層 1125 附隨層 1162 Si晶圓 1164 絕緣層 1166 Ge結晶層 1172 主面 2102 S i晶圓' 2104 阻礙層 2106 Ge結晶層
100 321549 201019375
❿ 2108 化合物半導體 2202 Si晶圓 2204 Si〇2 膜 2206 Ge結晶 2208 GeAs結晶 3000 半導體裝置用晶圓 3002 阻礙層 3004 裝置用薄膜 3006 犧牲成長部 3100 HBT 3102 阻礙層 3108 裝置用薄膜 3110 犧牲成長部 3112 射極電極 3114 基極電極 3116 集極電極 3118 電場絕緣膜 3120 配線 3122 配線 3124 集極配線 3126 射極配線 3128 基極配線 3130 集極接塾 3132 射極接塾 3134 基極接墊* 3150 HBT元件 3202 範圍 3204 範圍 3206 範圍 3208 範圍 3210 範圍 3212 範圍 3220 矽 3224 緩衝層 3226 副集極層 3230 基極層 3232 射極層 3234 集極電極 3236 基極電極 3238 射極電極 101 321549

Claims (1)

  1. 201019375 七、申請專利範圍： 1. 一種半導體晶圓，為依序具有基底晶圓、絕緣層、SixGei_x 結晶層（0^χ<1)的半導體晶圓，其中， 前述SixGei-x結晶層（〇$χ< 1)係至少一部分的區 域被退火； 且於前述至少一部分區域具有晶格匹配或擬似晶 格匹配於前述SixGei-x結晶層（〇gx〈 1)的化合物半導 體。 2. 如申請專利範圍第1項之半導體晶圓，其中，前述 SixGeh結晶層（〇$χ<ι)為不會因於前述退火中所生 的熱應力而產生缺陷的大小。 3. 如申請專利範圍第1項之半導體晶圓，其中，復具有用 以捕捉於前述SixGei-x結晶層（〇各·χ<ι)之内部所產生 之缺陷的缺陷捕捉部； 且從包含於前述SixGei-X結晶層（〇gx<i)的任意 點至前述缺陷捕捉部的最大距離小於在前述退火中前 述缺陷可移動的距離。 4. 如申請專利範圍第丨項之半導體晶圓，其中，前述 S1 * G e, - x結晶層（〇 $ χ〈丨）係等間隔地設置於前述絕緣 層上。 5. 如申請專利範圍第1項之半導體晶圓，其中，復具有阻 礙前述化合物半導體之結晶成長的阻礙層； 且前述阻礙層係具有貫通至前述sixGel X結晶層 ^ X < 1)的開口。 321549 102 201019375 6. 如申請專利範圍第5項之半導體晶圓，其中，前述阻礙 層係形成於前述SLGe 1-x 結晶層上。 7. 如申請專利範圍第5項之半導體晶圓，其中 係具有未滿，2的深寬比。 1 8. 如申請專利範圍第5項之半導體晶圓 物半導體係具有： ’其中’前述化合 於前述開口内部的前述SixGei_x結晶層（〇$χ<ι)
    上結晶成長為比前述阻礙層之表面凸出的晶種化 半導體結晶；以及 以前述晶種化合物半導體結晶作為核而沿著前述 阻礙層橫向成長的橫向成長化合物半導體結晶。 9. 如申請專利範圍第8項之半導體 Daa甚 '、丫 刖4橫向 成長化合物半導體結晶係具有： 以前述晶種化合物半導體結晶作為核而沿著前述 阻礙層橫向成長的第1化合物半導體結晶；以及 ❹ 卩前述» 合物半導體結晶作為核而沿著前述 阻礙層於與前述第丨化合物半導體結晶不同的方向橫 向成長的第2化合物半導體結晶。 F' 10. 如申請專利範圍第5項之半導體晶圓，其中，複數個前 述開口係等間隔地設置於前述SixGei-x結晶層（〇$χ<1) 11.如申請專利範圍第丨項之半導體晶圓，其中，前述 SixGe^結晶層（〇$χ<丨）的與前述化合物半導體間^ 界面係藉由氣體Ρ化合物而作表面處理。 321549 103 201019375 12. 如申請專利範圍第β之半導體晶圓，其中，前述化\ :半導體係3-5族化合物半導體或2_6族化合物半& 13. 如申請專利範圍第12項之半導體㈣，其中，前述化 合物半導體係3-5族化合物半導體，並包含M、^、 In中之至少一種作為3族元素，且包含n、卜as、％ 中之至少一種作為5族元素。 14. 如申請專利範圍第Ϊ項之半導體晶圓，其中， 前述化合物半導體係含有由包含P的3_5族化合物 半導體構成的緩衝層； 且刖述緩衝層係晶格匹配或擬似晶格匹配於前述 SixGei-x結晶層（〇^χ< 1)。 15. 如申請專利範圍第丨項之半導體晶圓，其中，前述 SixGei—x結晶層（〇$χ<1)之表面的差排密度為1χΐ〇6/ cm2以下。 16. 如申請專利範圍第1項之半導體晶圓，其中’ 前述基底晶圓為單晶Si ; 且半導體晶圓復具有設置於前述基底晶圓之未被 則述SixGei-x結晶層（〇$χ< 1)覆蓋之部份的Si半導體 裝置。 17. 如申請專利範圍第1項之半導體晶圓，其中，前述 ShGei-x結晶層（〇^χ< 1)之形成有前述化合物半導體 的面係具有與從（100)面、（110)面、（111)面、和（100) 面為結晶學等效的面、和（110)面為結晶學等效的面、 104 321549 201019375 面之中選擇的任一個結 以及和（111)面為結晶學等效的 晶面傾斜有傾斜角。 申請專利範圍第17項之半導體晶圓，其中，前述傾 斜角為2。以上6。以下。 A如申請專利範圍第5項之半導體晶圓，其中，前述開口 之底面積為lmm2以下。 ❹
    20·如申請專利範圍第19項之半導體晶圓，其中，前述底 面積為1600以m2以下。 21. 如申請專利範圍第20項之半導體晶圓，其中，前述底 面積為900# m2以下。 22. 如申請專利範圍第5項之半導體晶圓，其中，前述開口 的底面最大寬度為8〇em以下。 23. 如申請專利範.圍第22項之半導體晶圓，其中，前述開 口的底面最大寬度為40/zm以下。 24·如申請專利範圍第1項之半導體晶圓，其中， 則述基底晶圓係具有具有從（100)面或和（1〇〇)面 為結晶學等效的面傾斜有傾斜角的主面； 如述SixGe卜X結晶層（〇$χ< 1)之底面為長方形； 前述長方形之一邊與前述基底晶圓之<010>方向、 <0—1〇>方向、<〇〇1>方向、以及<〇〇_；!>方向中之任一者 為實質上平行。 25.如申請專利範圍第24項之半導體晶圓，其中，前述傾 斜角為2。以上6。以下。 6·如申請專利範圍第1項之半導體晶圓，其中， 105 321549 201019375 前述基底晶圓係具有具有從⑴υ面或和⑴加 為結晶學等效的面傾斜有傾斜角的主面； 前述SixGei x結晶層（〇蕊χ<ΐ)之底面為六角形； 刖述六角形之一邊與前述基底晶圓之〈11〇〉方 向、<-110>方向、<0_u>方向、〈Obb方向、<1〇1〉 方向、以及<-1〇1>方向中之任一者為實質上平行。 27. 如申請專利範圍第26項之半導體晶圓，其中，前述傾 斜角為2°以上6。以下。 28. 如申請專利範圍第5項之半導體晶圓，其中，前述阻礙 層之外形的最大寬度為4250 a m以下。 29. 如申請專利範圍第28項之半導體晶圓，其中，前述阻 礙層之外形的最大寬度為400 Am以下。 30·如申請專利範圍第丨項之半導體晶圓，其係藉由以下步 驟而製造： 準備於表面具有Si結晶層的SOI晶圓； 於前述SOI晶圓上生成SiyGei-y結晶層（〇.7<y< 1 ’ 且 x<y); 於前述SiyGei-y結晶層上使si薄膜結晶成長； 將前述SiyGei-y結晶層之至少一部分和前述Si薄膜 和前述SOI晶圓的Si結晶層予以熱氧化。 31.如申請專利範圍第30項之半導體晶圓，其中，前述丫 為0. 05以下。 32·如申請專利範圍第30項之半導體晶圓，其中，前述 SiyGe卜y結晶層（0.7<y<l，且x<y)係以（in)面或與 321549 106 201019375 (111)面為結晶學等效的面作為主面。 33. 如申請專利範圍第1項之半導體晶圓，其中， 前述基底晶圓為Si晶圓； 前述絕緣層為S i 〇2層。 34. 如申請專利範圍第1項之半導體晶圓，其中，前述 SixGe^結晶層（0Sx< 1)與前述化合物半導體係形成 為大致平行於前述基底晶圓。 35. 如申請專利範圍第34項之半導體晶圓，其中，復具有 ❹ 覆蓋前述SLGeh結晶層（0Sx<l)之上表面而阻礙前 述化合物半導體之結晶成長的阻礙層。 36. —種電子裝置，係具有： 基體； 設置於前述基體上的絕緣層； 設置於前述絕緣層上且至少一部分的區域被退火 的 SixGei-x結晶層（0$χ<1); ^ 在前述至少一部分的區域晶格匹配或擬似晶格匹 配於前述SixGeh結晶層（0Sx< 1)的化合物半導體；以 及 使用前述化合物半導體而形成的半導體裝置。 37. 如申請專利範圍第36項之電子裝置，其中， 復具有阻礙前述化合物半導體之結晶成長的阻礙 層； 前述阻礙層係具有貫通至前述SixGei-x結晶層（0S X < 1)的開口； 107 321549 201019375 且前述化合物半導體係具有於前述開口内部的前 應 述SixGei-x結晶層（0 S X < 1)上結晶成長為比前述阻礙 層之表面凸出的晶種化合物半導體結晶；以及以前述晶 種化合物半導體結晶作為核而沿著前述阻礙層橫向成 長的橫向成長化合物半導體結晶。 38. —種半導體晶圓之製造方法，係具有： 準備依序具有基底晶圓、絕緣層、以及SixGe!-」# 晶層（〇$χ<1)的G0I晶圓的階段； 將前述SixGe〗-x結晶層（0$χ<1)之至少一部分的 © 區域予以退火的階段；以及 於前述至少一部分區域使晶格匹配或擬似晶格匹 配於前述SixGe^結晶層（0Sx< 1)上的化合物半導體 結晶成長的階段。 39. 如申請專利範圍第38項之半導體晶圓之製造方法，其 中， 使前述化合物半導體結晶成長的階段係包含： ^ 〇 將阻礙前述化合物半導體結晶成長的阻礙層設置 於前述SixGeh結晶層（0$χ<1)上的階段； 於前述阻礙層形成貫通至前述SixGei-x結晶層（0S x< 1)的開口的階段；以及 於前述開口之内部使前述SixGei-x結晶層（0 S X< 1) 成長的階段。 40. 如申請專利範圍第38項之半導體晶圓之製造方法，其 中，係以使前述SixGe^結晶層（OSx<l)所含有的缺陷 108 321549 201019375 : 可移動至刖述SixGei-x結晶層（0 $ χ < 1)之外緣的溫度 及時間進行前述退火的階段。 41. 如申請專利範圍第38項之半導體晶圓之製造方法，其 中’具有將前述退火階段重複進行複數次的階段。 42. 如申請專利範圍第38項之半導體晶圓之製造方法，其 中，使刖述SixGei-x結晶層（〇gx<i)成長的階段係使複 數個前述SixGe^結晶層（〇$χ<ι)等間隔地成長。 ❹43.如申請專利範圍第犯項之半導體晶圓之製造方法，其 中’使别述SixGei-x結晶層（〇sx< 1)成長的階段係於不 會因前述退火所產生的熱應力而導致前述SixGeix結晶 層（〇Sx<l)產生缺陷的大小使前述SixGei_x結晶層（〇 客又<1)成長。 44.如申請專利範圍第祁項之半導體晶圓之製造方法，其 中，前述退火的階段係使前述SixGei_x結晶層（〇$χ<1) 之表面的差排密度成為lxl06/cm2 以下。 ❹45.如申請專利範圍第38項之半導體晶圓之製造方法，其 中，前述準備GOI晶圓的階段係具有： 準備SOI晶圓的階段； 於前述soi晶圓上形成SiyGei_y結晶層（〇 7<y< 1 ’且X<y)的階段； 於前述SiyGew結晶層上結晶成長Si薄膜的階段； 以及 +將前述SlyGew結晶層之至少一部分區域與前述Si 薄膜熱氧化的階段。 321549 109 201019375 46.如申請專利範圍第45項之半導體晶圓之製造方法，其 中，前述熱氧化階段後的前述SixGe!-X結晶層（0$χ<1) 的Ge之組成比係高於前述熱氧化階段前之前述SiyGei-y 結晶層（0. 7 < y < 1，且X < y)的Ge之組成比。 ❹
    110 321549
TW098133492A 2008-10-02 2009-10-01 Semiconductor wafer, electronic device, and method for making a semiconductor wafer TW201019375A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008257855 2008-10-02
JP2008334830A JP5543711B2 (ja) 2007-12-28 2008-12-26 半導体基板、半導体基板の製造方法および電子デバイス
JP2009046587A JP2009239270A (ja) 2008-03-01 2009-02-27 半導体基板、半導体基板の製造方法および電子デバイス

Publications (1)

Publication Number Publication Date
TW201019375A true TW201019375A (en) 2010-05-16

Family

ID=42073242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133492A TW201019375A (en) 2008-10-02 2009-10-01 Semiconductor wafer, electronic device, and method for making a semiconductor wafer

Country Status (6)

Country Link
US (1) US20110180903A1 (zh)
JP (1) JP5575447B2 (zh)
KR (1) KR20110065444A (zh)
CN (1) CN102171793A (zh)
TW (1) TW201019375A (zh)
WO (1) WO2010038463A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647074B2 (en) 2013-10-31 2017-05-09 Japan Science And Technology Agency Semiconductor-substrate manufacturing method and semiconductor-device manufacturing method in which germanium layer is heat-treated

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227199A1 (en) * 2008-11-28 2011-09-22 Sumitomo Chemical Company, Limited Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus
US8709904B2 (en) * 2008-11-28 2014-04-29 Sumitomo Chemical Company, Limited Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus
WO2010103792A1 (ja) 2009-03-11 2010-09-16 住友化学株式会社 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法
CN102439696A (zh) 2009-05-22 2012-05-02 住友化学株式会社 半导体基板及其制造方法、电子器件及其制造方法
KR101643021B1 (ko) 2009-06-05 2016-07-26 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 반도체 기판, 광전 변환 디바이스, 반도체 기판의 제조 방법 및 광전 변환 디바이스의 제조 방법
WO2010140373A1 (ja) 2009-06-05 2010-12-09 住友化学株式会社 センサ、半導体基板、および半導体基板の製造方法
CN102449785A (zh) 2009-06-05 2012-05-09 住友化学株式会社 光器件、半导体基板、光器件的制造方法、以及半导体基板的制造方法
WO2011155302A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5943645B2 (ja) 2011-03-07 2016-07-05 住友化学株式会社 半導体基板、半導体装置および半導体基板の製造方法
US9304160B1 (en) 2012-05-08 2016-04-05 Kla-Tencor Corporation Defect inspection apparatus, system, and method
CN103050432B (zh) * 2012-12-20 2015-08-19 中国科学院上海微系统与信息技术研究所 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
TWI790911B (zh) * 2014-07-03 2023-01-21 晶元光電股份有限公司 光電元件
TWI625868B (zh) 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
FR3053054B1 (fr) * 2016-06-28 2021-04-02 Commissariat Energie Atomique Structure de nucleation adaptee a la croissance epitaxiale d’elements semiconducteurs tridimensionnels
CN106901715B (zh) * 2016-07-05 2023-10-27 纳智源科技（唐山）有限责任公司 生理信号采集传感带及其应用

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614564A (en) * 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
JPS63111610A (ja) * 1986-10-30 1988-05-16 Sharp Corp 半導体基板
JPH01227424A (ja) * 1988-03-08 1989-09-11 Sharp Corp 化合物半導体基板
JPH0484418A (ja) * 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
JPH04162614A (ja) * 1990-10-26 1992-06-08 Olympus Optical Co Ltd 異種材料接合基板、およびその製造方法
US6500257B1 (en) * 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
WO2000016391A1 (en) * 1998-09-14 2000-03-23 Matsushita Electric Industrial Co., Ltd. Method for producing semiconductor device
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
JP3884203B2 (ja) * 1998-12-24 2007-02-21 株式会社東芝 半導体装置の製造方法
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
JP2003158250A (ja) * 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
JP4037803B2 (ja) * 2003-07-24 2008-01-23 株式会社東芝 Ｓｇｏｉ基板の製造方法
US20060131606A1 (en) * 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
JP5063594B2 (ja) * 2005-05-17 2012-10-31 台湾積體電路製造股▲ふん▼有限公司 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
JP2007180285A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｇｏｉ基板の製造方法
WO2007122669A1 (ja) * 2006-03-29 2007-11-01 Fujitsu Limited 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647074B2 (en) 2013-10-31 2017-05-09 Japan Science And Technology Agency Semiconductor-substrate manufacturing method and semiconductor-device manufacturing method in which germanium layer is heat-treated

Also Published As

Publication number Publication date
JP2010226080A (ja) 2010-10-07
JP5575447B2 (ja) 2014-08-20
US20110180903A1 (en) 2011-07-28
WO2010038463A1 (ja) 2010-04-08
CN102171793A (zh) 2011-08-31
KR20110065444A (ko) 2011-06-15

Similar Documents

Publication Publication Date Title
TW201019375A (en) Semiconductor wafer, electronic device, and method for making a semiconductor wafer
TWI471910B (zh) 半導體晶圓、電子裝置及半導體晶圓之製造方法
JP5583943B2 (ja) 半導体基板、電子デバイス、および半導体基板の製造方法
US20110278598A1 (en) Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
JP5599089B2 (ja) 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
TW200949908A (en) Semiconductor substrate, method for manufacturing the same and electronic device
JP5597379B2 (ja) 半導体基板、電子デバイス、および半導体基板の製造方法
TWI476821B (zh) 半導體基板、半導體基板的製造方法、電子裝置及電子裝置的製造方法
JP6560117B2 (ja) 半導体装置の製造方法
WO2010134334A1 (ja) 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
JP5429012B2 (ja) 半導体装置およびその製造方法
JPS5891631A (ja) 半導体装置