TW201010079A - Structure and method for forming a shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein - Google Patents
Structure and method for forming a shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein Download PDFInfo
- Publication number
- TW201010079A TW201010079A TW098121358A TW98121358A TW201010079A TW 201010079 A TW201010079 A TW 201010079A TW 098121358 A TW098121358 A TW 098121358A TW 98121358 A TW98121358 A TW 98121358A TW 201010079 A TW201010079 A TW 201010079A
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide layer
- layer
- dielectric
- electrode
- gate
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 230000005669 field effect Effects 0.000 claims abstract description 7
- 230000000873 masking effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 210000000746 body region Anatomy 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000000151 deposition Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 241000233614 Phytophthora Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
201010079 六、發明說明： c發明所屬^^技術領域3 發明領域 本發明概有關於半導體技術，尤係有關用以在遮蔽式 閘極溝槽場效電晶體(FEFs)中形成極間介電質（IEDs)和閘 極介電質的結構及方法。 發明背景 遮蔽式閘極溝槽FETs會比傳統的FETs更為優異係在於 該遮蔽電極會減少閘極-汲極内容(Cgd)，並改良該電晶體的 崩潰電壓而不會犧牲導通電阻。傳統的遮蔽式閘極溝槽 FETs包含一遮蔽電極在一閘極電極底下。該等遮蔽和閘極 電極係以一稱為極間介電質或IED的介電層互相隔絕。該閘 極電極係以一閘極介電質隔絕於其鄰近的本體區。傳統之 用以形成該IED和閘極介電質的方法包括熱氧化及/或化學 蒸汽沈積(CVD)製法等。 傳統的遮蔽式閘極溝槽FETs會受制於許多缺點。該等 閘極電極具有尖銳的底部邊角其會導致高電場，此可能增 加閘極洩漏。此外，一以熱氧化所形成的mD或閘極介電質 會在相鄰的溝槽之間的凸台區和沿著該溝槽側壁處造成消 耗，此會導致關鍵尺寸（CD)損耗。又，一以CVD法形成的 IED或閘極介電質具有較高的介面電荷和介電質滞陷電 荷’此會增加攻漏而減低介電品質。 故’乃有需要用以形成具有改良的IED和閘極介電層之 3 201010079 遮蔽式閘極溝槽FETs的結構和方法。 C 明内^；_ j 發明概要 依據本發明之—實施例，-遮蔽式閘極場效電晶體 (FET)包含多數的溝槽伸人_半導體區域中。—遮蔽問極係 :在各溝槽之-底部，且—閘極電極會設在各溝槽中之該 遮蔽電極上方。有—極間介電質卿)延伸於該遮蔽電極與 該閘極電極之間。該! E D包含_第一氧化層和—氣化層在該 第一氧化層上。 在實施例中，該雜相極服更包含—遮蔽介電質 襯塾著各溝槽的較下難和底部。該遮蔽介電質的頂面係 相對於該遮蔽電極的頂面凹陷而可形成凹部等，它們係鄰 接於該遮蔽電極_反兩側。該第—氧化層和減化層會 充滿該等凹部。 另實把例中，§亥第一氧化層和該氮化層會沿著該 等多數溝槽之一深度重疊該遮蔽電極。 在另一實施例中’該遮蔽式閘極FET更包含一閘極介電 質延伸於該閘極電極和該半導體區之間。該閘極介電質包 含一第-氧化層與-氮化層在該第—氧化層上。 在另一實施例中’在該IED中及在該閘極介電質中的氮 化層是連接的。 在另-實施例中，該閘極介電質更包含一第二氧化層 垂直地延伸於該閘極電極和該氮化層之間。 在又另-實施例中，該IED更包含一第二氧化層在該氮 201010079 化層上。 依據本發明之另一實施例，一遮蔽式閘極FET係如下地 被形成。多數的溝槽會被形成於一半導體區中。一遮蔽電 極會形成於各溝槽之一底部中。一介電層會被形成而包含 一第一氧化層和一氮化層，該兩者皆會旁側地延伸於該遮 蔽電極上。一閘極電極係形成於該遮蔽電極上。 在一實施例中，形成該介電層包括形成該第一氧化 層，形成該氮化層於該第一氧化層上，及形成一第二氧化 層於氮化層上。 在另一實施例中，一遮蔽介電層會被形成襯墊著各溝 槽的較下側壁和底部。該遮蔽介電層的頂面係相對於該遮 ' 蔽電極的頂面凹陷，而可形成凹部等鄰接於該遮蔽電極的 相反兩側。該第一氧化層和該氮化層會充填該等凹部。 在另一實施例中，該氮化層更會沿著各溝槽的較上側 壁垂直地延伸於該閘極電極和該半導體區之間。 在另一實施例中，該第一氧化層係使用一熱氧化製法 來形成，其亦會導致一沿各溝槽之較上側壁垂直延伸的氧 化層被形成。 在又另一實施例中，該旁側延伸的第一氧化層之厚度 係大於沿各溝槽之較上側壁垂直延伸的氧化層之厚度。 以下詳細說明和所附圖式會提供本發明之本質和優點 的較佳瞭解。 圖式簡單說明 第1A〜1F圖為依據本發明一實施例之用以形成一遮蔽 5 201010079 式閘極溝槽FET之IED和閘極介電質的製法之不同階段的 簡化截面圖。 第2圖示出一依據本發明一實施例之遮蔽式閘極溝槽 FET結構的簡化截面圖。 I：實施方式3 較佳實施例之詳細說明 依據本發明的實施例，一遮蔽式閘極溝槽FET的IED和 閘極介電質包含一第一氧化層和一氮化層。某些實施例亦 包含一第二氧化層在該氮化層上。該第一氧化層和氮化層 會充填鄰接於該遮蔽電極之相反兩側的遮蔽介電質上的凹 其否則或將會在§玄閘極電極的底部上形成尖銳邊角。 此會減少該等遮蔽和閘極電極之間的洩漏。本發明之這些 和其它實施例以及其它的特徵和優點會被更詳細描述於 後。 第1Α〜1F圖為依據本發明一實施例之用以形成一遮蔽 式閘極溝槽FET之IED和閘極介電質的製法之不同階段的 簡化截面圖。應請瞭解以下的描述係僅為舉例，本發明的 範圍並不受限於該等特定例子。請注意在本申請案圖式中 的各種尺寸並未按照比例，且在某些時候它們的尺寸會被 誇大或縮減來更清楚地表示不同的結構特徵。 第1Α圖中’半導體區1 〇〇係被提供作為用以形成該遮蔽 式閘極溝槽FET的基礎。硬罩102會被使用習知技術形成於 s亥半導體區1〇〇的表面上。在一實施例中’硬罩1〇2包含氧 化物。在第1Β圖中，溝槽104會被使用傳統的光微影法和蝕 201010079 刻技術形成於半導體區100中。在一實施例中，半導體區100 包含一η型磊晶層形成於一高度摻雜的n+型基材上》在某些 實施例中，溝槽104會伸入並終結於該磊晶層内。在其它實 施例中’溝槽104會延伸穿過該磊晶層並終結於該基材内。 硬罩102可在該溝槽1〇4形成之後被移除。 在第1C圖中，遮蔽介電質1〇6係使用習知技術沿著溝槽 104的側壁和底部被形成，並覆於鄰接該溝槽1〇4的凸台區 上。在一實施例中，遮蔽介電質106包含氧化物具有一厚度 在700〜1300A的範圍内，而可被使用一傳統的氧化物沈積法 或熱氧化製法來形成。 在第1D圖中，遮蔽電極1〇8會被使用習知技術形成於該 溝槽104的底部中之遮蔽介電質1〇6上。該遮蔽電極108的形 成可包括沈一層多晶矽於遮蔽介電質106上來填滿溝槽 104。該多晶矽可被使用傳統的多晶矽沈積技術來沈積。該 多晶矽嗣可被使用習知的技術蝕刻來凹陷該多晶矽，而在 該溝槽104的較下部份中形成遮蔽電極1〇8。 該遮蔽介電質106沿著溝槽1〇4之較上側壁和在鄰接於 溝槽104之凸台區上的部份可被使用習知的介電質蝕刻技 術來移除。該介電質蝕刻製程會蝕刻遮蔽介電質1〇6以使該 遮蔽介電質106的頂面相對於遮蔽電極1〇8的頂面凹陷，而 在遮蔽電極108的較上部份和半導體區1〇〇之間形成凹部 110。 在第1E圖中，IED 117和閘極介電質119會被形成於遮 蔽電極108上及沿著溝槽1〇4的較上側壁。IED 117和閘極介 7 201010079 電質119包括第一氧化層112a,b和氧化層114。有些實施例亦 包括第二氧化層116。 第一氧化層112a,b係被使用習知技術來沿著該等上溝 側壁（部份112a)和遮蔽電極化1〇8(部分112b)上形成。第一 氧化層112a,b亦可覆蓋鄰接於溝槽1〇4的凸台區。在一實施 例中，第一氧化層112a，b可被使用一傳統的熱氧化製法來形 成，並具有一在150〜300人範圍内的厚度。在某些實施例中， 較好具有一比閘極介電質119更厚的IED 117以減少該閘極 和遮蔽電極之間的洩漏。在該等實施例中’ 一低溫度熱氧 化製法（例如大約850°〇可被使用習知技術來進行，以使一 比沿著上溝槽側壁之氧化層112 a更厚的氧化層丨丨2 b被沿著 該多晶矽遮蔽電極的頂部來形成（如第汨圖中所示）。使用 此一製法，一在1.5 : 1至2 : i範圍内及更高的厚度比乃可 被達成。 氮化層114係形成於第一氧化層丨丨以山上。在一實施例 中，氮化層114可被使用一傳統的低壓化學蒸汽沈積 (LPCVD)製法來形成，並具有一在2〇〇〜6〇〇人範圍内的厚 度。在一實施例中，氮化層114和第一氧化層U2a，b的厚度 係被選成可確使該氮化層114和第一氧化層U2a，b填滿凹部 110。该LPCVD製法會有利地減少CD損耗因為其不會像 熱氧化製法一般消耗掉沿該溝槽側壁的半導體區。 在-實施例中，第-氧化層112ab和氮化層114會填滿 凹部110來形成第1F圖中的區域118等。該等區域ιΐ8會沿溝 槽H)4之-深度來重#遮蔽電極·。在傳統的遮蔽式問極 201010079 溝槽FETs中，該等區域U8典型係填滿多晶矽，故會在閘極 電極的底部上形成尖銳邊角，其會導致一高電場和增加的 閘極洩漏。故以第一氧化層112a,b和氮化層114來充填區域 118會降低該電場並減少閘極洩漏。 第二氧化層116可被使用傳統的方法形成於氮化層n4 上。在一實施例中，第二氧化層116可被使用一傳統的熱氧 化製法來形成，並具有一25〜45A範圍内的厚度。第二氧化 層116會被部分形成，因為多晶矽閘極12〇和氮化層114不會 形成一良好介面。 在第1F圖中，閘極電極12〇係形成於溝槽1〇4的較上部 份中。該閘極電極120的形成可包括沈積一層多晶矽於⑧ 117和閘極介電質119上來填滿溝槽104。該乡晶石夕可被使用 傳統的多騎沈積技術來沈積。所沈積的多晶切嗣會被使 用習知的技術_而在該溝槽刚的較上部份中形成間極 電極12G。第1F圖中所示，該閘電極丨2〇的頂部可為凹陷低 於該半導體區_的表面。該多晶⑦侧亦可除纽伸於鄰 接溝槽HM之凸台區上的第一氧化層ma，b、氮化層μ和第 二氧化層m的某些部份。在—實施财，該多㈣凹雜 刻包括H晶㈣刻步驟，其會停止於第二氧化層μ 上。-短暫的氧化物軸步驟可接續來除去該等凸 台區上 氧化層116定時的多晶碎钱刻步驟嗣可被用來凹 陷問極電細。此步驟亦可移凸台區上的氛化層Μ，而 使第1化層ma,b保留並保護該等凸台表面…最後的氧 化物餘刻步驟可被用來除去該等凸台區上的第一氧化層 9 201010079 112a，b。或者’部份延伸於該等凸台區上的第一氧化層 112a，b，氮化層114和第二氧化層116亦可該多晶矽凹部蝕刻 之後被移除。 該遮蔽閘極溝槽F E F結構的其餘部份可被使用許多習 知技術的任何一種來形成。第2圖示出一依據本發明一實施 例之更完整的遮蔽式閘極溝槽FET結構的簡化截面圖。 在第2圖中，半導體區200包含一 n型漂移區224設在一 高度摻雜的η+型基材222上。於此實施例中，溝槽204會伸 入漂移區224内。Ρ型導電性的本體區226會延伸於漂移區 224上。η+型導電性的源極區228位在溝槽104的兩側。在一 實施例中，漂移區224會被使用習知技術形成於一設在基材 222上的η型磊晶層之較上部份中。或者，源極區228和本體 區226亦可在蝕刻溝槽204之前被形成。遮蔽介電質206、遮 蔽電極208、閘極電極220、IED 217和閘極介電質219全皆 使用類似於有關第1Α〜1F圖所述的技術來形成。 第2圖中的載面對應於一實施例，其中一開放胞元構形 會被使用，而源極區228等和溝槽2〇4係呈條帶狀且互相平 行延伸。在此實施例中，傳統技術會被用來週期或連續地 沿著該等源極條帶形成ρ+導電性的重本體區23〇。一介電層 (例如BPSG)會形成於該結構上，並在一重流製程之後圖案 化來形成介電圓罩232。一頂側導電互接層234(例如包含金 屬）可被形成於戎整個結構上，其會電接觸源極區228和重 本體區230等。同樣地，一底侧導電互接層（未示出）例如包 含金屬，可被使用習知技術來形成，其會電接觸該基材222 201010079 的背側。本發明的方法並不限於一開放胞元構形。本發明 實施於一封閉胞元構形中將可為熱習該技術者參閱本揭露 而輕易得知。 睛注意雖第2圖中的實施例示出一 η通道FET，但一 P通 道FET係可藉倒反不同半導體區的極性而被獲得。又，在半 導體區100、200包含一磊晶層延伸於一基材上的實施例 中’ MOSFETs會被獲得其中該基材和磊晶層係為相同的導 電性類型，及IGBTs會被獲得其中該基材具有相反於該磊晶 層的導電性類型。 依據本發明之實施例所形成的IED和閘極介電質除了 其它的優點和特徵外’將會享有減少的CD損耗(藉使用一種 氮化層114的沈積製法其不會消耗凸台區或溝槽側壁），一 可輕易計量的厚度（氮化層114能被製得更厚些而不會有凸 台區或溝槽側壁的額外損耗）’在該遮蔽和閘極電極之間有 一較低的電場和減少的閘極洩漏（藉取代閘極多晶石夕而以 第一氧化層112a，b和氮化層114來充填區域118等），較低的 介面電荷和介電質滯陷電荷（藉使用第一氧化層U2a，b的熱 氧化製法其會比一沈積膜有更南的品質）’較低的閘極茂漏 和改良的介電品質（藉使用一介電質其包含氧化和氮化膜 兩者）’對遮蔽電極108的摻雜變異有減少的厚度敏感（藉使 用一種氮化層114的沈積製法其會比一熱製法較不敏感於 摻雜變異），較少的摻雜劑擴散於介電層中（氮化層H4會作 為一擴散阻障），及對粒子和針孔更為強固（在介電質中使用 一個以上薄膜減少在各被列設之薄膜中的瑕疫可能性）。 11 201010079 又，所述之本發明的實施例係有利於簡單實施，故使它們 能被容易地與傳統製法整合。例如，並不需要犠牲層。被 沈積之各介電膜會保留作為最終IED和閘極介電質的一部 份。此外’不像傳統的製法’依據本發明之一實施例，該 IED和閘極介電質可被同時地形成。除了用於該ied所需者 外，並不需要添加的製程步驟來形成該閘極介電質。
雖有許多特定實施例被示出並描述於上，但本發明的 實施例並不受限於此。例如，已瞭解該等所示和被描述結 構的摻雜極性可被倒反及/或不同實施例的摻雜濃度能被 改變而不超出本發明。且，上述之各不同實施例皆可被實 施於矽、碳化矽、珅化鎵、氮化鎵、鑽石，或其它半導體 材料中。又，本發明之一或多個實施例的特徵亦能與本發 明之其它實施例的一或多個特徵組合而不超出本發明的範 圍。
因此，本發明的範圍不應參照上述說明來被決定，而 是應參照所附申請專利範圍以及它們等效物的全部範圍來 決定。 【圖式簡單說明】 第1 A~ 1F圖為依據本發明—實施例之用以形成一遮蔽 式閘極溝槽FET之IED和閘極介電質的製法之不同階段的 簡化戴面圖。 第2圖示出一依據本發明一實施例之遮蔽式閘極溝槽 FET結構的簡化截面圖。 【主要元件符號説明】 12 201010079 100…半導體區 102…硬罩 104…溝槽 106…遮蔽介電質 108…遮蔽電極 110··.凹部 112a，b· · ·第一氧化層 114…氮化層 116···第二氧化層 117 …IED 118…填充區域 119···閘極介電質 120…閘極電極 200…半導體區 204…溝槽 206…遮蔽介電質 208···遮蔽電極 212a，b···第一氧化層 214···氮化層 216···第二氧化層 217 …IED 218···填充區域 219···閘極介電質 220···閘極電極 222…基材 224…漂移區 226···本體區 228…源極區 230···重本體區 232·· ·介電圓罩 234···互接層 13
Claims (1)
- 201010079 七、申請專利範圍： 1. 一種遮蔽式閘極場效電晶體(FET)，包含： 多數的溝槽伸入一半導體區中； 一遮蔽電極在各溝槽之一底部中； 一閘極電極在該遮蔽電極上；及 一極間介電質（IED)延伸於該遮蔽電極和該閘極電 極之間，該IED包含： (i) 一第一氧化層，及 (ii) 一氮化層在該第一氧化層上。 2. 如申請專利範圍第1項之遮蔽式閘極FET，其中該半導 體區更包含： 一第一導電性類型的漂移區延伸於一基材上，該基 材具有一比該漂移區更高的摻雜濃度； 一第二導電性類型的本體區延伸於該漂移區上；及 該第一導電性類型的源極區等鄰接於該本體區中 之各溝槽，其中該等多數溝槽會伸入並終結於該漂移區 内。 3. 如申請專利範圍第1項之遮蔽式閘極FET，其中該半導 體區更包含： 一第一導電性類型的漂移區延伸於一基材上，該基 材具有一比該漂移區更高的摻雜濃度； 一第二導電性類型的本體區延伸於該漂移區上；及 該第一導電性類型的源極區等鄰接於該本體區中 之各溝槽，其中該等多數溝槽會伸入並終結於該基材 14 201010079 内。 4. 如申請專利範圍第1項之遮蔽式閘極FET，更包含： 一遮蔽介電質襯墊著各溝槽的較下側壁和一底 部，其中該遮蔽介電質的頂面係相對於該遮蔽電極之一 頂面凹陷而形成凹部等鄰接於該遮蔽電極的相反側 邊，且其中該第一氧化層和該氮化層會充填該等凹部。 5. 如申請專利範圍第4項之遮蔽式閘極FET，其中該第一 氧化層和該氮化層會沿該等多數溝槽之一深度重疊該 遮蔽電極。 6. 如申請專利範圍第1項之遮蔽式閘極FET，更包含： 一閘極介電質延伸於該閘極電極與該半導體區之 間，該閘極介電質包含： ⑴該第一氧化層，及 (ii)該II化層在該第一氧化層上。 7. 如申請專利範圍第6項之遮蔽式閘極FET，其中在該IED 中和在該閘極介電質中的氮化層是連接的。 8. 如申請專利範圍第6項之遮蔽式閘極FET，其中該氮化 層係比該第一氧化層更厚。 9. 如申請專利範圍第6項之遮蔽式閘極FET，其中該氮化 層係比該第一氧化層更薄。 10. 如申請專利範圍第6項之遮蔽式閘極FET，其中在該IED 中的第一氧化層之厚度係大於在該閘極介電質中的第 一氧化層之厚度。 11. 如申請專利範圍第6項之遮蔽式閘極FET，其中該閘極 15 201010079 介電質更包含一第二氧化層垂直地延伸於該閘極電極 和該氮化層之間。 12. 如申請專利範圍第11項之遮蔽式閘極FET，其中該第二 氧化層亦形成該IED的一部份並延伸於該氮化層上。 13. 如申請專利範圍第12項之遮蔽式閘極FET，其中在該 IED中和在該閘極介電質中的第二氧化層是連接的。 14. 如申請專利範圍第13項之遮蔽式閘極FET，其中該第一 氧化層係比該第二氧化層更厚。 15. —種遮蔽式閘極場效電晶體(FET)，包含： 多數的溝槽伸入一半導體區中； 一遮蔽電極在各溝槽之一底部中； 一閘極電極在該遮蔽電極上；及 一極間介電質（IED)延伸於該遮蔽電極和該閘極電 極之間，該IED包含： (i) 該第一氧化層，及 (ii) 該氮化層在該第一氧化層上，其中該氮化層會 旁側地延伸於該遮蔽電極和該閘極電極之間，該氮化層 具有較外部份等會向下延伸。 16. 如申請專利範圍第15項之遮蔽式閘極FET，其中該氮化 層向下延伸的較外部份會沿該等多數溝槽之一深度重 疊該遮蔽電極。 17. 如申請專利範圍第15項之遮蔽式閘極FET，更包含： 一遮蔽介電質襯墊著各溝槽的較下側壁和一底 部，其中該遮蔽介電質的頂面係相對於該遮蔽電極之一 16 201010079 頂面凹陷而形成凹部等鄰接於該遮蔽電極的相反側 邊，且其中該向下延伸的氮化層之較外部份會充填該等 凹部。 18. 如申請專利範圍第15項之遮蔽式閘極FET，更包含： 一閘極介電質延伸於該閘極電極與該半導體區之 間，該閘極介電質包含： (i) 該第一氧化層，及 (ii) 該氮化層在該第一氧化層上。 19. 如申請專利範圍第18項之遮蔽式閘極FET，其中在該 IED中和在該閘極介電質中的氮化層是連接的。 20. 如申請專利範圍第18項之遮蔽式閘極FET，其中在該 IED中的第一氧化層之厚度係大於在該閘極介電質中的 第一氧化層之厚度。 21. 如申請專利範圍第18項之遮蔽式閘極FET，其中該閘極 介電質更包含一第二氧化層垂直地延伸於該閘極電極 和該氮化層之間。 22. 如申請專利範圍第21項之遮蔽式閘極FET，其中該IED 更包含該第二氧化層在該氮化層上。 23. 如申請專利範圍第22項之遮蔽式閘極FET，其中在該 IED中和在該閘極介電質中的第二氧化層是連接的。 24. 如申請專利範圍第23項之遮蔽式閘極FET，其中該第一 氧化層係比該第二氧化層更厚。 25. —種用以形成一遮蔽式閘極場效電晶體(FET)的方法， 該方法包含： 17 201010079 在一半導體區中形成多數的溝槽； 在各溝槽之一底部中形成一遮蔽電極； 形成一介電層包令—第一氧化層和一氮化層兩者 皆旁側地延伸於該遮蔽電極上；及 形成一閘極電極於該介電層上。 26. 如申請專利範圍第25項之方法，其中形成該介電層包 含： (i) 形成該第一氧化層； 赢 (ii) 形成該氮化層於該第一氧化層上；及 (iii) 形成一第二氧化層於該氮化層上。 27. 如申請專利範圍第25項之方法，更包含： 形成一遮蔽介電層襯墊著各溝槽的較下側壁和一 底部，其中該遮蔽介電層的頂面係相對於該遮蔽電極之 一頂面凹陷而形成凹部等鄰接於該遮蔽電極的相反側 邊，該第一氧化層和該氮化層充填著該等凹部。 28. 如申請專利範圍第27項之方法，其中該第一氧化層和該 _ 氮化層會沿該等多數溝槽之一深度重疊該遮蔽電極。 29. 如申請專利範圍第25項之方法，其中該氮化層更會沿各 溝槽的較上側壁垂直地延伸於該閘極電極和該半導體 區之間。 30. 如申請專利範圍第29項之方法，其中該第一氧化層係使 用一熱氧化製法來形成，其亦會造成一沿各溝槽之較上 側壁垂直延伸的氧化層之形成。 31. 如申請專利範圍第30項之方法，其中該旁侧延伸的第一 18 201010079 氧化層之一厚度係大於該沿各溝槽的較上側壁垂直延 伸的氧化層之一厚度。 32. —種用以形成一遮蔽式閘極場效電晶體(FET)的方法， 該方法包含： 在一半導體區中形成多數的溝槽； 形成一遮蔽介電質襯墊著各溝槽的相反側壁和底 部； 在各溝槽之一底部中形成一遮蔽電極於該遮蔽介 電質上； 凹陷該遮蔽介電質至低於該遮蔽電極之一頂面，而 在該遮蔽電極之一上部與該半導體區之間形成凹部等； 在各溝槽中形成一氮化層於該遮蔽電極上，該氮化 層會部份地充填該等凹部；及 在各溝槽之一上部中形成一閘極電極於該氮化層 上。 33. 如申請專利範圍第32項之方法，更包含： 形成一介電層延伸於該遮蔽電極和該閘極電極之 間，該介電層包含： (i) 一第一氧化層； (ii) 該氮化層於該第一氧化層上；及 (iii) 一第二氧化層在該氮化層上，其中至少該第一 氧化層和該氮化層會充填該等凹部，並沿該等多數溝槽 之一深度重疊該遮蔽電極。 34. 如申請專利範圍第32項之方法，其中該氮化層更會沿各 19 201010079 溝槽的較上側壁垂直地延伸於該閘極電極和該半導體 區之間。 35. 如申請專利範圍第32項之方法，其中該第一氧化層係使 用一熱氧化製法來形成，其亦會造成一沿各溝槽之較上 側壁垂直延伸的氧化層之形成。 36. 如申請專利範圍第35項之方法，其中該旁側延伸的第一 氧化層之一厚度係大於該沿各溝槽的較上側壁垂直延 伸的氧化層之一厚度。20
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/146,791 US7872305B2 (en) | 2008-06-26 | 2008-06-26 | Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201010079A true TW201010079A (en) | 2010-03-01 |
Family
ID=41413026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098121358A TW201010079A (en) | 2008-06-26 | 2009-06-25 | Structure and method for forming a shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7872305B2 (zh) |
| KR (1) | KR101644372B1 (zh) |
| CN (1) | CN101615632B (zh) |
| DE (1) | DE102009030510B4 (zh) |
| TW (1) | TW201010079A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI512841B (zh) * | 2012-07-13 | 2015-12-11 | Ubiq Semiconductor Corp | 溝槽式閘極金氧半場效電晶體的製造方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050163704A1 (en) * | 2004-01-23 | 2005-07-28 | Ovonic Battery Company | Base-facilitated production of hydrogen from biomass |
| US7872305B2 (en) * | 2008-06-26 | 2011-01-18 | Fairchild Semiconductor Corporation | Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein |
| US8592266B2 (en) * | 2010-10-27 | 2013-11-26 | International Business Machines Corporation | Replacement gate MOSFET with a high performance gate electrode |
| US8610205B2 (en) * | 2011-03-16 | 2013-12-17 | Fairchild Semiconductor Corporation | Inter-poly dielectric in a shielded gate MOSFET device |
| US8633539B2 (en) * | 2011-06-27 | 2014-01-21 | Infineon Technologies Austria Ag | Trench transistor and manufacturing method of the trench transistor |
| US8889532B2 (en) * | 2011-06-27 | 2014-11-18 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
| US8878287B1 (en) | 2012-04-12 | 2014-11-04 | Micrel, Inc. | Split slot FET with embedded drain |
| KR101927408B1 (ko) | 2012-07-20 | 2019-03-07 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
| KR101792276B1 (ko) * | 2012-08-23 | 2017-11-02 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 소자의 제조 방법 |
| TWI529900B (zh) * | 2012-08-26 | 2016-04-11 | 萬國半導體股份有限公司 | 在sgt mosfet 中靈活調節crss 以平滑波形避免直流-直流器件中電磁干擾 |
| JP5811973B2 (ja) | 2012-09-12 | 2015-11-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6056292B2 (ja) * | 2012-09-12 | 2017-01-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2014056913A (ja) | 2012-09-12 | 2014-03-27 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| US9000497B2 (en) * | 2012-09-14 | 2015-04-07 | Renesas Electronics Corporation | Trench MOSFET having an independent coupled element in a trench |
| KR101922122B1 (ko) | 2012-09-28 | 2018-11-26 | 삼성전자주식회사 | 노멀리 오프 고전자이동도 트랜지스터 |
| KR102156130B1 (ko) | 2014-04-10 | 2020-09-15 | 삼성전자주식회사 | 반도체 소자 형성 방법 |
| CN105789043B (zh) * | 2014-12-25 | 2019-03-12 | 华润微电子（重庆）有限公司 | 沟槽型半导体器件及其制作方法 |
| CN106057903A (zh) * | 2016-08-01 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet及其制造方法 |
| CN106876276A (zh) * | 2017-01-04 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos结构的制造方法 |
| CN106920752A (zh) * | 2017-03-15 | 2017-07-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet栅源氧化层结构及制造方法 |
| TWI678805B (zh) * | 2017-05-19 | 2019-12-01 | 帥群微電子股份有限公司 | 溝槽式功率半導體元件及其製造方法 |
| CN108962972B (zh) * | 2017-05-19 | 2021-12-21 | 帅群微电子股份有限公司 | 沟槽式功率半导体元件及其制造方法 |
| CN109216450B (zh) * | 2017-06-30 | 2021-11-30 | 帅群微电子股份有限公司 | 沟槽式功率半导体元件的制造方法 |
| CN109216449B (zh) * | 2017-06-30 | 2021-07-30 | 帅群微电子股份有限公司 | 沟槽式功率半导体元件及其制造方法 |
| CN107492486A (zh) * | 2017-08-15 | 2017-12-19 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos介质层的工艺方法 |
| CN108493251A (zh) * | 2018-04-19 | 2018-09-04 | 张帅 | 屏蔽栅场效应晶体管及其制造方法 |
| WO2020180338A1 (en) * | 2019-03-01 | 2020-09-10 | Ipower Semiconductor | Method of manufacturing shielded gate trench mosfet devices |
| CN111863617A (zh) * | 2019-04-24 | 2020-10-30 | 帅群微电子股份有限公司 | 沟槽式功率半导体组件及其制造方法 |
| CN110896026A (zh) * | 2019-11-22 | 2020-03-20 | 矽力杰半导体技术(杭州)有限公司 | 沟槽型mosfet结构及其制造方法 |
| CN111681963B (zh) * | 2020-08-11 | 2020-11-20 | 中芯集成电路制造(绍兴)有限公司 | 一种屏蔽栅场效应晶体管及其形成方法 |
| CN111933529B (zh) * | 2020-10-13 | 2021-01-05 | 江苏长晶科技有限公司 | 一种沟槽型mosfet的制造方法及其结构 |
| CN114242578B (zh) * | 2022-02-21 | 2022-06-17 | 威海银创微电子技术有限公司 | SGT Mosfet中IPO厚度的可控方法、装置及介质 |
| CN115132587B (zh) * | 2022-07-05 | 2023-05-09 | 上海功成半导体科技有限公司 | 一种功率器件及其制备方法 |
| CN116013776B (zh) * | 2023-03-02 | 2023-09-15 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351018B1 (en) * | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
| US6437386B1 (en) * | 2000-08-16 | 2002-08-20 | Fairchild Semiconductor Corporation | Method for creating thick oxide on the bottom surface of a trench structure in silicon |
| DE10063443B4 (de) * | 2000-12-20 | 2005-03-03 | Infineon Technologies Ag | Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement |
| US6870220B2 (en) * | 2002-08-23 | 2005-03-22 | Fairchild Semiconductor Corporation | Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses |
| DE10341592B4 (de) * | 2002-07-31 | 2008-01-24 | Infineon Technologies Ag | Leistungstransistor mit besonders ausgeformter Gate- und Feldelektrode |
| TWI248136B (en) * | 2002-03-19 | 2006-01-21 | Infineon Technologies Ag | Method for fabricating a transistor arrangement having trench transistor cells having a field electrode |
| US7091573B2 (en) * | 2002-03-19 | 2006-08-15 | Infineon Technologies Ag | Power transistor |
| KR100467023B1 (ko) * | 2002-10-31 | 2005-01-24 | 삼성전자주식회사 | 자기 정렬 접촉 구조 및 그 형성 방법 |
| US7087959B2 (en) * | 2004-08-18 | 2006-08-08 | Agere Systems Inc. | Metal-oxide-semiconductor device having an enhanced shielding structure |
| WO2006108011A2 (en) * | 2005-04-06 | 2006-10-12 | Fairchild Semiconductor Corporation | Trenched-gate field effect transistors and methods of forming the same |
| US7504303B2 (en) * | 2005-05-26 | 2009-03-17 | Fairchild Semiconductor Corporation | Trench-gate field effect transistors and methods of forming the same |
| DE102005041256B4 (de) * | 2005-08-31 | 2007-12-20 | Infineon Technologies Ag | Trenchtransistor |
| US7872305B2 (en) | 2008-06-26 | 2011-01-18 | Fairchild Semiconductor Corporation | Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein |
-
2008
- 2008-06-26 US US12/146,791 patent/US7872305B2/en active Active
-
2009
- 2009-06-25 DE DE102009030510.6A patent/DE102009030510B4/de not_active Expired - Fee Related
- 2009-06-25 KR KR1020090057034A patent/KR101644372B1/ko active IP Right Grant
- 2009-06-25 TW TW098121358A patent/TW201010079A/zh unknown
- 2009-06-26 CN CN2009101502930A patent/CN101615632B/zh not_active Expired - Fee Related
-
2010
- 2010-12-02 US US12/958,689 patent/US8129241B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI512841B (zh) * | 2012-07-13 | 2015-12-11 | Ubiq Semiconductor Corp | 溝槽式閘極金氧半場效電晶體的製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102009030510A1 (de) | 2010-01-14 |
| US20090321817A1 (en) | 2009-12-31 |
| US8129241B2 (en) | 2012-03-06 |
| KR101644372B1 (ko) | 2016-08-01 |
| CN101615632A (zh) | 2009-12-30 |
| US7872305B2 (en) | 2011-01-18 |
| US20110081773A1 (en) | 2011-04-07 |
| DE102009030510B4 (de) | 2020-11-12 |
| CN101615632B (zh) | 2013-10-23 |
| KR20100002195A (ko) | 2010-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201010079A (en) | Structure and method for forming a shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein | |
| KR101945336B1 (ko) | 트렌치형 게이트 소자를 위한 두꺼운 저부 유전체의 구조 및 그 제조 방법 | |
| US9865694B2 (en) | Split-gate trench power mosfet with protected shield oxide | |
| US8198196B1 (en) | High aspect ratio trench structures with void-free fill material | |
| US7598144B2 (en) | Method for forming inter-poly dielectric in shielded gate field effect transistor | |
| US8329538B2 (en) | Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein | |
| TWI441243B (zh) | 用於功率金屬氧化物半導體場效電晶體（ｍｏｓｆｅｔ）設備之低電阻閘極及製造方法 | |
| US20090315106A1 (en) | Integrated trench Mosfet and Schottky Rectifier with trench contact structure | |
| TW200915437A (en) | Method and structure for shielded gate trench FET | |
| TWI684276B (zh) | 溝渠式功率電晶體及其製作方法 | |
| TWI678805B (zh) | 溝槽式功率半導體元件及其製造方法 | |
| JP2009081397A (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI731714B (zh) | 功率元件及其製造方法 | |
| JP2005072356A (ja) | 絶縁ゲート型電界効果半導体装置およびその製造方法 | |
| TWI809577B (zh) | 溝槽式功率半導體元件及其製造方法 | |
| TW202324509A (zh) | 半導體裝置以及其製作方法 |