TW201003786A - Film forming method and semiconductor device manufacturing method - Google Patents

Film forming method and semiconductor device manufacturing method Download PDF

Info

Publication number
TW201003786A
TW201003786A TW098110143A TW98110143A TW201003786A TW 201003786 A TW201003786 A TW 201003786A TW 098110143 A TW098110143 A TW 098110143A TW 98110143 A TW98110143 A TW 98110143A TW 201003786 A TW201003786 A TW 201003786A
Authority
TW
Taiwan
Prior art keywords
film
oxide film
forming
interface
substrate
Prior art date
Application number
TW098110143A
Other languages
English (en)
Inventor
Kouji Shimomura
Tetsuji Ueno
Shintaro Aoyama
Genji Nakamura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201003786A publication Critical patent/TW201003786A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

201003786 六、發明說明： 【發明所屬之技術領域】 本發明一般而言係關於成膜方法，尤其係關於被稱爲 所謂的high-K膜之高介電體膜之成膜方法，以及使用 hi gh-K膜之半導體裝置之製造方法。 【先前技術】 隨著微細化技術之進步，在今日能夠製造閘極長度小 於60nm之超微細、超高速半導體裝置之製造。 在如此之超微細化、超高速半導體裝置中，隨著閘極 長度之縮小，閘極氧化膜之膜厚也必須隨著比例不同而減 少，例如閘極長度小於45nm之半導體裝置中，閘極氧化 膜之膜厚使用以往之熱氧化膜之時，必須設定成1 nm或是 其以下。但是，在如此非常薄之閘極絕緣膜中，通道電流 增大，其結果無法避免閘極洩漏電流增大之問題。 對於如此之事情，在以往提案有對閘極絕緣膜，適合 使用介質常數比熱氧化膜之介質常數大很多，因此即使實 際之膜厚大Si02換算膜厚（EOT)亦小的Ta205或Al2〇3、 Zr02、Hf02，還有ZrSi04或是HfSi04般之高介電體（所謂 的high-K介電體）材料。藉由使用如此之高介電體材料， 即使在閘極長度爲45nm以下非常短之超高速半導體裝置 中，亦可以使用數nm之物理性膜厚之閘極絕緣膜，可以 抑制因通道效果所產生之閘極洩漏電流。一般如此之高介 電體材料於被形成在矽基板表面之時，成爲多晶構造。 -5- 201003786 於在矽基板表面直接形成高介電體膜之時，則因 基板和高介電體膜之間，容易產生Si原子和金屬原 大規模之相互擴散，故高介電體膜一般而言在係經非 之界面氧化膜而被形成在砂基板表面。 【發明內容】 (發明所欲解決之課題） 在如此之界面氧化膜上形成高介電體膜之構成之 絕緣膜中，以儘可能降低閘極絕緣膜之氧化膜換算膜 佳，因此閘極絕緣膜中之介質常數低之界面氧化膜之 ，因此儘可能降低膜厚爲佳。 專利文獻1 :日本特開2001-85422號公報 非專利文獻：De Witte, H. et al., J. Electrochem. 150(9)F169-F172(2003) 非專利文獻 2 : Barnett, J. et al.，Semiconductor International, Februaryl, 2006 (用以解決課題之手段） 若依據一觀點，本發明係提供一種成膜方法，其 爲包含：在矽基板表面形成氧化膜之工程；蝕刻上述 膜，藉由上述氧化膜將界面氧化膜形成以X p S法所測 上述界面氧化膜之膜厚爲6.7A以下6.0A以上之工程 在上述界面氧化膜上藉由 MOCVD法在氧化環境中 Hf02膜之工程。 在矽 子之 常薄 閘極 厚爲 比例
Soc. 特徵 氧化 量之 :和 形成 201003786 若依據另一觀點，本發明係提供一種半導體裝置之製 造方法方法，其特徵爲：包含在矽基板表面形成氧化膜之 工程；蝕刻上述氧化膜，藉由上述氧化膜將界面氧化膜形 成以XP S法所測量之上述界面氧化膜之膜厚爲6.7 A以下 6.0A以上之工程；在上述界面氧化膜上藉由MOCVD法在 氧化環境中形成Hf02膜之工程；在上述Hf02膜上形成矽 膜或金屬膜之工程；將上述矽膜或金屬膜予以圖案製造而 形成閘極電極圖案之工程；和將上述閘極電極圖案予以遮 罩，並將雜質元素導入至上述矽基板中，形成源極及汲極 區域之工程。 [發明效果] 若藉由本發明，藉由蝕刻被形成在矽基板上之界面氧 化膜，設定成6.7A以下6.0A以上，則不會對其上方之Hf02 膜之成膜造成影響，可以將疊層上述界面氧化膜和Hf02 之疊層膜之氧化膜換算膜厚予以最小化，並且能夠減少上 述疊層膜之浅漏電流。 【實施方式】 (第1實施型態） 首先’本發明之第1實施型態係說明成爲本發明之基 礎的成膜實驗。 在本實施型態中，首先如第1圖A所示般，在（100) 配向之矽基板11表面於氧環境中藉由1〇〇〇 °C之熱處理， 201003786 將熱氧化膜1 2形成例如1 6 A之膜厚，如此一來將形成有 熱氧化膜12之矽基板11，如第1圖B箭號所示般，以上 述矽基板1 1自其一個側緣部進入至上述HF蝕刻劑1 3 A 之方式，以一定被控制之速度浸漬於被保持於容器1 3中 之HF蝕刻劑1 3，接著以更快之速度迅速撈起，依此如第 1圖C所示般，使上述熱氧化膜12之膜厚tl從上述矽基 板1 1之一方側連續性變化成另一方側。在第1圖C之例 中，上述熱氧化膜12在上述基板11之區域11B，以XPS 法測量上述膜厚tl存在6.0A以上，在區域1 1 A中上述膜 厚tl則低於6.0A熱氧化膜12消失。針對該「6·〇Α」之 膜厚11之臨界的意義，於後詳細說明。 並且，在第1圖D之工程中，上述第1圖C隻構造上 ，Hf02膜14係藉由MOCVD法被形成16〜17A之膜厚。 上述Hf02膜14係與其下之熱氧化膜12同時形成疊層膜 16。但是，如後說明般，在第1圖D之構造中，上述熱氧 化膜1 2之表面狀態，係藉由第1圖C之蝕刻處理，從當 初之熱氧化膜1 2之表面狀態變化，因此，在以下之說明 中，將構成上述疊層膜16之熱氧化膜12稱爲「界面氧化 膜」。 第2圖係表示在本實施型態中，爲了形成上述Hf02 膜14所使用之成膜裝置MOCVD裝置60之構成。 參照第2圖，上述MOCVD裝置60具備藉由杲61所 排氣之處理容器62，在上述處理容器62中設置有保持被 處理基板W之保持台62A。 201003786 再者，在上述處理容器62中，以與上述被處理基板 W相向之方式，設置有噴淋頭62S，上述噴淋頭62S經省 略圖示之MFC(質量流量控制器）及閥VI連接有供給氧氣 之管線6 2 a。 上述MOCVD裝置60具備有保持第三丁基給（HTB)等 之有機金屬化合物原料的容器63B，上述容器63B中之有 機金屬化合物原料係藉由He氣體等之壓送氣體，經由流 體流量控制器6 52d被供給至汽化器62e，在上述汽化器中 藉由Ar等之載體氣體之介助而被汽化之有機金屬化合物 原料，經閥V3而被供給至噴淋頭62S。 在上述噴淋頭62 S內上述氧氣、HTB氣體通過各個路 徑，藉由上述噴淋頭62S中被形成在上與上述矽基板W 相向之面的開口部62S，釋放出至上述處理容器62內之 製程空間。 在本實施型態中，將上述第1圖C之狀態的矽基板 21導入至上述處理容器62中，在上述基板保持台62 A上 當作被處理基板W予以保持，例如將上述處理容器62之 內壓設爲0.3T〇rr，將基板溫度設定成480°C，藉由上述噴 淋頭62S以1 〇〇 SCCm之流量導入氧氣，或以上述流體流用 控制器62d中之流量爲45mg/分之値導入HTB，依此在部 分性形成上述熱氧化膜12之矽基板11上，以16〜18A之 膜厚一樣形成Hf02膜。 另外，上述第1圖A之工程中之熱氧化膜12之形成 ，係使用公知之熱處理裝置而執行。因此，省略熱處理裝 -9- 201003786 置之說明。 第3圖係表示針對第1圖D所示藉由MOCVD法在膜 厚連續性變化之界面氧化膜12上以大略一定之膜厚形成 Hf02膜14之矽基板1 1，藉由XPS法求取上述界面氧化膜 12之膜厚及Hf02膜之膜厚，並且針對上述界面氧化膜12 和ΗίΌ2膜1 4之疊層構造，藉由線上電性測量法求出EOT 之結果。該線上電性測量法爲組合電暈偏壓技術、振動凱 文探針（Kelvin Probe)技術及脈衝光源技術，藉由1<^八-T e n c 〇 r公司之Q u a n t ο X裝置所求出。針對測量之詳細，參 照非專利文獻1。上述EOT、界面氧化膜12之XPS膜厚 及Hf02膜14之XPS膜厚所有係以埃（A)單位來表示。 第3圖中，「REF」爲表示對第1圖C狀態之試料所 求出之上述界面氧化膜12之EOT和XPS膜厚之關係，表 示對照標準。上述「REF」因表示針對相同界面氧化膜1 2 之EOT和XPS膜厚之關係，故EOT和XPS膜厚以一對一 對應，以直線表示。在此，EOT係表示以電容器之等效電 路爲根基所求出之膜厚，對此以XP S法所求出之界面氧化 膜12或Hf02膜14之膜厚係反映膜中所含之Si原子或是 Hf原子之數量。 參照第3圖，可知在上述界面氧化膜12之XPS膜厚 tl從14A至6.7A範圍（6.7A<tlS14A)之「區域I」中， 上述疊層膜16之EOT減少上述界面氧化膜12之XPS膜 厚11，同時也與上述直線REF幾乎平行地減少。在上述 區域I中，由於上述1^02膜14之XPS膜厚t2幾乎一定 -10- 201003786 ，在16.5A至17.5A之範圍，故在上述「區域I」中所看 到之疊層膜1 6之EOT減少，可想應爲對應於上述界面氧 化膜12之物理膜厚的減少而所產生者。 對此，可知在上述界面氧化膜12之XPS膜厚U爲 6.7A以下6.0A以上的「區域II」（6_〇A$tl$6.7A)中， 上述疊層膜16之EOT係當上述熱氧化膜12之XPS膜厚 減少時，則比上述直線「REF」快速減少，當界面氧化膜 12之XPS膜厚tl到達至6.0A之時，上述疊層膜16之 EOT成爲最小。 另外，可知在上述界面氧化膜12之XPS膜厚tl小於 6.0A區域in中，不管上述膜厚tl在大約6.0A不變化， 疊層膜16之EOT係快速從大約12A增大至30A。再者， 可知在上述區域III中，Hf02膜14之膜厚t2多少減少。 上述第3圖之區域I及II爲在第1圖C、第1圖D所 示之基板1 1上之區域IIB中所觀察到之區域，對此上述 區域ΠΙ爲在上述第1圖C、第1圖D中之區域11A所觀 察到之區域，解釋成在上述矽基板1 1和H fO 2膜1 4之界 面’藉由Hf02膜14之成膜時所使用之氧，形成有如第4 in m示般外觀之介質常數小，或是物理膜厚大的氧化膜 12A °此時，由於上述氧化膜12A之XPS膜厚tl不增大 ’即是Si原子之原子數不增加，故上述氧化膜12A被解 釋爲與形成在上述區域11B的界面氧化膜12有所不同， 成爲多孔質膜。再者，在第3圖中，在區域III所產生之 Hf〇2膜14膜厚之減少，被解釋成因成爲底層之氧化膜 -11 - 201003786 12A爲多孔質’膜質惡化，故難以產生Hf原子之堆積， 於H f Ο 2膜1 4之成膜時，由於培養時間增大而所產生。 第5圖爲表示針對上述第4圖之構造所求出之EOT 和洩漏電流J g之關係。但是，在第5圖中，洩漏電流係 藉由先前所說明之KLT-Tencor公司之Quantox裝置所測 量出’藉由使用耐電壓（V)之洩漏電流指數（Jbindex)表現 。上述洩漏電流指數之値係對應於洩漏電流Jg之對數圖 ’値越小洩漏電流越大，値越大，洩漏電流則減少。 參照第5圖，可知在對應於第3圖之區域I之試料中 ’流通上述疊層膜16之洩漏電流及EOT以雙圈表示， 與通常在熱氧化膜上不蝕刻形成有Hf02膜之第1比較對 照試料（ΤΗ〇χ/ΗίΌ2)之時大略相同，即是以相同傾斜變化 ’對此在區域II中，洩漏電流Jg係與在圖中以表示， 在藉由紫外光激發氧自由基所形成之氧化膜上，不蝕刻形 成有Hf02膜之第2比較對照試料（UV02/Hf02)之時大略相 同變化。
並且，第5圖中在III中所示之上述第3圖之區域III 中，表示EOT對應於上述第3圖而增大許多，洩漏電流 J g之値也變大（洩漏電流指數之値爲0 · 9〜0.6 V )，所形成 之界面氧化膜12A藉由多孔質之膜質惡化之氧化膜所構成 〇 並且，在上述第3圖之繪圖中，或許難以認定區分上 述區域1和區域II之臨界的意義’但是當在第5圖之洩漏 電流之繪圖中比較上述區域1和區域II時，明確存在區分 -12- 201003786 區域I和區域II之臨界的意義。再者’區域11和區域111 之間的臨界的意義也明確被認定。 尤其，當與在第5圖中以所示，藉由紫外光激發氧 自由基形成界面氧化膜’在其上方不執行鈾刻形成有 H fO 2膜之上述第2比較對照構造比較之時’可知在本發明 中，在相同Ε Ο T中，圖中以「A :本發明區域11」之直線 所示之洩漏電流Jg之値，比同圖中以「B: UV〇2/Hf〇2」 之直線所示之上述比較對照構造中之洩漏電流之値’ 尤其在Ε Ο T之値爲大約1 3 A以上之範圍，變爲更小，提 升洩漏電流特性。 第6圖A〜第6圖C係說明在本實施型態中取得如此 之洩漏電流特性提升之機構的圖式。 參照第6圖A〜第6圖C，在本實施型態中，如第6 圖A所示般，以第1圖A之工程所形成之熱氧化膜12係 在成膜時點，表面之Si原子藉由氧原子實質性上成爲所 有被終端之狀態，但是藉由第1圖B之蝕刻工程，除去其 表面之一部份，其結果，在第6圖B之狀態中，在上述界 面氧化膜12之表面，多數形成有Si原子之懸鍵。 在此，當藉由M0CVD法在上述第6圖C之工程中所 涉及之界面氧化膜12上堆積Hf02膜14時，則在Hf02膜 14之成膜初期，於上述界面氧化膜12表面以高密度產生 核生成，提升所形成之Hf02膜14之膜密度及膜表面之平 坦性。在第5圖所觀看之洩漏電流特性之提升可想像爲藉 由提升如此之Hf02膜1 4之膜密度及平坦性而產生者。再 201003786 者，隨此在本實施型態中’培養時間也減少’提高成膜效 率。 對此，如第7圖A所示般’在表面之懸鍵被終端之熱 氧化膜12上，直接藉由MOCVD法形成Hf〇2膜之時，則 如第7圖B所示般，Hf02膜1 4之成膜初期中之核生成密 度低，培養時間變長’產生所生成之Hf〇2膜之膜質惡化 ，或膜表面之平坦性惡化之問題。因此’在第7圖A、第 7圖B之成膜方法中，無法取得本實施型態般之優良洩漏 特性。 第8圖A〜第8圖C爲根據上述見解，藉由本實施型 態的成膜方法之槪要的圖式。 參照第8圖A，在（10 0)配向之矽基板21之（100)面上 ，在例如氧環境中，藉由1〇〇〇 °C之熱處理，形成熱氧化膜 ，在第8圖B之工程中，在使用HF或BHF之蝕刻劑中對 上述熱氧化膜2 2施予濕蝕刻，使其膜厚減少至6.0 A以上 6 · 7 A以下之範圍，形成介面氧化膜2 2 A。如此之濕蝕刻能 夠藉由控制蝕刻液之溫度及蝕刻時間來實行。例如於將上 述熱氧化膜2 2形成2 0 A膜厚時，使用2 41：之H F蝕刻液 ’執行6 0秒間之触刻’依此可以將上述膜厚11控制在特 定範圍。 或是也能夠藉由乾鈾刻執行上述第8圖B之餓刻工程 〇 · 或是也能夠藉由化學乾蝕刻執行上述第8圖B之蝕刻 工程。例如利用上述第2圖之MOCVD裝置60，將形成有 -14- 201003786 熱氧化膜22之上述矽基板當作上述處理基板W保持於處 理容器62內之上述基板保持台62A上。將上述處理容器 之壓力設定成1〜2T〇rr，將基板溫度設定成150〜20CTC ，藉由管線62f及62g經上述噴淋頭62S各將HF3氣體及 NH氣體導入至上述處理容器62。若藉由該方法，則能夠 將上述熱氧化膜22之膜厚化學蝕刻至上述特定範圍，形 成無損傷之界面氧化膜22A。能夠使上述熱氧化膜22之 膜厚減少至上述特定範圍，形成介面氧化膜22 A。 並且，將上述第8圖B之構造導入至上述第2圖之 MOCVD裝置 60之處理容器 62中，在上述基板保持台 62A上當作被處理基板W予以保持，例如將上述處理容器 62之內壓設爲0.3T〇rr，將基板溫度設定成480°C，藉由 上述噴淋頭62S以lOOsccm之流量導入氧氣，或以上述流 體流用控制器62d中之流量爲45mg/分之値導入HTB，依 此在上述界面氧化膜1 2 A上，以例如1 6〜1 8 A膜厚同樣 形成Hf02膜23。 如此所形成之上述界面氧化膜22A和Hf02膜23之疊 層膜24，如先前第3圖中所說明般EOT成爲最小’再者 ，如第5圖中所說明般表示優良之洩漏電流特性。 (第2實施型態） 第9圖A〜第9圖D係表示將上述第8圖人之疊層膜 24當作閘極絕緣膜使用之半導體裝置之製造工程。 參照第9圖A，在具有（1〇〇)配向之矽基板41之（10〇) -15- 201003786 表面，藉由元件分離區域411區劃有元件區域41A，並且 在上述矽基板41表面，藉由上述第8圖A〜第8圖C之 工程形成有與上述疊層膜24相同構成之介電體膜42。 並且，在第9圖B之工程中，在上述介電體膜42上 堆積有由多晶矽或非晶矽所構成之矽膜4 3，在第9圖C 之工程中，藉由將上述矽膜4 3予以圖案製作，形成閘極 電極43G。再者，在第8圖C中，將上述閘極電極43G予 以遮罩而圖案製作上述介電體膜4 2G，形成閘極絕緣膜 42G。 並且，在第9圖D之工程中，在上述矽基板41中， 將上述閘極電極43G予以遮罩，上述半導體裝置若爲n通 道MOS電晶體時，離子注入Ρ +或As+，或是Sb+，再者 上述半導體裝置若爲P通道MOS電晶體時，則離子注入 B+，在上述元件區域41A中於上述矽基板4丨中，在上述 閘極電極之第1及第2側形成各形成源極及汲極擴散區域 41S及41D。再者’同時將上述閘極電極43G摻雜成特定 導電型。 藉由如此之工程所製造出之半導體裝置因將與具有上 述第8圖D之疊層膜24相同之疊層構造之膜42當作閘極 絕緣膜4 2 G使用’故如先前在第3圖所說明般，e 〇 T爲小 ’再者因如第5圖所說明般洩漏電流特性爲優良，故即使 將閘極長度縮短至3 2 m m以下，亦可以動作。 再者’亦可以使用金屬膜或導電性金屬氮化物膜代替 上述矽膜43，製造具有金屬閘極之半導體裝置。 -16- 201003786 以上，雖然針對最佳之實施型態說明本發明，但是本 發明並不限定於如此之特定實施型態，亦可以在申請專利 範圍所記載之主旨內作各種變形、變更。 【圖式之簡單說明】 第1圖A爲說明第1實施型態之圖（其1)。 第1圖B爲說明第1實施型態之圖（其2)。 第1圖C爲說明第1實施型態之圖（其3)。 第1圖D爲說明第1實施型態之圖（其4)。 第2圖爲表示在實施型態中所使用之MOCVD裝置之 構成的圖式。 第3圖爲表示第1實施型態中之E0T和界面氧化膜 之膜厚及Hf〇2膜之膜厚關係的圖式。 第4圖爲說明在第1實施型態中所取得之構造的圖式 〇 第5圖爲表示第1實施型態中之洩漏電流和EOT之 關係的圖式。 第6圖A爲表示第1實施型態中之成膜機構之槪要的 圖式（其1)。 第6圖B爲表示第1實施型態中之成膜機構之槪要的 圖式（其2)。 第6圖C爲表示第1實施型態中之成膜機構之槪要的 圖式（其3 )。 第7圖A爲表示以往之成膜機構之槪要的圖式（其1) -17- 201003786 第7圖B爲表示以往之成膜機構之槪要的圖式（其2) 〇 第8圖A爲表示藉由第1實施型態之成膜方法的圖式 (其υ。 第8圖Β爲表示藉由第1實施型態之成膜方法的圖式 (其 2)。 第8圖C爲表示藉由第1實施型態之成膜方法的圖式 (其 3)。 第9圖Α爲表示藉由第2實施型態之半導體裝置之製 造方法的圖式（其1)。 第9圖B爲表示藉由第2實施型態之半導體裝置之製 造方法的圖式（其2)。 第9圖C爲表示藉由第2實施型態之半導體裝置之製 造方法的圖式（其3)。 第9圖D爲表示藉由第2實施型態之半導體裝置之製 造方法的圖式（其4)。 【主要元件符號說明】 1 1 :矽基板 1 1 A :區域 1 1 B :區域 1 2 :界面氧化膜 1 2 A :氧化膜 -18- 201003786 1 3 :容器 1 3 A :蝕刻劑 14 : Hf02 膜 1 6 :疊層膜 2 1 :矽基板 22 :熱氧化膜 22A :界面氧化膜 23 : Hf02 膜 24 :疊層膜 4 1 :矽基板 4 1 A :元件區域 4 1 D :源極擴散區域 4 1 S :汲極擴散區域 4 1 I :元件分離區域 42 :介電體膜 4 2 G :鬧極絕緣膜 4 3 :矽膜 4 3 G :閘極電極 60 : MOCVD 裝置 61 :杲 62 :處理容器 6 2 A :保持台 6 2 a :管線 62d :流體流量控制器 201003786 62e :汽化器 62f __管線 62g :管線 62S :噴淋頭 63B :容器

Claims (1)

  1. 201003786 七、申請專利範圍： 1 一種成膜方法’其特徵爲：包含 在矽基板表面形成氧化膜之工程； 餓刻上述氧化膜，藉由上述氧化膜將界面氧化膜形成 以XP S法所測量之上述界面氧化膜之膜厚爲6.7人以下 6·〇Α以上之工程；和 在上述界面氧化膜上藉由MOCVD法在氧化環境中形 成Hf02膜之工程。 2 ·如申請專利範圍第丨項所記載之成膜方法，其中， 在上述矽基板表面形成氧化膜之工程爲形成熱氧化膜之工 程。 3 _如申請專利範圍第2項所記載之成膜方法，其中， 上述蝕刻工程被實行成上述界面氧化膜之膜厚成爲6.0 A。 4 _如申請專利範圍第1項所記載之成膜方法，其中， 形成上述Hf02膜之工程係以第三丁基給（Tertiary Butyl Hafnium)爲原料而被實行。 5.—種半導體裝置之製造方法，其特徵爲：包含 在矽基板表面形成氧化膜之工程； 蝕刻上述氧化膜，藉由上述氧化膜將界面氧化膜形成 以XPS法所測量之上述界面氧化膜之膜厚爲6.7人以下 6.0A以上之工程； 在上述界面氧化膜上藉由MOCVD法在氧化環境中形 成Hf02膜之工程； 在上述H fO 2膜上形成矽膜或金屬膜之工程； 201003786 將上述矽膜或金屬膜予以圖案製造而形成閘極電極圖 案之工程；和 將上述閘極電極圖案予以遮罩，並將雜質元素導入至 上述矽基板中，形成源極及汲極區域之工程。 -22-
TW098110143A 2008-03-28 2009-03-27 Film forming method and semiconductor device manufacturing method TW201003786A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008087446A JP2009245971A (ja) 2008-03-28 2008-03-28 成膜方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201003786A true TW201003786A (en) 2010-01-16

Family

ID=41113358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098110143A TW201003786A (en) 2008-03-28 2009-03-27 Film forming method and semiconductor device manufacturing method

Country Status (5)

Country Link
JP (1) JP2009245971A (zh)
KR (1) KR20100125464A (zh)
CN (1) CN101981671A (zh)
TW (1) TW201003786A (zh)
WO (1) WO2009119148A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5922542B2 (ja) * 2012-09-19 2016-05-24 東京エレクトロン株式会社 積層膜の形成方法およびその形成装置
JP6035279B2 (ja) * 2014-05-08 2016-11-30 東京エレクトロン株式会社 膜厚測定装置、膜厚測定方法、プログラム及びコンピュータ記憶媒体
CN110870612A (zh) * 2018-08-29 2020-03-10 周继平 伞杆及电动伞

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085422A (ja) * 1999-09-17 2001-03-30 Tokyo Electron Ltd 積層ゲート絶縁膜の形成方法及びこの形成システム
JP2001217415A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3647850B2 (ja) * 2002-07-02 2005-05-18 松下電器産業株式会社 半導体装置およびその製造方法
WO2005013349A2 (en) * 2003-07-31 2005-02-10 Fsi International, Inc. Controlled growth of highly uniform, oxide layers, especially ultrathin layers
JP2005277285A (ja) * 2004-03-26 2005-10-06 Toshiba Corp 半導体装置の製造方法
JP4919586B2 (ja) * 2004-06-14 2012-04-18 富士通セミコンダクター株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2009245971A (ja) 2009-10-22
WO2009119148A1 (ja) 2009-10-01
CN101981671A (zh) 2011-02-23
KR20100125464A (ko) 2010-11-30

Similar Documents

Publication Publication Date Title
CN111033686B (zh) 用等离子体和/或热处理提高氧化铪基铁电材料性能的方法
US7863083B2 (en) High temperature processing compatible metal gate electrode for pFETS and methods for fabrication
US20050250318A1 (en) CVD tantalum compounds for FET gate electrodes
KR102557334B1 (ko) 하드마스크 적용들을 위한 붕소 도핑 텅스텐 탄화물
US7465618B2 (en) Semiconductor device and method for fabricating the same
Fukuda et al. Low-Temperature Formation of High-Quality $\hbox {GeO} _ {2} $ Interlayer for High-$\kappa $ Gate Dielectrics/Ge by Electron-Cyclotron-Resonance Plasma Techniques
CN113140449A (zh) 基于铁电材料的半导体掺杂方法
JP2005340721A (ja) 高誘電率誘電体膜を堆積する方法
JP5050351B2 (ja) 半導体装置の製造方法
TW201003786A (en) Film forming method and semiconductor device manufacturing method
JP4083000B2 (ja) 絶縁膜の形成方法
US6245606B1 (en) Low temperature method for forming a thin, uniform layer of aluminum oxide
JP3696196B2 (ja) 半導体装置
JP4562751B2 (ja) 絶縁膜の形成方法
Huang et al. Suppression of threshold voltage variation by TiN surface treatment for N-FinFETs with very thin work function metal layers
Huang et al. Interface Trap Density Reduction Due to AlGeO Interfacial Layer Formation by Al Capping on Al 2 O 3/GeO x/Ge Stack
KR20060024189A (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR20070026261A (ko) 성막 방법 및 반도체 장치의 제조 방법
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
KR100790567B1 (ko) 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법
KR20080061524A (ko) 반도체 소자의 유전체막 형성 방법
Hemakumara A novel “in-situ” processed gate region on GaN MOS capacitors
JP2003218352A (ja) 絶縁ゲート型半導体装置の製造方法
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
KR100650756B1 (ko) 반도체 소자의 게이트 형성방법