TW201003743A - Silicon epitaxial wafer and method for production thereof - Google Patents

Silicon epitaxial wafer and method for production thereof Download PDF

Info

Publication number
TW201003743A
TW201003743A TW98117174A TW98117174A TW201003743A TW 201003743 A TW201003743 A TW 201003743A TW 98117174 A TW98117174 A TW 98117174A TW 98117174 A TW98117174 A TW 98117174A TW 201003743 A TW201003743 A TW 201003743A
Authority
TW
Taiwan
Prior art keywords
germanium
wafer
epitaxial
honing
epitaxial wafer
Prior art date
Application number
TW98117174A
Other languages
English (en)
Other versions
TWI400743B (zh
Inventor
Masayuki Ishibashi
Shinji Nakahara
Tetsuro Iwashita
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201003743A publication Critical patent/TW201003743A/zh
Application granted granted Critical
Publication of TWI400743B publication Critical patent/TWI400743B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation

Description

201003743 六、發明說明 【發明所屬之技術領域】 本發明係有關於P/P型矽磊晶晶圓及其製造方法。 【先前技術】 若使用以{110}面爲主面的矽晶圓,則於pMOS電晶 體中’載子移動度係會高於以{100}面爲主面之晶圓,因 此可使pMOS電晶體高速化,此事已爲習知。 另一方面’磊晶晶圓係由於磊晶層的缺陷極少,因此 被拿來當作高性能元件之素材使用。因此,以{丨i 〇 }面爲 主面的磊晶晶圓’係作爲Μ P U等之高性能元件的素材, 可預想其展現優良的特性。 然而,以{ 1 1 0 }面爲主面的磊晶晶圓,在磊晶成長 後,有時表面容易發生稱作霧(haze)的雲狀面,想要用微 粒子計數器來進行LPD(Light Point Defects,亮點缺陷) 之測定都會有困難,而不能保證晶圓的品質。 作爲其對策,習知的有,在朝<100>軸方向具有0.5 度以上3度以下傾斜之倒角的矽單晶基板上,成長磊晶 層,以降低霧度(haze level)的技術(專利文獻1)。 [先前技術文獻] [專利文獻] [專利文獻1]日本特開2005-39111號公報 【發明內容】 -5- 201003743 [發明所欲解決之課題] 然而,在上記專利文獻1所記載之方法中,由於U〗0} 面是呈傾斜,因此載子會與傾斜的晶格發生碰撞,導致載 子移動度降低之疑慮,又表面的霧度也難以堪稱足夠降低 之程度。 本發明所欲解決之課題在於,提供一種即使{1 1 0}面 的傾斜角度很小但霧度仍爲良好的晶圓。 [用以解決課題之手段] [1 ]第1發明所述的矽磊晶晶圓之製造方法,其特徵 爲,具備:以{11 〇}面爲主面,使U 1 〇}面的倒角未滿1度 的矽單晶基板,成長出磊晶層的工程;和硏磨前記磊晶層 之表面以使得前記磊晶層表面的霧度(SP2 ’以DWO模式 測定)爲0· 1 8ppm以下之工程。 [2 ]第2發明所述的矽磊晶晶圓之製造方法,其特徵 爲,具備··以{ 1 1 〇 }面爲主面,使{1 1 〇 }面的倒角未滿丨度 的矽單晶基板,成長出磊晶層的工程;和硏磨前記磊晶層 之表面以使得前記磊晶層表面的表面粗度的均方根 RMS(以原子間力顯微鏡AFM在ΙΟμιπ見方的領域中測定) 爲0.060nm以下之工程。 [3 ]第3發明所述的矽磊晶晶圓之製造方法,係於上 記矽磊晶晶圓之製造方法中,其特徵爲’前記硏磨工程中 的硏磨耗損是〇 · 〇 5 μ m〜1 μ m ° [4]此情況下,前記硏磨處理後的前記磊晶層表面的 201003743 霧度係爲〇· 18ppm以下,且表面粗度的均方根RMS係爲 0.060nm以下,較爲理想。 [5] 第4發明所述的矽磊晶晶圓,係在以{110}面爲主 面的矽單晶基板上促使磊晶層成長而成的矽磊晶晶圓,其 特徵爲,讓前記磊晶層成長的矽單晶基板的倒角係爲未滿 1度:前記磊晶層表面的霧度(S P 2,以D W Ο模式測定)係 爲0 · 1 8ppm以下。 [6] 第5發明所述的矽磊晶晶圓,係在以{11〇}面爲主 面的矽單晶基板上促使磊晶層成長而成的矽磊晶晶圓,其 特徵爲,讓前記磊晶層成長的矽單晶基板的倒角係爲未滿 1度;前記磊晶層表面的表面粗度RMS (以原子間力顯微 鏡AFM在ΙΟμιη見方之領域中測定)爲〇.〇60nm以下。 [7] 第6發明所述的矽磊晶晶圓,係在以{110}面爲主 面的矽單晶基板上促使磊晶層成長而成的矽磊晶晶圓,其 特徵爲,前記磊晶層表面的霧度(S P 2,以D W Ο模式測定) 係爲0 . 1 8 p p m以下,且前記磊晶層表面的表面粗度的均方 根RMS(以原子間力顯微鏡AFM在ΙΟμηι見方之領域中測 定)爲0_060nm以下。 [8 ]第7發明所述的矽磊晶晶圓之製造方法,係屬於 具備:使用嘉晶裝置而使砂單晶基板成長晶晶層之工程; 和將完成前記工程的晶圓,從前記磊晶裝置中取出之後進 行硏磨之工程;的砂磊晶晶圓之製造方法,其特徵爲,將 前記晶圓取出起算經過了 1 〇小時後,就不進行前記硏 磨。 201003743 [9 ]第8發明所述的矽磊晶晶圓之製造方法’其特徵 爲,具備:使矽單晶基板成長磊晶層之工程;和將前記基 板的正反兩面同時進行硏磨的硏磨工程。 [11 ]此情況下,前記矽單晶基板係將{110}面當作主 面,較爲理想。 [發明效果] 若依據上記發明,則可提供一種即使U 1 0}面的傾斜 角度很小但霧度仍爲良好的晶圓。 【實施方式】 以下,說明上記發明的實施形態。 《第1實施形態》 本實施形態所製作的最佳產品,係以U 1 〇}面爲主 面,使{1 1 〇 }面的倒角未滿1度的矽單晶基板,成長出磊 晶層後,將磊晶層的表面進行硏磨而獲得。 作爲必要的硏磨耗損,若從霧度改善之觀點來看,至 少需要0.05 μηι以上,上限並無特別限定,但站在霧度改 善之觀點來看,若到了 1 μπι就已十分足夠。 實施例1 ··以C Ζ法製造出,主軸方位爲< 1 1 0>,直徑 3 05mm的ρ型矽單晶晶錠。將該晶錠作外周硏削成直徑 3 0 0mm後’進行凹痕(notch)加工,切出複數個電阻率5〜 201003743 ΙΟγπΩ cm的區塊。該區塊係使用線鋸,以使得{11〇}面的 傾斜爲表1所示的傾斜方位<1〇0>,<m>,<11〇>之3方 位,相對於各個傾斜方位的倒角爲〇度〜〗〇度的方式, 進行切片。 將該晶圚,經由去角、磨光、完工去角、蝕刻、兩面 硏磨、貼膜去角、邊緣的鏡面硏磨、表面的單面硏磨依序 加工’而獲得鏡面硏磨晶圓。此外,雖然省略了工程間的 洗淨處理之說明,但是和通常的晶圓加工製程一樣地進行 洗淨處理。 其後’使用瓣葉式磊晶爐,令其成長厚度4μπι的磊 晶膜。從嘉晶爐取出後的晶圓,立刻以SC-1洗淨液進行 鈍化處理。所得到的磊晶晶圓的一部分,係使用單面硏磨 裝置將磊晶面的表面硏磨0.3 μ m。 將所得之磊晶成長後就沒加工的晶圓、和表面硏磨過 的晶圓,使用日本KL A-Tenc or公司製的無圖案晶圓表面 異物檢查裝置(機型:Surfscan SP2),以DWO模式(Dark Field Wide Oblique模式:暗視野.廣角·斜向入射模 式),來檢查嘉晶層表面的霧度。 又,使用AFM(原子間力顯微鏡),在測定範圍ΙΟμιηχ ΙΟμηι內測定表面粗度,算出表面粗度的RMS(R〇〇t Mean Square:均方根)。其結果不於表1。 201003743 【Is 〇· 0.85 1.B5 0.11 0.05 5 0.049 0.12 te> o’ - 2 卜· t— 0.11 0.49 丨 〇_” I in d 0.11 0.049 CD I 0.55 I U9 T· 0.12 0.49 I.⑽I 0.49 0.12 | 0.05 0.35 n 0.12 0.05 »— o' 0.051 「0.11 0.4S CO 0·25 α> 5 0.049 i 0.49 0.12 0.05 T— 0.65 0.11 0.051 丨 0.12 1 0.051 0.048 产 § 0,15 0.12 0.048 ο 0.049 r·- u> CO d 5 j 0.11 0.11 α〇5 1 °·11 I 0.51 0.049 CD i °·15 I 0.16 0.11 in 〇 0.11 0.05 5 LO 〇 o esi 0.12 I 0.04? ! I °·12 1 0.049 T" y·» d 0.049 2 o 0.25 0.11 0.048 1 〇·” .丨 s 0.11 0.51 〇 〇> s 0.11 0.049 1 ^2-J 0.048 0.11 0.49 倒角os) I Haze(ppm) RMSCnm) HazeCppm) RMS(nm) HazeCppm) RMSCnm) HazeCppm) | RMS(fim) 磊晶後硏磨 傾斜方位 <100> <111> I <110> -10- 201003743 實施例1的磊晶層形成後經過硏磨的磊晶晶圓,係無 論傾斜方位、倒角爲何,霧度均爲良好。 本實施形態所述之製造方法所得到的以{ 1 1 〇}面爲主 面的磊晶晶圓,係由於是硏磨拋光因此霧度良好,可藉由 微粒子計數器來進行LPD等之品質管理,且爲倒角小、 載子移動度方面皆爲良好。 《第2實施形態》 順便一提,磊晶晶圓,由於其結晶構造的完整性,因 此被當作高性能元件的素材使用。隨著近年來元件工程的 細微化,相較於先前,對於表面平坦度或純度的要求變得 更爲嚴苛,因此在磊晶成長後進行表面硏磨的方法,已爲 周知(例如參照日本特開2 0 0 6 - 1 2 0 9 3 9號公報)。 然而,以這些方法進行磊晶處理過的晶圓,若進行硏 磨處理,則有時候晶圓表面的霧度會顯著惡化。當霧度較 高的情況下,無法使用表面異物檢查裝置進行LPD之測 定,會有無法進行品質評價之問題。 於是,本實施形態的目的在於,將磊晶處理過的晶圓 進行溼式洗淨或硏磨處理後會發生的異常霧度變高之現 象,提供一種不發生該現象的磊晶晶圓之製造方法。 本發明人們係發現,在進行硏磨處理時所會發生的異 常的霧狀(haze),係因爲從磊晶裝置的爐中取出後,研磨 是在取出起算1 〇小時後進行,就會發生。 雖然其中的原因並不清楚,但推測可能是因保管晶圓 -11 - 201003743 的氛圍中的某種氣體成分,與晶圓的構成元素亦即矽發生 反應而變成反應生成物,若以硏磨使其脫離就會生成凹坑 而使霧度惡化。 實施例2 : 以CZ法製造出,主軸方位爲<11〇>,直徑305mm的 P型矽單晶晶錠。將該晶錠作外周硏削成直徑3 00mm 後,進行凹痕(notch)加工,切出電阻率5〜lOmOcm的區 塊。將該區塊,使用線鋸,以倒角0度進行切片。 將該晶圓,經由去角、磨光、完工去角、蝕刻、兩面 硏磨、貼膜去角、邊緣的鏡面硏磨、表面的單面硏磨依序 加工,而獲得鏡面硏磨晶圓。此外,雖然省略了工程間的 洗淨處理之說明,但是和通常的晶圓加工製程一樣地進行 洗淨處理。 其後’使用瓣葉式磊晶爐,令其成長厚度5μηι的嘉 晶膜。從磊晶爐取出後的晶圓,立刻以SC- 1洗淨液進行 鈍化處理。所得到的磊晶晶圓,放入FOUP,在無塵室內 保持所定時間後,使用單面硏磨裝置將磊晶層的表面,硏 磨 0.3 μ m。 將如此所得之磊晶層表面硏磨過的晶圓,使用日本 KLA-Tencor公司製的無圖案晶圓表面異物檢查裝置(機 型:Surfscan SP2),以 D W Ο 模式(D ar k F i e I d W i d e Oblique模式:暗視野.廣角.斜向入射模式),來檢查晶 晶層表面的霧度。其結果示於表2。 -12 - 201003743 [表2] 保持時間(時間) 1 10 12 16 24 48 Haze(ppm) 0.05 0.05 0.10 0.35 1.50 1.55 可以看出’保持時間到10小時以前,Haze Level係 爲良好’但一旦保持時間超過1 〇小時,則霧度會徐徐惡 化。 本實施形態之方法所得到的磊晶晶圓,係沒有異常的 霧狀發生,可穩定地以表面異物檢查裝置來進行LPD測 定,可理想作爲元件用晶圓。 《第3實施形態》 如上述’晶晶晶圓’由於其結晶構造的完整性,因此 被當作高性能元件的素材使用。然而,隨著近年來元件工 程的細微化,相較於先前,對於表面平坦度的要求變得更 爲嚴苛。作爲改善晶晶晶圓之平坦度的方法,係有在嘉晶 成長後進行表面硏磨之方法,已爲周知(例如參照日本特 開 2006-120939 號公報)。 又,若使用以{ 1 1 〇 }面爲主面的矽晶圓,則於ρ Μ Ο S 電晶體中,載子移動度係會高於以{1 00}面爲主面之晶 圓,因此可使pMOS電晶體高速化,此事已爲習知。 另一方面,晶晶晶圓係由於晶晶層的缺陷極少,因此 被拿來當作高性能元件之素材使用。因此,以{ 1 1 〇 }面爲 主面的晶晶晶圓,係作爲MPU等之局性能兀件的素材, 可預想其展現優良的特性。 -13- 201003743 然而,以{1 1 〇}面爲主面的磊晶晶圓,在磊晶成長 後,有時表面容易發生稱作霧(haze)的雲狀面,想要用微 粒子計數器來進行LPD之測定都會有困難,也無法保證 晶圓的品質。 本實施形態的目的在於,提供一種表面平坦度良好, 且沒有翹曲的磊晶晶圓。 本實施形態的最佳製法係爲,將以通常磊晶晶圓之製 造方法所製造的晶圓,以兩面同時硏磨裝置進行硏磨的方 法。兩面同時硏磨時的硏磨耗損,係並不一定要爲相同厚 度,可正反面爲不同之硏磨耗損,這可藉由正反面的硏磨 耗損是隨著兩面硏磨裝置的旋轉速度而不同’或是硏磨墊 材質是上下設成不同等等而達成之。高速旋轉墊片側的表 面其硏磨耗損會較大,又,氧化膜厚越薄的面則硏磨耗損 會越大。 以本實施形態之方法所得的磊晶成長後經過兩面硏磨 的晶圓,係具有平坦度良好而無翹曲之特性’再者,若使 用以{1 1 〇 }面爲主面的矽單晶基板’則可獲得霧度良好的 以{1 1 0 }面爲主面的磊晶晶圓。 此外,以上說明的實施形態’係爲了容易理解上記發 明而作的記載,並不適用來限定上記發明而作的記載。因 此,上記實施形態中所揭露的各要素’係亦包含上記發明 技術範圍內所屬之所有設計變更或其均等物之意旨。 例如,在已形成磊晶層之晶圓基板加以硏磨的工程 中,藉由將硏磨定盤所作的硏磨時間設定成所定値’以硏 -14- 201003743 磨掉恰好至所定的硏磨耗損(硏磨量)。此時,在磊晶層的 表面會形成氧化矽膜,該當氧化矽膜的厚度係隨著洗淨後 的經過時間而不同,因此會發生氧化矽膜的硏磨耗損上的 誤差。 然而,本發明人們在探究此一問題時,觀察到從氧化 矽膜開始硏磨起至該當氧化矽膜完全去除,接著進入磊晶 膜之硏磨之際,驅動硏磨定盤的馬達的負載電流,係呈現 如圖1所示的特有的輪廓側寫。亦即,當正在硏磨氧化矽 膜時的馬達負載電流係呈現增加傾向,但一旦進入磊晶膜 之硏磨,則馬達的負載電流會呈現恆定或漸減之傾向。 基於該輪廓側寫,就可控制硏磨耗損。亦即,偵測出 馬達的負載電流,開始計測氧化矽膜硏磨結束起算的硏磨 時間,基於如圖2所示的硏磨耗損-硏磨時間之關係,以 硏磨掉目標之硏磨耗損。 【圖式簡單說明】 [圖1 ]將矽磊晶晶圓進行硏磨時的馬達負載電流之輪 廓側寫的圖形。 [圖2 ]硏磨時間與硏磨量之關係之一例的圖形。 -15-

Claims (1)

  1. 201003743 七、申請專利範園 1 . 一種矽磊晶晶圓之製造方法,其特徵爲,具備·· 以{1 1 0 }面爲主面’使{1 1 0 }面的倒角未滿】度的砂單 晶基板,成長出磊晶層的工程;和 硏磨前記晶晶層之表面以使得前記磊晶層表面的霧度 (SP2,以DWO模式測定)爲0.18ppm以下之工程。 2. —種矽磊晶晶圓之製造方法,其特徵爲,具備: 以{110}面爲主面,使{110}面的倒角未滿1度的矽單 晶基板,成長出磊晶層的工程;和 硏磨前記磊晶層之表面以使得前記磊晶層表面的表面 粗度的均方根RMS(以原子間力顯微鏡AFM在ΙΟμηι見方 的領域中測定)爲〇.〇60nm以下之工程。 3 ·如申請專利範圍第1項或第2項所記載之矽磊晶 晶圓之製造方法,其中,該矽磊晶晶圓之製造方法的特徵 爲, 前記硏磨工程中的硏磨耗損是〇. 〇 1 μ m〜1 μ m。 4.如申請專利範圍第3項所記載之矽磊晶晶圓之製 造方法,其中,該砂晶晶晶圓之製造方法的特徵爲, 前記硏磨處理後的前記磊晶層表面的霧度係爲 〇.18ppm以下,且表面粗度的均方根 RMS係爲 〇.〇60nm 以下。 5 . —種矽磊晶晶圓,係在以{1 1 0}面爲主面的矽單晶 基板上促使磊晶層成長而成的矽磊晶晶圓’其特徵爲, 讓前記幕晶層成長的砂單晶基板的倒角係爲未滿1 -16- 201003743 度; 前記磊晶層表面的霧度(SP2 ’以DWO模式測定)係爲 0.1 8ppm 以下。 6 . —種矽磊晶晶圓,係在以{ 1 1 0 }面爲主面的矽單晶 基板上促使晶晶層成長而成的砍幕晶晶圓,其特徵爲, 讓前記磊晶層成長的矽單晶基板的倒角係爲未滿1 度; 前記磊晶層表面的表面粗度RMS(以原子間力顯微鏡 AFM在ΙΟμιη見方之領域中測定)爲〇.〇60nm以下。 7 . —種矽磊晶晶圓,係在以{ 11 〇 }面爲主面的矽單晶 基板上促使磊晶層成長而成的矽磊晶晶圓,其特徵爲, 前記磊晶層表面的霧度(SP2,以DWO模式測定)係爲 0.18ppm以下,且前記磊晶層表面的表面粗度的均方根 RMS(以原子間力顯微鏡AFM在1 〇 μιη見方之領域中測定) 爲〇.〇60nm以下。 8 _ —種矽磊晶晶圓之製造方法,係屬於具備: 使用磊晶裝置而使矽單晶基板成長磊晶層之工程;和 將完成前記工程的晶圓,從前記磊晶裝置中取出之後 進行硏磨之工程; 的矽磊晶晶圓之製造方法,其特徵爲, 將前記晶圓取出起算經過了 1 〇小時後,就不進行前 記硏磨。 9. 一種矽磊晶晶圓之製造方法,其特徵爲,具備: 使矽單晶基板成長磊晶層之工程;和 -17- 201003743 將前記基板的正反兩面同時進行硏磨的硏磨工程。 10.如申請專利範圍第9項所記載之矽磊晶晶圓之製 造方法,其中,該矽磊晶晶圓之製造方法的特徵爲, 前記矽單晶基板係將{ 1 1 0 }面當作主面。
TW98117174A 2008-06-10 2009-05-22 Silicon wafer and its manufacturing method TWI400743B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008151980 2008-06-10

Publications (2)

Publication Number Publication Date
TW201003743A true TW201003743A (en) 2010-01-16
TWI400743B TWI400743B (zh) 2013-07-01

Family

ID=41416607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98117174A TWI400743B (zh) 2008-06-10 2009-05-22 Silicon wafer and its manufacturing method

Country Status (4)

Country Link
US (1) US8815710B2 (zh)
JP (1) JP5212472B2 (zh)
TW (1) TWI400743B (zh)
WO (1) WO2009150896A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311115A (zh) * 2012-03-16 2013-09-18 鑫晶钻科技股份有限公司 可辨识正反面的蓝宝石基板的制造方法
CN105378894A (zh) * 2013-06-10 2016-03-02 胜高股份有限公司 外延晶片的制造方法
TWI714654B (zh) * 2015-11-17 2021-01-01 日商信越半導體股份有限公司 缺陷區域的判定方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8271814B2 (en) 2010-03-22 2012-09-18 Microsoft Corporation Migrating a client computer to a virtual machine server when the client computer is deemed to be idle
JP5375768B2 (ja) * 2010-08-17 2013-12-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US11124893B2 (en) * 2017-12-21 2021-09-21 Globalwafers Co., Ltd. Method of treating a single crystal silicon ingot to improve the LLS ring/core pattern
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817163B2 (ja) 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JPH05326467A (ja) 1992-05-15 1993-12-10 Toshiba Corp 半導体基板及びその製造方法
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP4423903B2 (ja) * 2003-07-17 2010-03-03 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
US7608548B2 (en) * 2003-09-10 2009-10-27 Shin-Etsu Handotai Co., Ltd. Method for cleaning a multilayer substrate and method for bonding substrates and method for producing a bonded wafer
KR100603588B1 (ko) * 2004-06-09 2006-07-24 주식회사 하이닉스반도체 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP2006120939A (ja) 2004-10-22 2006-05-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Sumco エピタキシャルシリコンウェーハ
JP2008088045A (ja) * 2006-09-05 2008-04-17 Sumco Corp シリコン単結晶の製造方法およびシリコンウェーハの製造方法
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Sumco エピタキシャルウェーハの製造方法
KR20100084563A (ko) * 2007-12-21 2010-07-26 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
TW201000693A (en) * 2008-06-05 2010-01-01 Sumco Corp Epitaxial silicon wafer and method for producing the same
US7816765B2 (en) * 2008-06-05 2010-10-19 Sumco Corporation Silicon epitaxial wafer and the production method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311115A (zh) * 2012-03-16 2013-09-18 鑫晶钻科技股份有限公司 可辨识正反面的蓝宝石基板的制造方法
CN105378894A (zh) * 2013-06-10 2016-03-02 胜高股份有限公司 外延晶片的制造方法
US9957637B2 (en) 2013-06-10 2018-05-01 Sumco Corporation Method of producing epitaxial wafer
TWI714654B (zh) * 2015-11-17 2021-01-01 日商信越半導體股份有限公司 缺陷區域的判定方法

Also Published As

Publication number Publication date
JP5212472B2 (ja) 2013-06-19
US20110031592A1 (en) 2011-02-10
US8815710B2 (en) 2014-08-26
JPWO2009150896A1 (ja) 2011-11-10
TWI400743B (zh) 2013-07-01
WO2009150896A1 (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
TW201003743A (en) Silicon epitaxial wafer and method for production thereof
JP4835069B2 (ja) シリコンウェーハの製造方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP2010045362A (ja) ウェーハおよびウェーハの製造方法
JP5694413B2 (ja) 平滑なウェハの製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
JP6013410B2 (ja) Ga2O3系単結晶基板
TW201901779A (zh) GaAs基板及其製造方法
JP2010040876A (ja) 半導体ウェーハの製造方法
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP2000077372A (ja) 気相成長用半導体ウェーハの製造方法
JP2009302140A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP5515253B2 (ja) 半導体ウェーハの製造方法
JP2009051678A (ja) サファイア基板の製造方法
JP2020123610A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP3932756B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP7103210B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
WO2012176377A1 (ja) シリコンウェーハの研磨方法
KR101589601B1 (ko) 웨이퍼 제조 방법
JP2000243699A (ja) 半導体ウェハの製造方法および半導体装置の製造方法
JP5565012B2 (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法