TW200952065A - Plasma etching method, plasma etching apparatus and computer-readable storage medium - Google Patents

Description

200952065 六、發明說明： 【發明所屬之技術領域】 本發明係關於將形成於被處理基板上之被蝕刻層的砍 層，經由處理氣體的電漿而加以蝕刻之電漿蝕刻方法。 【先前技術】 從以往，在半導體裝置之製造工程，係進行將光阻劑 Φ 作爲光罩而將形成於被處理基板上之多晶矽層、非晶形矽 層等之矽層，進行經由處理氣體之電漿加以蝕刻之電漿蝕 刻。 在如上述之電漿蝕刻，係使用各種處理氣體，但對於 多晶矽或非晶形矽或單結晶矽等之矽的電漿蝕刻，係使用 Cl2或HBr等之氣體。但此等氣體係因腐蝕性高，故在電 漿蝕刻裝置，有必要對於腐蝕性的氣體做出對策，並有著 電漿蝕刻裝置之製造成本增大之課題。 ❹ 另外，爲了對應於在近年之半導體裝置的電路圖案之 細微化，嘗試有所謂稱作雙圖案化之技術。在其雙圖案化 技術中’有著連續性地電漿蝕刻氧化矽膜，氮化矽膜及非 晶形矽等之工程，將如此之電漿蝕刻，在相同之處理室內 ’例如絕緣膜用電漿蝕刻裝置之處理室內加以進行者爲佳 然而’作爲引起環境問題之虞少之處理氣體，從以往 知道有CF3I氣體，並了解到有使用該cf3I氣體與HBr與 〇2之混合氣體，經由IPC形式之電漿蝕刻裝置，將高融 200952065 點金屬多晶矽化物膜加以蝕刻者（例如’參照專利文獻1 ) [專利文獻1]日本特開平1 1 -2 14357號公報 【發明內容】 [發明欲解決之課題] 如上述，在電漿蝕刻矽之情況，以往因使用腐蝕性高 之氣體之故，有必要對於腐蝕性的氣體做出對策，並有著 電漿鈾刻裝置之製造成本增大之課題。另外，一般在進行 矽的電漿蝕刻之情況，作爲基底膜之氧化矽膜或光罩，要 求對於光阻劑而言高的選擇比之同時，進行線路和空間等 之圖案的蝕刻之情況，亦當然要求將線部分的側壁形狀保 持成垂直者，控制在圖案配置成密的部分與配置成疏的部 份之蝕刻狀態的不均者等。 本發明係依據如上述以往情事所作爲之構成，其目的 爲提供可抑制腐蝕性高的處理氣體之使用之同時，可精確 度佳地形成所期望形狀圖案之電漿蝕刻方法及電漿蝕刻裝 置及電腦記憶媒體者。 [爲解決課題之手段] 申請專利範圍第1項之電漿蝕刻方法，屬於令形成於 被處理基板上之矽層，藉由圖案化成特定圖案之遮蔽層， 經由處理氣體的電漿而加以蝕刻之電漿蝕刻方法，其特徵 乃前述處理氣體係至少含有CFSI氣體，加速前述電漿中 -6- 200952065 的離子之自偏壓電壓Vdc乃呈200V以下地，於載置前述 被處理基板的下部電極，施加高頻率電力者。 申請專利範圍第2項之電漿鈾刻方法係如申請專利範 圍第1項記載之電漿蝕刻方法，其中，於前述下部電極， 施加頻率爲40MHz以上之高頻率電力，於前述下部電極 ，不施加頻率未達40MHz之高頻率電力者。 申請專利範圍第3項之電漿蝕刻方法係如申請專利範 φ 圍第1項或第2項記載之電漿鈾刻方法，其中，前述矽層 係存在有以線與空間所形成之蝕刻圖案，而線的寬度與空 間的寬度比（線的寬度/空間的寬度）乃混入存在有1/1 的密圖案，和1/10以下的疏圖案者。 申請專利範圍第4項之電漿蝕刻方法，屬於在將形成 於被處理基板上之矽以外的材料所成之第1層，經由第1 處理氣體的電漿加以蝕刻之處理室內，將形成於前述被處 理基板上之矽層，經由第2處理氣體的電漿加以蝕刻之電 φ 漿蝕刻方法，其特徵乃前述第2處理氣體係至少含有 CF3I氣體，加速前述電漿中的離子之自偏壓電壓Vdc乃 呈200V以下地，於載置前述被處理基板的下部電極，施 加高頻率電力者。 申請專利範圍第5項之電漿蝕刻方法係如申請專利範 圍第4項記載之電漿蝕刻方法，其中，於前述下部電極， 施加頻率爲40MHz以上之高頻率電力，於前述下部電極 ，不施加頻率未達40MHz之高頻率電力者。 申請專利範圍第6項之電漿蝕刻裝置，其特徵乃具備 200952065 :收容被處理基板的處理室’和供給處理氣體於前述處理 室內之處理氣體供給手段，和電漿化從前述處理氣體供給 手段所供給之前述處理氣體’處理前述被處理基板的電漿 生成手段，和呈在前述處理室內進行如申請專利範圍第1 項至第5項任一記載之電漿蝕刻方法地加以控制之控制部 者。 申請專利範圍第7項之電腦記憶媒體，屬於記憶在電 腦上進行動作之控制程式之電腦記憶媒體，其特徵乃前述 控制程式係在執行時，呈進行如申請專利範圍第1乃至第 5項任一記載之電漿蝕刻方法地，控制電漿蝕刻裝置者。 [發明之效果] 如根據本發明，可提供可抑制腐蝕性高的處理氣體之 使用之同時，可精確度佳地形成所期望形狀圖案之電漿蝕 刻方法及電漿蝕刻裝置及電腦記憶媒體者。 【實施方式】 以下，對於本發明之實施形態，參照圖面加以說明。 圖1係擴大顯示作爲在有關本實施型態之電漿蝕刻方法的 被處理基板之半導體晶圓的剖面構成圖。另外，圖2係顯 示本實施型態之電漿蝕刻裝置之構成圖。首先，參照圖2 ，對於電漿蝕刻裝置的構成加以說明。 電漿蝕刻裝置係具有氣密地加以構成，作爲電性地接 地電位之處理室1。該處理室1係作爲圓筒狀，例如由鋁 -8- 200952065 等加以構成。對於處理室1內，係設置有水平地支撐被處 理基板之半導體晶圓W的作爲下部電極之載置台2。載置 台2係例如由鋁等加以構成，藉由絕緣板3而支撐於導體 之支撐台4。另外，對於載置台2上方之外綠，係設置有 中心環5。更且，呈圍著載置台2及支撐台4的周圍地， 設置有例如由石英等所成之圓筒狀的內壁構件3a。 對於載置台2係藉由第1整合器11a，連接第1RF電 0 源l〇a，另外，藉由第2整合器lib，連接第2RF電源 10b。第1RF電源10a乃電漿形成用之構成，從該第1RF 電源l〇a，係將頻率數（40MHz以上例如40MHz)之高頻 率電力供給至載置台2，另外，第2RF電源l〇b乃離子引 入用之構成，從該第2RF電源10b，係將較第1RF電源 l〇a爲低之13.56MHz以下之特定頻率數（例如13.5 6MHz )之高頻率電力供給至載置台2。另一方面，對於載置台 2之上方，係呈與載置台2平行地對向地，設置有作爲接 φ 地電位之噴射頭1 6，此等載置台2與噴射頭1 6係呈作爲 一對之電極而發揮機能。 對於載置台2之上面，係設置有爲了靜電吸附半導體 晶圓W之靜電夾盤6。該靜電夾盤6係於絕緣體6b之間 介入存在電極6a而加以構成，對於電極6a係連接直流電 源1 2。並且，經由從直流電源1 2施加直流電壓於電極6a 之時，呈經由庫倫力而吸附半導體晶圓W地加以構成。 對於支撐台4之內部，係形成有冷媒流路4a，對於 冷媒流路4a係連接冷媒入口配管4b，冷媒出口配管4c。 -9- 200952065 並且，經由在冷媒流路4a之中使適當的冷媒’例如經由 使冷卻水等循環之時，可將支撐台4及載置台2控制成特 定的溫度。另外，呈貫通載置台2地，於半導體晶圓W 之背面側，設置有爲了供給氦氣等冷熱傳達用氣體（背面 氣體）之背面氣體供給配管30,該背面氣體供給配管30 係連接於未圖示之背面氣體供給源。經由此等構成，可將 經由靜電夾盤6而吸附保持於載置台2之上面的半導體晶 圓W控制成特定溫度。 上述之噴射頭16乃設置於處理室1之頂部。噴射頭 16係具備主體部16a與構成電極板之上部頂板16b，藉由 支撐構件45而支撐於處理室1之上部。主體部16a係由 導電性材料，例如表面乃作爲陽極氧化處理的鋁所成，於 其下部，呈可拆裝自由地支撐上部頂板16b地加以構成。 對於主體部16a之內部，係設置有氣體擴散室16c， 呈位置於其氣體擴散室16c之下部地，對於主體部16a之 底部，係形成多數之氣體流通孔16d。另外，對於上部頂 板16b，係呈將該上部頂板16b貫通於厚度方向地，氣體 導入孔16e乃與上述氣體流通孔I6d重合地設置。經由如 此構成’供給至氣體擴散室16c之處理氣體係藉由氣體流 通孔16d及氣體導入孔16e，呈分散成簇射狀而供給至處 理室1內。然而’對於主體部16a等，係設置有爲了使冷 媒循環之未圖示的配管，呈在電漿蝕刻處理中，可將噴射 頭16冷卻成期望溫度。 對於上述之主體部16a，係形成爲了導入處理氣體於 -10- 200952065 氣體擴散室16c之氣體流通孔16d。對於該氣體流通孔 16d係連接有氣體供給配管15a，對於該氣體供給配管 15a的另一端，係連接有供給蝕刻用之處理氣體（鈾刻氣 體）的處理氣體供給源15。對於氣體供給配管15a，係從 上流側依序設置有流量控制器（MFC ) 1 5b，以及開關閥 VI。並且，作爲爲了從處理氣體供給源15電漿鈾刻之處 理氣體，例如至少含有CF3I氣體的氣體乃藉由氣體供給 φ 配管15a而供給至氣體擴散室16c，再從該氣體擴散室 16c，藉由氣體流通孔16d及氣體導入孔16e，分散成簇 射狀而供給至處理室1內。 呈從處理室1的側壁沿著較噴射頭1 6的高度位置爲 上方地，設置圓筒狀之接地導體la。該圓筒狀之接地導 體la係於其上部具有頂壁。 對於處理室1之底部係形成有排氣口 71，對於該排 氣口 71係藉由排氣管72，連接排氣裝置73。排氣裝置 φ 73係具有真空泵，經由該真空泵動作之時，可將處理室1 內減壓至特定的真空度者。另一方面，對於處理室1之側 壁，係設置有晶圓W的輸入，輸出口 74，對於該輸入· 輸出口 74係設置有開關該輸入.輸出口 74之閘閥75。 圖中76，77係作爲拆裝自由之附著板。附著板76係 沿著處理室1之內壁面而加以設置，具有防止蝕刻副生物 (沉澱物）附著於處理室1之作用，對於與該附著板76 之半導體晶圓W略相同高度位置，係設置有DC性地連接 於地之導電性構件（GND方塊）79，由此而防止異常放 -11 - 200952065 電。 上述構成之電漿蝕刻裝置係經由控制部60，統括性 地控制其動作。對於該控制部60，係設置有控制具備 CPU之電漿蝕刻裝置之各部的處理控制器61，和使用者 介面部62，和記億部63。 使用者介面部62係從工程管理者爲了管理電漿蝕刻 裝置而進行指令之輸入操作的鍵盤，或將電槳蝕刻裝置的 稼動狀況作爲可視化而顯示之顯示器等加以構成。 對於記憶部63，係收納有爲了以處理控制器61的控 制而實現在電漿蝕刻裝置所執行之各種處理的控制程式（ 軟體），或記憶處理條件資料等之方法。並且，因應必要 ’由以來自使用者介面部62的指示，從記憶部63叫出任 意的方法使處理控制器61執行者，在處理控制器61之控 制下，進行在電漿蝕刻裝置之所期望的處理。另外，控制 程式或處理條件資料的方法係亦可作爲利用收納於可在電 腦讀取之電腦記憶體（例如硬碟，CD，軟碟，半導體記 憶體等）等之狀態的構成，或者從其他裝置，例如藉由專 用線路而隨時傳送，在線上利用者。 對於以如此所構成之電漿蝕刻裝置，電漿蝕刻形成於 半導體晶圓W的多晶矽、非晶形矽等之矽的步驟，加以 說明。首先’開啓閘閥7 5，半導體晶圓W乃經由未圖示 之輸送機器手臂等，藉由未圖示之加載互鎖真空室，從輸 入·輸出口 74輸入至處理室1內，載置於載置台2上。 之後，使輸送機器手臂退出至處理室1外，關閉閘閥75 -12- 200952065 。並且，經由排氣裝置73之真空泵，藉由排氣口 71，將 處理室1內加以排氣。 處理室1內乃成爲特定之真空度之後，對於處理室1 內係從處理氣體供給源15導入特定之處理氣體（蝕刻氣 體）’處理室1內乃保持成特定的壓力，例如3.99Pa ( 30mTorr)，在此狀態，從第1RF電源i〇a，對於載置台 2 ’供給頻率數乃例如40MHz之高頻率電力。另外，從第 φ 1RF電源係爲了引入離子，對於載置台2，供給頻率 數乃例如13.56MHz之高頻率電力乃因應必要（在後述之 實施例中係未供給）而加以供給。此時，從直流電源12 ’對於靜電夾盤6之電極6a，施加特定之直流電壓，半 導體晶圓W係經由庫倫力所吸附。 在此情況’經由如上述作爲，於下部電極之載置台2 施加高頻率電力之時’對於上部電極之噴射頭16與下部 電極之載置台2之間’係形成電場。對於存在有半導體晶 0 圓W之處理空間係產生放電，經由根據此所形成之處理 氣體的電漿’蝕刻處理形成於半導體晶圓W上之多晶矽 、非晶形矽等之矽。 並且’當上述之蝕刻處理結束時，停止高頻率電力之 供給及處理氣體的供給’以與上述步驟相反的步驟，半導 體晶圓W乃從處理室1內輸出。 接著’參照圖1’對於關於本實施型態之電漿蝕刻方 法加以說明。 圖1係擴大顯示作爲在本實施型態之被處理基板之半 -13- 200952065 導體晶圓W的要部構成圖。如圖1(a)所示，對於矽基板 1〇1之表面’形成有圖案化成特定的線與空間的圖案之光 阻層1〇2(厚度例如270nm)，對於其下層係ARC (反射防 止膜）層103 (厚度例如60nm)、多晶矽層1〇4 (厚度例如 80nm) 、TEOS層105(厚度，例如150nm)乃從上層側依 其順序加以形成。 將上述構造之半導體晶圓W，收容於圖2所示之裝置 的處理室1內，載置於載置台2,從圖1(a)所示之狀態， 將光阻層102作爲光罩，首先蝕刻ARC層103，接著鈾 刻多晶矽層1 04，形成線與空間的圖案。 在說明實施例之前，首先，作爲以下條件， 蝕刻氣體：CF4/O2 = 250/ 1 3 sccm 處理壓力：3.99Pa ( 30mTorr ) 高頻率電力頻率：40MHz(400W)/13.56MHz(0W) 溫度（上部/側壁部/載置部）：60/60/3 (TC 背面氦壓力（中央部/周緣部）：2000/2000Pa 進行40秒ARC層103之電漿蝕刻。然而，作爲線與 空間的圖案，係使用線的寬度與空間的寬度比（線的寬度 /空間的寬度）乃混入存在有1/1的密圖案，和1/2的圖案 ’和1/3的圖案，和1/10的疏圖案者。 接著，作爲實施例，作爲以下條件， 餓刻氣體：CF3I/Ar = 100/100sccm 處理壓力：3.99Pa ( 30mTorr) 高頻率電力頻率：40MHz(400W)/13.56MHz(0W) 200952065 溫度（上部/側壁部/載置部）：60/60/30°C 背面氦壓力（中央部/周緣部）：2000/2000Pa，進行30 秒多晶矽層104之電漿蝕刻。 其結果，在頻率數13.56MHz之偏壓用電力乃OW之 上述實施例中，如顯示經由圖3之左端部之SEM的剖面 擴大相片，即使在線的寬度與空間的寬度比（線的寬度/ 空間的寬度）乃混入存在有W1的密圖案，和1/2的圖案 φ ，和1/3的圖案，和1/10的疏圖案之任一，側壁形狀亦 可蝕刻成略垂直之良好形狀。另外，在測定從ARC層 103的蝕刻後時點的線寬度的變化△ CD時，ACD的差係 在最大成爲5ηιη( 30-25 )，並知道密圖案的部份，疏圖 案的部份亦同樣地均一地加以蝕刻。另外，對於基底膜之 TEOS層1 05之選擇比（多晶矽的蝕刻速率/TEOS的蝕刻 速率）乃20以上，對於光阻膜之選擇比（多晶矽的餓刻 速率/光阻膜的蝕刻速率）乃略8。 φ 接著，作爲比較例1 ’在上述之實施例，將 13.56MHz之低頻率的筒頻電力（偏壓用電力）作爲2〇〇w ，其他的條件係作爲與實施例相同，電漿触刻多晶砍層 1 04。於圖3之中央部顯示經由其蝕刻後之SEM的剖面之 擴大相片。另外’作爲比較例2，在上述之實施例，將 13.56MHz之低頻率的商頻電力（偏壓用電力）作爲5〇〇w ’將蝕刻時間作爲20秒’其他的條件係作爲與實施例相 同，電漿蝕刻多晶矽層104。於圖3之右端部顯示經由該 蝕刻後之SEM的剖面之擴大相片。 -15- 200952065 如圖3所示，在施加13.56MHz之低頻率的高頻電力 (偏壓用電力）之比較例1，2中，與實施例作比較，特 別在疏圖案的部份，側壁部之形狀乃成爲寬邊緣。另外， 在測定從ARC層103的蝕刻後時點的線寬度的變化ACD 時，在比較例1中，ACD的差係在最大成爲21nm(52-3 1nm)，在比較例2中，係在最大成爲55nm ( 106-51nm )。顯示上述ACD與低頻率之高頻率的電力（LF功率） 之關係者乃圖4之圖表。如同圖所示，當施加低頻率之高 頻電力（LF功率）時，在疏圖案之部分的△ CD乃變大， 與密圖案之部分的△ CD差則變大。也就是，鈾刻形狀乃 在密圖案與疏圖案成爲不均一。 此係推測因當施加13.56MHz以下之低頻率之高頻電 力（LF功率）時，加速電漿中的離子之自偏壓電壓Vdc 則變大，在疏圖案部分，經由濺銨而附著於圖案之側壁部 分的附著物量變多。圖5係顯示在上述實施例及比較例1 ，2的電子密度與Vdc之關係圖，在實施例之高頻率電力 之施加型態，也就是在40MHz(400W)/13.56MHz(0W)中 ，自偏壓電壓Vdc乃成爲200V以下。對此，在比較例1 之高頻電力之施加型態，也就是在 40MHz(400W)/l 3.56MHz ( 200W)中，自偏壓電壓 Vdc 乃 超過200V成爲300V程度，在比較例2之高頻電力之施 加型態，也就是在 40MHZ(400W)/13.56MHz ( 5 00W)中， 自偏壓電壓Vdc乃超過20 0V成爲50 0V程度。 另外，並非只有蝕刻形狀，對於基底膜之TEOS層 200952065 105之選擇比（多晶矽的蝕刻速率/TEOS的蝕刻速率）亦 比較於實施例之情況，在比較例1,2中係可看到變差之傾 向。也就是’在触刻後，計測基底之TEOS層105之膜減 少量，換算成每單位時間時，在實施例中，對於7nm/min 而言，在比較例1中係成爲36nm/min、在比較例2中係 成爲 112nm/min » 如上述’作爲蝕刻氣體而使用含有CF3I氣體之氣體 φ ，進行矽的電漿蝕刻之情況，如實施例，經由作爲對於自 偏壓電壓Vdc乃200 V以下之載置台2(下部電極）的高 頻電力之施加條件之時，側壁形狀則可蝕刻成略垂直之良 好的形狀，且密圖案，疏圖案的部份亦可同樣地均一加以 蝕刻。更且，對於基底之TEOS之選擇比，對於光阻膜之 選擇比亦可良好地維持者。然而，在上述實施例之高頻電 力之施加型態中，作爲40MHz(400W)/13.56MHz(0W)， 自偏壓電壓Vdc乃作爲呈成爲200V以下，但使用40MHz φ 之高頻率的情況，當對於作爲下部電極之載置台2的施加 電力變高時，自偏壓電壓Vdc乃有超過200V之情況。因 此，在使用40MHz之高頻率的情況，對於作爲下部電極 之載置台2的施加電力係作爲400W程度者爲佳。然而， 雖爲當然，但Vdc如爲未超過200V之範圍，亦可施加偏 壓用電力者。 另外，在上述實施例中，使用CF3I與Ar之混合氣體 ，但CF3I係因腐鈾性不高，故無需對於蝕刻裝置進行腐 蝕對策，而可以絕緣膜蝕刻用之電漿蝕刻裝置，進行電漿 -17- 200952065 蝕刻者。因此，在雙圖案化等，可在電漿蝕刻矽以外之材 料所成的膜，例如 Si〇2、SiN、SiC、SiCN、W、TiN、 A1203、Y203、Hf02、有機膜等之相同的處理室內，進行 矽的電漿蝕刻者。 如以上說明，如根據本實施型態，可抑制腐蝕性高的 處理氣體之使用同時，可精確度佳地形成所期望形狀圖案 者。然而，本發明乃非限定於上述之實施形態及實施例， 可做種種變形。例如，電漿蝕刻裝置並無限於圖2所示之 平行平板型之下部2頻率施加型，而可使用上下2頻率施 加型之電漿蝕刻裝置，或下部1頻率施加型之電漿蝕刻裝 置之其他各種之電漿蝕刻裝置。另外，作爲蝕刻氣體，除 了 CF3I與Ar之混合氣體之其他，亦可爲與其他稀有氣體 之混合氣體，或加上N2、〇2等之氣體者。更且，使用具 有耐腐鈾性之裝置的情況，係亦可加上HBr氣體或C 1 2氣 體者。 【圖式簡單說明】 圖1係顯示有關本發明之電漿蝕刻方法的實施型態之 半導體晶圓的剖面構成圖。 圖2係顯示有關本發明之實施型態的電漿蝕刻裝置之 槪略構成圖。 圖3係顯示實施例及比較例之蝕刻形狀之不同的電子 顯微鏡相片。 圖4係顯示實施例及比較例之密圖案部與疏圖案部之 -18- 200952065 △ CD的圖表。 圖5係顯示實施例及比較例之Vcd與電子密度之圖表 【主要元件符號說明】 101 :矽基板 102 :光阻膜層 103 : ARC (反射防止）層 1 04 :多晶砂層 105 ： TEOS 層

-19-

Claims (1)

1. 200952065 七、申請專利範圍： 1·一種電漿蝕刻方法，屬於令形成於被處理基板上之 砂層’藉由圖案化成特定形狀之遮蔽層，經由處理氣體的 電漿而加以蝕刻之電漿蝕刻方法，其特徵乃 目1j述處理氣體係至少含有CF31氣體， 加速前述電漿中的離子之自偏壓電壓Vdc乃呈2〇〇V 以下地’於載置前述被處理基板的下部電極，施加高頻率 電力者。 2.如申請專利範圍第丨項記載之電漿蝕刻方法，其中 於前述下部電極，施加頻率爲40MHz以上之高頻率 電力’於前述下部電極，不施加頻率未達40MHz之高頻 率電力者。 3 .如申請專利範圍第1項或第2項記載之電漿蝕刻方 法，其中， 前述矽層係存在有以線與空間所形成之蝕刻圖案，而 線的寬度與空間的寬度比（線的寬度/空間的寬度）乃混 入存在有1/1的密圖案，和1/10以下的疏圖案者。 4. 一種電漿蝕刻方法，屬於在將形成於被處理基板上 之矽以外的材料所成之第1層，經由第1處理氣體的電漿 加以蝕刻之處理室內，將形成於前述被處理基板上之矽層 ，經由第2處理氣體的電漿加以蝕刻之電漿蝕刻方法，其 特徵乃 前述第2處理氣體係至少含有CF3I氣體， -20- 200952065 加速前述電漿中的離子之自偏壓電壓Vdc乃呈200V 以下地’於載置前述被處理基板的下部電極，施加高頻率 電力者。 5. 如申請專利範圍第4項記載之電漿蝕刻方法，其中 y 於前述下部電極，施加頻率爲40MHz以上之高頻率 電力，於前述下部電極，不施加頻率未達40MHz之高頻 φ 率電力者。 6. —種電漿飩刻裝置，其特徵乃具備：收容被處理基 板的處理室， 和供給處理氣體於前述處理室內之處理氣體供給手段 和電發化從前述處理氣體供給手段所供給之前述處理 氣體，處理前述被處理基板的電漿生成手段， 和呈在前述處理室內進行如申請專利範圍第1項至第 _ 5項中任一項記載之電漿蝕刻方法地加以控制之控制部者 〇 7. —種電腦記憶媒體，屬於記憶在電腦上進行動作之 控制程式的電腦記憶媒體，其特徵乃 前述控制程式係在執行時，呈進行如申請專利範圍第 1項至第5項中任一項記載之電漿餓刻方法地，控制電漿 蝕刻裝置者。 -21 -