200951916 六、發明說明： 【發明所屬之技術領域】 本發明關使用發光元件之發光裝置。 【先前技術】 因爲使用發光元件之發光裝置具有高的可見度，適用 於厚度中的降低，且在視角上不具限制性，所以它們已引 0 起注意而成爲CRT (陰極射線管）或液晶顯示裝置之選擇 例的顯示裝置。做爲主動矩陣發光裝置中所包含之驅動器 電路的實例，典型地存在有掃描線驅動器電路及信號線驅 動器電路，複數個像素係藉由掃描線驅動器電路而每一條 線或每複數條線地選擇，然後視頻信號透過信號線而由信 號線驅動器電路來輸入至選擇之線中所包含的像素。 近年來，爲了要以更高的清晰度及更高的解析度來顯 示影像，已將主動矩陣發光裝置中的像素數目增加；因此 ❹ ，必須高速地驅動掃描線驅動器電路及信號線驅動器電路 。尤其，當在個別的線中之像素係由來自掃描線驅動器電 路所施加至掃描線的電位所選擇時，則信號線驅動器電路 必須輸入視頻信號至該等線中的所有像素；因此，信號線 驅動器電路的驅動頻率係極度地比掃描線驅動器電路的驅 動頻率更高，且存在有其中由於高的驅動頻率而使功率消 耗變高之問題。 參考文獻1(日本公開之專利申請案第2006-323371 號）揭示其中可減少所供應至信號線的視頻信號之振幅， -5- 200951916 且可降低信號線驅動器電路的功率消耗之發光裝置的結構 【發明內容】 一般的發光裝置包含用以控制供應至各個像素中的發 光元件之電流的電晶體（驅動電晶體）；爲了要將用於光 發射所必要的電流供應至發光元件，必須確保發光元件的 像素電極與共同電極間之大的電位差。此外，因爲施加至 像素電極的電位係自電流供應線透過驅動電晶體而施加， 所以需要大而足以正常控制像素電極與共同電極間之電位 差的振幅，以做爲用以控制驅動電晶體的閘極之信號的振 幅。在習知的發光裝置中，此振幅係由來自信號線的信號 所供應，且由於該等信號線的充電及放電，所以消耗電流 量大。然而，在參考文獻1中所揭示的發光裝置之中，當 電位差產生於像素電極與共同電極之間時，施加至驅動電 晶體之閘極的電位以信號線來控制；且當電位差並未產生 於像素電極與共同電極之間時，施加至驅動電晶體之閘極 的電位係以掃描線來控制。也就是說，當驅動電晶體導通 (on)時之用以控制電位的路徑與當驅動電晶體關閉（ off )時之用以控制電位的路徑會相互變化；因此，只要 輸入至信號線的信號可控制用以使驅動電晶體導通（〇n) 之電位或用以使驅動電晶體關閉（off)之電位，使得信 號的振幅可減少，即可予以接受。換言之，因爲可減少其 中以電力頻繁地充電及放電於像素部分中之信號線的電位 -6- 200951916 振幅，所以可降低信號線驅動器電路的功率消耗；且因此 ，可降低整個發光裝置的功率消耗。 然而，在參考文獻1中所揭示的發光裝置之中，不僅 在個別線之中之像素的選擇，而且對於驅動電晶體之閘極 之電荷的供應均係使用來自掃描線驅動器電路所施加至掃 描線的電位而執行；因此，使得用於以電力來充電掃描線 或放電該等掃描線之掃描線驅動器電路的輸出部沈重地負 0 荷，所以當像素部分具有更高的清晰度而同在一掃描線之 像素的數目增加時，或當螢幕變大而掃描線的長度及電阻 增加時，會使掃描線驅動器電路的輸出部分過度地負荷。 因此，存在有其中難以確保掃描線驅動器電路之可靠性， 或難以操作掃描線驅動器電路的問題；尤其，此一問題會 在其之顯示部超過10吋的發光裝置中變得顯著。 鑑於上述問題，應減少信號線之電位的振幅，且應防 止掃描線驅動器電路過度地負荷。 〇 做爲用以施加電位至驅動電晶體之閘極電極的路徑， 係將其中用以選擇個別線中之像素的電位係由掃描線驅動 器電路所施加之掃描線的路徑，及其中視頻信號的電位係 由信號線驅動器電路所施加之信號線的路徑分離地設置。 特定地，將用以驅動電晶體關閉（off)之第一電位及用 以使驅動電晶體導通（on)之第二電位施加至像素中所包 含之驅動電晶體的閘極電極，第一電位係自第一電源供應 線施加至驅動電晶體的閘極電極，進一步地，第二電位係 自第二電源供應線施加驅動電晶體的閘極電極，該第一電 200951916 源供應線係用以施加電位至發光元件的像素電極。 依據本發明之一態樣的發光裝置包含發光元件；第一 電源供應線’具有第一電位；第二電源供應線，具有第二 電位；第一電晶體（驅動電晶體），用來控制第一電源供 應線與發光元件之間的連接；第二電晶體，其根據視頻信 號之信號係輸入至閘極來控制由第二電源供應線所施加之 第二電位是否輸出；一開關，用來選擇來自第一電源供應 線所施加之第一電位或第二電晶體之輸出；以及第三電晶 _ ❹ 體，用來選擇由該開關所選擇的第一電位或第二電晶體之 輸出是否被施加至第一電晶體的閘極電極。
依據本發明之另一態樣的發光裝置包含發光元件；第 一電源供應線，具有第一電位；第二電源供應線，具有第 二電位；第一電晶體（驅動電晶體），用來控制第一電源 供應線與發光元件之間的連接；第二電晶體，其根據視頻 信號之信號係輸入至閘極，用來控制由第二電源供應線所 施加之第二電位是否輸出；一開關，用來選擇由第一電源 Q 供應線所施加之第一電位或第二電晶體之輸出；以及第三 電晶體，用來選擇由該開關所選擇的第一電位或第二電晶 體之輸出是否被施加至第一電晶體的閘極電極。該開關包 含第四電晶體及第五電晶體，該第四電晶體係用來選擇由 第一電源供應線所施加之第一電位，以及該第五電晶體係 透過第二電晶體而連接至第二電源供應線，且被設置來選 擇第二電晶體的輸出。 在本發明中，做爲用來施加電位至驅動電晶體之閘極 -8- 200951916 電極的路徑，係分離地設置掃描線及信號線的路徑；所以 可減少信號線之電位的振幅，且可防止掃描線驅動器電路 過度地負荷。因而，即使像素部分具有更大的螢幕或更高 的清晰度，亦可確保掃描線驅動器電路的可靠性；因此， 可確保發光裝置的可靠性。進一步地，可降低整個發光裝 置的功率消耗。 【實施方式】 在下文中，將參照圖式來敘述實施例模式及實施例。 注意的是，在此說明書中所描繪的模式可以以各式各樣不 同的方式來加以實施，且熟習於本項技藝之該等人士將立 即理解的是，各式各樣的改變及修正係可行而不會背離此 說明書中所描繪之該等模式的範疇；因此，本發明不應被 闡釋爲受限於下文之實施例模式及實施例的說明。 〇 (實施例模式1) 在此實施例模式中，將敘述其係此說明書中所描繪之 一模式的發光裝置中所包含之像素的結構。第1圖顯示其 係此說明書中所描繪之一模式的發光裝置中所包含之像素 的電路圖以做爲實例，第1圖中所示之像素1〇〇至少包含 發光元件101，具有第一電位之第一電源線Vai(i係1至 X之任一者）’具有第二電位之第二電源線Vbi ( i係1至 X之任一者），第一電晶體102，第二電晶體103，第三 電晶體104，及開關105。 -9- 200951916 發光元件101包含像素電極，共同電極，及電激發光 層，電流係透過像素電極及共同電極而供應至電致發光層 。第一電源供應線Vai與發光元件1 0 1的像素電極之間的 連接係由第一電晶體102所控制。注意的是，連接表示導 電，亦即，電性連接。在第1圖中，第一電晶體102之源 極區及汲極區的其中之一者係連接至第一電源供應線Vai ，以及該第一電晶體1 02之源極區及汲極區的另一者則連 接至發光元件101的像素電極。電位差係產生於發光元件 101的共同電極與第一電源供應線Vai之間；且藉由使第 一電晶體102導通，可將該電位差所產生的電流供應至發 光元件1 〇 1。 此外，第二電晶體103的切換係依據供應至第二電晶 體103的閘極電極之視頻信號的電位而控制。當第二電晶 體103關閉時，第二電晶體103的輸出係高阻抗狀態；且 當第二電晶體103導通時，第二電晶體103輸出第二電源 供應線Vbi的第二電位至開關105。在第1圖中，像素 1〇〇包含信號線S i(i係1至X之任一者），且該信號 線S i係連接至第二電晶體1 0 3的閘極電極，來自信號線 驅動器電路所輸出之視頻信號係透過該信號線Si而供應 至第二電晶體103的閘極電極。進一步地，在第1圖中， 第二電晶體103之源極區及汲極區的其中之一者係連接至 第二電源供應線Vbi，以及該第二電晶體103之源極區及 汲極區的另一者則連接至開關1〇5。 第一電位係自第一電源供應線Vai供應至開關1 05 ; -10- 200951916 此外，第二電位係透過第二電晶體103而自第二電源供應 線Vbi供應至開關105。開關105選擇施加之第一電位或 第二電位，且輸出所選擇的電位；在第1圖中，係顯示其 中開關105包含第四電晶體106及第五電晶體107的實例 〇 此外，在第1圖中，第四電晶體106之源極區及汲極 區的其中之一者係連接至第一電源供應線Vai，以及該第 φ 四電晶體106之源極區及汲極區的另一者則連接至第三電 晶體104之源極區及汲極區的其中之一者。進一步地，第 五電晶體107之源極區及汲極區的其中之—者係連接至第 二電晶體103之源極區及汲極區的該另一者；以及該第五 電晶體107之源極區及汲極區的另一者則連接至第三電晶 體104之源極區及汲極區的該其中之一者。 當第四電晶體106及第五電晶體107的其中之一者導 通時，該第四電晶體106及第五電晶體107的另一者會關 ❹ 閉。在第1圖中。像素100包含第一掃描線Gaj ( j係1 至y之任一者）：此外，第四電晶體106係p通道電晶體 ’以及第五電晶體107係η通道電晶體，且該第四電晶體 106的閘極電極及該第五電晶體1〇7的閘極電極二者係連 接至第一掃描線Gaj。注意的是，在其中第四電晶體106 的閘極電極及第五電晶體107的閘極電極二者均連接至第 一掃描線Gaj的情況中，只要第四電晶體1〇6與第五電晶 體107具有彼此相反的極性，即可予以接受；在其中第四 電晶體1 0 6與第五電晶體1 〇 7具有相同的極性於該處的情 -11 - 200951916 況中，第四電晶體106的閘極電極及第五電晶體107的閘 極電極相互連接至不同的掃描線。 第三電晶體104選擇來自開關105所輸出的第一電位 或第二電位是否施加至第一電晶體1〇2的閘極電極。因此 ，當第三電晶體104導通時，第一電位或第二電位被施加 至第一電晶體102的閘極電極；相反地，當第三電晶體 1 04關係時，則保持第一電晶體1 02之閘極電極的電位。 在第1圖中，像素1〇〇包含第二掃描線Gbj(j係1 至y之任一者）；且第三電晶體104的閘極電極係連接至 該第二掃描線Gbj。此外，第三電晶體104之源極區及汲 極區的另一者係連接至第一電晶體102的閘極電極。 此外，在第1圖中，像素100包含儲存電容器108, 該儲存電容器108之電極的其中之一者係連接至第一電晶 體102的閘極電極，且該儲存電容器108之電極的另一者 係連接至第一電源供應線Vai。注意的是，雖然儲存電容 器108係設置以便保持第一電晶體1〇2閘極電極與源極區 之間的電壓（閘極電壓），但若閘極電壓可無需使用儲存 電容器108而保持時，例如若第一電晶體的閘極電容大時 ，則無需一定要設置儲存電容器1〇8。 進一步地，雖然其中第一電晶體1〇2係p通道電晶體 ，第二電晶體1 03係η通道電晶體，以及第三電晶體1 04 係η通道電晶體的情況係顯示於第1圖之中，但該等電晶 體的極性可由設計者適當地選擇。 第2圖係其中設置複數個第1圖中所示的像素100於 -12- 200951916 該處之整個像素部分的電路圖。在第2圖中所示的像素部 分中，分享第一掃描線Gaj(j係1至y之任一者）之一 線的像素亦分享第二掃描線Gbj ( j係1至y之任一者） ;此外，該一線之該等像素包含彼此不同的信號線Si (i 係1至x之任一者）。 接著，將敘述其係此說明書中所描繪之一模式的發光 裝置之特定操作。在此說明書中所描繪的一模式中，發光 0 裝置的操作可以以畫分成爲至少三個週期：重設週期，選 擇週期，及顯示週期之全部操作而敘述，重設週期對應於 其中將第一電晶體102的閘極電壓重設爲預定値之期間的 週期，選擇週期對應於其中依據視頻信號而設定第一電晶 體102的閘極電壓之期間的週期，以及顯示週期對應於其 中將依據所設定之閘極電壓的電流供應至發光元件之期間 的週期。除了該三個週期之外，亦可設置拭除週期，在該 拭除週期之期間，第一電晶體102被關閉。以致使發光元 G 件1 0 1之光發射被強迫地停止。 第1及2圖中所示之發光裝置的重設週期、選擇週期 、顯示週期、及拭除週期中之信號線Si、第一掃描線Gaj 、及第二掃描線Gbj的時序圖將顯示於第3A及3B圖之 中，以做爲實例。第3A圖係在其中發光元件101依據視 頻信號而在該處發射出光的情況中之時序圖，以及第3B 圖係在其中發光元件依據視頻信號而未發射出光於該 處的情況中之時序圖。此外’第三電晶體1〇4之源極區及 汲極區的其中之一係由節點A所表示，第一電晶體102 -13- 200951916 的閘極電極係由節點B所表示；以及發光元件10 1的像素 電極係由節點C所表示，其電位之時序圖亦顯示於第3Α 及3Β圖之中。 第4圖顯示電路圖，其描繪重設週期中之各個電晶體 的操作條件；第5Α及5Β圖顯示電路圖，其各自地描繪 選擇週期中之各個電晶體的操作條件；第6Α及6Β圖顯 示電路圖，其各自地描繪顯示週期中之各個電晶體的操作 條件；以及第7圖顯示電路圖，其描繪拭除週期中之各個 電晶體的操作條件。 在第3Α及3Β圖，第4圖，第5Α及5Β圖，第6Α 及6Β圖，以及第7圖中，其中施加至信號線Si之視頻信 號的高位準電位係5V (伏特），以及其中施加至信號線 Si之視頻信號的低位準電位係〇V。第一電源供應線Vai 的電位係10V，及第二電源供應線Vbi的電位係0V ;此 外，第一掃描線Gaj及二掃描線Gbj之各者的高位準電位 係13V，以及該第一掃描線Gaj及第二掃描線Gbj之各者 的低位準電位係0V;進一步地，發光元件ιοί之共同電 極的電位係0V。注意的是，施加至信號線Si，第一電源 供應線Vai ’第二電源供應線Vbi，第一掃描線Gaj，及 第二掃描線Gbj之電位的位準並未受限於以上之位準，其 之位準可根據像素中所包含之各個電晶體的臨限電壓和極 性，發光元件101之像素電極是否對應於陽極或陰極，電 致發光層之結構和組成’或類似者，而適當地設定爲最佳 位準。 -14- 200951916 首先，在重設週期中，用以開啓（turning on)第四 電晶體106及關閉（turning off)第五電晶體107的電位 鯀施加至第一掃描線Gaj。在第3A及3B圖以及第4圖中 ，低位準之電位（0V )係施加至第一掃描線Gaj ;此外， 在重設週期中，用以開啓第三電晶體104的電位係施加至 第二掃描線Gbj。在第3A及3B圖以及第4圖中，高位準 之電位（13V)係施加至第二掃描線Gbj;因此，第一電 φ 源供應線Vai的電位（10V )係透過第四電晶體106及第 三電晶體104而施加至第一電晶體102的閘極電極。因爲 第一電晶體102的閘極電極與源極區之間的電壓係與〇V 相同或實質地相同，且係低於臨限電壓，所以第一電晶體 102關閉。 其次，在選擇週期中，用以關閉第四電晶體106及開 啓第五電晶體107的電位係施加至第一掃描線Gaj。在第 3A及3B圖以及第5A及5B圖中，高位準之電位（13V) 〇 係施加至第一掃描線Gaj ;此外，在選擇週期中，用以開 啓第三電晶體1 04的電位係施加至第二掃描線Gbj。在第 3A及3B圖以及第5A及5B圖之中，高位準之電位（13V )係施加至第二掃描線Gbj。 此外，在選擇週期中，視頻信號的電位係施加至第二 電晶體103的閘極電極。在第5A圖之中，視頻信號之高 位準的電位（5V )係施加至信號線Si ;因此，第二電晶 體103導通，且第二電源供應線Vbi的電位（0V)透過 第二電晶體103，第五電晶體107，及第三電晶體104而 -15- 200951916 施加至第一電晶體102的閘極電極。從而，由於第一電晶 體102導通，所以電流會流動於發光元件ιοί的像素電極 與共同電極之間，以致使發光元件101發射出光。 在第5B圖中，視頻信號之低位準的電位（〇v)係施 加信號線Si;因此，第二電晶體103關閉，且在重設週 期中所施加至第一電晶體102的閘極電極之電位亦保持於 選擇週期中。因而，第一電晶體102維持關閉，以致使發 光元件1 〇 1不發光。 接著，在顯示週期中，用以開啓第四電晶體106及關 閉第五電晶體1 07的電位係施加至第一掃描線Gaj。在第 3A及3B圖以及第6A及6B圖中，低位準之電位（0V) 係施加至第一掃描線Gaj;此外，在顯示週期中，用以關 閉第二電晶體1 04的電位係施加至第二掃描線Gbj。在第 3A及3B圖以及第6A及6B圖之中，低位準之電位（0V )係施加至第二掃描線Gbj ;所以在選擇週期中所施加至 第一電晶體102的閘極電極之電位亦保持於顯示週期中。 因此，在其中第一電晶體102係如第5A圖中所示地 在選擇週期之中導通於該處的情況中，該第一電晶體102 會如第6A圖中所示地在顯示週期之中維持導通，以致使 發光元件101發射出光。選擇性地，在其中第一電晶體 102係如第5B圖中所示地在選擇週期之中關閉於該處的 情況中，該第一電晶體102會如第6B圖中所示地在顯示 週期之中維持關閉，以致使發光元件101不發光。 注意的是，雖然可將重設週期再設置爲緊接著顯示週 -16- 200951916 期，但在此實施例模式中，將敘述其中將拭除週期設置於 顯示週期與重設週期之間的情況。 接著，在拭除週期中，用以開啓第四電晶體106及關 閉第五電晶體1 07的電位係施加至第一掃描線Gaj。在第 3A及3B圖以及第7圖中，低位準之電位（0V)係施加 至第一掃描線Gaj;此外，在拭除週期中，用以開啓第三 電晶體104的電位施加至二掃描線Gbj。在第3A及38圖 0 以及第7圖之中，高位準之電位（13V)係施加至第二掃 描線Gbj ;因此，第一電源供應線Vai的電位（10V)係 透過第四電晶體106及第三電晶體104而施加至第一電晶 體102的閘極電極。因爲第一電晶體102的閘極電極與源 極區之間的電壓係與0V相同或實質地相同，且係低於臨 限電壓，所以第一電晶體1 02關閉。 注意的是，在其係此說明書中所描繪之一模式的發光 裝置，輸入至像素的視頻信號係數位視頻信號，以致使像 ❹ 素可依據第一電晶體102的開啓及關閉之切換而設定成爲 發光狀態或非發光狀態；因此，灰階可使用區域比例灰階 法或時間比例灰階法而顯示。區域比例灰階法意指將一像 素畫分成爲複數個子像素，且根據視頻信號而分別驅動個 別的子像素，使得灰階顯示之驅動方法；進一步地，時間 比例灰階法意指控制像素在發光狀態中之時間週期，使得 灰階顯示之驅動方法。 因爲發光元件的回應時間係比液晶元件或其類似物的 回應時間更短，所以發光元件適用於時間比例灰階法。特 -17- 200951916 定地，在以時間比例灰階法來執行顯示的情況中，將一像 框週期畫分成爲複數個子像框週期，然後依據視頻信號而 將像素中的發光元件設定於各個子像框週期中之發光狀態 或非發光狀態中。具有上述結構，可以以視頻信號來控制 其中像素實際上在一像框週期中的發光狀態中之時間週期 的總長度，使得可顯示灰階。 在其係此說明書中所描繪之一模式的發光裝置中，至 少重設週期，選擇週期，及顯示週期係設置於各個子像框 週期之中。在各個子像框週期中的顯示週期之後，可設置 拭除週期。 注意的是，在時間比例灰階法之中，因爲必須在各個 子像框週期中寫入視頻信號至像素，所以信號線的充電及 放電次數會比區域比例灰階法之信號線的充電及放電次數 更大；然而，在其係比說明書中所描繪之一模式的發光裝 置中，因爲可減少信號線之電位的振幅，所以可降低信號 線驅動器電路的功率消耗以及整個發光裝置的功率消耗， 即使當充電及放電的次數增加時亦然。 進一步地，在時間比例灰階法之中，當將子像框週期 之數目增加以便增加灰階層時，若一像框週期之長度固定 時，則各個子像框週期的長度會變短。在其係比說明書中 所描繪之一模式的發光裝置中，在選擇週期起始於像素部 分中的第一像素中之後，直至選擇週期完成於最後像素爲 止之週期（像素選擇週期）的期間，拭除週期係順序地起 始自其中先完成選擇週期之像素，以致可強迫地使發光元 18- 200951916 件不發光；因而，可抑制驅動器電路的驅動頻率，且可使 子像框週期的長度變得比像素部分選擇週期的長度更短， 以致可增加灰階層。 接著，將敘述其係此說明書中所描繪之一模式的發光 裝置之大致結構。在第8圖中，係顯示其係此說明書中所 描繪之一模式的發光裝置之方塊圖，以做爲實例。 在第8圖中所示的發光裝置包含像素部分70 0，其具 φ 有複數個設置有發光元件的像素；掃描線驅動器電路710 ，係用以藉由控制第一掃描線的電位來控制各個像素中所 包含之開關元件的操作；掃描線驅動器電路720，係用以 藉由控制第二掃描線的電位來控制各個像素中所包含之第 三電晶體的開關；以及信號線驅動器電路730,係用以控 制視頻信號對該等像素的輸入。 在第8圖中，信號線驅動器電路730包含移位暫存器 731，第一記憶體電路732，及第二記憶體電路73 3。時脈 Q 信號S-CLK及起始脈波信號S-SP係輸入至移位暫存器 731，該移位暫存器731依據時脈信號S-CLK及起始脈波 信號S-SP以產生其中脈波可順序地移位之時序信號，且 輸出該等時脈信號至第一記憶體電路732。該時序信號之 脈波的出現順序係依據掃描方向切換信號而切換。 當將時序信號輸入至第一記憶體電路732時，視頻信 號係依據該時序信號的脈波而順序地寫入至第一記憶體電 路732，且保持於該第一記憶體電路732之中。注意的是 ，視頻信號可順序地寫入至第一記憶體電路73 2中所包含 -19- 200951916 之複數個記憶體元件。進一步地，可執行其中將包含於第 一記憶體電路732中之記憶體元件畫分成爲若干個組群’ 且將視頻信號並聯地輸入至各個組群之所謂的畫分驅動法 。注意的是，在此情況中之組群的數目稱爲畫分的數目。 例如，當記憶體元係畫分成爲各具有四個記憶體元件的組 群時，則畫分驅動法係以四畫分而執行。 直至完成將視頻信號寫入至第一記憶體電路732之所 有記憶體元件爲止的時間係稱爲線週期。實際上，在一些 情況中，線週期表示當將水平回掃間隔添加至線週期時的 週期。 當完成一個線週期時，保持於第一記憶體電路732中 之視頻信號係依據輸入至第二記憶體電路73 3之信號S-LS的脈波而立即地全部寫入至第二記憶體電路733，且予 以保持。在下一個週期中之視頻信號再依據來自移位暫存 器731的時序信號，而順序地寫入至已完成將視頻信號傳 送至第二記憶體電路73 3的第一記憶體電路732 ;在此第 二循環的一線週期期間，所寫入至且保持於第二記憶體電 路73 3之中的視頻信號信號係透過信號線而輸入至像素部 分700中的個別像素。 注意的是，在信號線驅動器電路730中，可使用其中 可輸出信號而該信號的脈波係順序移位之電路以取代移位 暫存器731。 注意的是，雖然像素部分700係在第8圖中直接地連 接至緊接之級中的第二記憶體電路733，但在此說明書中 200951916 所描繪之一模式並未受限於此結構。可將 理於來自第二記憶體電路733所輸出之視 設置於像素部分70 0的前一級之中，其中 之電路的實例係其中可整形波形之緩衝器 接著，將敘述掃描線驅動器電路710 電路720的結構。掃描線驅動器電路710 電路720各包含諸如移位暫存器，位準移 φ 之電路。掃描線驅動器電路710及掃描線 各產生具有第3A及3B圖中的時序圖中 號，藉由輸入所產生的信號至第一掃描線 掃描線驅動器電路710及掃描線驅動器電 控制各個像素中之開關元件的操作或第二 注意的是，在第8圖中所示的發光裝 中掃描線驅動器電路71〇產生輸入至第一 以及掃描線驅動器電路720產生輸入至第 Q 的實例；然而，一掃描線驅動器電路亦可 掃描線之信號及輸入至第二掃描線之信號 如存在可行的是，用以控制開關元件的操 個第一掃描線係根據開關元件中所包含之 及開關元件中所包含之各個電晶體的極性 素之中；在該情況中，一掃描線驅動器電 該複數個第一掃描線的所有信號，或複數 輸入至該複數個第一掃描線的所有信號， 之掃描線驅動器電路710及掃描線驅動器 其中執行信號處 頻信號上的電路 可執行該信號理 及其類似物。 及掃描線驅動器 及掃描線驅動器 位器，及緩衝器 驅動器電路720 所示之波形的信 或第二掃描線， 路720可各自地 電晶體的開關。 置中，係顯示其 掃描線之信號， 二掃描線之信號 產生輸入至第一 二者。此外，例 作所使用之複數 電晶體的數目， 而設置於各個像 路可產生輸入至 個信號線可產生 如第8圖中所示 電路720中所示 -21 - 200951916 地。 注意的是，雖然像素部分700，掃描線驅動器電路 710，掃描線驅動器電路720，及信號線驅動器電路730 可設置於同一基板上，但其任一亦可設置於不同的基板之 上0 2 式 模 例 施 實 接著，將詳細說明其係此說明書中所描繪之一模式的 發光裝置之製造方法。注意的是，雖然顯示薄膜電晶體（ TFT )以做爲此實施例模式中之半導體元件的實例，但用 於其係此說明書中所描繪之一模式的發光裝置所使用之半 導體元件並未受限於此，例如可使用記憶體元件、二極體 、電阻器、電容器、電感器、或其類似物以取代TFT。 首先，如第9A圖中所示地，絕緣膜40 1及半導體膜 402係順序地形成於具有熱阻的基板400之上，可連續地 形成該絕緣膜401及半導體膜402。 可使用諸如鋇硼矽酸鹽玻璃基板或鋁硼矽酸鹽玻璃基 板之玻璃基板，石英基板，陶質物基板，或其類似物以做 爲基板400 ;選擇性地，可使用諸如具備設置有絕緣膜的 表面之不銹鋼基板的金屬基板，或具備設置有絕緣膜的表 面之矽基板。存在有趨勢的是，使用諸如塑膠之合成樹脂 所形成的撓性基板通常具有比上述基板更低之可允許的溫 度範圍；然而，只要其可耐受製造步驟中的處理溫度，則 可使用此一基板。 -22- 200951916 做爲塑膠基板，可使用由聚乙烯對苯二甲酸酯（PET )，聚醚硒（PES) ’聚乙烯萘二甲酸酯（PEN) ’聚碳 酸酯（PC)，尼龍，聚醚醚酮（PEEK)，聚楓（PSF)， 聚醚醯亞胺（PEI) ’聚芳香酯（PAR) ’聚乙嫌對苯一 甲酸酯（PBT)，聚亞醯胺’丙稀腈-丁二稀苯乙嫌共聚 樹脂，聚氯乙烯’聚丙烯，聚醋酸乙酸，丙嫌酸樹脂’或 其類似所代表的聚酯。 φ 絕緣膜401係設置以便防止基板400之中所包含的驗 土金屬或諸如Na之鹼金屬擴散至半導體膜402之內’且 不利地影響諸如電晶體之半導體元件的特徵；因此’絕緣 401係使用可抑制鹼金屬或鹼土金屬擴散至半導體膜402 之內的氮化矽，氧化氮化矽，或其類似物所形成。注意的 是，在使用諸如玻璃基板，不銹鋼基板，或塑膠基板之甚 至包含少量鹼金屬或鹼土金屬的基板之情況中，從防止雜 質擴散之觀點來看，提供絕緣膜401於基板400與半導體 〇 膜402之間係有效的；然而，當使用諸如石英基板之其中 雜質的擴散並不引起重大問題時，則無需一定要設置絕緣 膜 401。 絕緣膜401係由使用諸如氧化砂，氮化砂（例如 SiNx 或 Si3N4 )，氮氧化矽（SiOxNy ) ( x>y>〇 )，氧化 氮化砂（SiNxOy) (x>y>〇)之絕緣材料的cvd，灘鑛法 ，或其類似方法所形成。 絕緣膜401可使用單一絕緣膜或藉由堆疊複數個絕緣 膜而形成。在此實施例模式中’絕緣膜4〇1係由順序地堆 -23- 200951916 疊具有100奈米（nm)之厚度的氮氧化矽膜，具有50奈 米之厚度的氧化氮化矽膜，及具有100奈米之厚度的氮氧 化矽膜所形成；然而，各個膜的材料及厚度，以及堆疊之 層的數目並未受限於它們。例如，可藉由旋塗法，狹縫塗 佈法，滴注法，印刷法，或其類似方法而形成具有大於或 等於0.5微米（μιη)且小於或等於3微米之厚度的矽氧烷 基樹脂，以取代形成於下方層之中的氮氧化矽膜；此外， 可使用氮化矽（例如SiNx或Si3N4 )膜，以取代形成於中 間層之中的氧化氮化矽膜；進一步地，可使用氧化矽膜， 以取代形成於上方層之中的氮氧化矽膜。較佳地，各個膜 的厚度係大於或等於〇.〇5微米且小於或等於3微米，並 可在此範圍內自由地選擇。 氧化矽膜可使用甲矽烷和氧，TEOS (四乙氧基矽烷 )和氧，或其類似物之混合氣體，而由諸如熱CVD，電 漿增強CVD，大氣壓力CVD，或偏壓ECRCVD之方法所 形成。進一步地，氮化矽膜可典型地藉由使用甲矽烷和氨 之混合氣體的電漿增強CVD而形成。再者，典型地，氮 氧化矽膜及氧化氮化矽膜可藉由使用甲矽烷和一氧化二氮 之混合氣體的電漿增強CVD而形成。 較佳地，半導體膜402係在形成絕緣膜401之後形成 ，而無需暴露至空氣。半導體膜402的厚度係大於或等於 20奈米且小於或等於200奈米（較佳地大於或等於40奈 米且小於或等於170奈米，更佳地大於或等於50奈米且 小於或等於150奈米）。注意的是’半導體膜402可使用 200951916 非晶半導體或多晶半導體而形成。此外，可使用矽鍺及矽 以做爲半導體；在使用矽鍺的情況中，鍺之濃度較佳地係 大約0.01至4.5厚子百分比。 注意的是，半導體膜402可藉由已知的技術而結晶。 做爲已知的結晶方法，存在有具備雷射光之雷射結晶法以 及具備觸媒元素之結晶法；選擇性地，可結合具備觸媒元 素之結晶法及雷射結晶法。此外，在其中使用諸如石英基 φ 板之具有高熱阻的基板於該處以做爲基板400之情況中， 可結合任何以下的結晶方法之具備加熱電爐之熱結晶法， 具備紅外光之燈退火結晶法，具備觸媒元素之結晶法，以 及在大約950 °C之高溫退火法。 例如，在使用雷射結晶的情況中，爲了要增加半導體 膜402相對於雷射之阻力，在雷射結晶之前，係執行550 °C之處理於半導體膜402之上4個小時，然後，藉由使用 能連續振盪之固態雷射的基板之第二至第四諧波的雷射光 〇 來照射半導體膜402，可獲得具有大的晶粒尺寸之晶體。 例如，典型地，係較佳地使用 Nd : YV04雷射（具有 1064奈米的基波）之第二（532奈米）或第三（355奈米 )諧波。特定地，自連續波YV04雷射所發射出的雷射光 係藉由非線性光學元件而轉換成爲諧波，以獲得具有10 瓦（W)之輸出的雷射光；然後，較佳的是，藉由光學系 統將雷射光整形以成爲矩形或橢圓形之形狀於照射表面上 ，使得半導體膜402可以以雷射光來照射。在此情況中， 需要大約0.01至l〇〇MW/cm2 (較佳地，0.1至lOMW/cm2 -25- 200951916 )的能量密度；然後，以大約10至2000cm/sec的掃描速 度來執行照射。 做爲連續波氣體雷射，可使用Ar雷射’ Kr雷射’或 其類似物。此外，做爲連續波固態雷射，可使用YAG雷 射，YV04雷射，YLF雷射，YAl〇3雷射，鎂橄欖石（ Mg2Si04)雷射，GdV〇4雷射，Y2〇3雷射，玻璃雷射，紅 寶石雷射，紫翠玉雷射，Ti:藍寶石雷射，或其類似物。 進一步地，做爲脈波式雷射，例如，可使用Ar雷射 ，Kr雷射，準分子雷射，C02雷射，YAG雷射，Y203雷 射，YLF雷射，ΥΑ1〇3雷射，玻璃雷射，紅寶石雷射，紫 翠玉雷射，Ti:藍寶石雷射，銅蒸汽雷射，或金蒸汽雷射 〇 雷射結晶可藉由重複率大於或等於10MHz之脈波式 雷射光而執行，該重複率係相當高的頻帶’比一般所使用 之數十至數百赫玆的頻帶更高，意指的是，以脈波式雷射 光之半導膜402的照射與該半導體膜402的完全固化之間 的時間係數十至數百奈秒；所以，藉由使用上述的頻帶’ 在藉由雷射光以熔化半導體膜40 2之後，且在使該半導體 膜4 02固化之前，該半導體膜402可以以下一個脈波之雷 射光來予以照射。因此，固態-液態之介面可在半導體膜 之中連續地移動，以致形成具有其中朝向掃描方向連續成 長之晶粒的半導體膜402;特定地，可形成各具有在晶粒 的掃描方向中之1〇至30微米寬度及在垂直於掃描方向的 方向中之大約1至5微米寬度的晶粒之聚集。藉由形成在 -26- 200951916 掃描方向中連續成長之單晶的該等晶粒，可形成至少在 TFT的通道方向中具有少許晶粒邊界的半導體膜402。 注意的是，雷射結晶可藉由以並聯的連續波雷射光之 基波與連續波雷射光之諧波的照射而執行；選擇性地，雷 射結晶可藉由以並聯的連續波雷射光之基波與脈波式雷射 光之諧波的照射而執行。 注意的是，雷射照射可執行於諸如稀有氣體之惰性氣 φ 體或氮氣的氛圍中；因此，可防止由於雷射光照射所引起 之半導體表面的粗糙，且可抑制由於介面狀態密度中的變 化所引起臨限電壓中的變化。 藉由上述之雷射光照射，可形成具有更高之晶體度的 半導體膜402»注意的是，可將其中藉由濺鍍法，電漿增 強CVD，熱CVD，或其類似方法而預先形成的多晶半導 體使用於半導體膜402。 雖然半導體膜402係在此實施例模式之中結晶，但該 © 半導體膜4 02可以無需予以結晶地維持爲非晶矽膜或微晶 半導體膜，且可接受下文所述的過程。使用非晶半導體或 微晶半導體所形成的TFT具有低成本及高產能的優點。 此係因爲製造步驟的數目會比使用多晶半導體的TFT之 製造步驟的數目更小之緣故。 ,非晶半導體可由包含矽之氣體的輝光放電分解所獲得 ，包含矽之氣體的實例係SiH4，Si2H6，及其類似物。包 含矽之氣體可以以氫或氫和氦來予以稀釋。 接著，執行通道摻雜法於半導體膜402之上，藉由該 -27- 200951916 通道摻雜法，可以以低濃度來添加其中可給予P型導電性 之雜質元素或其中可給予η型導電性之雜質元素。該通道 摻雜法可執行於整個半導體膜402之上，或可選擇性地執 行於部分的半導體膜402之上。做爲其中可給予ρ型導電 性之雜質元素，可使用硼（Β)，鋁（Α1)，鎵（Ga)， 或其類似物，以及做爲其中可給予η型導電性之雜質元素 ，可使用磷（Ρ )，砷（As )，或其類似物。此處，係使 用硼（B)以做爲雜質元素，且添加其以致使其包含大於 或等於lxl016/cm3且小於或等於5xl017/cm3的濃度。 接著，如第9B圖中所示地，將半導體膜402處理（ 圖案化）成爲所欲的形狀，以形成具有島形狀之半導體膜 403，半導體膜404，及半導體膜405。第12圖對應於其 中形成半導體膜403，半導體膜4 04，及半導體膜405之 像素的頂視圖；且第9B圖顯示沿著第12圖中之斷續線 A_A'所取得的橫剖面視圖，沿著第12圖中之斷續線B-B1 所取得的橫剖面視圖，及沿著第12圖中之斷續線C-C’所 取得的橫剖面視圖。 然後，如第9C圖中所示地，使用半導體膜403，半 導體膜404，及半導體膜405以形成電晶體406，電晶體 4 07，電晶體408，及儲存電容器409。 特定地，閘極絕緣膜410係形成以便覆蓋半導體膜 403，半導體膜404，及半導體膜405 ;然後，在該閘極絕 緣膜410之上，形成複數個導電膜411及412，該等導電 膜411及412被處理（圖案化）成爲所欲的圖案。與半導 -28- 200951916 體膜4 03重疊之一對導電膜411及一對導電膜412作用成 爲電晶體406的閘極電極413及電晶體407的閘極電極 414;與半導體膜404重疊之導電膜411及412作用成爲 電晶體408的聞極電極415;進一步地，與半導體膜405 重叠之導電膜411及412作用成爲儲存電容器4〇9的電極 416。 然後’給予η型或p型導電性之雜質係藉由導電膜 φ 411，導電膜412，或沈積及圖案化之阻體以做爲罩幕， 而添加至半導體膜403，半導體膜404，及半導體膜405 ’以致使源極區，汲極區，LDD區，及其類似區形成。 注意的是，在此處，電晶體406及407係η通道電晶體， 以及電晶體408係ρ通道電晶體。 第13圖對應於其中形成電晶體406，電晶體407，電 晶體408，及儲存電容器409之像素的頂視圖。第9C圖 顯示沿著第1 3圖中之斷續線Α-Α’所取得的橫剖面視圖， φ 沿著第13圖中之斷續線Β-Β’所取得的橫剖面視圖，及沿 著第13圖中之斷續線C-C'所取得的橫剖面視圖。在第13 圖中，電極416及電晶體407的閘極電極415係使用串聯 的導電膜411及412而形成，其中閘極絕緣膜410在該處 係插入於半導體膜40 5與電極416之間的區域作用成爲儲 存電容器409。此外，在第13圖中，包含於像素之中的 第一掃描線Gaj及第二掃描線Gbj係分別使用導電膜4 1 1 及412而形成。進一步地，在第13圖中，使用半導體膜 450所形成的電晶體451係設置於該像素之中；在該半導 -29- 200951916 體膜450之上，係使用導電膜411及412以形成閘極電極 452。在第13圖中，第一掃描線Gaj，電晶體407的閘極 電極414，及電晶體451的閘極電極452係使用串聯的導 電膜411及412而形成。在第13圖中，使用半導體膜 403所形成的電晶體45 3係設置於該像素之中；在該半導 體膜403之上，係使用導電膜411及412以形成一對閘極 電極454。在第13圖中，第二掃描線Gbj，及電晶體453 的閘極電極454係使用串聯的導電膜411及412而形成。 進一步地，在第13圖中，部分455之第一電源供應線 Vai係使用導電膜411及412而形成。 注意的是，針對閘極絕緣膜410，例如係使用單層或 堆疊層之氧化矽，氮化矽，氧化氮化矽，氮氧化矽，或其 類似物。例如，在使用堆疊層的情況中，較佳地係使用堆 叠自基板400側之氧化矽膜，氮化矽膜，及氧化矽膜的三 層結構。進一步地，可使用電漿增強CVD，濺鍍法，或 其類似方法以做爲形成方法；例如，在其中閘極絕緣膜係 藉由使用氧化矽的電漿增強CVD而形成於該處的情況中 ，係使用TEOS (四乙氧基矽烷）及02的混合氣體，且反 應壓力係設定爲40巴（Pa)，基板溫度係設定爲高於或 等於300 °C及低於或等於400 °C，以及高頻（13.56MHz) 功率密度係設定爲大於或等於〇.5W/cm2及小於或等於0.8 W/cm2。 閘極絕緣膜410可藉由高密度電漿處理以氧化或氮化 半導體膜403，半導體膜404，半導體膜405，及半導體 200951916 膜450而形成。例如，該高密度電漿處理係藉由使用諸如 He’ Ar’ Kr’或Xe之稀有氣體與氧，氧化氮’氨，氮， 或氫的混合氣體而執行；在此情況中，藉由微波的引入以 激勵電漿，可產生具有低電子溫度及高密度的電漿。半導 體膜403，半導體膜404，半導體膜405，及半導體膜45 0 的表面係藉由此高密度電漿所產生的氧基（在一些情況中 係包含OH基）或氮基（在一些情況中係包含NH基）而 φ 氧化或氮化，使得可形成具有大於或等於1奈米且小於或 等於20奈米，典型地大於或等於5奈米且小於或等於10 奈米之厚度的絕緣膜，以便與半導體膜403，半導體膜 4 04，半導體膜405，及半導體膜450接觸。具有大於或 等於5奈米且小於或等於10奈米之厚度的絕緣膜係使用 做爲閘極絕緣膜410。 藉由上述高密度電漿處理之半導體膜的氧化或氮化係 藉由固相反應而進行；因此，可將閘極絕緣膜的半導體膜 φ 之間的介面狀態密度抑制得極低。進一步地，藉由高密度 電漿處理以直接氧化或氮化半導體膜，可抑制將被形成之 絕緣膜的厚度中之變化；再者，在其中該等半導體膜具有 晶體度於該處的情況中，藉由使用高密度電漿處理的固相 反應以氧化半導體膜的表面，可防止晶粒邊界高速地局部 氧化，且可形成具有低介面狀態密度之均勻的閘極絕緣膜 。至於其中藉由高密度電漿處理所形成之絕緣膜係包含部 分的或全部的閘極絕緣膜中之電晶體，則可抑制特徵中的 變化。 -31 - 200951916 選擇性地，可將氮化鋁用於閘極絕緣膜410，氮化鋁 具有相當高的熱傳導性且可有效擴散電晶體中所產生的熱 量。選擇性地，在形成並不包含鋁的氧化矽，氮氧化矽， 或其類似物之後，可將氮化鋁堆疊於該處之上，以形成閘 極絕緣膜。 此外，在此實施例模式中，雖然閘極電極413，閘極 電極414，閘極電極415，閘極電極452，閘極電極454, 電極416，第一掃描線Gaj，第二掃描線Gbj，以及部分 455的第一電源供應線Vai係使用堆疊之二導電膜411及 4 1 2以形成，但在此說明書中所描繪之一模式並未受限於 此結構。取代該等導電膜411及412，可使用單層導電膜 或其中堆疊三層或更多層之堆疊層導電膜。在使用其中堆 疊三層或更多層導電膜之三層結構的情況中，可使用鉬膜 ，鋁膜，及鉬膜之層列的結構。 針對用以形成閘極電極4 1 3，閘極電極4 1 4，閘極電 極415，閘極電極452，閘極電極454，電極416，第一掃 描線Gaj，第二掃描線Gbj，以及部分455的第一電源供 應線Vai，可使用钽（Ta )，鎢（W )，鈦（Ti )，鉬（ Mo)，銘（A1)，銅（_Cu)，络（Cr)，鈮（Nb)，或 其類似物。選擇性地，可使用包含上述金屬之任一者以做 爲其主要部分的合金，或包含上述金屬之任一者的化合物 。選擇性地，導電膜可使用諸如多晶矽之半導體以形成， 其中半導體膜係摻雜有諸如磷之可給予導電性的雜質元素 -32- 200951916 在此實施例模式中，氮化钽或钽（Ta)係使用於第一 層之導電膜411，以及鎢（W)係使用於第二層之導電膜 412。與此實施例模式中所述之實例一樣地，可使用以下 之二導電膜的組合：氮化鎢及鎢；氮化鉬及鉬；鋁及鉅； 鋁及鈦；以及其類似物。因爲鎢及氮化鉅具有高的熱阻， 所以用於熱激活之熱處理可在形成該二層的導電膜之後執 行於步驟中；選擇性地，做爲該二層的導電膜之組合，可 使用摻雜有給予η型導電性之雜質的矽及矽化鎳，摻雜有 給予η型導電性之雜質的矽及WSix，或其類似物。 可使用CVD，濺鍍法，或其類似方法以供形成導電 膜411及412之用。在此實施例模式中，其係第一層之導 電411係形成爲具有大於或等於20奈米且小於或等於 100奈米的厚度，以及其係第二層之導電膜412係形成爲 具有大於或等於100奈米且小於或等於400奈米的厚度。 注意的是，做爲使用以形成閘極電極413，閘極電極 414，閘極電極415，閘極電極452，閘極電極454，電極 416，第一掃描線Gaj，第二掃描線Gbj，及部分455之第 一電源供應線Vai的罩幕，可使用利用氮化矽，氮氧化矽 ，或其類似物之罩幕以取代阻體。在此情況中，額外地需 要藉由圖案化以形成利用氧化矽之氮氧化矽，或其類似物 之該罩幕的步驟；然而，與阻體相較地，罩幕的厚度會在 蝕刻中更小地減少，以致可形成具有所欲形狀之閘極電極 413，閘極電極414，間極電極415，閘極電極452，鬧極 電極454，電極416，第一掃描線Gaj，第二掃描線Gbj， -33- 200951916 極 極 y 性 定 閘 第 源 地 當 導 膜 刻 且 蝕 以 〇2 ( > 台 件 及部分45 5之第一電源供應線Vai。選擇性地，閘極電 413，閘極電極414，閘極電極415，閘極電極452，閘 電極454，電極416，第一掃描線Gaj，第二掃描線Gbj 及部分45 5之第一電源供應線Vai可藉由滴注法以選擇 地形成，而無需使用罩幕。注意的是，滴注法意指的是 藉由自噴嘴排放或噴出包含預定組成物之液滴以形成預 圖案的方法，且在其種類上，包含噴墨法或類似方法。 注意的是，當形成閘極電極413，閘極電極414, 極電極415，鬧極電極452，閘極電極454，電極416， —掃描線Gaj，第二掃描線Gbj，及部分455之第一電 供應線Vai時，可依據使用於該等導電膜的材料而適當 選擇最佳的蝕刻方法及最佳的蝕刻劑。下文將詳細敘述 使用氮化耝於第一層的導電膜411且使用鎢於第二層的 電膜412時之蝕刻方法的實例。 首先，在形成氮化鉬膜之後，形成鎢膜於該氮化鉅 之上；然後，將罩幕形成於該鎢膜之上，且執行第一蝕 法。在該第一蝕刻法中，蝕刻係在第一蝕刻條件之下， 然後，在第二蝕刻條件之下執行。在第一蝕刻條件中， 刻係執行如下：使用ICP (電感耦合式電漿）蝕刻法； 25 : 25 : 1 0 ( seem )之流動速率而使用 CF4，Cl2，及 於蝕刻氣體；以及在IPa之壓力時，施加500W的RF 13.5 6MHz )功率至線圈形之電極，以產生電漿。然後 亦施加 150W的RF ( 13.56MHz )功率至基板側（取樣 )，以實質地施加負的自偏壓。藉由使用此第一蝕刻條 -34- 200951916 ，可蝕刻鎢膜，以致使其末端部分可具有錐形形狀。 接著，在第二蝕刻條件之下執行蝕刻。在第二蝕刻條 件中，蝕刻係如下地執行大約3 0秒；以3 0 : 3 0 ( seem ) 之流動速率而使用CF4及Cl2於蝕刻氣體；以及在IPa的 壓力時，施加500W的RF( 13.56MHz)功率至線圈形之 電極，以產生電漿。然後，亦施加20W的RF ( 13.56MHz )功率至基板側（取樣台），以實質地施加負的自偏壓。 0 在其中CF4及Cl2係相互混合於該處的第二蝕刻條件中， 可將鎢膜及氮化鉬膜蝕刻至相同或實質相同的程度。 在第一蝕刻法之中，藉由使用最佳的形狀於罩幕，則 該氮化钽膜及鎢膜的末端部分將由於施加至基板側的偏壓 而具有各自地具備大於或等於15度且小於或等於45度之 角度的錐形角度。注意的是，在閘極絕緣膜410之中，其 中藉由第一蝕刻法所暴露的部分被蝕刻成爲比其中覆蓋有 氮化鉬膜及鎢膜的其他部分更薄大約20至50奈米。 Ο 其次，第二蝕刻法係無需去除該罩幕地執行。在該第 二鈾刻法之中，鎢膜係使用CF4，Cl2，及〇2於蝕刻氣體 以蝕刻；在此情況中，鎢膜係優先地由第二蝕刻法所蝕刻 :而且，氮化鉬膜幾乎未被鈾刻。 透過第一蝕刻法及第二蝕刻法，可形成使用氮化鉬之 導電膜411及使用鎢之導電膜412，其中該導電膜412具 有比導電膜4 1 1更小的寬度。 此外，藉由使用透過第一蝕刻法及第二蝕刻法所形成 導電膜411及導電膜412以做爲罩幕，可無需額外形成罩 -35- 200951916 幕地將作用成爲源極區，汲極區，及LDD區之雜質區分 別地形成於半導體膜403，半導體膜404，半導體膜405 ，及半導體膜450之中。 在形成雜質區之後，該等雜質區可由熱處理所激活。 例如，在形成具有50奈米之厚度的氮氧化矽膜之後，可 在氮氛圍中，以550 °C來執行熱處理4小時。 選擇性地，在將包含氫的氮化矽膜形成爲1〇〇奈米之 厚度後，可在氮氛圍之中以410°C來執行熱處理1小時， 使得半導體膜403，半導體膜404，半導體膜405，及半 導體膜450氫化。選擇性地，可將半導體膜403，半導體 膜4 04，半導體膜405，及半導體膜450如下地氫化：在 氧濃度小於或等於lppm，較佳地小於或等於O.lppm的氮 氛圍中，執行高於或等於400°C且低於或等於700°C (較 佳地，高於或等於500 °C且低於或等於600 °C )的熱處理 ;且然後，在包含3至100%之氫的氛圍中，執行高於或 等於300 °C且低於或等於45 (TC的熱處理1至12小時。透 過此步驟，可藉由熱激勵之氫而終止懸浮鍵，可執行電漿 氫化（使用由電漿所激勵的氫）以做爲不同的氫化方法； 選擇性地，激活處理可執行於形成絕緣膜417之後，該絕 緣膜417將於梢後形成。 針對熱處理，可使用利用退火爐之熱退火法，雷射退 火法，快速熱退火法（RTA法），或其類似方法，藉由該 熱處理，不僅可執行氫化，而且可執行所添加至半導體膜 4〇3，半導體膜4 04，半導體膜405，及半導體膜450之雜 -36- 200951916 質的激活。 透過上述序列的步驟，可形成n通道電晶體406及 407，p通道電晶體408，儲存電容器409，電晶體451， 以及電晶體453。注意的是，電晶體的製造方法並未受限 於上述之方法。 其次，形成絕緣膜417以便覆蓋電晶體406，半導體 膜407，電晶體408，及儲存電容器409’如第10A圖中 φ 所示；且覆蓋電晶體451及電晶體453’雖然並未顯示於 第10A圖之中。雖然無需一定要設置絕緣膜417，但藉由 提供該絕緣膜417，可防止諸如鹼金屬或驗土金屬之雜質 進入電晶體406，電晶體407，電晶體408，及儲存電容 器409之內；且進入電晶體451及電晶體453之內，雖然 並未顯示於第10A圖之中。特定地，較佳的是使用氮化 矽，氧化氮化矽，氮化鋁，氧化鋁，氧化矽，氮氧化矽， 或其類似物，以供絕緣膜417之用。在此實施例模式之中 © ，係使用具有約600奈米之厚度的氮氧化矽膜於絕緣膜 417;在此情況中，上述之氫化步驟可在形成氮氧化矽膜 之後執行。 接著’形成絕緣膜418於絕緣膜417之上，以便覆蓋 電晶體406’電晶體407’電晶體408，及儲存電容器409 ，如第10A圖中所示；且覆蓋電晶體451及電晶體453, 雖然並未顯示於第l〇A圖之中。諸如丙烯酸，聚亞醯胺 ’苯并環丁烯，聚醯胺，或環氧之具有熱阻之有機材料可 使用於絕緣膜417。與上述有機材料—樣地，可使用砂氧 -37- 200951916 院基樹脂，氧化砂，氮化砂，氮氧化砂，氧 PSG (磷矽酸鹽玻璃），BPSG (硼磷砂酸鹽玻 鋁，或其類似物。矽氧烷基意指其中骨架結構 )及氧（〇)之鍵所形成的材料；且矽氧烷基 氟、氟基、及有機基（例如烷基或芳香烴基） 少一種以及氫以做爲替代基。注意的是，絕緣 由堆疊複數個使用該等材料所形成之絕緣膜而 絕緣膜418可根據該絕緣膜418的材料 SOG’旋塗法’浸漬法，噴塗法，滴注法（噴 法’或平版印刷法），刮刀法，輥塗法，簾塗 ，或其類似方法所形成。 在此實施例模式中，絕緣膜417及絕緣膜 爲層間絕緣膜；然而，可使用單層絕緣膜以做 膜’或可使用具有三層或更多層之堆疊層的絕 層間絕緣膜。 其次’將接觸孔形成於絕緣膜4 1 7及絕緣 ，以致使半導體膜403，半導體膜404，半導 閘極電極413，及半導體膜450部分地暴露。 接觸孔開孔之蝕刻氣體，係使用CHF3及He :然而’該蝕刻氣體並未受限於此。進一步地 接觸孔而與半導體膜403接觸的導電膜419 ^ 接觸孔而與閘極電極413接觸的導電膜421， 而與半導體膜404接觸的導電膜422，以及穿 與半導體膜4 04及半導體膜405接觸的導電膜 化氮化矽， 璃），氧化 係由矽（Si 樹脂可具有 的其中之至 膜408可藉 形成。 而由CVD， 墨法，網印 法，刀塗法 4 1 8作用成 爲層間絕緣 緣膜以做爲 膜418之中 體膜405 ， 做爲用以將 的混合氣體 ，形成穿過 .420，穿過 穿過接觸孔 過接觸孔而 423 ° -38- 200951916 第14圖對應於其中形成導電膜419至423之像素的 頂視圖，第10B圖顯示沿著第14圖中之斷續線A_A，所取 得的橫剖面視圖，沿著第1 4圖中之斷續線b - B 1所取得的 橫剖面視圖’以及沿著第1 4圖中之斷續線c - C，所取得的 橫剖面視圖。如第1 4圖中所示地，導電膜4 1 9係連接至 部分455之第一電源供應線Vai;且該導電膜419及部分 455之第一電源供應線Vai作用成爲第—電源供應線vai 0 。此外’導電膜421作用成爲信號線；除了半導體膜403 之外，導電膜420亦與半導體膜450接觸；進一步地，導 電膜423作用成爲第二電源供應線vbi。 導電膜419至423可由CVD，濺渡法，或其類似方 法所形成。特定地，針對導電膜419至423，可使用鋁（ A1)，鎢（W)，鈦（Ti)，钽（Ta)，鉬（Mo)，鎳（ Ni ) ’鈾（Pt )，銅（Cu )，金（Au )，銀（Ag )，錳 (Μη)，銨（Nd)，碳（C)，矽（Si)，或其類似物。 〇 選擇性地，可使用包含上述元素之任一者以做爲其主要成 分的合金，或包含上述元素之任一者的化合物。做爲導電 膜419至42 3，可使用具有上述元素之任一者的單層膜或 具有上述元素之任一者的複數個之堆疊膜。 包含鋁以做爲其主要成分之合金的實例係其中包含鋁 以做爲其主要成分且包含鎳的合金；進一步地，其中包含 鋁以做爲其主要成分且包含鎳及碳和矽的其中之一或二者 的合金係包含鋁以做爲其主要成分的合金之實例。因爲鋁 及鋁矽具有低的電阻値且並不昂貴，所以鋁及鋁矽係適合 -39- 200951916 使用於導電膜419至423的材料。尤其，在其中使用鋁矽 於該處用以使導電膜419至423圖案化的情況中，可比在 其中使用鋁膜於該處的情況中更加地防止阻體烘烤中之小 丘的產生。進一步地，可以以大約0.5%來將Cu混合至鋁 膜之內，以取代矽（Si)。 例如，可使用障壁膜，鋁矽膜，及障壁膜之層列結構 ;或障壁膜’鋁矽膜，氮化鈦膜，及障壁膜之層列結構以 供導電膜419至423之用。注意的是，障壁膜意指使用鈦 ，鈦之氮化物’鉬，或鉬之氮化物所形成的膜。藉由形成 障壁膜以便插入鋁矽膜，可進一步防止鋁或鋁矽之小丘的 產生；選擇性地’藉由使用可高度還原之元素的鈦以形成 障壁膜，即使形成薄的氧化物膜於半導體膜40 3，半導體 膜404，半導體膜405，及半導體膜450之上，該氧化物 膜亦可由包含於障壁膜中之鈦所還原，以致可獲得有利的 接觸於導電膜419，42 0，422，及423與半導體膜403, 404，405，及450之間。進一步地，可將複數個障壁膜堆 疊；在該情況中’例如可使用其中鈦，氧化鈦，鋁矽，鈦 ，及氮化鈦係自最下方層以堆疊之五層的結構，以供導電 膜419至423用。 在此實施例模式中，鈦膜’鋁膜，及鈦膜係以該順序 而自絕緣膜418側堆疊；然而，將該等堆疊之膜圖案化以 形成導電膜419至423。 其次’如第11A圖中所示地，形成像素電極424，以 便與導電膜422接觸。 200951916 在此實施例模式中，在藉由使用包含氧化矽之銦錫氧 化物（ITS 0 )的濺鍍法以形成透光導電膜之後，將該導 電膜圖案化以形成像素電極424。注意的是，除了 ITSO 之外，可使用諸如銦錫氧化物（ITO )，氧化鋅（ZnO ) ，銦鋅氧化物（IZO )，或添加鎵的氧化鋅（GZO )之透 光氧化物導電材料於像素電極424。選擇性地，針對像素 電極424，例如，與透光氧化物導電材料一樣地，可使用 φ 包含氮化鈦，氧化鉻，Ti，W，Ni，Pt，Cr，Ag，Al，& 其類似物之一或更多者的單層膜；氮化鈦及包含鋁以做爲 其主要成分之膜的層列結構；氮化鈦膜，包含鋁以做爲其 主要成分之膜，及氮化鈦膜的三層結構；或其類似物。注 意的是，在其中光係提取自藉由使用除了透光氧化物導電 材料之像素電極424側的情況中，該像素電極424係形成 爲使得光可穿過該處而透射的厚度（較佳地，約5至30 奈米）。 〇 在將ITSO使用於像素電極424的情況中，可使用其 中氧化矽係以2至10重量百分比而包含於ITO中的靶； 特定地，在此實施例模式中，藉由使用包含85: 10: 5之 重量百分比的ln203，Sn02，及 Si02之靶，可以以 5 0sccm之Ar的流動速率，3sccm之02的流動速率0.4Pa 濺鍍壓力，lkW的濺鍍功率，及30奈米/分鐘的沈積速率 ，而將用作像素電極424的導電膜形成爲105奈米的厚度 〇 注意的是，在其中使用諸如鋁之具有相當高的離子化 -41 - 200951916 傾向之金屬於與像素電極42 4接觸的導電膜422中之一部 分的情況中，當使用透光導電性氧化物材料於像素電極 424時，電解腐蝕易於產生於導電膜422之中。然而，在 此實施例模式中，導電膜422係使用其中鈦膜，鋁膜，及 鈦膜以該順序而自絕緣膜418側堆疊之導電膜而形成，且 像素電極424係與形成於頂部中之導電膜422中的至少鈦 膜接觸；因而，將使用諸如鋁之具有相當高的離子化傾向 之金屬所形成的金屬膜插入於使用諸如鈦之具有相當低的 離子化傾向之金屬所形成的金屬膜之間，使得可防止由於 導電膜422與像素電極422或其他導體之間的電解腐蝕所 引起的不良連接產生。進一步地，藉由使用諸如鋁之具有 相當高的導電率之金屬所形成的金屬膜，可使整個導電膜 422的電阻値減低》 注意的是，用作像素電極42 4之導電膜可使用包含導 電性高分子化合物（亦稱爲導電性聚合物）之導電性組成 物而形成；較佳的是，其中係使用導電性組成物所形成且 用作像素電極424之導電膜具有10000歐姆/□或更小的 片電阻以及在550奈米波長處之70%或更大的光透射率； 較佳地，該導電膜的片電阻係低。此外，較佳的是，包含 於導電性組成物中之導電性高分子化合物的電阻率成爲 0.1歐姆·公分或更小。 注意的是，可使用所謂π電子共軛之導電性高分子化 合物以做爲導電性高分子化合物。例如，可使用聚苯胺及 /或其衍生物，聚吡咯及/或其衍生物，聚噻吩及或其衍生 -42- 200951916 物，它們之二或更多種的共聚物，及其類似物以做爲7Γ電 子共軛之導電性高分子化合物。 可給定以下而成爲7Γ電子共軛之導電性高分子化合物 :聚吡咯，聚（3-甲基吡咯），聚（3-丁基吡咯），聚（ 3-辛基吡咯），聚（3·癸基吡咯），聚（3,4-二甲基吡咯 )，聚（3,4-二丁基吡咯），聚（3-羥基吡咯），聚（3-甲基-4-羥基吡咯），聚（3-甲氧基吡咯），聚（3-乙氧基 0 吡咯），聚（3-辛氧基吡咯），聚（3-羧基吡咯），聚（ 3-甲基-4-羧基吡咯），聚（Ν-甲基吡咯），聚噻吩，聚 (3-甲基噻吩），聚（3-丁基噻吩），聚（3-辛基噻吩） ，聚（3_癸基噻吩），聚（3-十二基噻吩），聚（3_甲氧 基噻吩），聚（3-乙氧基噻吩），聚（3-辛氧基噻吩）， 聚（3-羧基噻吩），聚（3-甲基-4-羧基噻吩），聚（3,4· 次乙基雙氧基噻吩），聚苯胺，聚（2-甲基苯胺），聚（ 2-辛基苯胺），聚（2-異丁基苯胺），聚（3-異丁基苯胺 Q )，聚（2-苯胺磺酸），聚（3-苯胺磺酸），及其類似物 〇 上述π電子共軛之導電性高分子化合物之任一者可單 獨地使用於像素電極424，以做爲導電性組成物；選擇性 地，上述π電子共輥之導電性高分子化合物之任一者可藉 由添加有機樹脂至該處而使用，以便調整膜之特徵，例如 導電性組成物膜之膜厚度中的均勻度以及導電性組成物膜 的密度。 該有機樹脂可爲熱硬化樹脂，熱塑性樹脂，或光硬化 -43- 200951916 樹脂，只要該有機樹脂可與導電性高分子化合物相容，或 可混合至且彌散至導電性高分子化合物之內即可。例如， 可使用如下：聚酯基樹脂，諸如聚乙烯對苯二甲酸醋，聚 丁烯對苯二甲酸酯，或聚乙烯萘二甲酸酯；聚亞醯胺基樹 脂，諸如聚亞醯胺或聚醯胺亞醯胺；聚醯胺樹脂，諸如聚 醯胺6，聚醯胺66，聚醯胺12，或聚醯胺11;氟樹脂， 諸如聚（偏二氟乙烯），聚（氟乙烯），聚四氟乙烯，乙 烯聚四氟乙烯共聚物，或聚氯三氟乙烯；乙烯樹脂，諸如 聚乙烯醇，聚乙烯醚，聚乙烯醇縮丁醛，聚醋酸乙烯，或 聚氯乙烯；環氧樹脂；二甲苯樹脂；聚芳醯胺樹脂；聚脲 基樹脂；聚尿醛基樹脂；三聚氰胺樹脂；酚基樹脂；聚醚 :丙烯酸基樹脂；或任何該等樹脂的共聚物。 進一步地，爲了要調整導電性組成物的導電率，該導 電性組成物可摻雜有受體摻雜物或施體摻雜物，使得該；r 電子共軛之導電性高分子化合物中的共軛電子之氧化-還 原電位可予以改變。 做爲受體摻雜物，可使用鹵素化合物，路易士酸，質 子酸，有機氰化合物，有機金屬化合物，或其類似物。做 爲鹵素化合物，存在有氯，溴，碘，氯化碘，溴化碘，氟 化碘’及其類似物。做爲路易士酸，存在有五氟化磷，五 氟化砷’五氟化銻，三氟化硼，三氯化硼，三溴化硼，及 其類似物。做爲質子酸，存在有諸如鹽酸，硫酸，硝酸， 磷酸’氟硼酸，氫氟酸，或高氯酸之無機酸，以及諸如有 機羧酸或有機磺酸之有機酸。做爲有機羧酸及有機磺酸， -44- 200951916 可使用上述羧酸化合物及磺酸化合物。做爲有機氰化合物 ，可使用其中二或更多個氰基包含於共軛鍵之中的化合物 ;做爲有機氰化合物，可使用具有二或更多個氰基於共飯 鍵之中的化合物，例如可使用四氰乙烯，四氰乙烯氧化物 ，四氰苯，四氰二甲基對苯醌，四氰氮雜萘，或其類似物 〇 做爲施體摻雜物，可使用鹼金屬，鹼土金屬，季銨化 II 合物，或其類似物。 導電性組合物係溶解於水中或有機溶劑（例如醇基溶 劑，酮基溶劑，酯基溶劑，羥基溶劑，或芳香基溶劑）之 中，使得用作像素電極424之導電膜可由濕式過程所形成 〇 其中將導電性組合物溶解之溶劑並未特別地受限於某 一溶劑，而是可使用其中溶解上述之導電性高分子化合物 及諸如有機樹脂之高分子樹脂化合物的溶劑。例如，導電 © 組成物可溶解於水，甲醇，乙醇，碳酸丙烯酯，N-甲基吡 咯烷酮，二甲基甲醯胺，二甲基乙酿胺，環己酮，丙酮， 丁酮，甲基異丁酮，甲苯，或其類似物之任一者或其混合 物之中。 在將導電性組成物溶解於如上述的溶劑中之後，其沈 積可由諸如施加法，塗佈法，滴注法（亦稱爲噴墨法）， 或印刷法之濕式過程所執行。溶解可由熱處理所蒸發，或 可在降低之壓力下予以蒸發；在其中有機樹脂係熱硬化樹 脂的情況中，可進一步地執行熱處理；以及在其中有機樹 -45- 200951916 脂係光硬化樹脂的情況中，可執行光照射處理。 在形成其中用以用作像素電極424之導電膜之後’其 表面可藉由例如CMP來予以清潔或拋光，或藉由具有聚 乙烯醇基多孔體之清潔法來予以清潔或拋光，以致使其表 面平坦。 接著，如第11A圖中所示地，具有開口部分之隔板 425係形成於絕緣膜418之上，以便覆蓋部分之像素電極 424，以及導電膜419至423。部分之像素電極424係暴 露於隔板425的開口部分之中，該隔板42 5可使用有機樹 脂膜，無機絕緣膜，或矽氧烷基絕緣膜以形成。在使用有 機樹脂膜的情況中，例如可使用丙烯酸，聚亞醯胺，或聚 醯胺。在使用無機絕緣膜的情況中，可使用氧化矽，氧化 氮化矽，或其類似物。尤其，藉由使用光敏有機樹脂膜以 供隔板425用，且形成開口部分於像素電極424之上，以 致使開口部分的側壁具有連續曲率之傾斜表面，則可防止 像素電極424與將於稍後被形成的共同電極相互連接在一 起。在此情況中，罩幕可由滴注法或印刷法所形成；此外 ，隔板425本身亦可由滴注法或印刷法所形成。 第15圖對應於其中形成像素電極424及隔板425之 像素的頂視圖，第10B圖顯示沿著第15圖中之斷續線A-A'所取得的橫剖面視圖，沿著第1 5圖中之斷續線B - B '所 取得的橫剖面視圖，以及沿著第15圖中之斷續線C-C'所 取得的橫剖面視圖。注意的是，在第1 5圖中，隔板4 2 5 中之開口部分的位置係由斷續線所表示。 -46- 200951916 接著’在形成電致發光層426之前，可執行空氣氛圍 下之熱處理或真空氛圍下之熱處理（有空烘烤），以便將 吸附在隔板425及像素電極424中之水分，氧，或其類似 物去除。特定地，熱處理係在真空氛圍中執行於高於或等 於200°C且低於或等於450°C，較佳地高於或等於25(rc 且低於或等於300°C之基板溫度，大約0.5至20小時；較 佳的是’該熱處理係在真空氛圍中執行於低於或等於3χ ❹ 1〇_7托（Torr )的壓力，若可行的話，更佳的是，在真空 氛圍中執行於低於或等於3x1 0·8托的壓力。此外，在其 中電致發光層426係在執行熱處理於真空氛圍中之後才沈 積於該處的情況中，可藉由正好在電致發光層42 6的沈積 之前將基板放置於該真空氛圍中，以進一步改善可靠度。 此外，像素電極424可在真空烘烤之前或之後，以紫外線 來照射。 其次，如第11B圖中所示地，電致發光層426係形成 〇 以便與隔板42 5之開口部分中的像素電極42 4接觸。電致 發光層42 6可使用單層或藉由堆疊複數個層而形成，且可 將無機材料或有機材料包含於各個層之中。電致發光層 426的發光意指在從單重線激勵狀態返回至接地狀態中的 光發射（螢光），以及在從三重線激勵狀態返回至接地狀 態中的光發射（磷光）。在其中電致發光層426係使用複 數個層而形成於該處的情況中，電子注入層，電子傳輸層 ，發光層，電洞傳輸層，及電洞注入層係以該順序而堆疊 在對應於陰極的像素電極42 4之上。注意的是’在其中像 -47- 200951916 素電極424對應於陽極的情況中，電致發光層426係藉由 以此順序來堆疊電洞注入層，電洞傳輸層，發光層，電子 傳輸層，及電子注入層而形成。 選擇性地，電致發光層426可藉由使用高分子有機化 合物，中分子有機化合物（具有分子鏈長度小於或等於 10微米且並不具有昇華性質的有機化合物），低分子有 機化合物，及無機化合物而形成。進一步地，中分子有機 化合物，低分子有機化合物，及無機化合物可藉由氣相沈 積法而形成。 接著，形成共同電極427，以便覆蓋電致發光層426 。針對共同電極427，可使用其中大致地具有小的功函數 之金屬，合金，或導電性化合物，其混合物，或其類似物 。特定地，該共同電極42 7可使用諸如Li或Cs之鹼金屬 :諸如Mg’ Ca’或Sr之鹼土金屬；包含該等金屬之任一 者的合金（例如，Mg: Ag或Al: Li):或諸如Yb或Er 之稀土金屬。進一步地，藉由形成包含具有高的電子注入 性質之材料的層以便與共同電極427接觸，可使用利用鋁 所形成之一般導電膜，透光氧化物導電性材料，或其類似 物。 像素電極424，電致發光層426，及共同電極427相 互堆疊於隔板425的開口部分中，以致使發光元件428形 成。 注意的是’來自發光元件428的光可自像素電極424 側，共同電極427側，或該二側來予以提取；且像素電極 200951916 424及共同電極427之各者的材料及厚度係依據上述三個 結構之目標結構而選擇。 注意的是，絕緣膜可在形成發光元件42 8之後形成於 共同電極42 7之上。做爲該絕緣膜，係使用會比其他絕緣 膜滲透過更小量之諸如水分或氧的物質之膜，其中該物質 會造成發光元件之劣化增加。典型地，例如較佳地使用 DLC膜，氮化碳膜，由RF濺鍍法所形成之氮化矽，或其 n 類似物。選擇性地，可將其中滲透過更小量之諸如水分或 氧的物質之膜，與其中滲透過更大量之諸如水分或氧的物 質之膜堆疊，以致可使用該等膜以做爲上述的絕緣膜。 注意的是，在實用上，當完成直至第11B圖且包含第 11B圖之過程時，較佳地使用保護膜（例如附著膜或紫外 線硬化樹脂膜）或覆蓋物材料以執行封裝（包囊），使得 可防止額外地暴露至空氣，其中該保護膜或覆蓋物材料具 有高氣密性且會使除氣更少發生。 φ 透過上述過程，可製造出其係此說明書中所描繪之一 模式的發光裝置。 注意的是，雖然在此實施例模式中描述像素部分中之 半導體元件的製造方法，但使用於驅動器電路或積體電路 的電晶體可以與像素部分中的電晶體形成在一起。在此情 況中，閘極絕緣膜410的厚度無需一定要在像素部分中的 所有電晶體及使用於驅動器電路或積體電路的電晶體中相 同；例如’在使用於其中需要高速操作之驅動器電路或積 體電路的電晶體中，閘極絕緣膜410的厚度可以比像素部 -49- 200951916 分中的電晶體之閘極絕緣膜的厚度更小。 進一步地，藉由使用SOI (矽在絕緣體上）基板，可 將單晶半導體使用於半導體元件。例如，SOI基板可使用 諸如由Smart Cut (註冊商標）所代表之UNIB0ND (註冊 商標），磊晶層轉移（ELTRAN)，電介質分離法，或電 漿輔助化學蝕刻法（PACE )的附著方法；藉由佈植之氧 的分離（SIM0X);或其類似方法。 藉由將使用上述方法所製造的半導體元件轉移至諸如 塑膠基板之撓性基板，可形成發光裝置。做爲轉移方法， 可使用以下方法之任一方法：其中將金屬氧化物膜形成於 基板與半導體元件之間’且藉由晶體化而使該金屬氧化物 膜變弱，以致使半導體元件自基板分離且轉移之方法；其 中將包含氫之非晶矽膜設置於基板與半導體元件之間，且 藉由雷射光照射或蝕刻以去除該非晶矽膜，以致使半導體 元件自基板分離且轉移之方法；其中形成半導體元件於上 的基板係機械性地去除或由蝕刻法以溶液或氣體來去除， 以致使半導體元件自基板分離且轉移之方法；及其類似方 法。注意的是’半導體元件係較佳地在製造出發光元件之 前被轉移。 此實施例模式可與上述之實施例模式適當地結合。 [實施例模式1] 在此實施例之中’將敘述其係此說明書中所描繪之一 模式的發光裝置之製造方法，其中半導體元件係藉由使用 -50- 200951916 自半導體基板（接合基板）轉移至支撑基板（基底基板） 之半導體膜所形成。 首先，如第16A圖中所示地，絕緣膜901係形成於 接合基板9 00之上。該絕緣膜90 1係使用諸如氧化矽，氮 氧化矽，氧化氮化矽，或氮化矽之絕緣材料所形成；該絕 緣膜901可使用單一的絕緣膜或藉由堆疊複數個絕緣膜所 形成；例如，在此實施例中，絕緣膜901係藉由自接合基 0 板900側以此順序來堆疊包含氧比氮更多的氮氧化矽及包 含氮比氧更多的氧化氮化矽而形成。 例如，在將氧化矽使用於絕緣膜901的情況中，絕緣 膜901可使用甲矽烷和氧的混合氣體，四乙氧基矽烷（ TEOS )和氧的混合氣體，或其類似氣體，而由諸如熱 CVD，電漿增強 CVD，大氣壓力 CVD，或偏壓ECRCVD 之氣相沈積法所形成；在此情況中，絕緣膜901的表面可 藉由氧電漿處理而密質化。選擇性地，在將氮化矽使用於 Ο 絕緣膜901的情況中，絕緣膜901可使用甲矽烷和氨的混 合氣體，而由諸如電漿增強CVD之氣相沈積法所形成。 選擇性地，在將氧化氮化矽使用於絕緣膜90 1的情況中， 絕緣膜901可使用甲矽烷和氨的混合氣體或甲矽烷和氧化 氮的混合氣體，而由諸如電漿增強CVD之氣相沈積法所 形成。 選擇性地，可將藉由使用有機矽烷氣體之化學氣相沈 積法所形成的氧化矽使用於絕緣膜901。做爲有機矽烷氣 體，可使用諸如四乙氧基矽烷（TEOS )(化學式： -51 - 200951916
Si(OC2H5)4)，四甲基矽烷（TMS)(化學式：Si(CH3)4 )，四甲基環四矽氧烷（TMCTS )，八甲基環四矽氧烷（ OMCTS )，六甲基二矽氮烷（HMDS )，三乙氧基矽烷 (SiH(OC2H5)3)，或參-二甲基氨基矽烷（SiH(N(CH3)2)3)。 接著，如第16A圖中所示地，將氫或稀有氣體，或 氫離子或稀有氣體離子如箭頭所示地引入至接合基板900 之內，使得具有微空隙的缺陷層902形成於距離接合基板 900之表面的既定深度處，其中形成缺陷處902於該處之 位置係由引入時的加速電壓所決定。因爲自接合基板900 轉移至基底基板904之半導體膜908的厚度係由缺陷層 9 02的位置所決定，所以引入時的加速電壓係考慮半導體 膜908的厚度而決定。半導體膜90 8的厚度係大於或等於 10奈米且小於或等於200奈米，較佳地係大於或等於1〇 奈米且小於或等於50奈米。例如，當將氫引入至接合基 板900之內時，較佳地，劑量係大於或等於3xl016/cm2且 小於或等於lxl〇17/cm2。 注意的是，因爲氫或稀有氣體，或氫離子或稀有氣體 離子係在形歲缺陷層902中，以高濃度而引入至接合基板 900之內，所以該接基板900的表面會變得粗糙，且在一 些情況中無法獲得足夠強度用以使基底基板904與接合基 板900相互附著。藉由提供絕緣膜901，可在當將氫或稀 有氣體，或氫離子或稀有氣體離子引入至接合基板900之 內時保護接合基板900的表面，使得基底基板9 04與接合 基板900可有利地相互附著。 -52- 200951916 其次，如第16B圖中所示地，絕緣膜9 03係形成於絕 緣膜901之上。以與絕緣膜901之方式相似的方式，絕緣 膜903係使用諸如氧化矽，氮氧化矽，氧化氮化矽，或氮 化矽之絕緣材料而形成；該絕緣膜903可使用單一的絕緣 膜，或藉由堆疊複數個絕緣膜而形成；進一步地，可將藉 由使用有機矽烷氣體之化學氣相沈積法所形成的氧化矽使 用於絕緣膜903。在此實施例中，係將藉由使用有機矽烷 0 氣體之化學氣相沈積法所形成的氧化矽使用於絕緣膜903 〇 注意的是，藉由使用諸如氮化矽膜或氧化氮化矽膜之 具有高的障壁性質之絕緣膜901或絕緣膜903，可防止諸 如鹼金屬或鹼土金屬之雜質自基底基板9 04來進入至將於 稍後被形成的半導體膜909之內。 注意的是，雖然在此實施例中之絕緣膜90 3係在形成 缺陷層902之後才形成，但該絕緣膜903無需一定要予以 〇 設置，注意的是，因爲絕緣膜903係在形成缺陷層902之 後形成，所以該絕緣膜903比在形成缺陷層902之前所形 成之絕緣膜901具有更平坦的表面；因此，藉由提供該絕 緣膜903，可進一步地增加即將於稍後被執行之附著的強 度。 接著，在將接合基板900與基底基板904相互附著之 前，可在接合基板900之上執行氫化。例如，氫化係在氫 氛圍中以3 5 0 °C來執行大約2小時。 接著，如第16C圖中所示地，將接合基板900堆疊於 -53- 200951916 基底基板904之上，以致使絕緣膜903插入於該處之間； 然後，將接合基板900與基底基板904相互附著，如第 16D圖中所示。絕緣膜903係附著至基底基板904，使得 接合基板900與基底基板904可相互附著。 因爲接合基板900與基底基板9 04係藉由凡德瓦力（ van der Waals force)而相互附著，所以該等基板會堅固 地相互附著，即使在室溫時亦然。注意的是，因爲可在低 溫執行該附著，所以可使用各式各樣的基板以做爲該基底 基板904。例如，與諸如鋁矽酸鹽玻璃基板，鋇硼矽酸鹽 玻璃基板，或鋁硼矽酸鹽玻璃基板之玻璃基板一樣地，可 使用諸如石英基板或藍寶石基板以做爲基底基板904。選 擇性地，可將利用矽，砷化鎵，磷化銦，或其類似物所形 成的半導體基板使用做爲基底基板9 04。 注意的是，絕緣膜亦可形成於基底基板904的表面上 ，且該絕緣膜可附著至絕緣膜903。在此情況中，與上述 基板一樣地，可使用諸如不銹鋼基板以做爲基底基板904 。存在有趨勢的是，由諸如塑膠之合成樹脂所形成的撓性 基板通常具有比上述基板更低之可允許的溫度範圍；然而 ，只要其可耐受製造步驟中的處理溫度，則可使用此一基 板以做爲基底基板904。做爲塑膠基板，可使用由聚乙烯 對苯二甲酸酯（PET)，聚醚颯（PES)，聚乙烯萘二甲 酸酯（PEN )，聚碳酸酯（PC)，聚醚醚酮（PEEK )， 聚碾（PSF)，聚醚醯亞胺（PEI)，聚芳香酯（PAR)， 聚丁烯對苯二甲酸酯（PBT)，聚亞醯胺，丙烯腈-丁二 -54- 200951916 烯-苯乙烯共聚樹脂，聚氯乙烯，聚丙烯，聚醋酸乙烯， 丙烯酸樹脂，或其類似物所代表的聚酯。 可將利用矽，鍺，或其類似物所形成的單晶半導體基 板或多晶半導體基板使用做爲接合基板900。選擇性地， 可將利用諸如砷化鎵或磷化銦之化合物半導體所形成的單 晶半導體基板或多晶半導體基板使用做爲接合基板900。 選擇性地，可將利用具有晶格形變之矽，其中將鍺添加至 φ 矽之矽鍺，或其類似物所形成的半導體基板使用做爲接合 基板900;具有晶格形變之矽可藉由被沈積在具有比矽更 大的晶格常數之矽鍺或氮化矽之上而形成。 注意的是，熱處理或壓力處理可在將基底基板904與 接合基板900相互附著之後執行；藉由執行熱處理或壓力 處理，可增加附著強度。 藉由在執行附著之後執行熱處理，可使缺陷層902中 之毗鄰的微空隙相互地結合，且可增加微空隙的體積。因 Q 而，如第17A圖中所示地，接合基板900會沿著缺陷層 902而裂開，以致使其係接合基板900之一部分的半導體 膜908自接合基板900分離。較佳地，熱處理係執行於低 於或等於基底基板904之可允許的溫度範圍之溫度；例如 ，熱處理係執行於高於或等於400°C且低於或等於600°C 的溫度。具有此分離，可將半導體膜與絕緣膜901及絕緣 膜903 —起轉移至基底基板904;之後，較佳地執行高於 或等於400°C且低於或等於60(TC之溫度的熱處理，以便 將絕緣膜903與基底基板904更堅固地相互附著。 -55- 200951916 半導體膜908的晶體定向可以以接合基板900的平面 定向來控制，可適當地選擇具有適用於將被形成之半導體 元件的晶體定向之接合基板900。進一步地，電晶體的遷 移率會根據半導體膜908的晶體定向而不同，當企望於獲 得具有更高遷移率的電晶體時，應考慮通道的方向及晶體 定向以設定接合基板之附著的方向。 接著，使所轉移之半導體膜的表面變平；雖然無需一 定執行該變平，但藉由執行變平，可改善將於稍後被形成 之電晶體中的半導體膜908與閘極絕緣膜間之介面的特徵 。特定地，變平可藉由化學機械拋光法（CMP )而執行， 半導體膜908的厚度會由於該變平而減少。 注意的是，在此實施例中，雖然描述其中使用Smart Cut (註冊商標）以使半導體膜908與接合基板900藉由 形成缺陷層902而分離的情況，但可藉由諸如磊晶層轉移 (ELRAN )，電介質分離法，或電漿輔助化學蝕刻法（ PACE)之不同的附著方法來將半導體膜90 8附著至基底 基板904 。 其次，如第17B圖中所示地，藉由將半導體膜908處 理（圖案化）成爲所欲的形狀，可形成島狀形狀之半導體 膜 909。 諸如電晶體之各式各樣的半導體元件可使用透過上述 步驟所形成之半導體膜909而形成；在第17C圖中，係顯 示使用該半導體膜909而形成的電晶體910。 藉由使用上述之製造方法，可製造出其係此說明書中 -56- 200951916 所描繪之一模式的發光裝置中所包含的半導體元件。 此實施例可適當地與實施例模式之任一者結合。 [實施例2] 在此實施例中，將參照第18A及18B圖來敘述其係 此說明書中所描繪之一模式的發光裝置之外觀。第18A 圖係其中形成於第一基板上之電晶體及發光元件係以密封 0 劑而密封於第一基板與第二基板之間的面板之頂視圖，以 及第18B圖對應於沿著第18A圖中之線A-A’所取得的橫 剖面視圖。 密封劑4020係設置以便包圍所設置於第一基板4001 之上的像素部分4002，信號線驅動器電路4003，掃描線 驅動器電路4004，以及掃描線驅動器電路4005。進一步 地，第二基板4006係設置於像素部分4002，信號線驅動 器電路4003，掃描線驅動器電路4004，以及掃描線驅動 〇 器電路4005之上；因此，像素部分4002，信號線驅動器 電路4003，掃描線驅動器電路4004，及掃描線驅動器電 路4005係與充塡物4007 —起地以密封劑而密封於第一基 板4001與第二基板4002之間。 形成於第一基板4001之上的像素部分4002，信號線 驅動器電路4003，掃描線驅動器電路4004，以及掃描線 驅動器電路4005各具有複數個電晶體。在第18B圖之中 ，係顯示包含於信號線驅動器電路4003中之電晶體4008 ’以及包含於像素部分4002中之電晶體4009及電晶體 -57- 200951916 4010 » 此外，連接至電晶體4009之源極區或汲極區的部分 導線4017係使用做爲發光元件4011的像素電極。進一步 地，除了該像素電極之外，該發光元件4011包含共同電 極4012及電致發光層4013。注意的是，發光元件4011 的結構並未受限於此實施例中所示的結構，發光元件 4011的結構可依據自發光元件40 11所提取的光之方向， 薄膜電晶體4009的極性，或其類似者以適當地改變。 雖然所供應至信號線驅動器電路4003，掃描線驅動 器電路4004，掃描線驅動器電路4005，或像素部分4002 之各式各樣的信號及電壓並未顯示於第18B圖中所示的橫 剖面視圖之中，但該各式各樣的信號及電壓係透過引線 4014及4015而自連接端子4016來供應。 在此實施例中，連接端子4016係使用與包含於發光 元件40 11中之共同電極40 12相同的導電膜所形成；此外 ，引線40 1 4係使用與導線40 1 7相同的導電膜所形成；進 一步地，引線4015係使用與電晶體4009，電晶體4010’ 及電晶體4008之閘極電極相同的導電膜所形成。 連接端子4016係透過各向異性導電膜4019而電性連 接至FPC 40 1 8的端子。 注意的是，針對第一基板400 1及第二基板4006之各 者，可使用玻璃’金屬（典型地’不銹鋼）’陶質物’或 塑膠。注意的是，其係在從發光元件4011所提取之光的 方向中之第二基板40 0 6需具有透光性質；因此’較佳的 -58- 200951916 是，使用諸如玻璃板，塑膠板，聚酯膜’或丙烯酸膜之透 光材料以供第二基板4006之用。 此外，與諸如氮或氬之惰性氣體一樣地’可將紫外線 硬化樹脂或熱硬化樹脂使用於充塡物4〇〇7°在此實施例 中，係顯示其中使用氮於充塡物4 007的實例。 此實施例可以與實施例模式及實施例的任一者適當地 結合。 ❹ [實施例3] 在此說明書中所描繪的一模式中，可提供具有大的螢 幕之發光裝置，其中可顯示高清晰度影像且可降低功率消 耗；因此，其係此說明書中所描繪之一模式的發光裝置較 佳地使用於顯示裝置，膝上型電腦，或設置有記錄媒體之 影像再生裝置（典型地，可再生諸如DVD (數位多功能 碟片）之記錄媒體的內容且具有用以顯示再生之影像的顯 〇 示器之裝置）。進一步地，做爲可使用其係此說明書中所 描繪之一模式的發光裝置之電子裝置，存在有行動電話， 可攜式遊戲機，電子書閱讀器，諸如攝影機或數位相機之 相機’護目鏡型顯示器（頭戴式顯示器），導航系統，及 聲頻再生裝置（例如汽車音響或聲頻組件組合）。該等電 子裝置的特定實例係顯示於第19A至19C圖之中。 第19A圖顯示顯示裝置，其包含外殻50〇1，顯示部 5002’揚聲器部5003 ’及其類似物。其係此說明書中所 描繪之一模式的發光裝置可使用於顯示部5002;注意的 -59- 200951916 是，顯示裝置在其種類上包含用以顯示資訊之所有顯示裝 置，例如用於個人電腦’用以接收電視廣播’及用以顯示 廣告的顯示裝置。 第19B圖包含膝上型電腦，其包含主體5201，外殼 5202，顯示部5203，鍵盤52 04，滑鼠5205，及其類似物 。其係此說明書中所描繪之一模式的發光裝置可使用於顯 示部5203。 第19C圖顯示設置有記錄媒體之可攜式影像再生裝置 (特定地，DVD播放器），其包含主體5401，外殼5402 ，顯示部5403，記錄媒體（例如，DVD)讀取部5404， 操作鍵5405，揚聲器部5406，及其類似物。設置有記錄 媒體之影像再生裝置在其種類上包含家用遊戲機。其係此 說明書中所描繪之一模式的發光裝置可使用於顯示部 5403 ° 如上述地，其係此說明書中所描繪之一模式之本發明 的應用範圍係如此地寬廣，以致可將其係此說明書中所描 繪之一模式的本發明應用到所有領域中的電子裝置。 此實施例可以與該等實施例模式及實施例的任一者適 當地結合。 此申請案係根2008年1月15日向日本專利局所申請 之曰本專利申請案序號2008-005148，該專利申請案的全 部內容結合於本文中以供參考。 【圖式簡單說明】 -60- 200951916 在附圖之中： 第1圖係包含於發光裝置中之像素的電路圖； 第2圖係包含於發光裝置中之像素部分的電路圖； 第3A极3B圖係時序圖，其各自地描繪驅動發光裝 置的時序； 第4圖係描繪包含於發光裝置中的像素之操作的電路 圖， 第5A及5B圖係電路圖，其各自地描繪包含於發光 裝置中之像素的操作； 第6A及6B圖係電路圖，其各自地描繪包含於發光 裝置中之像素的操作； 第7圖係描繪包含於發光裝置中的像素之操作的電路 ΓΒ1 · 圖， 第8圖係發光裝置的方塊圖。 第9A至9C圖係描繪發光裝置之製造方法的橫剖面 視圖； 第10A及10B圖係描繪發光裝置之製造方法的橫剖 面視圖； 第11A及11B圖係描繪發光裝置之製造方法的橫剖 面視圖； 第12圖係描繪發光裝置之製造方法的頂視圖； 第13圖係描繪發光裝置之製造方法的頂視圖； 第14圖係描繪發光裝置之製造方法的頂視圖； 第1 5圖係描繪發光裝置之製造方法的頂視圖； -61 - 200951916 第16A至10D圖係描繪發光裝置之製造方法的橫剖 面視圖； 第17A至17C圖係描繪發光裝置之製造方法的橫剖 面視圖； 第18圖係發光裝置的頂視圖，及第18B圖係其之橫 剖面視圖；以及 第19A至19C圖係各使用發光裝置之電子裝置的圖 【主要元件符號說明】 100 :像素 101 、 428 ， 4011 :發光元件 102 ， 103 ， 104 ， 106 ， 107 ， 406 ， 407 ， 408 ， 451 ， 453 > 910，4008，4009，4010 ：電晶體 105 :開關 108，409 :儲存電容器 400 :基板 401，417，418，901，303 ：絕緣膜 402 > 403， 404， 405， 450， 908， 909 ：半導體膜 4 1 0 :閘極絕緣膜 411，412，419，420，421，422，423 ：導電膜 413，414，415，452，454 ：閘極電極 4 1 6 :電極 424 :像素電極 -62- 200951916 4 2 5 :隔板 426，40 1 3 :電致發光層 427，4012:共同電極 45 5 :部分之第一電源供應線Vai 700，4002 :像素部分 710，720，4004，4005:掃描線驅動器電路 7 3 0，4003 :信號線驅動器電路 φ 731 :移位暫存器 7 3 2，7 3 3 :記憶體電路 900 :接合基板 9 0 2 :缺陷層 904 :基底基板 4001， 4006 ：基板 4 0 0 7 :充塡物 4014， 4015， 4017 ：導線 φ 4016 :連接端子 4018 : FPC (撓性印刷電路） 4019 :各向異性導電膜 4 0 2 0 :密封劑 500 1，5 002，5402 ：外殼 5003，5406，5403 :顯示部 5003，5406 :揚聲器部 5201 ， 5401 ：主體 5 2 0 4 :鍵盤 -63- 200951916 5205 :滑鼠 5404 :記錄媒體（例如DVD )讀取部 5 4 0 5 :操作鍵
Vai :第一電源供應線
Vbi :第二電源供應線 S i :信號線
Gaj :第一掃描線
Gbj :第二掃描線 -64-