TWI463461B - 發光裝置 - Google Patents

發光裝置 Download PDF

Info

Publication number
TWI463461B
TWI463461B TW098101233A TW98101233A TWI463461B TW I463461 B TWI463461 B TW I463461B TW 098101233 A TW098101233 A TW 098101233A TW 98101233 A TW98101233 A TW 98101233A TW I463461 B TWI463461 B TW I463461B
Authority
TW
Taiwan
Prior art keywords
transistor
electrically connected
source
drain
gate
Prior art date
Application number
TW098101233A
Other languages
English (en)
Other versions
TW200951916A (en
Inventor
Ryota Fukumoto
Hiroyuki Miyake
Yoshifumi Tanada
Kei Takahashi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200951916A publication Critical patent/TW200951916A/zh
Application granted granted Critical
Publication of TWI463461B publication Critical patent/TWI463461B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Description

發光裝置
本發明關使用發光元件之發光裝置。
因為使用發光元件之發光裝置具有高的可見度，適用於厚度中的降低，且在視角上不具限制性，所以它們已引起注意而成為CRT(陰極射線管)或液晶顯示裝置之選擇例的顯示裝置。做為主動矩陣發光裝置中所包含之驅動器電路的實例，典型地存在有掃描線驅動器電路及信號線驅動器電路，複數個像素係藉由掃描線驅動器電路而每一條線或每複數條線地選擇，然後視頻信號透過信號線而由信號線驅動器電路來輸入至選擇之線中所包含的像素。
近年來，為了要以更高的清晰度及更高的解析度來顯示影像，已將主動矩陣發光裝置中的像素數目增加；因此，必須高速地驅動掃描線驅動器電路及信號線驅動器電路。尤其，當在個別的線中之像素係由來自掃描線驅動器電路所施加至掃描線的電位所選擇時，則信號線驅動器電路必須輸入視頻信號至該等線中的所有像素；因此，信號線驅動器電路的驅動頻率係極度地比掃描線驅動器電路的驅動頻率更高，且存在有其中由於高的驅動頻率而使功率消耗變高之問題。
參考文獻1(日本公開之專利申請案第2006-323371號)揭示其中可減少所供應至信號線的視頻信號之振幅，且可降低信號線驅動器電路的功率消耗之發光裝置的結構。
一般的發光裝置包含用以控制供應至各個像素中的發光元件之電流的電晶體(驅動電晶體)；為了要將用於光發射所必要的電流供應至發光元件，必須確保發光元件的像素電極與共同電極間之大的電位差。此外，因為施加至像素電極的電位係自電流供應線透過驅動電晶體而施加，所以需要大而足以正常控制像素電極與共同電極間之電位差的振幅，以做為用以控制驅動電晶體的閘極之信號的振幅。在習知的發光裝置中，此振幅係由來自信號線的信號所供應，且由於該等信號線的充電及放電，所以消耗電流量大。然而，在參考文獻1中所揭示的發光裝置之中，當電位差產生於像素電極與共同電極之間時，施加至驅動電晶體之閘極的電位以信號線來控制；且當電位差並未產生於像素電極與共同電極之間時，施加至驅動電晶體之閘極的電位係以掃描線來控制。也就是說，當驅動電晶體導通(on)時之用以控制電位的路徑與當驅動電晶體關閉(off)時之用以控制電位的路徑會相互變化；因此，只要輸入至信號線的信號可控制用以使驅動電晶體導通(on)之電位或用以使驅動電晶體關閉(off)之電位，使得信號的振幅可減少，即可予以接受。換言之，因為可減少其中以電力頻繁地充電及放電於像素部分中之信號線的電位振幅，所以可降低信號線驅動器電路的功率消耗；且因此，可降低整個發光裝置的功率消耗。
然而，在參考文獻1中所揭示的發光裝置之中，不僅在個別線之中之像素的選擇，而且對於驅動電晶體之閘極之電荷的供應均係使用來自掃描線驅動器電路所施加至掃描線的電位而執行；因此，使得用於以電力來充電掃描線或放電該等掃描線之掃描線驅動器電路的輸出部沈重地負荷，所以當像素部分具有更高的清晰度而同在一掃描線之像素的數目增加時，或當螢幕變大而掃描線的長度及電阻增加時，會使掃描線驅動器電路的輸出部分過度地負荷。因此，存在有其中難以確保掃描線驅動器電路之可靠性，或難以操作掃描線驅動器電路的問題；尤其，此一問題會在其之顯示部超過10吋的發光裝置中變得顯著。
鑑於上述問題，應減少信號線之電位的振幅，且應防止掃描線驅動器電路過度地負荷。
做為用以施加電位至驅動電晶體之閘極電極的路徑，係將其中用以選擇個別線中之像素的電位係由掃描線驅動器電路所施加之掃描線的路徑，及其中視頻信號的電位係由信號線驅動器電路所施加之信號線的路徑分離地設置。特定地，將用以驅動電晶體關閉(off)之第一電位及用以使驅動電晶體導通(on)之第二電位施加至像素中所包含之驅動電晶體的閘極電極，第一電位係自第一電源供應線施加至驅動電晶體的閘極電極，進一步地，第二電位係自第二電源供應線施加驅動電晶體的閘極電極，該第一電源供應線係用以施加電位至發光元件的像素電極。
依據本發明之一態樣的發光裝置包含發光元件；第一電源供應線，具有第一電位；第二電源供應線，具有第二電位；第一電晶體(驅動電晶體)，用來控制第一電源供應線與發光元件之間的連接；第二電晶體，其根據視頻信號之信號係輸入至閘極來控制由第二電源供應線所施加之第二電位是否輸出；一開關，用來選擇來自第一電源供應線所施加之第一電位或第二電晶體之輸出；以及第三電晶體，用來選擇由該開關所選擇的第一電位或第二電晶體之輸出是否被施加至第一電晶體的閘極電極。
依據本發明之另一態樣的發光裝置包含發光元件；第一電源供應線，具有第一電位；第二電源供應線，具有第二電位；第一電晶體(驅動電晶體)，用來控制第一電源供應線與發光元件之間的連接；第二電晶體，其根據視頻信號之信號係輸入至閘極，用來控制由第二電源供應線所施加之第二電位是否輸出；一開關，用來選擇由第一電源供應線所施加之第一電位或第二電晶體之輸出；以及第三電晶體，用來選擇由該開關所選擇的第一電位或第二電晶體之輸出是否被施加至第一電晶體的閘極電極。該開關包含第四電晶體及第五電晶體，該第四電晶體係用來選擇由第一電源供應線所施加之第一電位，以及該第五電晶體係透過第二電晶體而連接至第二電源供應線，且被設置來選擇第二電晶體的輸出。
在本發明中，做為用來施加電位至驅動電晶體之閘極電極的路徑，係分離地設置掃描線及信號線的路徑；所以可減少信號線之電位的振幅，且可防止掃描線驅動器電路過度地負荷。因而，即使像素部分具有更大的螢幕或更高的清晰度，亦可確保掃描線驅動器電路的可靠性；因此，可確保發光裝置的可靠性。進一步地，可降低整個發光裝置的功率消耗。
在下文中，將參照圖式來敘述實施例模式及實施例。注意的是，在此說明書中所描繪的模式可以以各式各樣不同的方式來加以實施，且熟習於本項技藝之該等人士將立即理解的是，各式各樣的改變及修正係可行而不會背離此說明書中所描繪之該等模式的範疇；因此，本發明不應被闡釋為受限於下文之實施例模式及實施例的說明。
(實施例模式1)
在此實施例模式中，將敘述其係此說明書中所描繪之一模式的發光裝置中所包含之像素的結構。第1圖顯示其係此說明書中所描繪之一模式的發光裝置中所包含之像素的電路圖以做為實例，第1圖中所示之像素100至少包含發光元件101，具有第一電位之第一電源線Vai(i係1至x之任一者)，具有第二電位之第二電源線Vbi(i係1至x之任一者)，第一電晶體102，第二電晶體103，第三電晶體104，及開關105。
發光元件101包含像素電極，共同電極，及電激發光層，電流係透過像素電極及共同電極而供應至電致發光層。第一電源供應線Vai與發光元件101的像素電極之間的連接係由第一電晶體102所控制。注意的是，連接表示導電，亦即，電性連接。在第1圖中，第一電晶體102之源極區及汲極區的其中之一者係連接至第一電源供應線Vai，以及該第一電晶體102之源極區及汲極區的另一者則連接至發光元件101的像素電極。電位差係產生於發光元件101的共同電極與第一電源供應線Vai之間；且藉由使第一電晶體102導通，可將該電位差所產生的電流供應至發光元件101。
此外，第二電晶體103的切換係依據供應至第二電晶體103的閘極電極之視頻信號的電位而控制。當第二電晶體103關閉時，第二電晶體103的輸出係高阻抗狀態；且當第二電晶體103導通時，第二電晶體103輸出第二電源供應線Vbi的第二電位至開關105。在第1圖中，像素100包含信號線Si(i係1至x之任一者)，且該信號線Si係連接至第二電晶體103的閘極電極，來自信號線驅動器電路所輸出之視頻信號係透過該信號線Si而供應至第二電晶體103的閘極電極。進一步地，在第1圖中，第二電晶體103之源極區及汲極區的其中之一者係連接至第二電源供應線Vbi，以及該第二電晶體103之源極區及汲極區的另一者則連接至開關105。
第一電位係自第一電源供應線Vai供應至開關105；此外，第二電位係透過第二電晶體103而自第二電源供應線Vbi供應至開關105。開關105選擇施加之第一電位或第二電位，且輸出所選擇的電位；在第1圖中，係顯示其中開關105包含第四電晶體106及第五電晶體107的實例。
此外，在第1圖中，第四電晶體106之源極區及汲極區的其中之一者係連接至第一電源供應線Vai，以及該第四電晶體106之源極區及汲極區的另一者則連接至第三電晶體104之源極區及汲極區的其中之一者。進一步地，第五電晶體107之源極區及汲極區的其中之一者係連接至第二電晶體103之源極區及汲極區的該另一者；以及該第五電晶體107之源極區及汲極區的另一者則連接至第三電晶體104之源極區及汲極區的該其中之一者。
當第四電晶體106及第五電晶體107的其中之一者導通時，該第四電晶體106及第五電晶體107的另一者會關閉。在第1圖中。像素100包含第一掃描線Gaj(j係1至y之任一者)；此外，第四電晶體106係p通道電晶體，以及第五電晶體107係n通道電晶體，且該第四電晶體106的閘極電極及該第五電晶體107的閘極電極二者係連接至第一掃描線Gaj。注意的是，在其中第四電晶體106的閘極電極及第五電晶體107的閘極電極二者均連接至第一掃描線Gaj的情況中，只要第四電晶體106與第五電晶體107具有彼此相反的極性，即可予以接受；在其中第四電晶體106與第五電晶體107具有相同的極性於該處的情 況中，第四電晶體106的閘極電極及第五電晶體107的閘極電極相互連接至不同的掃描線。
第三電晶體104選擇來自開關105所輸出的第一電位或第二電位是否施加至第一電晶體102的閘極電極。因此，當第三電晶體104導通時，第一電位或第二電位被施加至第一電晶體102的閘極電極；相反地，當第三電晶體104關閉時，則保持第一電晶體102之閘極電極的電位。
在第1圖中，像素100包含第二掃描線Gbj(j係1至y之任一者)；且第三電晶體104的閘極電極係連接至該第二掃描線Gbj。此外，第三電晶體104之源極區及汲極區的另一者係連接至第一電晶體102的閘極電極。
此外，在第1圖中，像素100包含儲存電容器108，該儲存電容器108之電極的其中之一者係連接至第一電晶體102的閘極電極，且該儲存電容器108之電極的另一者係連接至第一電源供應線Vai。注意的是，雖然儲存電容器108係設置以便保持第一電晶體102閘極電極與源極區之間的電壓(閘極電壓)，但若閘極電壓可無需使用儲存電容器108而保持時，例如若第一電晶體的閘極電容大時，則無需一定要設置儲存電容器108。
進一步地，雖然其中第一電晶體102係p通道電晶體，第二電晶體103係n通道電晶體，以及第三電晶體104係n通道電晶體的情況係顯示於第1圖之中，但該等電晶體的極性可由設計者適當地選擇。
第2圖係其中設置複數個第1圖中所示的像素100於該處之整個像素部分的電路圖。在第2圖中所示的像素部分中，分享第一掃描線Gaj(j係1至y之任一者)之一線的像素亦分享第二掃描線Gbj(j係1至y之任一者)；此外，該一線之該等像素包含彼此不同的信號線Si(i係1至x之任一者)。
接著，將敘述其係此說明書中所描繪之一模式的發光裝置之特定操作。在此說明書中所描繪的一模式中，發光裝置的操作可以以畫分成為至少三個週期：重設週期，選擇週期，及顯示週期之全部操作而敘述，重設週期對應於其中將第一電晶體102的閘極電壓重設為預定值之期間的週期，選擇週期對應於其中依據視頻信號而設定第一電晶體102的閘極電壓之期間的週期，以及顯示週期對應於其中將依據所設定之閘極電壓的電流供應至發光元件之期間的週期。除了該三個週期之外，亦可設置拭除週期，在該拭除週期之期間，第一電晶體102被關閉。以致使發光元件101之光發射被強迫地停止。
第1及2圖中所示之發光裝置的重設週期、選擇週期、顯示週期、及拭除週期中之信號線Si、第一掃描線Gaj、及第二掃描線Gbj的時序圖將顯示於第3A及3B圖之中，以做為實例。第3A圖係在其中發光元件101依據視頻信號而在該處發射出光的情況中之時序圖，以及第3B圖係在其中發光元件101依據視頻信號而未發射出光於該處的情況中之時序圖。此外，第三電晶體104之源極區及汲極區的其中之一係由節點A所表示，第一電晶體102的閘極電極係由節點B所表示；以及發光元件101的像素電極係由節點C所表示，其電位之時序圖亦顯示於第3A及3B圖之中。
第4圖顯示電路圖，其描繪重設週期中之各個電晶體的操作條件；第5A及5B圖顯示電路圖，其各自地描繪選擇週期中之各個電晶體的操作條件；第6A及6B圖顯示電路圖，其各自地描繪顯示週期中之各個電晶體的操作條件；以及第7圖顯示電路圖，其描繪拭除週期中之各個電晶體的操作條件。
在第3A及3B圖，第4圖，第5A及5B圖，第6A及6B圖，以及第7圖中，其中施加至信號線Si之視頻信號的高位準電位係5V(伏特)，以及其中施加至信號線Si之視頻信號的低位準電位係0V。第一電源供應線Vai的電位係10V，及第二電源供應線Vbi的電位係0V；此外，第一掃描線Gaj及二掃描線Gbj之各者的高位準電位係13V，以及該第一掃描線Gaj及第二掃描線Gbj之各者的低位準電位係0V；進一步地，發光元件101之共同電極的電位係0V。注意的是，施加至信號線Si，第一電源供應線Vai，第二電源供應線Vbi，第一掃描線Gaj，及第二掃描線Gbj之電位的位準並未受限於以上之位準，其之位準可根據像素中所包含之各個電晶體的臨限電壓和極性，發光元件101之像素電極是否對應於陽極或陰極，電致發光層之結構和組成，或類似者，而適當地設定為最佳位準。
首先，在重設週期中，用以開啟(turning on)第四電晶體106及關閉(turning off)第五電晶體107的電位緐施加至第一掃描線Gaj。在第3A及3B圖以及第4圖中，低位準之電位(0V)係施加至第一掃描線Gaj；此外，在重設週期中，用以開啟第三電晶體104的電位係施加至第二掃描線Gbj。在第3A及3B圖以及第4圖中，高位準之電位(13V)係施加至第二掃描線Gbj；因此，第一電源供應線Vai的電位(10V)係透過第四電晶體106及第三電晶體104而施加至第一電晶體102的閘極電極。因為第一電晶體102的閘極電極與源極區之間的電壓係與0V相同或實質地相同，且係低於臨限電壓，所以第一電晶體102關閉。
其次，在選擇週期中，用以關閉第四電晶體106及開啟第五電晶體107的電位係施加至第一掃描線Gaj。在第3A及3B圖以及第5A及5B圖中，高位準之電位(13V)係施加至第一掃描線Gaj；此外，在選擇週期中，用以開啟第三電晶體104的電位係施加至第二掃描線Gbj。在第3A及3B圖以及第5A及5B圖之中，高位準之電位(13V)係施加至第二掃描線Gbj。
此外，在選擇週期中，視頻信號的電位係施加至第二電晶體103的閘極電極。在第5A圖之中，視頻信號之高位準的電位(5V)係施加至信號線Si；因此，第二電晶體103導通，且第二電源供應線Vbi的電位(0V)透過第二電晶體103，第五電晶體107，及第三電晶體104而施加至第一電晶體102的閘極電極。從而，由於第一電晶體102導通，所以電流會流動於發光元件101的像素電極與共同電極之間，以致使發光元件101發射出光。
在第5B圖中，視頻信號之低位準的電位(0V)係施加信號線Si；因此，第二電晶體103關閉，且在重設週期中所施加至第一電晶體102的閘極電極之電位亦保持於選擇週期中。因而，第一電晶體102維持關閉，以致使發光元件101不發光。
接著，在顯示週期中，用以開啟第四電晶體106及關閉第五電晶體107的電位係施加至第一掃描線Gaj。在第3A及3B圖以及第6A及6B圖中，低位準之電位(0V)係施加至第一掃描線Gaj；此外，在顯示週期中，用以關閉第二電晶體104的電位係施加至第二掃描線Gbj。在第3A及3B圖以及第6A及6B圖之中，低位準之電位(0V)係施加至第二掃描線Gbj；所以在選擇週期中所施加至第一電晶體102的閘極電極之電位亦保持於顯示週期中。
因此，在其中第一電晶體102係如第5A圖中所示地在選擇週期之中導通於該處的情況中，該第一電晶體102會如第6A圖中所示地在顯示週期之中維持導通，以致使發光元件101發射出光。選擇性地，在其中第一電晶體102係如第5B圖中所示地在選擇週期之中關閉於該處的情況中，該第一電晶體102會如第6B圖中所示地在顯示週期之中維持關閉，以致使發光元件101不發光。
注意的是，雖然可將重設週期再設置為緊接著顯示週期，但在此實施例模式中，將敘述其中將拭除週期設置於顯示週期與重設週期之間的情況。
接著，在拭除週期中，用以開啟第四電晶體106及關閉第五電晶體107的電位係施加至第一掃描線Gaj。在第3A及3B圖以及第7圖中，低位準之電位(0V)係施加至第一掃描線Gaj；此外，在拭除週期中，用以開啟第三電晶體104的電位施加至二掃描線Gbj。在第3A及3B圖以及第7圖之中，高位準之電位(13V)係施加至第二掃描線Gbj；因此，第一電源供應線Vai的電位(10V)係透過第四電晶體106及第三電晶體104而施加至第一電晶體102的閘極電極。因為第一電晶體102的閘極電極與源極區之間的電壓係與0V相同或實質地相同，且係低於臨限電壓，所以第一電晶體102關閉。
注意的是，在其係此說明書中所描繪之一模式的發光裝置，輸入至像素的視頻信號係數位視頻信號，以致使像素可依據第一電晶體102的開啟及關閉之切換而設定成為發光狀態或非發光狀態；因此，灰階可使用區域比例灰階法或時間比例灰階法而顯示。區域比例灰階法意指將一像素畫分成為複數個子像素，且根據視頻信號而分別驅動個別的子像素，使得灰階顯示之驅動方法；進一步地，時間比例灰階法意指控制像素在發光狀態中之時間週期，使得灰階顯示之驅動方法。
因為發光元件的回應時間係比液晶元件或其類似物的回應時間更短，所以發光元件適用於時間比例灰階法。特定地，在以時間比例灰階法來執行顯示的情況中，將一像框週期畫分成為複數個子像框週期，然後依據視頻信號而將像素中的發光元件設定於各個子像框週期中之發光狀態或非發光狀態中。具有上述結構，可以以視頻信號來控制其中像素實際上在一像框週期中的發光狀態中之時間週期的總長度，使得可顯示灰階。
在其係此說明書中所描繪之一模式的發光裝置中，至少重設週期，選擇週期，及顯示週期係設置於各個子像框週期之中。在各個子像框週期中的顯示週期之後，可設置拭除週期。
注意的是，在時間比例灰階法之中，因為必須在各個子像框週期中寫入視頻信號至像素，所以信號線的充電及放電次數會比區域比例灰階法之信號線的充電及放電次數更大；然而，在其係比說明書中所描繪之一模式的發光裝置中，因為可減少信號線之電位的振幅，所以可降低信號線驅動器電路的功率消耗以及整個發光裝置的功率消耗，即使當充電及放電的次數增加時亦然。
進一步地，在時間比例灰階法之中，當將子像框週期之數目增加以使增加灰階層時，若一像框週期之長度固定時，則各個子像框週期的長度會變短。在其係比說明書中所描繪之一模式的發光裝置中，在選擇週期起始於像素部分中的第一像素中之後，直至選擇週期完成於最後像素為止之週期(像素選擇週期)的期間，拭除週期係順序地起始自其中先完成選擇週期之像素，以致可強迫地使發光元件不發光；因而，可抑制驅動器電路的驅動頻率，且可使子像框週期的長度變得比像素部分選擇週期的長度更短，以致可增加灰階層。
接著，將敘述其係此說明書中所描繪之一模式的發光裝置之大致結構。在第8圖中，係顯示其係此說明書中所描繪之一模式的發光裝置之方塊圖，以做為實例。
在第8圖中所示的發光裝置包含像素部分700，其具有複數個設置有發光元件的像素；掃描線驅動器電路710，係用以藉由控制第一掃描線的電位來控制各個像素中所包含之開關元件的操作；掃描線驅動器電路720，係用以藉由控制第二掃描線的電位來控制各個像素中所包含之第三電晶體的開關；以及信號線驅動器電路730，係用以控制視頻信號對該等像素的輸入。
在第8圖中，信號線驅動器電路730包含移位暫存器731，第一記憶體電路732，及第二記憶體電路733。時脈信號S-CLK及起始脈波信號S-SP係輸入至移位暫存器731，該移位暫存器731依據時脈信號S-CLK及起始脈波信號S-SP以產生其中脈波可順序地移位之時序信號，且輸出該等時脈信號至第一記憶體電路732。該時序信號之脈波的出現順序係依據掃描方向切換信號而切換。
當將時序信號輸入至第一記憶體電路732時，視頻信號係依據該時序信號的脈波而順序地寫入至第一記憶體電路732，且保持於該第一記憶體電路732之中。注意的是，視頻信號可順序地寫入至第一記憶體電路732中所包含之複數個記憶體元件。進一步地，可執行其中將包含於第一記憶體電路732中之記憶體元件畫分成為若干個組群，且將視頻信號並聯地輸入至各個組群之所謂的畫分驅動法。注意的是，在此情況中之組群的數目稱為畫分的數目。例如，當記憶體元係畫分成為各具有四個記憶體元件的組群時，則畫分驅動法係以四畫分而執行。
直至完成將視頻信號寫入至第一記憶體電路732之所有記憶體元件為止的時間係稱為線週期。實際上，在一些情況中，線週期表示當將水平回掃間隔添加至線週期時的週期。
當完成一個線週期時，保持於第一記憶體電路732中之視頻信號係依據輸入至第二記憶體電路733之信號S-LS的脈波而立即地全部寫入至第二記憶體電路733，且予以保持。在下一個週期中之視頻信號再依據來自移位暫存器731的時序信號，而順序地寫入至已完成將視頻信號傳送至第二記憶體電路733的第一記憶體電路732；在此第二循環的一線週期期間，所寫入至且保持於第二記憶體電路733之中的視頻信號信號係透過信號線而輸入至像素部分700中的個別像素。
注意的是，在信號線驅動器電路730中，可使用其中可輸出信號而該信號的脈波係順序移位之電路以取代移位暫存器731。
注意的是，雖然像素部分700係在第8圖中直接地連接至緊接之級中的第二記憶體電路733，但在此說明書中所描繪之一模式並未受限於此結構。可將其中執行信號處理於來自第二記憶體電路733所輸出之視頻信號上的電路設置於像素部分700的前一級之中，其中可執行該信號理之電路的實例係其中可整形波形之緩衝器及其類似物。
接著，將敘述掃描線驅動器電路710及掃描線驅動器電路720的結構。掃描線驅動器電路710及掃描線驅動器電路720各包含諸如移位暫存器，位準移位器，及緩衝器之電路。掃描線驅動器電路710及掃描線驅動器電路720各產生具有第3A及3B圖中的時序圖中所示之波形的信號，藉由輸入所產生的信號至第一掃描線或第二掃描線，掃描線驅動器電路710及掃描線驅動器電路720可各自地控制各個像素中之開關元件的操作或第二電晶體的開關。
注意的是，在第8圖中所示的發光裝置中，係顯示其中掃描線驅動器電路710產生輸入至第一掃描線之信號，以及掃描線驅動器電路720產生輸入至第二掃描線之信號的實例；然而，一掃描線驅動器電路亦可產生輸入至第一掃描線之信號及輸入至第二掃描線之信號二者。此外，例如存在可行的是，用以控制開關元件的操作所使用之複數個第一掃描線係根據開關元件中所包含之電晶體的數目，及開關元件中所包含之各個電晶體的極性而設置於各個像素之中；在該情況中，一掃描線驅動器電路可產生輸入至該複數個第一掃描線的所有信號，或複數個信號線可產生輸入至該複數個第一掃描線的所有信號，如第8圖中所示之掃描線驅動器電路710及掃描線驅動器電路720中所示地。
注意的是，雖然像素部分700，掃描線驅動器電路710，掃描線驅動器電路720，及信號線驅動器電路730可設置於同一基板上，但其任一亦可設置於不同的基板之上。
(實施例模式2)
接著，將詳細說明其係此說明書中所描繪之一模式的發光裝置之製造方法。注意的是，雖然顯示薄膜電晶體(TFT)以做為此實施例模式中之半導體元件的實例，但用於其係此說明書中所描繪之一模式的發光裝置所使用之半導體元件並未受限於此，例如可使用記憶體元件、二極體、電阻器、電容器、電感器、或其類似物以取代TFT。
首先，如第9A圖中所示地，絕緣膜401及半導體膜402係順序地形成於具有熱阻的基板400之上，可連續地形成該絕緣膜401及半導體膜402。
可使用諸如鋇硼矽酸鹽玻璃基板或鋁硼矽酸鹽玻璃基板之玻璃基板，石英基板，陶質物基板，或其類似物以做為基板400；選擇性地，可使用諸如具備設置有絕緣膜的表面之不銹鋼基板的金屬基板，或具備設置有絕緣膜的表面之矽基板。存在有趨勢的是，使用諸如塑膠之合成樹脂所形成的撓性基板通常具有比上述基板更低之可允許的溫度範圍；然而，只要其可耐受製造步驟中的處理溫度，則可使用此一基板。
做為塑膠基板，可使用由聚乙烯對苯二甲酸酯(PET)，聚醚碸(PES)，聚乙烯萘二甲酸酯(PEN)，聚碳酸酯(PC)，尼龍，聚醚醚酮(PEEK)，聚碸(PSF)，聚醚醯亞胺(PEI)，聚芳香酯(PAR)，聚乙烯對苯二甲酸酯(PBT)，聚亞醯胺，丙烯腈-丁二烯-苯乙烯共聚樹脂，聚氯乙烯，聚丙烯，聚醋酸乙酸，丙烯酸樹脂，或其類似所代表的聚酯。
絕緣膜401係設置以便防止基板400之中所包含的鹼土金屬或諸如Na之鹼金屬擴散至半導體膜402之內，且不利地影響諸如電晶體之半導體元件的特徵；因此，絕緣401係使用可抑制鹼金屬或鹼土金屬擴散至半導體膜402之內的氮化矽，氧化氮化矽，或其類似物所形成。注意的是，在使用諸如玻璃基板，不銹鋼基板，或塑膠基板之甚至包含少量鹼金屬或鹼土金屬的基板之情況中，從防止雜質擴散之觀點來看，提供絕緣膜401於基板400與半導體膜402之間係有效的；然而，當使用諸如石英基板之其中雜質的擴散並不引起重大問題時，則無需一定要設置絕緣膜401。
絕緣膜401係由使用諸如氧化矽，氮化矽(例如SiNx 或Si3 N4 )，氮氧化矽(SiOx Ny )(x>y>0)，氧化氮化矽(SiNx Oy )(x>y>0)之絕緣材料的CVD，濺鍍法，或其類似方法所形成。
絕緣膜401可使用單一絕緣膜或藉由堆疊複數個絕緣膜而形成。在此實施例模式中，絕緣膜401係由順序地堆疊具有100奈米(nm)之厚度的氮氧化矽膜，具有50奈米之厚度的氧化氮化矽膜，及具有100奈米之厚度的氮氧化矽膜所形成；然而，各個膜的材料及厚度，以及堆疊之層的數目並未受限於它們。例如，可藉由旋塗法，狹縫塗佈法，滴注法，印刷法，或其類似方法而形成具有大於或等於0.5微米(μm)且小於或等於3微米之厚度的矽氧烷基樹脂，以取代形成於下方層之中的氮氧化矽膜；此外，可使用氮化矽(例如SiNx 或Si3 N4 )膜，以取代形成於中間層之中的氧化氮化矽膜；進一步地，可使用氧化矽膜，以取代形成於上方層之中的氮氧化矽膜。較佳地，各個膜的厚度係大於或等於0.05微米且小於或等於3微米，並可在此範圍內自由地選擇。
氧化矽膜可使用甲矽烷和氧，TEOS(四乙氧基矽烷)和氧，或其類似物之混合氣體，而由諸如熱CVD，電漿增強CVD，大氣壓力CVD，或偏壓ECRCVD之方法所形成。進一步地，氮化矽膜可典型地藉由使用甲矽烷和氨之混合氣體的電漿增強CVD而形成。再者，典型地，氮氧化矽膜及氧化氮化矽膜可藉由使用甲矽烷和一氧化二氮之混合氣體的電漿增強CVD而形成。
較佳地，半導體膜402係在形成絕緣膜401之後形成，而無需暴露至空氣。半導體膜402的厚度係大於或等於20奈米且小於或等於200奈米(較佳地大於或等於40奈米且小於或等於170奈米，更佳地大於或等於50奈米且小於或等於150奈米)。注意的是，半導體膜402可使用非晶半導體或多晶半導體而形成。此外，可使用矽鍺及矽以做為半導體；在使用矽鍺的情況中，鍺之濃度較佳地係大約0.01至4.5厚子百分比。
注意的是，半導體膜402可藉由已知的技術而結晶。做為已知的結晶方法，存在有具備雷射光之雷射結晶法以及具備觸媒元素之結晶法；選擇性地，可結合具備觸媒元素之結晶法及雷射結晶法。此外，在其中使用諸如石英基板之具有高熱阻的基板於該處以做為基板400之情況中，可結合任何以下的結晶方法之具備加熱電爐之熱結晶法，具備紅外光之燈退火結晶法，具備觸媒元素之結晶法，以及在大約950℃之高溫退火法。
例如，在使用雷射結晶的情況中，為了要增加半導體膜402相對於雷射之阻力，在雷射結晶之前，係執行550℃之處理於半導體膜402之上4個小時，然後，藉由使用能連續振盪之固態雷射的基板之第二至第四諧波的雷射光來照射半導體膜402，可獲得具有大的晶粒尺寸之晶體。例如，典型地，係較佳地使用Nd：YVO4 雷射(具有1064奈米的基波)之第二(532奈米)或第三(355奈米)諧波。特定地，自連續波YVO4 雷射所發射出的雷射光係藉由非線性光學元件而轉換成為諧波，以獲得具有10瓦(W)之輸出的雷射光；然後，較佳的是，藉由光學系統將雷射光整形以成為矩形或橢圓形之形狀於照射表面上，使得半導體膜402可以以雷射光來照射。在此情況中，需要大約0.01至100MW/cm2 (較佳地，0.1至10MW/cm2 )的能量密度；然後，以大約10至2000cm/sec的掃描速度來執行照射。
做為連續波氣體雷射，可使用Ar雷射，Kr雷射，或其類似物。此外，做為連續波固態雷射，可使用YAG雷射，YVO4 雷射，YLF雷射，YAlO3 雷射，鎂橄欖石(Mg2 SiO4 )雷射，GdVO4 雷射，Y2 O3 雷射，玻璃雷射，紅寶石雷射，紫翠玉雷射，Ti：藍寶石雷射，或其類似物。
進一步地，做為脈波式雷射，例如，可使用Ar雷射，Kr雷射，準分子雷射，CO2 雷射，YAG雷射，Y2 O3 雷射，YLF雷射，YAlO3 雷射，玻璃雷射，紅寶石雷射，紫翠玉雷射，Ti：藍寶石雷射，銅蒸汽雷射，或金蒸汽雷射。
雷射結晶可藉由重複率大於或等於10MHz之脈波式雷射光而執行，該重複率係相當高的頻帶，比一般所使用之數十至數百赫玆的頻帶更高，意指的是，以脈波式雷射光之半導膜402的照射與該半導體膜402的完全固化之間的時間係數十至數百奈秒；所以，藉由使用上述的頻帶，在藉由雷射光以熔化半導體膜402之後，且在使該半導體膜402固化之前，該半導體膜402可以以下一個脈波之雷射光來予以照射。因此，固態-液態之介面可在半導體膜之中連續地移動，以致形成具有其中朝向掃描方向連續成長之晶粒的半導體膜402；特定地，可形成各具有在晶粒的掃描方向中之10至30微米寬度及在垂直於掃描方向的方向中之大約1至5微米寬度的晶粒之聚集。藉由形成在掃描方向中連續成長之單晶的該等晶粒，可形成至少在TFT的通道方向中具有少許晶粒邊界的半導體膜402。
注意的是，雷射結晶可藉由以並聯的連續波雷射光之基波與連續波雷射光之諧波的照射而執行；選擇性地，雷射結晶可藉由以並聯的連續波雷射光之基波與脈波式雷射光之諧波的照射而執行。
注意的是，雷射照射可執行於諸如稀有氣體之惰性氣體或氮氣的氛圍中；因此，可防止由於雷射光照射所引起之半導體表面的粗糙，且可抑制由於介面狀態密度中的變化所引起臨限電壓中的變化。
藉由上述之雷射光照射，可形成具有更高之晶體度的半導體膜402。注意的是，可將其中藉由濺鍍法，電漿增強CVD，熱CVD，或其類似方法而預先形成的多晶半導體使用於半導體膜402。
雖然半導體膜402係在此實施例模式之中結晶，但該半導體膜402可以無需予以結晶地維持為非晶矽膜或微晶半導體膜，且可接受下文所述的過程。使用非晶半導體或微晶半導體所形成的TFT具有低成本及高產能的優點。此係因為製造步驟的數目會比使用多晶半導體的TFT之製造步驟的數目更小之緣故。
非晶半導體可由包含矽之氣體的輝光放電分解所獲得，包含矽之氣體的實例係SiH4 ，Si2 H6 ，及其類似物。包含矽之氣體可以以氫或氫和氦來予以稀釋。
接著，執行通道摻雜法於半導體膜402之上，藉由該通道摻雜法，可以以低濃度來添加其中可給予p型導電性之雜質元素或其中可給予n型導電性之雜質元素。該通道摻雜法可執行於整個半導體膜402之上，或可選擇性地執行於部分的半導體膜402之上。做為其中可給予p型導電性之雜質元素，可使用硼(B)，鋁(Al)，鎵(Ga)，或其類似物，以及做為其中可給予n型導電性之雜質元素，可使用磷(P)，砷(As)，或其類似物。此處，係使用硼(B)以做為雜質元素，且添加其以致使其包含大於或等於1×1016 /cm3 且小於或等於5×1017 /cm3 的濃度。
接著，如第9B圖中所示地，將半導體膜402處理(圖案化)成為所欲的形狀，以形成具有島形狀之半導體膜403，半導體膜404，及半導體膜405。第12圖對應於其中形成半導體膜403，半導體膜404，及半導體膜405之像素的頂視圖；且第9B圖顯示沿著第12圖中之斷續線A-A'所取得的橫剖面視圖，沿著第12圖中之斷續線B-B'所取得的橫剖面視圖，及沿著第12圖中之斷續線C-C'所取得的橫剖面視圖。
然後，如第9C圖中所示地，使用半導體膜403，半導體膜404，及半導體膜405以形成電晶體406，電晶體407，電晶體408，及儲存電容器409。
特定地，閘極絕緣膜410係形成以便覆蓋半導體膜403，半導體膜404，及半導體膜405；然後，在該閘極絕緣膜410之上，形成複數個導電膜411及412，該等導電膜411及412被處理(圖案化)成為所欲的圖案。與半導體膜403重疊之一對導電膜411及一對導電膜412作用成為電晶體406的閘極電極413及電晶體407的閘極電極414；與半導體膜404重疊之導電膜411及412作用成為電晶體408的閘極電極415；進一步地，與半導體膜405重疊之導電膜411及412作用成為儲存電容器409的電極416。
然後，給予n型或p型導電性之雜質係藉由導電膜411，導電膜412，或沈積及圖案化之阻體以做為罩幕，而添加至半導體膜403，半導體膜404，及半導體膜405，以致使源極區，汲極區，LDD區，及其類似區形成。注意的是，在此處，電晶體406及407係n通道電晶體，以及電晶體408係p通道電晶體。
第13圖對應於其中形成電晶體406，電晶體407，電晶體408，及儲存電容器409之像素的頂視圖。第9C圖顯示沿著第13圖中之斷續線A-A'所取得的橫剖面視圖，沿著第13圖中之斷續線B-B'所取得的橫剖面視圖，及沿著第13圖中之斷續線C-C'所取得的橫剖面視圖。在第13圖中，電極416及電晶體407的閘極電極415係使用串聯的導電膜411及412而形成，其中閘極絕緣膜410在該處係插入於半導體膜405與電極416之間的區域作用成為儲存電容器409。此外，在第13圖中，包含於像素之中的第一掃描線Gaj及第二掃描線Gbj係分別使用導電膜411及412而形成。進一步地，在第13圖中，使用半導體膜450所形成的電晶體451係設置於該像素之中；在該半導體膜450之上，係使用導電膜411及412以形成閘極電極452。在第13圖中，第一掃描線Gaj，電晶體407的閘極電極414，及電晶體451的閘極電極452係使用串聯的導電膜411及412而形成。在第13圖中，使用半導體膜403所形成的電晶體453係設置於該像素之中；在該半導體膜403之上，係使用導電膜411及412以形成一對閘極電極454。在第13圖中，第二掃描線Gbj，及電晶體453的閘極電極454係使用串聯的導電膜411及412而形成。進一步地，在第13圖中，部分455之第一電源供應線Vai係使用導電膜411及412而形成。
注意的是，針對閘極絕緣膜410，例如係使用單層或堆疊層之氧化矽，氮化矽，氧化氮化矽，氮氧化矽，或其類似物。例如，在使用堆疊層的情況中，較佳地係使用堆疊自基板400側之氧化矽膜，氮化矽膜，及氧化矽膜的三層結構。進一步地，可使用電漿增強CVD，濺鍍法，或其類似方法以做為形成方法；例如，在其中閘極絕緣膜係藉由使用氧化矽的電漿增強CVD而形成於該處的情況中，係使用TEOS(四乙氧基矽烷)及O2 的混合氣體，且反應壓力係設定為40巴(Pa)，基板溫度係設定為高於或等於300℃及低於或等於400℃，以及高頻(13.56MHz)功率密度係設定為大於或等於0.5W/cm2 及小於或等於0.8W/cm2 。
閘極絕緣膜410可藉由高密度電漿處理以氧化或氮化半導體膜403，半導體膜404，半導體膜405，及半導體膜450而形成。例如，該高密度電漿處理係藉由使用諸如He，Ar，Kr，或Xe之稀有氣體與氧，氧化氮，氨，氮，或氫的混合氣體而執行；在此情況中，藉由微波的引入以激勵電漿，可產生具有低電子溫度及高密度的電漿。半導體膜403，半導體膜404，半導體膜405，及半導體膜450的表面係藉由此高密度電漿所產生的氧基(在一些情況中係包含OH基)或氮基(在一些情況中係包含NH基)而氧化或氮化，使得可形成具有大於或等於1奈米且小於或等於20奈米，典型地大於或等於5奈米且小於或等於10奈米之厚度的絕緣膜，以便與半導體膜403，半導體膜404，半導體膜405，及半導體膜450接觸。具有大於或等於5奈米且小於或等於10奈米之厚度的絕緣膜係使用做為閘極絕緣膜410。
藉由上述高密度電漿處理之半導體膜的氧化或氮化係藉由固相反應而進行；因此，可將閘極絕緣膜的半導體膜之間的介面狀態密度抑制得極低。進一步地，藉由高密度電漿處理以直接氧化或氮化半導體膜，可抑制將被形成之絕緣膜的厚度中之變化；再者，在其中該等半導體膜具有晶體度於該處的情況中，藉由使用高密度電漿處理的固相反應以氧化半導體膜的表面，可防止晶粒邊界高速地局部氧化，且可形成具有低介面狀態密度之均勻的閘極絕緣膜。至於其中藉由高密度電漿處理所形成之絕緣膜係包含部分的或全部的閘極絕緣膜中之電晶體，則可抑制特徵中的變化。
選擇性地，可將氮化鋁用於閘極絕緣膜410，氮化鋁具有相當高的熱傳導性且可有效擴散電晶體中所產生的熱量。選擇性地，在形成並不包含鋁的氧化矽，氮氧化矽，或其類似物之後，可將氮化鋁堆疊於該處之上，以形成閘極絕緣膜。
此外，在此實施例模式中，雖然閘極電極413，閘極電極414，閘極電極415，閘極電極452，閘極電極454，電極416，第一掃描線Gaj，第二掃描線Gbj，以及部分455的第一電源供應線Vai係使用堆疊之二導電膜411及412以形成，但在此說明書中所描繪之一模式並未受限於此結構。取代該等導電膜411及412，可使用單層導電膜或其中堆疊三層或更多層之堆疊層導電膜。在使用其中堆疊三層或更多層導電膜之三層結構的情況中，可使用鉬膜，鋁膜，及鉬膜之層列的結構。
針對用以形成閘極電極413，閘極電極414，閘極電極415，閘極電極452，閘極電極454，電極416，第一掃描線Gaj，第二掃描線Gbj，以及部分455的第一電源供應線Vai，可使用鉭(Ta)，鎢(W)，鈦(Ti)，鉬(Mo)，鋁(Al)，銅(Cu)，鉻(Cr)，鈮(Nb)，或其類似物。選擇性地，可使用包含上述金屬之任一者以做為其主要部分的合金，或包含上述金屬之任一者的化合物。選擇性地，導電膜可使用諸如多晶矽之半導體以形成，其中半導體膜係摻雜有諸如磷之可給予導電性的雜質元素。
在此實施例模式中，氮化鉭或鉭(Ta)係使用於第一層之導電膜411，以及鎢(W)係使用於第二層之導電膜412。與此實施例模式中所述之實例一樣地，可使用以下之二導電膜的組合：氮化鎢及鎢；氮化鉬及鉬；鋁及鉭；鋁及鈦；以及其類似物。因為鎢及氮化鉭具有高的熱阻，所以用於熱激活之熱處理可在形成該二層的導電膜之後執行於步驟中；選擇性地，做為該二層的導電膜之組合，可使用摻雜有給予n型導電性之雜質的矽及矽化鎳，摻雜有給予n型導電性之雜質的矽及WSix ，或其類似物。
可使用CVD，濺鍍法，或其類似方法以供形成導電膜411及412之用。在此實施例模式中，其係第一層之導電411係形成為具有大於或等於20奈米且小於或等於100奈米的厚度，以及其係第二層之導電膜412係形成為具有大於或等於100奈米且小於或等於400奈米的厚度。
注意的是，做為使用以形成閘極電極413，閘極電極414，閘極電極415，閘極電極452，閘極電極454，電極416，第一掃描線Gaj，第二掃描線Gbj，及部分455之第一電源供應線Vai的罩幕，可使用利用氮化矽，氮氧化矽，或其類似物之罩幕以取代阻體。在此情況中，額外地需要藉由圖案化以形成利用氧化矽之氮氧化矽，或其類似物之該罩幕的步驟；然而，與阻體相較地，罩幕的厚度會在蝕刻中更小地減少，以致可形成具有所欲形狀之閘極電極413，閘極電極414，閘極電極415，閘極電極452，閘極電極454，電極416，第一掃描線Gaj，第二掃描線Gbj，及部分455之第一電源供應線Vai。選擇性地，閘極電極413，閘極電極414，閘極電極415，閘極電極452，閘極電極454，電極416，第一掃描線Gaj，第二掃描線Gbj，及部分455之第一電源供應線Vai可藉由滴注法以選擇性地形成，而無需使用罩幕。注意的是，滴注法意指的是，藉由自噴嘴排放或噴出包含預定組成物之液滴以形成預定圖案的方法，且在其種類上，包含噴墨法或類似方法。
注意的是，當形成閘極電極413，閘極電極414，閘極電極415，閘極電極452，閘極電極454，電極416，第一掃描線Gaj，第二掃描線Gbj，及部分455之第一電源供應線Vai時，可依據使用於該等導電膜的材料而適當地選擇最佳的蝕刻方法及最佳的蝕刻劑。下文將詳細敘述當使用氮化鉭於第一層的導電膜411且使用鎢於第二層的導電膜412時之蝕刻方法的實例。
首先，在形成氮化鉭膜之後，形成鎢膜於該氮化鉭膜之上；然後，將罩幕形成於該鎢膜之上，且執行第一蝕刻法。在該第一蝕刻法中，蝕刻係在第一蝕刻條件之下，且然後，在第二蝕刻條件之下執行。在第一蝕刻條件中，蝕刻係執行如下：使用ICP(電感耦合式電漿)蝕刻法；以25：25：10(sccm)之流動速率而使用CF4 ，Cl2 ，及O2 於蝕刻氣體；以及在1Pa之壓力時，施加500W的RF(13.56MHz)功率至線圈形之電極，以產生電漿。然後，亦施加150W的RF(13.56MHz)功率至基板側(取樣台)，以實質地施加負的自偏壓。藉由使用此第一蝕刻條件，可蝕刻鎢膜，以致使其末端部分可具有錐形形狀。
接著，在第二蝕刻條件之下執行蝕刻。在第二蝕刻條件中，蝕刻係如下地執行大約30秒；以30：30(sccm)之流動速率而使用CF4 及Cl2 於蝕刻氣體；以及在1Pa的壓力時，施加500W的RF(13.56MHz)功率至線圈形之電極，以產生電漿。然後，亦施加20W的RF(13.56MHz)功率至基板側(取樣台)，以實質地施加負的自偏壓。在其中CF4 及Cl2 係相互混合於該處的第二蝕刻條件中，可將鎢膜及氮化鉭膜蝕刻至相同或實質相同的程度。
在第一蝕刻法之中，藉由使用最佳的形狀於罩幕，則該氮化鉭膜及鎢膜的末端部分將由於施加至基板側的偏壓而具有各自地具備大於或等於15度且小於或等於45度之角度的錐形角度。注意的是，在閘極絕緣膜410之中，其中藉由第一蝕刻法所暴露的部分被蝕刻成為比其中覆蓋有氮化鉭膜及鎢膜的其他部分更薄大約20至50奈米。
其次，第二蝕刻法係無需去除該罩幕地執行。在該第二蝕刻法之中，鎢膜係使用CF4 ，Cl2 ，及O2 於蝕刻氣體以蝕刻；在此情況中，鎢膜係優先地由第二蝕刻法所蝕刻；而且，氮化鉭膜幾乎未被蝕刻。
透過第一蝕刻法及第二蝕刻法，可形成使用氮化鉭之導電膜411及使用鎢之導電膜412，其中該導電膜412具有比導電膜411更小的寬度。
此外，藉由使用透過第一蝕刻法及第二蝕刻法所形成導電膜411及導電膜412以做為罩幕，可無需額外形成罩幕地將作用成為源極區，汲極區，及LDD區之雜質區分別地形成於半導體膜403，半導體膜404，半導體膜405，及半導體膜450之中。
在形成雜質區之後，該等雜質區可由熱處理所激活。例如，在形成具有50奈米之厚度的氮氧化矽膜之後，可在氮氛圍中，以550℃來執行熱處理4小時。
選擇性地，在將包含氫的氮化矽膜形成為100奈米之厚度後，可在氮氛圍之中以410℃來執行熱處理1小時，使得半導體膜403，半導體膜404，半導體膜405，及半導體膜450氫化。選擇性地，可將半導體膜403，半導體膜404，半導體膜405，及半導體膜450如下地氫化：在氧濃度小於或等於1ppm，較佳地小於或等於0.1ppm的氮氛圍中，執行高於或等於400℃且低於或等於700℃(較佳地，高於或等於500℃且低於或等於600℃)的熱處理；且然後，在包含3至100%之氫的氛圍中，執行高於或等於300℃且低於或等於450℃的熱處理1至12小時。透過此步驟，可藉由熱激勵之氫而終止懸浮鍵，可執行電漿氫化(使用由電漿所激勵的氫)以做為不同的氫化方法；選擇性地，激活處理可執行於形成絕緣膜417之後，該絕緣膜417將於稍後形成。
針對熱處理，可使用利用退火爐之熱退火法，雷射退火法，快速熱退火法(RTA法)，或其類似方法，藉由該熱處理，不僅可執行氫化，而且可執行所添加至半導體膜403，半導體膜404，半導體膜405，及半導體膜450之雜質的激活。
透過上述序列的步驟，可形成n通道電晶體406及407，p通道電晶體408，儲存電容器409，電晶體451，以及電晶體453。注意的是，電晶體的製造方法並未受限於上述之方法。
其次，形成絕緣膜417以便覆蓋電晶體406，半導體膜407，電晶體408，及儲存電容器409，如第10A圖中所示；且覆蓋電晶體451及電晶體453，雖然並未顯示於第10A圖之中。雖然無需一定要設置絕緣膜417，但藉由提供該絕緣膜417，可防止諸如鹼金屬或鹼土金屬之雜質進入電晶體406，電晶體407，電晶體408，及儲存電容器409之內；且進入電晶體451及電晶體453之內，雖然並未顯示於第10A圖之中。特定地，較佳的是使用氮化矽，氧化氮化矽，氮化鋁，氧化鋁，氧化矽，氮氧化矽，或其類似物，以供絕緣膜417之用。在此實施例模式之中，係使用具有約600奈米之厚度的氮氧化矽膜於絕緣膜417；在此情況中，上述之氫化步驟可在形成氮氧化矽膜之後執行。
接著，形成絕緣膜418於絕緣膜417之上，以便覆蓋電晶體406，電晶體407，電晶體408，及儲存電容器409，如第10A圖中所示；且覆蓋電晶體451及電晶體453，雖然並未顯示於第10A圖之中。諸如丙烯酸，聚亞醯胺，苯并環丁烯，聚醯胺，或環氧之具有熱阻之有機材料可使用於絕緣膜417。與上述有機材料一樣地，可使用矽氧烷基樹脂，氧化矽，氮化矽，氮氧化矽，氧化氮化矽，PSG(磷矽酸鹽玻璃)，BPSG(硼磷矽酸鹽玻璃)，氧化鋁，或其類似物。矽氧烷基意指其中骨架結構係由矽(Si)及氧(O)之鍵所形成的材料；且矽氧烷基樹脂可具有氟、氟基、及有機基(例如烷基或芳香烴基)的其中之至少一種以及氫以做為替代基。注意的是，絕緣膜408可藉由堆疊複數個使用該等材料所形成之絕緣膜而形成。
絕緣膜418可根據該絕緣膜418的材料而由CVD，SOG，旋塗法，浸漬法，噴塗法，滴注法(噴墨法，網印法，或平版印刷法)，刮刀法，輥塗法，簾塗法，刀塗法，或其類似方法所形成。
在此實施例模式中，絕緣膜417及絕緣膜418作用成為層間絕緣膜；然而，可使用單層絕緣膜以做為層間絕緣膜，或可使用具有三層或更多層之堆疊層的絕緣膜以做為層間絕緣膜。
其次，將接觸孔形成於絕緣膜417及絕緣膜418之中，以致使半導體膜403，半導體膜404，半導體膜405，閘極電極413，及半導體膜450部分地暴露。做為用以將接觸孔開孔之蝕刻氣體，係使用CHF3 及He的混合氣體；然而，該蝕刻氣體並未受限於此。進一步地，形成穿過接觸孔而與半導體膜403接觸的導電膜419及420，穿過接觸孔而與閘極電極413接觸的導電膜421，穿過接觸孔而與半導體膜404接觸的導電膜422，以及穿過接觸孔而與半導體膜404及半導體膜405接觸的導電膜423。
第14圖對應於其中形成導電膜419至423之像素的頂視圖，第10B圖顯示沿著第14圖中之斷續線A-A'所取得的橫剖面視圖，沿著第14圖中之斷續線B-B'所取得的橫剖面視圖，以及沿著第14圖中之斷續線C-C'所取得的橫剖面視圖。如第14圖中所示地，導電膜419係連接至部分455之第一電源供應線Vai；且該導電膜419及部分455之第一電源供應線Vai作用成為第一電源供應線Vai。此外，導電膜421作用成為信號線；除了半導體膜403之外，導電膜420亦與半導體膜450接觸；進一步地，導電膜423作用成為第二電源供應線Vbi。
導電膜419至423可由CVD，濺渡法，或其類似方法所形成。特定地，針對導電膜419至423，可使用鋁(Al)，鎢(W)，鈦(Ti)，鉭(Ta)，鉬(Mo)，鎳(Ni)，鉑(Pt)，銅(Cu)，金(Au)，銀(Ag)，錳(Mn)，釹(Nd)，碳(C)，矽(Si)，或其類似物。選擇性地，可使用包含上述元素之任一者以做為其主要成分的合金，或包含上述元素之任一者的化合物。做為導電膜419至423，可使用具有上述元素之任一者的單層膜或具有上述元素之任一者的複數個之堆疊膜。
包含鋁以做為其主要成分之合金的實例係其中包含鋁以做為其主要成分且包含鎳的合金；進一步地，其中包含鋁以做為其主要成分且包含鎳及碳和矽的其中之一或二者的合金係包含鋁以做為其主要成分的合金之實例。因為鋁及鋁矽具有低的電阻值且並不昂貴，所以鋁及鋁矽係適合使用於導電膜419至423的材料。尤其，在其中使用鋁矽於該處用以使導電膜419至423圖案化的情況中，可比在其中使用鋁膜於該處的情況中更加地防止阻體烘烤中之小丘的產生。進一步地，可以以大約0.5%來將Cu混合至鋁膜之內，以取代矽(Si)。
例如，可使用障壁膜，鋁矽膜，及障壁膜之層列結構；或障壁膜，鋁矽膜，氮化鈦膜，及障壁膜之層列結構以供導電膜419至423之用。注意的是，障壁膜意指使用鈦，鈦之氮化物，鉬，或鉬之氮化物所形成的膜。藉由形成障壁膜以便插入鋁矽膜，可進一步防止鋁或鋁矽之小丘的產生；選擇性地，藉由使用可高度還原之元素的鈦以形成障壁膜，即使形成薄的氧化物膜於半導體膜403，半導體膜404，半導體膜405，及半導體膜450之上，該氧化物膜亦可由包含於障壁膜中之鈦所還原，以致可獲得有利的接觸於導電膜419，420，422，及423與半導體膜403，404，405，及450之間。進一步地，可將複數個障壁膜堆疊；在該情況中，例如可使用其中鈦，氧化鈦，鋁矽，鈦，及氮化鈦係自最下方層以堆疊之五層的結構，以供導電膜419至423用。
在此實施例模式中，鈦膜，鋁膜，及鈦膜係以該順序而自絕緣膜418側堆疊；然而，將該等堆疊之膜圖案化以形成導電膜419至423。
其次，如第11A圖中所示地，形成像素電極424，以便與導電膜422接觸。
在此實施例模式中，在藉由使用包含氧化矽之銦錫氧化物(ITSO)的濺鍍法以形成透光導電膜之後，將該導電膜圖案化以形成像素電極424。注意的是，除了ITSO之外，可使用諸如銦錫氧化物(ITO)，氧化鋅(ZnO)，銦鋅氧化物(IZO)，或添加鎵的氧化鋅(GZO)之透光氧化物導電材料於像素電極424。選擇性地，針對像素電極424，例如，與透光氧化物導電材料一樣地，可使用包含氮化鈦，氧化鋯，Ti，W，Ni，Pt，Cr，Ag，Al，及其類似物之一或更多者的單層膜；氮化鈦及包含鋁以做為其主要成分之膜的層列結構；氮化鈦膜，包含鋁以做為其主要成分之膜，及氮化鈦膜的三層結構；或其類似物。注意的是，在其中光係提取自藉由使用除了透光氧化物導電材料之像素電極424側的情況中，該像素電極424係形成為使得光可穿過該處而透射的厚度(較佳地，約5至30奈米)。
在將ITSO使用於像素電極424的情況中，可使用其中氧化矽係以2至10重量百分比而包含於ITO中的靶；特定地，在此實施例模式中，藉由使用包含85：10：5之重量百分比的In2 O3 ，SnO2 ，及SiO2 之靶，可以以50sccm之Ar的流動速率，3sccm之O2 的流動速率0.4Pa濺鍍壓力，1kW的濺鍍功率，及30奈米/分鐘的沈積速率，而將用作像素電極424的導電膜形成為105奈米的厚度。
注意的是，在其中使用諸如鋁之具有相當高的離子化傾向之金屬於與像素電極424接觸的導電膜422中之一部分的情況中，當使用透光導電性氧化物材料於像素電極424時，電解腐蝕易於產生於導電膜422之中。然而，在此實施例模式中，導電膜422係使用其中鈦膜，鋁膜，及鈦膜以該順序而自絕緣膜418側堆疊之導電膜而形成，且像素電極424係與形成於頂部中之導電膜422中的至少鈦膜接觸；因而，將使用諸如鋁之具有相當高的離子化傾向之金屬所形成的金屬膜插入於使用諸如鈦之具有相當低的離子化傾向之金屬所形成的金屬膜之間，使得可防止由於導電膜422與像素電極422或其他導體之間的電解腐蝕所引起的不良連接產生。進一步地，藉由使用諸如鋁之具有相當高的導電率之金屬所形成的金屬膜，可使整個導電膜422的電阻值減低。
注意的是，用作像素電極424之導電膜可使用包含導電性高分子化合物(亦稱為導電性聚合物)之導電性組成物而形成；較佳的是，其中係使用導電性組成物所形成且用作像素電極424之導電膜具有10000歐姆/□或更小的片電阻以及在550奈米波長處之70%或更大的光透射率；較佳地，該導電膜的片電阻係低。此外，較佳的是，包含於導電性組成物中之導電性高分子化合物的電阻率成為0.1歐姆‧公分或更小。
注意的是，可使用所謂π電子共軛之導電性高分子化合物以做為導電性高分子化合物。例如，可使用聚苯胺及/或其衍生物，聚吡咯及/或其衍生物，聚噻吩及或其衍生物，它們之二或更多種的共聚物，及其類似物以做為π電子共軛之導電性高分子化合物。
可給定以下而成為π電子共軛之導電性高分子化合物：聚吡咯，聚(3-甲基吡咯)，聚(3-丁基吡咯)，聚(3-辛基吡咯)，聚(3-癸基吡咯)，聚(3,4-二甲基吡咯)，聚(3,4-二丁基吡咯)，聚(3-羥基吡咯)，聚(3-甲基-4-羥基吡咯)，聚(3-甲氧基吡咯)，聚(3-乙氧基吡咯)，聚(3-辛氧基吡咯)，聚(3-羧基吡咯)，聚(3-甲基-4-羧基吡咯)，聚(N-甲基吡咯)，聚噻吩，聚(3-甲基噻吩)，聚(3-丁基噻吩)，聚(3-辛基噻吩)，聚(3-癸基噻吩)，聚(3-十二基噻吩)，聚(3-甲氧基噻吩)，聚(3-乙氧基噻吩)，聚(3-辛氧基噻吩)，聚(3-羧基噻吩)，聚(3-甲基-4-羧基噻吩)，聚(3,4-次乙基雙氧基噻吩)，聚苯胺，聚(2-甲基苯胺)，聚(2-辛基苯胺)，聚(2-異丁基苯胺)，聚(3-異丁基苯胺)，聚(2-苯胺磺酸)，聚(3-苯胺磺酸)，及其類似物。
上述π電子共軛之導電性高分子化合物之任一者可單獨地使用於像素電極424，以做為導電性組成物；選擇性地，上述π電子共軛之導電性高分子化合物之任一者可藉由添加有機樹脂至該處而使用，以便調整膜之特徵，例如導電性組成物膜之膜厚度中的均勻度以及導電性組成物膜的密度。
該有機樹脂可為熱硬化樹脂，熱塑性樹脂，或光硬化樹脂，只要該有機樹脂可與導電性高分子化合物相容，或可混合至且彌散至導電性高分子化合物之內即可。例如，可使用如下：聚酯基樹脂，諸如聚乙烯對苯二甲酸酯，聚丁烯對苯二甲酸酯，或聚乙烯萘二甲酸酯；聚亞醯胺基樹脂，諸如聚亞醯胺或聚醯胺亞醯胺；聚醯胺樹脂，諸如聚醯胺6，聚醯胺66，聚醯胺12，或聚醯胺11；氟樹脂，諸如聚(偏二氟乙烯)，聚(氟乙烯)，聚四氟乙烯，乙烯聚四氟乙烯共聚物，或聚氯三氟乙烯；乙烯樹脂，諸如聚乙烯醇，聚乙烯醚，聚乙烯醇縮丁醛，聚醋酸乙烯，或聚氯乙烯；環氧樹脂；二甲苯樹脂；聚芳醯胺樹脂；聚脲基樹脂；聚尿醛基樹脂；三聚氰胺樹脂；酚基樹脂；聚醚；丙烯酸基樹脂；或任何該等樹脂的共聚物。
進一步地，為了要調整導電性組成物的導電率，該導電性組成物可摻雜有受體摻雜物或施體摻雜物，使得該π電子共軛之導電性高分子化合物中的共軛電子之氧化-還原電位可予以改變。
做為受體摻雜物，可使用鹵素化合物，路易士酸，質子酸，有機氰化合物，有機金屬化合物，或其類似物。做為鹵素化合物，存在有氯，溴，碘，氯化碘，溴化碘，氟化碘，及其類似物。做為路易士酸，存在有五氟化磷，五氟化砷，五氟化銻，三氟化硼，三氯化硼，三溴化硼，及其類似物。做為質子酸，存在有諸如鹽酸，硫酸，硝酸，磷酸，氟硼酸，氫氟酸，或高氯酸之無機酸，以及諸如有機羧酸或有機磺酸之有機酸。做為有機羧酸及有機磺酸，可使用上述羧酸化合物及磺酸化合物。做為有機氰化合物，可使用其中二或更多個氰基包含於共軛鍵之中的化合物；做為有機氰化合物，可使用具有二或更多個氰基於共軛鍵之中的化合物，例如可使用四氰乙烯，四氰乙烯氧化物，四氰苯，四氰二甲基對苯醌，四氰氮雜萘，或其類似物。
做為施體摻雜物，可使用鹼金屬，鹼土金屬，季銨化合物，或其類似物。
導電性組合物係溶解於水中或有機溶劑(例如醇基溶劑，酮基溶劑，酯基溶劑，羥基溶劑，或芳香基溶劑)之中，使得用作像素電極424之導電膜可由濕式過程所形成。
其中將導電性組合物溶解之溶劑並未特別地受限於某一溶劑，而是可使用其中溶解上述之導電性高分子化合物及諸如有機樹脂之高分子樹脂化合物的溶劑。例如，導電組成物可溶解於水，甲醇，乙醇，碳酸丙烯酯，N-甲基吡咯烷酮，二甲基甲醯胺，二甲基乙醯胺，環己酮，丙酮，丁酮，甲基異丁酮，甲苯，或其類似物之任一者或其混合物之中。
在將導電性組成物溶解於如上述的溶劑中之後，其沈積可由諸如施加法，塗佈法，滴注法(亦稱為噴墨法)，或印刷法之濕式過程所執行。溶解可由熱處理所蒸發，或可在降低之壓力下予以蒸發；在其中有機樹脂係熱硬化樹脂的情況中，可進一步地執行熱處理；以及在其中有機樹脂係光硬化樹脂的情況中，可執行光照射處理。
在形成其中用以用作像素電極424之導電膜之後，其表面可藉由例如CMP來予以清潔或拋光，或藉由具有聚乙烯醇基多孔體之清潔法來予以清潔或拋光，以致使其表面平坦。
接著，如第11A圖中所示地，具有開口部分之隔板425係形成於絕緣膜418之上，以便覆蓋部分之像素電極424，以及導電膜419至423。部分之像素電極424係暴露於隔板425的開口部分之中，該隔板425可使用有機樹脂膜，無機絕緣膜，或矽氧烷基絕緣膜以形成。在使用有機樹脂膜的情況中，例如可使用丙烯酸，聚亞醯胺，或聚醯胺。在使用無機絕緣膜的情況中，可使用氧化矽，氧化氮化矽，或其類似物。尤其，藉由使用光敏有機樹脂膜以供隔板425用，且形成開口部分於像素電極424之上，以致使開口部分的側壁具有連續曲率之傾斜表面，則可防止像素電極424與將於稍後被形成的共同電極相互連接在一起。在此情況中，罩幕可由滴注法或印刷法所形成；此外，隔板425本身亦可由滴注法或印刷法所形成。
第15圖對應於其中形成像素電極424及隔板425之像素的頂視圖，第10B圖顯示沿著第15圖中之斷續線A-A'所取得的橫剖面視圖，沿著第15圖中之斷續線B-B'所取得的橫剖面視圖，以及沿著第15圖中之斷續線C-C'所取得的橫剖面視圖。注意的是，在第15圖中，隔板425中之開口部分的位置係由斷續線所表示。
接著，在形成電致發光層426之前，可執行空氣氛圍下之熱處理或真空氛圍下之熱處理(有空烘烤)，以便將吸附在隔板425及像素電極424中之水分，氧，或其類似物去除。特定地，熱處理係在真空氛圍中執行於高於或等於200℃且低於或等於450℃，較佳地高於或等於250℃且低於或等於300℃之基板溫度，大約0.5至20小時；較佳的是，該熱處理係在真空氛圍中執行於低於或等於3×10-7 托(Torr)的壓力，若可行的話，更佳的是，在真空氛圍中執行於低於或等於3×10-8 托的壓力。此外，在其中電致發光層426係在執行熱處理於真空氛圍中之後才沈積於該處的情況中，可藉由正好在電致發光層426的沈積之前將基板放置於該真空氛圍中，以進一步改善可靠度。此外，像素電極424可在真空烘烤之前或之後，以紫外線來照射。
其次，如第11B圖中所示地，電致發光層426係形成以便與隔板425之開口部分中的像素電極424接觸。電致發光層426可使用單層或藉由堆疊複數個層而形成，且可將無機材料或有機材料包含於各個層之中。電致發光層426的發光意指在從單重線激勵狀態返回至接地狀態中的光發射(螢光)，以及在從三重線激勵狀態返回至接地狀態中的光發射(磷光)。在其中電致發光層426係使用複數個層而形成於該處的情況中，電子注入層，電子傳輸層，發光層，電洞傳輸層，及電洞注入層係以該順序而堆疊在對應於陰極的像素電極424之上。注意的是，在其中像素電極424對應於陽極的情況中，電致發光層426係藉由以此順序來堆疊電洞注入層，電洞傳輸層，發光層，電子傳輸層，及電子注入層而形成。
選擇性地，電致發光層426可藉由使用高分子有機化合物，中分子有機化合物(具有分子鏈長度小於或等於10微米且並不具有昇華性質的有機化合物)，低分子有機化合物，及無機化合物而形成。進一步地，中分子有機化合物，低分子有機化合物，及無機化合物可藉由氣相沈積法而形成。
接著，形成共同電極427，以便覆蓋電致發光層426。針對共同電極427，可使用其中大致地具有小的功函數之金屬，合金，或導電性化合物，其混合物，或其類似物。特定地，該共同電極427可使用諸如Li或Cs之鹼金屬；諸如Mg，Ca，或Sr之鹼土金屬；包含該等金屬之任一者的合金(例如，Mg：Ag或Al：Li)；或諸如Yb或Er之稀土金屬。進一步地，藉由形成包含具有高的電子注入性質之材料的層以便與共同電極427接觸，可使用利用鋁所形成之一般導電膜，透光氧化物導電性材料，或其類似物。
像素電極424，電致發光層426，及共同電極427相互堆疊於隔板425的開口部分中，以致使發光元件428形成。
注意的是，來自發光元件428的光可自像素電極424側，共同電極427側，或該二側來予以提取；且像素電極424及共同電極427之各者的材料及厚度係依據上述三個結構之目標結構而選擇。
注意的是，絕緣膜可在形成發光元件428之後形成於共同電極427之上。做為該絕緣膜，係使用會比其他絕緣膜滲透過更小量之諸如水分或氧的物質之膜，其中該物質會造成發光元件之劣化增加。典型地，例如較佳地使用DLC膜，氮化碳膜，由RF濺鍍法所形成之氮化矽，或其類似物。選擇性地，可將其中滲透過更小量之諸如水分或氧的物質之膜，與其中滲透過更大量之諸如水分或氧的物質之膜堆疊，以致可使用該等膜以做為上述的絕緣膜。
注意的是，在實用上，當完成直至第11B圖且包含第11B圖之過程時，較佳地使用保護膜(例如附著膜或紫外線硬化樹脂膜)或覆蓋物材料以執行封裝(包囊)，使得可防止額外地暴露至空氣，其中該保護膜或覆蓋物材料具有高氣密性且會使除氣更少發生。
透過上述過程，可製造出其係此說明書中所描繪之一模式的發光裝置。
注意的是，雖然在此實施例模式中描述像素部分中之半導體元件的製造方法，但使用於驅動器電路或積體電路的電晶體可以與像素部分中的電晶體形成在一起。在此情況中，閘極絕緣膜410的厚度無需一定要在像素部分中的所有電晶體及使用於驅動器電路或積體電路的電晶體中相同；例如，在使用於其中需要高速操作之驅動器電路或積體電路的電晶體中，閘極絕緣膜410的厚度可以比像素部分中的電晶體之閘極絕緣膜的厚度更小。
進一步地，藉由使用SOI(矽在絕緣體上)基板，可將單晶半導體使用於半導體元件。例如，SOI基板可使用諸如由Smart Cut(註冊商標)所代表之UNIBOND(註冊商標)，磊晶層轉移(ELTRAN)，電介質分離法，或電漿輔助化學蝕刻法(PACE)的附著方法；藉由佈植之氧的分離(SIMOX)；或其類似方法。
藉由將使用上述方法所製造的半導體元件轉移至諸如塑膠基板之撓性基板，可形成發光裝置。做為轉移方法，可使用以下方法之任一方法：其中將金屬氧化物膜形成於基板與半導體元件之間，且藉由晶體化而使該金屬氧化物膜變弱，以致使半導體元件自基板分離且轉移之方法；其中將包含氫之非晶矽膜設置於基板與半導體元件之間，且藉由雷射光照射或蝕刻以去除該非晶矽膜，以致使半導體元件自基板分離且轉移之方法；其中形成半導體元件於上的基板係機械性地去除或由蝕刻法以溶液或氣體來去除，以致使半導體元件自基板分離且轉移之方法；及其類似方法。注意的是，半導體元件係較佳地在製造出發光元件之前被轉移。
此實施例模式可與上述之實施例模式適當地結合。
[實施例模式1]
在此實施例之中，將敘述其係此說明書中所描繪之一模式的發光裝置之製造方法，其中半導體元件係藉由使用自半導體基板(接合基板)轉移至支撐基板(基底基板)之半導體膜所形成。
首先，如第16A圖中所示地，絕緣膜901係形成於接合基板900之上。該絕緣膜901係使用諸如氧化矽，氮氧化矽，氧化氮化矽，或氮化矽之絕緣材料所形成；該絕緣膜901可使用單一的絕緣膜或藉由堆疊複數個絕緣膜所形成；例如，在此實施例中，絕緣膜901係藉由自接合基板900側以此順序來堆疊包含氧比氮更多的氮氧化矽及包含氮比氧更多的氧化氮化矽而形成。
例如，在將氧化矽使用於絕緣膜901的情況中，絕緣膜901可使用甲矽烷和氧的混合氣體，四乙氧基矽烷(TEOS)和氧的混合氣體，或其類似氣體，而由諸如熱CVD，電漿增強CVD，大氣壓力CVD，或偏壓ECRCVD之氣相沈積法所形成；在此情況中，絕緣膜901的表面可藉由氧電漿處理而密質化。選擇性地，在將氮化矽使用於絕緣膜901的情況中，絕緣膜901可使用甲矽烷和氨的混合氣體，而由諸如電漿增強CVD之氣相沈積法所形成。選擇性地，在將氧化氮化矽使用於絕緣膜901的情況中，絕緣膜901可使用甲矽烷和氨的混合氣體或甲矽烷和氧化氮的混合氣體，而由諸如電漿增強CVD之氣相沈積法所形成。
選擇性地，可將藉由使用有機矽烷氣體之化學氣相沈積法所形成的氧化矽使用於絕緣膜901。做為有機矽烷氣體，可使用諸如四乙氧基矽烷(TEOS)(化學式：Si(OC2 H5 )4 )，四甲基矽烷(TMS)(化學式：Si(CH3 )4 )，四甲基環四矽氧烷(TMCTS)，八甲基環四矽氧烷(OMCTS)，六甲基二矽氮烷(HMDS)，三乙氧基矽烷(SiH(OC2 H5 )3 )，或參-二甲基氨基矽烷(SiH(N(CH3 )2 )3 )。
接著，如第16A圖中所示地，將氫或稀有氣體，或氫離子或稀有氣體離子如箭頭所示地引入至接合基板900之內，使得具有微空隙的缺陷層902形成於距離接合基板900之表面的既定深度處，其中形成缺陷處902於該處之位置係由引入時的加速電壓所決定。因為自接合基板900轉移至基底基板904之半導體膜908的厚度係由缺陷層902的位置所決定，所以引入時的加速電壓係考慮半導體膜908的厚度而決定。半導體膜908的厚度係大於或等於10奈米且小於或等於200奈米，較佳地係大於或等於10奈米且小於或等於50奈米。例如，當將氫引入至接合基板900之內時，較佳地，劑量係大於或等於3×1016 /cm2 且小於或等於1×1017 /cm2 。
注意的是，因為氫或稀有氣體，或氫離子或稀有氣體離子係在形宬缺陷層902中，以高濃度而引入至接合基板900之內，所以該接基板900的表面會變得粗糙，且在一些情況中無法獲得足夠強度用以使基底基板904與接合基板900相互附著。藉由提供絕緣膜901，可在當將氫或稀有氣體，或氫離子或稀有氣體離子引入至接合基板900之內時保護接合基板900的表面，使得基底基板904與接合基板900可有利地相互附著。
其次，如第16B圖中所示地，絕緣膜903係形成於絕緣膜901之上。以與絕緣膜901之方式相似的方式，絕緣膜903係使用諸如氧化矽，氮氧化矽，氧化氮化矽，或氮化矽之絕緣材料而形成；該絕緣膜903可使用單一的絕緣膜，或藉由堆疊複數個絕緣膜而形成；進一步地，可將藉由使用有機矽烷氣體之化學氣相沈積法所形成的氧化矽使用於絕緣膜903。在此實施例中，係將藉由使用有機矽烷氣體之化學氣相沈積法所形成的氧化矽使用於絕緣膜903。
注意的是，藉由使用諸如氮化矽膜或氧化氮化矽膜之具有高的障壁性質之絕緣膜901或絕緣膜903，可防止諸如鹼金屬或鹼土金屬之雜質自基底基板904來進入至將於稍後被形成的半導體膜909之內。
注意的是，雖然在此實施例中之絕緣膜903係在形成缺陷層902之後才形成，但該絕緣膜903無需一定要予以設置，注意的是，因為絕緣膜903係在形成缺陷層902之後形成，所以該絕緣膜903比在形成缺陷層902之前所形成之絕緣膜901具有更平坦的表面；因此，藉由提供該絕緣膜903，可進一步地增加即將於稍後被執行之附著的強度。
接著，在將接合基板900與基底基板904相互附著之前，可在接合基板900之上執行氫化。例如，氫化係在氫氛圍中以350℃來執行大約2小時。
接著，如第16C圖中所示地，將接合基板900堆疊於基底基板904之上，以致使絕緣膜903插入於該處之間；然後，將接合基板900與基底基板904相互附著，如第16D圖中所示。絕緣膜903係附著至基底基板904，使得接合基板900與基底基板904可相互附著。
因為接合基板900與基底基板904係藉由凡德瓦力(van der Waals force)而相互附著，所以該等基板會堅固地相互附著，即使在室溫時亦然。注意的是，因為可在低溫執行該附著，所以可使用各式各樣的基板以做為該基底基板904。例如，與諸如鋁矽酸鹽玻璃基板，鋇硼矽酸鹽玻璃基板，或鋁硼矽酸鹽玻璃基板之玻璃基板一樣地，可使用諸如石英基板或藍寶石基板以做為基底基板904。選擇性地，可將利用矽，砷化鎵，磷化銦，或其類似物所形成的半導體基板使用做為基底基板904。
注意的是，絕緣膜亦可形成於基底基板904的表面上，且該絕緣膜可附著至絕緣膜903。在此情況中，與上述基板一樣地，可使用諸如不銹鋼基板以做為基底基板904。存在有趨勢的是，由諸如塑膠之合成樹脂所形成的撓性基板通常具有比上述基板更低之可允許的溫度範圍；然而，只要其可耐受製造步驟中的處理溫度，則可使用此一基板以做為基底基板904。做為塑膠基板，可使用由聚乙烯對苯二甲酸酯(PET)，聚醚碸(PES)，聚乙烯萘二甲酸酯(PEN)，聚碳酸酯(PC)，聚醚醚酮(PEEK)，聚碸(PSF)，聚醚醯亞胺(PEI)，聚芳香酯(PAR)，聚丁烯對苯二甲酸酯(PBT)，聚亞醯胺，丙烯腈-丁二烯-苯乙烯共聚樹脂，聚氯乙烯，聚丙烯，聚醋酸乙烯，丙烯酸樹脂，或其類似物所代表的聚酯。
可將利用矽，鍺，或其類似物所形成的單晶半導體基板或多晶半導體基板使用做為接合基板900。選擇性地，可將利用諸如砷化鎵或磷化銦之化合物半導體所形成的單晶半導體基板或多晶半導體基板使用做為接合基板900。選擇性地，可將利用具有晶格形變之矽，其中將鍺添加至矽之矽鍺，或其類似物所形成的半導體基板使用做為接合基板900；具有晶格形變之矽可藉由被沈積在具有比矽更大的晶格常數之矽鍺或氮化矽之上而形成。
注意的是，熱處理或壓力處理可在將基底基板904與接合基板900相互附著之後執行；藉由執行熱處理或壓力處理，可增加附著強度。
藉由在執行附著之後執行熱處理，可使缺陷層902中之毗鄰的微空隙相互地結合，且可增加微空隙的體積。因而，如第17A圖中所示地，接合基板900會沿著缺陷層902而裂開，以致使其係接合基板900之一部分的半導體膜908自接合基板900分離。較佳地，熱處理係執行於低於或等於基底基板904之可允許的溫度範圍之溫度；例如，熱處理係執行於高於或等於400℃且低於或等於600℃的溫度。具有此分離，可將半導體膜與絕緣膜901及絕緣膜903一起轉移至基底基板904；之後，較佳地執行高於或等於400℃且低於或等於600℃之溫度的熱處理，以便將絕緣膜903與基底基板904更堅固地相互附著。
半導體膜908的晶體定向可以以接合基板900的平面定向來控制，可適當地選擇具有適用於將被形成之半導體元件的晶體定向之接合基板900。進一步地，電晶體的遷移率會根據半導體膜908的晶體定向而不同，當企望於獲得具有更高遷移率的電晶體時，應考慮通道的方向及晶體定向以設定接合基板之附著的方向。
接著，使所轉移之半導體膜的表面變平；雖然無需一定執行該變平，但藉由執行變平，可改善將於稍後被形成之電晶體中的半導體膜908與閘極絕緣膜間之介面的特徵。特定地，變平可藉由化學機械拋光法(CMP)而執行，半導體膜908的厚度會由於該變平而減少。
注意的是，在此實施例中，雖然描述其中使用Smart Cut(註冊商標)以使半導體膜908與接合基板900藉由形成缺陷層902而分離的情況，但可藉由諸如磊晶層轉移(ELRAN)，電介質分離法，或電漿輔助化學蝕刻法(PACE)之不同的附著方法來將半導體膜908附著至基底基板904。
其次，如第17B圖中所示地，藉由將半導體膜908處理(圖案化)成為所欲的形狀，可形成島狀形狀之半導體膜909。
諸如電晶體之各式各樣的半導體元件可使用透過上述步驟所形成之半導體膜909而形成；在第17C圖中，係顯示使用該半導體膜909而形成的電晶體910。
藉由使用上述之製造方法，可製造出其係此說明書中所描繪之一模式的發光裝置中所包含的半導體元件。
此實施例可適當地與實施例模式之任一者結合。
[實施例2]
在此實施例中，將參照第18A及18B圖來敘述其係此說明書中所描繪之一模式的發光裝置之外觀。第18A圖係其中形成於第一基板上之電晶體及發光元件係以密封劑而密封於第一基板與第二基板之間的面板之頂視圖，以及第18B圖對應於沿著第18A圖中之線A-A'所取得的橫剖面視圖。
密封劑4020係設置以便包圍所設置於第一基板4001之上的像素部分4002，信號線驅動器電路4003，掃描線驅動器電路4004，以及掃描線驅動器電路4005。進一步地，第二基板4006係設置於像素部分4002，信號線驅動器電路4003，掃描線驅動器電路4004，以及掃描線驅動器電路4005之上；因此，像素部分4002，信號線驅動器電路4003，掃描線驅動器電路4004，及掃描線驅動器電路4005係與充填物4007一起地以密封劑而密封於第一基板4001與第二基板4002之間。
形成於第一基板4001之上的像素部分4002，信號線驅動器電路4003，掃描線驅動器電路4004，以及掃描線驅動器電路4005各具有複數個電晶體。在第18B圖之中，係顯示包含於信號線驅動器電路4003中之電晶體4008，以及包含於像素部分4002中之電晶體4009及電晶體4010。
此外，連接至電晶體4009之源極區或汲極區的部分導線4017係使用做為發光元件4011的像素電極。進一步地，除了該像素電極之外，該發光元件4011包含共同電極4012及電致發光層4013。注意的是，發光元件4011的結構並未受限於此實施例中所示的結構，發光元件4011的結構可依據自發光元件4011所提取的光之方向，薄膜電晶體4009的極性，或其類似者以適當地改變。
雖然所供應至信號線驅動器電路4003，掃描線驅動器電路4004，掃描線驅動器電路4005，或像素部分4002之各式各樣的信號及電壓並未顯示於第18B圖中所示的橫剖面視圖之中，但該各式各樣的信號及電壓係透過引線4014及4015而自連接端子4016來供應。
在此實施例中，連接端子4016係使用與包含於發光元件4011中之共同電極4012相同的導電膜所形成；此外，引線4014係使用與導線4017相同的導電膜所形成；進一步地，引線4015係使用與電晶體4009，電晶體4010，及電晶體4008之閘極電極相同的導電膜所形成。
連接端子4016係透過各向異性導電膜4019而電性連接至FPC 4018的端子。
注意的是，針對第一基板4001及第二基板4006之各者，可使用玻璃，金屬(典型地，不銹鋼)，陶質物，或塑膠。注意的是，其係在從發光元件4011所提取之光的方向中之第二基板4006需具有透光性質；因此，較佳的是，使用諸如玻璃板，塑膠板，聚酯膜，或丙烯酸膜之透光材料以供第二基板4006之用。
此外，與諸如氮或氬之惰性氣體一樣地，可將紫外線硬化樹脂或熱硬化樹脂使用於充填物4007。在此實施例中，係顯示其中使用氮於充填物4007的實例。
此實施例可以與實施例模式及實施例的任一者適當地結合。
[實施例3]
在此說明書中所描繪的一模式中，可提供具有大的螢幕之發光裝置，其中可顯示高清晰度影像且可降低功率消耗；因此，其係此說明書中所描繪之一模式的發光裝置較佳地使用於顯示裝置，膝上型電腦，或設置有記錄媒體之影像再生裝置(典型地，可再生諸如DVD(數位多功能碟片)之記錄媒體的內容且具有用以顯示再生之影像的顯示器之裝置)。進一步地，做為可使用其係此說明書中所描繪之一模式的發光裝置之電子裝置，存在有行動電話，可攜式遊戲機，電子書閱讀器，諸如攝影機或數位相機之相機，護目鏡型顯示器(頭戴式顯示器)，導航系統，及聲頻再生裝置(例如汽車音響或聲頻組件組合)。該等電子裝置的特定實例係顯示於第19A至19C圖之中。
第19A圖顯示顯示裝置，其包含外殼5001，顯示部5002，揚聲器部5003，及其類似物。其係此說明書中所描繪之一模式的發光裝置可使用於顯示部5002；注意的是，顯示裝置在其種類上包含用以顯示資訊之所有顯示裝置，例如用於個人電腦，用以接收電視廣播，及用以顯示廣告的顯示裝置。
第19B圖包含膝上型電腦，其包含主體5201，外殼5202，顯示部5203，鍵盤5204，滑鼠5205，及其類似物。其係此說明書中所描繪之一模式的發光裝置可使用於顯示部5203。
第19C圖顯示設置有記錄媒體之可攜式影像再生裝置(特定地，DVD播放器)，其包含主體5401，外殼5402，顯示部5403，記錄媒體(例如，DVD)讀取部5404，操作鍵5405，揚聲器部5406，及其類似物。設置有記錄媒體之影像再生裝置在其種類上包含家用遊戲機。其係此說明書中所描繪之一模式的發光裝置可使用於顯示部5403。
如上述地，其係此說明書中所描繪之一模式之本發明的應用範圍係如此地寬廣，以致可將其係此說明書中所描繪之一模式的本發明應用到所有領域中的電子裝置。
此實施例可以與該等電施例模式及實施例的任一者適當地結合。
此申請案係根2008年1月15日向日本專利局所申請之日本專利申請案序號2008-005148，該專利申請案的全部內容結合於本文中以供參考。
100．．．像素
101、428，4011．．．發光元件
102，103，104，106，107，406，407，408，451，453，910，4008，4009，4010．．．電晶體
105．．．開關
108，409．．．儲存電容器
400．．．基板
401，417，418，901，303．．．絕緣膜
402，403，404，405，450，908，909．．．半導體膜
410．．．閘極絕緣膜
411，412，419，420，421，422，423．．．導電膜
413，414，415，452，454．．．閘極電極
416．．．電極
424．．．像素電極
425．．．隔板
426，4013．．．電致發光層
427，4012．．．共同電極
455．．．部分之第一電源供應線Vai
700，4002．．．像素部分
710，720，4004，4005．．．掃描線驅動器電路
730，4003．．．信號線驅動器電路
731．．．移位暫存器
732，733．．．記憶體電路
900．．．接合基板
902．．．缺陷層
904．．．基底基板
4001，4006．．．基板
4007．．．充填物
4014，4015，4017．．．導線
4016．．．連接端子
4018．．．FPC(撓性印刷電路)
4019．．．各向異性導電膜
4020．．．密封劑
5001，5002，5402．．．外殼
5003，5406，5403．．．顯示部
5003，5406．．．揚聲器部
5201，5401．．．主體
5204．．．鍵盤
5205．．．滑鼠
5404．．．記錄媒體(例如DVD)讀取部
5405．．．操作鍵
Vai．．．第一電源供應線
Vbi．．．第二電源供應線
Si．．．信號線
Gaj．．．第一掃描線
Gbj．．．第二掃描線
在附圖之中：
第1圖係包含於發光裝置中之像素的電路圖；
第2圖係包含於發光裝置中之像素部分的電路圖；
第3A衱3B圖係時序圖，其各自地描繪驅動發光裝置的時序；
第4圖係描繪包含於發光裝置中的像素之操作的電路圖；
第5A及5B圖係電路圖，其各自地描繪包含於發光裝置中之像素的操作；
第6A及6B圖係電路圖，其各自地描繪包含於發光裝置中之像素的操作；
第7圖係描繪包含於發光裝置中的像素之操作的電路圖；
第8圖係發光裝置的方塊圖。
第9A至9C圖係描繪發光裝置之製造方法的橫剖面視圓；
第10A及10B圖係描繪發光裝置之製造方法的橫剖面視圖；
第11A及11B圖係描繪發光裝置之製造方法的橫剖面視圖；
第12圖係描繪發光裝置之製造方法的頂視圖；
第13圖係描繪發光裝置之製造方法的頂視圖；
第14圖係描繪發光裝置之製造方法的頂視圖；
第15圖係描繪發光裝置之製造方法的頂視圖；
第16A至16D圖係描繪發光裝置之製造方法的橫剖面視圖；
第17A至17C圖係描繪發光裝置之製造方法的橫剖面視圖；
第18圖係發光裝置的頂視圖，及第18B圖係其之橫剖面視圖；以及
第19A至19C圖係各使用發光裝置之電子裝置的圖式；
100．．．像素
101．．．發光元件
102，103，104，106，107．．．電晶體
105．．．開關
108．．．儲存電容器
Vai．．．第一電源供應線
Vbi．．．第二電源供應線
Si．．．信號線
Gaj．．．第一掃描線
Gbj．．．第二掃描線

Claims (23)

  1. 一種發光裝置，包含：發光元件；第一電源供應線，具有第一電位；第二電源供應線，具有第二電位；第一電晶體，用以控制該第一電源供應線與該發光元件之間的導電；第二電晶體，用以根據輸入至該第二電晶體之閘極的視頻信號來控制由該第二電源供應線所施加之該第二電位是否輸出；開關，用來選擇由該第一電源供應線所施加之該第一電位或該第二電晶體之輸出；以及第三電晶體，用來選擇該開關所選的該第一電位或該第二電晶體之該輸出是否被施加至該第一電晶體的閘極。
  2. 如申請專利範圍第1項之發光裝置，進一步包含電容器，其中該電容器之一電極係電性連接至該第一電晶體之該閘極，且該電容器之另一電極係電性連接至該第一電源供應線。
  3. 如申請專利範圍第1項之發光裝置，其中該開關包含第四電晶體及第五電晶體，該第四電晶體係用來選擇由該第一電源供應線所施加之該第一電位，以及該第五電晶體係用來選擇由該第二電源供應線之透過該第二電晶體所施加的該第二電位。
  4. 如申請專利範圍第3項之發光裝置，其中該第四電晶體的極性與該第五電晶體的極性是不同，且其中該第四電晶體之閘極及該第五電晶體之閘極係相互電性連接。
  5. 如申請專利範圍第4項之發光裝置，其中該第一電晶體及該第四電晶體係p通道電晶體，以及該第二電晶體及該第五電晶體係n通道電晶體。
  6. 一種發光裝置，包含複數個像素，該複數個像素分享第一掃描線及第二掃描線，其中該複數個像素的各個包含發光元件；第一電源供應線，具有第一電位；第二電源供應線，具有第二電位；第一電晶體，用來控制該第一電源供應線與該發光元件之間的導電；第二電晶體，用來根據輸入至該第二電晶體之閘極的視頻信號控制由該第二電源供應線所施加之第二電位是否輸出；開關，用來依據該第一掃描線的電位選擇由該第一電源供應線所施加之該第一電位或該第二電晶體之輸出；以及第三電晶體，用來選擇藉由該開關所選擇的該第一電位或該第二電晶體之該輸出是否被施加至該第一電晶體的閘極。
  7. 如申請專利範圍第6項之發光裝置，其中該複數個像素的各個進一步包含電容器，且其中該電容器之一電極係電性連接至該第一電晶體的該閘極，以及該電容器之另一電極係電性連接至該第一電 源供應線。
  8. 如申請專利範圍第6項之發光裝置，其中該開關包含第四電晶體及第五電晶體，該第四電晶體係用來選擇由該第一電源供應線所施加之第一電位，以及該第五電晶體係用來選擇由該第二電源供應線之透過該第二電晶體所施加的該第二電位。
  9. 如申請專利範圍第8項之發光裝置，其中該第四電晶體的極性與該第五電晶體的極性是不同，且其中該第四電晶體之閘極及該第五電晶體之閘極係電性連接至該第二掃描線。
  10. 如申請專利範圍第9項之發光裝置，其中該第一電晶體及該第四電晶體係p通道電晶體，以及該第二電晶體及該第五電晶體係n通道電晶體。
  11. 一種發光裝置，包含：發光元件；第一電晶體；第二電晶體；第三電晶體；第四電晶體；以及第五電晶體，其中該第一電晶體之源極及汲極之一係電性連接至該發光元件，其中該第一電晶體之該源極及該汲極的另一者係電性 連接至第一導線，其中該第一電晶體之閘極係電性連接至該第二電晶體之源極及汲極之一，其中該第二電晶體之該源極及該汲極的另一者係電性連接至該第三電晶體之源極及汲極之一，及該第四電晶體之源極及汲極之一，其中該第三電晶體之該源極及該汲極的另一者係電性連接至該第一導線，其中該第四電晶體之該源極及該汲極的另一者係電性連接至該第五電晶體之源極及汲極之一，其中該第五電晶體之該源極及該汲極的另一者係電性連接至第二導線，且其中該第五電晶體之閘極係電性連接至第三導線。
  12. 如申請專利範圍第11項之發光裝置，進一步包含電容器，其中該電容器之一電極係電性連接至該第一電晶體之該閘極，且該電容器之另一電極係電性連接至該第一導線。
  13. 如申請專利範圍第11項之發光裝置，其中該第三電晶體之閘極及該第四電晶體之閘極係電性連接至第四導線，且其中該第三電晶體的極性與該第四電晶體的極性是不同。
  14. 如申請專利範圍第13項之發光裝置， 其中該第一電晶體及該第三電晶體係p通道電晶體，以及該第四電晶體及該第五電晶體係n通道電晶體。
  15. 一種發光裝置，包含：發光元件；第一電晶體；第二電晶體；第三電晶體；第四電晶體；以及第五電晶體，其中該第一電晶體之源極及汲極之一係電性連接至該發光元件，其中該第一電晶體之該源極及該汲極的另一者係電性連接至第一導線，其中該第一電晶體之閘極係電性連接至該第二電晶體之源極及汲極之一，其中該第二電晶體之該源極及該汲極的另一者係電性連接至該第三電晶體之源極及汲極之一和該第四電晶體之源極及汲極之一，其中該第三電晶體之該源極及該汲極的另一者係電性連接至該第一導線，其中該第四電晶體之該源極及該汲極的另一者係電性連接至該第五電晶體之源極及汲極之一，其中該第五電晶體之該源極及該汲極的另一者係電性連接至第二導線， 其中該第五電晶體之閘極係電性連接至第三導線，其中該第二電晶體之閘極係電性連接至第四導線，以及其中該第三電晶體之閘極和該第四電晶體之閘極係電性連接至第五導線。
  16. 一種發光裝置，包含：發光元件；第一電晶體；第二電晶體；第三電晶體；第四電晶體；第五電晶體；以及電容器，其中該第一電晶體之源極及汲極之一係電性連接至該發光元件，其中該第一電晶體之該源極及該汲極的另一者係電性連接至第一導線，其中該第一電晶體之閘極係電性連接至該第二電晶體之源極及汲極之一，其中該電容器之一電極係電性連接至該第一電晶體之該閘極，和該電容器之另一電極係電性連接至該第一導線，其中該第二電晶體之該源極及該汲極的另一者係電性連接至該第三電晶體之源極及汲極之一和該第四電晶體之 源極及汲極之一，其中該第三電晶體之該源極及該汲極的另一者係電性連接至該第一導線，其中該第四電晶體之該源極及該汲極的另一者係電性連接至該第五電晶體之源極及汲極之一，其中該第五電晶體之該源極及該汲極的另一者係電性連接至第二導線，其中該第五電晶體之閘極係電性連接至第三導線，其中該第二電晶體之閘極係電性連接至第四導線，以及其中該第三電晶體之閘極和該第四電晶體之閘極係電性連接至第五導線。
  17. 一種發光裝置，包含：發光元件；第一電晶體；第二電晶體；第三電晶體；第四電晶體；以及第五電晶體，其中該第一電晶體之源極及汲極之一係電性連接至該發光元件，其中該第一電晶體之該源極及該汲極的另一者係電性連接至第一導線，其中該第一電晶體之閘極係電性連接至該第二電晶體 之源極及汲極之一，其中該第二電晶體之該源極及該汲極的另一者係電性連接至該第三電晶體之源極及汲極之一和該第四電晶體之源極及汲極之一，其中該第三電晶體之該源極及該汲極的另一者係電性連接至該第一導線，其中該第四電晶體之該源極及該汲極的另一者係電性連接至該第五電晶體之源極及汲極之一，其中該第五電晶體之該源極及該汲極的另一者係電性連接至第二導線，其中該第五電晶體之閘極係電性連接至第三導線，其中該第二電晶體之閘極係電性連接至第四導線，其中該第三電晶體之閘極和該第四電晶體之閘極係電性連接至第五導線，以及其中當該第四電晶體和該第五電晶體之一導通時，該第四電晶體和該第五電晶體之另一者斷開。
  18. 如申請專利範圍第11、15、16、和17項中任一項之發光裝置，其中該第三導線係視頻信號線。
  19. 如申請專利範圍第11、15、16、和17項中任一項之發光裝置，其中該第一導線和該第二導線係電源供應線。
  20. 如申請專利範圍第15、16、和17項中任一項之發光裝置， 其中該第四導線和該第五導線係掃描線。
  21. 如申請專利範圍第1、6、11、15、16、和17項中任一項之發光裝置，其中該發光元件包含電致發光層。
  22. 如申請專利範圍第15、16、和17項中任一項之發光裝置，其中該第三電晶體的極性與該第四電晶體的極性是不同。
  23. 如申請專利範圍第22項之發光裝置，其中該第一電晶體及該第三電晶體係p通道電晶體，以及該第四電晶體及該第五電晶體係n通道電晶體。
TW098101233A 2008-01-15 2009-01-14 發光裝置 TWI463461B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008005148 2008-01-15

Publications (2)

Publication Number Publication Date
TW200951916A TW200951916A (en) 2009-12-16
TWI463461B true TWI463461B (zh) 2014-12-01

Family

ID=40850055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101233A TWI463461B (zh) 2008-01-15 2009-01-14 發光裝置

Country Status (6)

Country Link
US (2) US8044598B2 (zh)
JP (2) JP5303282B2 (zh)
KR (1) KR101555496B1 (zh)
CN (1) CN101911166B (zh)
TW (1) TWI463461B (zh)
WO (1) WO2009090969A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009090969A1 (en) * 2008-01-15 2009-07-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101761108B1 (ko) * 2008-10-03 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102725841B (zh) * 2010-01-15 2016-10-05 株式会社半导体能源研究所 半导体器件
KR101894897B1 (ko) * 2010-06-04 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5627311B2 (ja) * 2010-06-21 2014-11-19 キヤノン株式会社 表示装置およびその駆動方法
KR101681687B1 (ko) * 2010-08-10 2016-12-02 삼성디스플레이 주식회사 유기 전계발광 표시 장치 및 그의 구동 방법
US9236378B2 (en) 2010-08-11 2016-01-12 Sarda Technologies, Inc. Integrated switch devices
US8519916B2 (en) * 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
US8896034B1 (en) 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
KR102358737B1 (ko) 2011-10-18 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
DE102013217278B4 (de) * 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
DE102013221218A1 (de) * 2013-10-18 2015-04-23 Robert Bosch Gmbh Schieberventil, insbesondere für ein Automatikgetriebe eines Kraftfahrzeugs
CN103927981B (zh) * 2014-03-24 2016-05-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US10038402B2 (en) * 2015-10-30 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10438532B2 (en) 2015-12-25 2019-10-08 Tianma Japan, Ltd. Display apparatus and method of manufacturing display apparatus with branch source wirings
US9774322B1 (en) 2016-06-22 2017-09-26 Sarda Technologies, Inc. Gate driver for depletion-mode transistors
US11663990B2 (en) 2018-11-09 2023-05-30 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and electronic device
KR20220006541A (ko) 2019-05-10 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JPWO2021220141A1 (zh) 2020-05-01 2021-11-04

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010024186A1 (en) * 1997-09-29 2001-09-27 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US20050243076A1 (en) * 2004-04-30 2005-11-03 Kim Byeong K Organic light-emitting device
US20070146247A1 (en) * 2005-11-28 2007-06-28 Huang Chien H Organic light emitting display
US20070152921A1 (en) * 2005-10-18 2007-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2784430B1 (fr) * 1998-10-07 2001-08-24 Valeo Double volant amortisseur, notamment pour vehicule automobile
JP2001109432A (ja) * 1999-10-06 2001-04-20 Pioneer Electronic Corp アクティブマトリックス型発光パネルの駆動装置
US6738034B2 (en) * 2000-06-27 2004-05-18 Hitachi, Ltd. Picture image display device and method of driving the same
TW563088B (en) * 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
JP4206693B2 (ja) * 2002-05-17 2009-01-14 株式会社日立製作所 画像表示装置
TWI286236B (en) * 2002-09-17 2007-09-01 Adv Lcd Tech Dev Ct Co Ltd Memory circuit, display circuit, and display device
JP4754772B2 (ja) * 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び該発光装置を用いた電子機器
JP4425574B2 (ja) * 2003-05-16 2010-03-03 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP4425571B2 (ja) * 2003-06-11 2010-03-03 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP2005031643A (ja) * 2003-06-20 2005-02-03 Sanyo Electric Co Ltd 発光装置及び表示装置
CN100578590C (zh) 2005-04-18 2010-01-06 株式会社半导体能源研究所 半导体装置、具有该半导体装置的显示装置及电子设备
JP4850565B2 (ja) * 2005-04-18 2012-01-11 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を具備する表示装置並びに電子機器
US7928938B2 (en) 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
JP5089072B2 (ja) * 2005-04-19 2012-12-05 株式会社半導体エネルギー研究所 半導体装置
JP5142507B2 (ja) * 2005-10-18 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を具備する表示装置並びに電子機器
EP1808844B1 (en) 2006-01-13 2012-10-31 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5078363B2 (ja) 2006-01-13 2012-11-21 株式会社半導体エネルギー研究所 表示装置
JP5124955B2 (ja) 2006-02-21 2013-01-23 セイコーエプソン株式会社 電気光学装置、その駆動方法、および電子機器
TWI430234B (zh) 2006-04-05 2014-03-11 Semiconductor Energy Lab 半導體裝置，顯示裝置，和電子裝置
JP5508664B2 (ja) * 2006-04-05 2014-06-04 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
JP4240068B2 (ja) 2006-06-30 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
WO2009090969A1 (en) * 2008-01-15 2009-07-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010024186A1 (en) * 1997-09-29 2001-09-27 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US20050243076A1 (en) * 2004-04-30 2005-11-03 Kim Byeong K Organic light-emitting device
US20070152921A1 (en) * 2005-10-18 2007-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
US20070146247A1 (en) * 2005-11-28 2007-06-28 Huang Chien H Organic light emitting display

Also Published As

Publication number Publication date
JP5728049B2 (ja) 2015-06-03
JP2013200580A (ja) 2013-10-03
JP2009193065A (ja) 2009-08-27
US20090179572A1 (en) 2009-07-16
JP5303282B2 (ja) 2013-10-02
WO2009090969A1 (en) 2009-07-23
US20120032606A1 (en) 2012-02-09
US8044598B2 (en) 2011-10-25
US8519628B2 (en) 2013-08-27
KR101555496B1 (ko) 2015-09-24
CN101911166B (zh) 2013-08-21
CN101911166A (zh) 2010-12-08
KR20100105772A (ko) 2010-09-29
TW200951916A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
TWI463461B (zh) 發光裝置
JP7466012B2 (ja) 半導体装置
JP5651295B2 (ja) 表示装置
KR101404781B1 (ko) 반도체 장치의 제조 방법
JP5460984B2 (ja) 半導体装置の作製方法
JP5507063B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees