TW200910454A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
TW200910454A
TW200910454A TW097124974A TW97124974A TW200910454A TW 200910454 A TW200910454 A TW 200910454A TW 097124974 A TW097124974 A TW 097124974A TW 97124974 A TW97124974 A TW 97124974A TW 200910454 A TW200910454 A TW 200910454A
Authority
TW
Taiwan
Prior art keywords
film
semiconductor film
microcrystalline semiconductor
gas
gate insulating
Prior art date
Application number
TW097124974A
Other languages
English (en)
Other versions
TWI479566B (zh
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200910454A publication Critical patent/TW200910454A/zh
Application granted granted Critical
Publication of TWI479566B publication Critical patent/TWI479566B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200910454 九、發明說明 【發明所屬之技術領域】 本發明係關於至少對像素部使用薄膜電晶體的顯示裝 置。 【先前技術】 近年來，藉由使用形成於具有絕緣表面的基板上的半 導體薄膜（厚度大約爲幾nm至幾百nm)來構成薄膜電 晶體的技術正受到關注。薄膜電晶體在如IC和電光學裝 置的電子裝置等中獲得了廣泛應用，特別地，正在加快開 發作爲圖像顯示裝置的開關元件的薄膜電晶體。 使用非晶半導體膜的薄膜電晶體、使用多晶半導體膜 的薄膜電晶體等用作圖像顯示裝置的開關元件。作爲多晶 半導體膜的形成方法，已知如下技術：藉由光學系統將脈 衝振盪的受激準分子雷射光束加工爲線狀，並且對非晶砂 膜掃描線狀雷射光束來進行照射，由此實現晶化。 另外’使用微晶半導體膜的薄膜電晶體用作圖像顯示 裝置的開關元件（專利文獻1以及專利文獻2 )。 專利文獻1:日本專利申請公開第Hei 4-242724號公 報 專利文獻2:曰本專利申請公開第200 5 -49 8 3 2號公 報 使用多晶半導體膜的薄膜電晶體具有如下優點：與使 用非晶半導體膜的薄膜電晶體相比，其遷移度高2位數以 -4 - 200910454 t ;可以在同一個基板上整合地形成顯示裝置的像素部和 週邊.驅動電路。然而，與使用非晶半導體膜時相比，由於 # _ n膜的結晶化而使其製程複雜化，所以有成品率降低 和成本增大的缺點。 【發明內容】 _ 0 ±述問題，本發明的目的在於提供批量生產性高 地製造具有電特性高且可靠性優越的薄膜電晶體的顯示裝 置的方法。 對於具有微晶半導體膜用作通道形成區域的通道鈾刻 結構的反交錯薄膜電晶體的顯示裝置，在該反交錯薄膜電 晶體中，在閘電極上形成閘極絕緣膜；在閘極絕緣膜上形 成用作通道形成區域的微晶半導體膜（也稱爲半非晶半導 體膜）：在微晶半導體膜上形成緩衝層；在緩衝層上形成 一對源區域及汲區域；形成接觸於源區域及汲區域的一對 源極電極及汲極電極。在本發明的上述結構中，使氫電槳 作用到形成微晶半導體膜的閘極絕緣膜表面。 當在使氫電漿起作用之後（在使氫電漿起作用的同時 )在閘極絕緣膜上形成微晶半導體膜時，可以在閘極絕緣 膜表面生成微晶核，而促進結晶成長。 藉由在形成微晶半導體膜的包含氫及矽氣體（silicon gas )(氫化矽氣體或鹵化矽氣體）的成膜氣體中，使對 於矽氣體流量的氫流量比變大，可以進行對閘極絕緣膜表 面的氫電漿處理。隨著進行成膜，以使對於矽氣體流量的 -5- 200910454 氫流量比變小的方式使矽氣體的流量增加，且與此相反使 氫的流量減少而形成微晶半導體膜。例如，開始成膜時， 氫的流量：砂氣體的流量設定爲1 〇〇〇: 1左右，以在結束成 膜時，其對比變爲50:1左右的方式，逐漸地使矽氣體的 流量增加’且與此相反使氫的流量減少而形成微晶半導體 膜即可。氫及砂氣體的流量的控制既可以採用毎—定時間 變化的階段式，又可以採用連續式。也可以設置剛開始成 膜之後不供給矽氣體作爲成膜氣體，只供給氫而進行氫電 漿處理的時間。 在上述結構中，藉由進一步控制氫及砂氣體的流量， 減少氫且增加矽氣體而使對於矽氣體流量的氫流量比變小 ，可以在微晶半導體膜上連續地形成緩衝層。因此，可以 在該微晶半導體膜上形成緩衝層，而不使微晶半導體膜的 表面接觸於大氣。也可以將對於矽氣體流量的氫流量比設 定爲1以下而使氫的流量進一步減少，以只使用矽氣體形 成緩衝層。 另外’也可以分割氫電漿處理和微晶半導體膜的形成 製程’對閘極絕緣膜表面進行氫電漿處理，在進行了氫電 漿處理的閘極絕緣膜上使用成膜氣體形成微晶半導體膜。 在此情況下，不必要進行在成膜氣體中的氫及矽氣體的流 量的控制。 形成閘極絕緣膜、微晶半導體膜、緩衝層、形成源區 域及汲區域的添加有賦予一導電型的雜質的半導體膜的反 應室既可以使用同一個反應室，又可以根據膜的種類分別 -6- 200910454 使用不同的反應室。 在搬入基板進行成膜之前，反應室較佳的進行清洗處 理、吹洗（沖洗）處理（以氫用作吹洗材料的氫吹洗、以 矽烷（矽烷氣體）用作吹洗材料的矽烷吹洗等）、或以保 護膜塗層每個反應室的內壁的處理（也稱爲預塗（precoat )處理）。預塗處理是藉由對反應室內流入成膜氣體進行 電漿處理，預先由成膜的膜構成的薄保護膜覆蓋反應室內 側的處理。藉由吹洗處理、預塗處理，可以防止反應室內 的氧、氮、氟等雜質污染成膜的膜。 可以採用非晶半導體膜作爲緩衝層。再者，較佳的採 用包含氮、氫、鹵素的任何一種以上的非晶半導體膜。藉 由使非晶半導體膜包含氮、氫、鹵素的任何一種，可以減 少包含在微晶半導體膜中的結晶的氧化。與能隙爲 Eg=l.l至1 .5eV的微晶半導體膜相比，緩衝層的能隙大 ，爲Eg=l .6至1 .8eV，並且其遷移率小。緩衝層的遷移 率典型爲微晶半導體膜的1/5至1/10。因此，通道形成區 域是微晶半導體膜，緩衝層是高電阻區域。注意’包含在 緩衝層及微晶半導體膜中的碳、氮、氧的濃度分別爲 3xl〇19Cm_3以下，較佳的爲5xl018cnT3以下。緩衝層的膜 厚度爲2nm至50nm (較佳的爲l〇nm至30nm)即可。 緩衝層藉由電漿C V D法、濺射法等形成。另外，形 成非晶半導體膜之後，可以藉由使用氮電漿、氬電漿、或 者鹵素電漿處理非晶半導體膜的表面，來使非晶半導體膜 的表面氮化、氫化、或鹵化。 200910454 藉由將緩衝層設置在微晶半導體膜的表面，可以減少 包含在微晶半導體膜中的晶粒的氧化，因此可以減少薄膜 電晶體的電特性的劣化。 與多晶半導體膜不同，微晶半導體膜可以直接形成在 基板上。具體而言，可以將氫化矽作爲原料氣體並使用頻 率爲1GHz以上的微波電漿CVD裝置來形成。藉由上述 方法製造的微晶半導體膜還包括在非晶半導體中含有 0.5nm至20nm的晶粒的微晶半導體膜。因此，與使用多 晶半導體膜的情況不同，不需要在形成半導體膜之後進行 晶化製程。可以縮減製造薄膜電晶體時的製程數，並且還 可以提高顯示裝置的成品率並抑制成本。此外，使用頻率 爲1 GHz以上的微波的電漿具有高電子密度，從而容易離 解原料氣體的氫化矽。因此，與頻率爲幾十MHz至幾百 MHz的微波電漿CVD法相比，可以容易製造微晶半導體 膜，並可以提高成膜速度。因而，可以提高顯示裝置的量 產性。 此外，使用微晶半導體膜製造薄膜電晶體（TFT )， 並且將該薄膜電晶體使用於像素部、驅動電路來製造顯示 裝置。使用微晶半導體膜的薄膜電晶體的遷移率爲 lcm2/V.sec至20cm2/V.sec，是使用非晶半導體膜的薄膜 電晶體的2倍至20倍。因此可以將驅動電路的一部分或 整體整合地形成於與像素部相同的基板上，來形成系統型 面板(system on panel ) ° 本發明的顯示裝置的製造方法之一是具有以微晶半導 -8- 200910454 體膜爲通道形成區域的底閘型薄膜電晶體的顯示裝置的製 造方法，包括如下製程：使氫電漿進行作用於閘極絕緣膜 表面時引入氫化砂氣體或鹵化砂氣體，在阐極絕緣膜表面 生成結晶核，並使氫化砂氣體或鹵化砂氣體的流量適時增 加以形成微晶半導體膜；在該微晶半導體膜上沉積非晶半 導體膜作爲緩衝層，而不使微晶半導體膜的成長表面接觸 於大氣。 本發明的顯示裝置的製造方法之一是具有以微晶半導 體膜爲通道形成區域的底閘型薄膜電晶體的顯示裝置的製 造方法，包括如下製程：使氫電槳進行作用於閘極絕緣膜 表面；引入氫化矽氣體或鹵化矽氣體，在使氫電漿起作用 了的閘極絕緣膜表面生成結晶核，而形成微晶半導體膜； 在該微晶半導體膜上沉積非晶半導體膜作爲緩衝層，而不 使微晶半導體膜的成長表面接觸於大氣。 另外，顯示裝置包括顯示元件。作爲顯示元件可以使 用液晶顯示元件、發光元件。發光元件其範疇內包括由電 流或電壓控制亮度的元件，具體而言，包括無機EL ( Electro Luminescence)、有機 EL、或使用於 FED (Field Emission Display，即場致發射顯示器）的電子源元件（ electron source element)(電子發射元件）等。另外， 可以使用由於電性作用改變對比度的顯示媒體如電子墨。 另外，顯示裝置包括顯示元件被密封的狀態的面板、 以及將包括控制器的IC等按裝在所述面板上的狀態的模 組。而且本發明關於相當於在製造該顯示裝置的製程中完 -9- 200910454 成顯示元件之前的一個結構的元件基板，該元件基板在多 個像素中分別具備對顯示元件供給電流的單元。具體而言 ’元件基板既可以是僅形成有顯示元件的像素電極的狀態 ’又可以是在形成成爲像素電極的導電膜之後且藉由飩刻 形成像素電極之前的狀態，無論是任何狀態都可以。 注意，本說明書中的顯示裝置是指圖像顯示裝置、顯 示裝置、或光源（包括照明裝置）。顯示裝置還包括安裝 有連接器諸如FPC (撓性印刷電路）、TAB (載帶自動鍵 合）帶或TCP (帶載封裝）的模組；印刷線路板設置到 TAB帶或TCP端部的模組；1C (積體電路）藉由COG ( 玻璃上晶片）方式直接安裝在顯示元件的模組。 根據本發明，可以製造具有電特性高且可靠性優越的 薄膜電晶體的顯示裝置。 【實施方式】 參照附圖詳細地說明本發明的實施例模式。但是，本 發明不局限於以下說明，所屬技術領域的普通技術人員可 以很容易地理解一個事實就是其方式和詳細內容在不脫離 本發明的宗旨及其範圍下可以被變換爲各種各樣的形式。 因此’本發明不應該被解釋爲僅限定在實施例模式所記載 的內容中。此外’在以下說明的本發明的結構中，在不同 附圖之間共同使用表示同一部分或具有同樣功能的部分的 附圖標記而省略其反復說明。 -10- 200910454 實施例模式1 在本實施例模式中，對使用於顯示裝置的薄膜電晶體 的製程使用圖1A至1E、2A至2D、3A和3B、4A至4D 進行說明。圖1A至IE、2A至2D、3A和3B是表示薄膜 電晶體的製程的截面圖，圖4A至4D是在一個像素中的 薄膜電晶體及像素電極的連接區域的平面圖，而且圖1A 至IE、2A至2D、3A和3B是表不在圖4A至4D中的沿 A-B線的薄膜電晶體的製程的截面圖。 在具有微晶半導體膜的薄膜電晶體中，η型薄膜電晶 體的遷移度比ρ型的高，因此η型薄膜電晶體更適合用於 驅動電路，然而在本發明中薄膜電晶體無論是η型還是ρ 型都可以。在使用任一極性的薄膜電晶體的情況下，較佳 的將形成在相同基板上的所有薄膜電晶體的極性設定爲相 同，以抑制製程數的增加。在此，使用η通道型的薄膜電 晶體而進行說明。 在基板5 0上形成閘電極5 1 (參照圖1Α及圖4 A )。 基板50可以使用藉由熔化方法或浮發方法（float method )製造的無鹼玻璃基板例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽 玻璃、鋁矽酸鹽玻璃等、或陶瓷基板，還可以使用具有可 承受本製程處理溫度的耐熱性的塑膠基板等。此外，還可 以使用在不銹鋼合金等金屬基板表面上設置絕緣膜的基板 。基板50的尺寸可以採用320mmx400mm、3 7 Ommx 47 Omm 、550mmx650mm 、 600mmx720mm 、 680mmx880mm 、 730mmx920mm 、 1 OOOmmx 1 2 00mm 、 1 1 0 0 mm x 1 2 5 0 mm 、 -11 - 200910454 1 1 50mmx 1 3 00mm、1 5 0 0 m m x 1 8 0 0 m m、1 9 0 0 mm x 2 2 0 〇 mm、 2160mmx2460mm、2400mmx2800mm、或者 2 8 5 0mm x 3 〇 5 〇mm 等。 使用欽、鉬、鉻、钽、鶴、鋁等金屬材料或它們的合 金材料來形成閘電極5 1。可以藉由職射法或真空氣相沉 積法在基板50上形成導電膜，藉由光微影技術或噴墨法 在該導電膜上形成掩模，使用該掩模触刻導電膜來形成閘 電極51。另外’也可以使用銀、金、銅等導電奈米膏藉 由噴墨法噴射並焙燒來形成閘電極5 1。注意，作爲提高 閘電極5 1的緊密性且防止擴散到基底的阻擋層金屬，可 以在基板5 0和閘電極5 1之間設置上述金屬材料的氮化物 膜。 注意’在閘電極5 1上形成半導體膜或佈線，因此其 端部較佳的加工爲錐形形狀，以便防止斷開。此外，雖然 未圖示’但是藉由上述製程也可以同時形成連接到閘電極 的佈線。 其次’在閘電極5 1上按順序形成閘極絕緣膜52a、 5 2b、微晶半導體膜53、緩衝層54、以及添加有賦予一導 電型的雜質的半導體膜55(參照圖1C)。 在本發明中’使氫電漿6 0起作用時，在閘極絕緣膜 52b的表面形成微晶半導體膜53 (參照圖1B)。 當在使氫電漿起作用了的閘極絕緣膜上形成微晶半導 體膜時’可以促進微晶的結晶成長。這是因爲由於氫電漿 可以藉由利用氫使閘極絕緣膜表面終端化且惰性化的緣故 -12- 200910454 。由此可獲得的微晶半導體膜的電特性高且可靠性優越。 藉由在形成微晶半導體膜53的包含氫及矽氣體（氫 化砍氣體或鹵化矽氣體）的成膜氣體中，使對於矽氣體流 量的氫流量比變大，可以進行對閘極絕緣膜52b表面的氫 電槳處理。隨著進行成膜，以使對於矽氣體流量的氫流量 比變小的方式使矽氣體的流量增加，且與此相反使氫的流 量減少而形成微晶半導體膜53。例如，開始成膜時氫的 流量：砂氣體的流量設定爲1 〇 〇 〇 : 1左右，以在結束成膜時 其對比變爲5 0 : 1左右的方式，逐漸地使矽氣體的流量增 加’且與此相反氫的流量減少而形成微晶半導體膜53即 可。氫及矽氣體的流量的控制既可以採用根據每—定時間 變化的階段式’又可以採用連續式。也可以設置剛開始成 膜之後不供給矽氣體（就是矽氣體的流量爲〇 )作爲成膜 氣體，只供給氫而進行氫電漿處理的時間。例如，可以使 用矽烷作爲矽氣體。 在本實施例模式中，藉由進一步控制氫及矽氣體的流 量’減少氫且增加矽氣體而使對於矽氣體流量的氫流量比 變小，在微晶半導體膜上連續形成緩衝層。也可以藉由進 一步減少氫的流量而大部分使用矽氣體（氫化矽氣體或鹵 化矽氣體）進行形成緩衝層的製程。可以在該微晶半導體 膜上形成非晶半導體膜作爲緩衝層，而不使微晶半導體膜 53的成長表面接觸於大氣。 藉由控制微晶半導體膜53的成膜氣體中的氫和砂氣 體的流量比’可以連續進行對閘極絕緣膜52b表面的氫電 -13 - 200910454 漿處理60、微晶半導體膜53的形成 '緩衝層54的形成 。關於氫和矽氣體的流量的控制，例如，開始微晶半導體 膜的成膜時將氫的流量：矽氣體的流量設定爲1 000: 1，逐 漸地減少氫的流量且增加矽氣體的流量，在結束微晶半導 體膜53的成膜時其對比變爲50:1左右即可。 接著，在添加有賦予一導電型的雜質的半導體膜55 上形成掩模5 6。注意’可以至少連續形成聞極絕緣膜5 2 a 、5 2b、微晶半導體膜5 3及緩衝層5 4。進而，也可以連 續形成閘極絕緣膜52a、52b、微晶半導體膜53、以及緩 衝層5 4、以及添加有賦予一導電型的雜質的半導體膜5 5 。藉由在不接觸大氣的狀態下至少連續形成閘極絕緣膜 52a、52b、微晶半導體膜53、及緩衝層54，可以形成各 個疊層介面而不被大氣成分及懸浮在大氣中的污染雜質元 素污染，因此可以減少薄膜電晶體特性的不均勻。 閘極絕緣膜5 2 a ' 5 2 b分別可以藉由C V D法或濺射法 等並使用氧化矽膜、氮化矽膜、氧氮化矽膜 '或氮氧化石夕 膜來形成。在此示出，按順序層疊氧化矽膜或氧氮化矽膜 、和氮化矽膜或氮氧化矽膜來形成閘極絕緣膜52a、52b 的方式。另外，閘極絕緣膜還可以不採用兩層結構，而採 用從基板一側按順序層疊氮化矽膜或氮氧化矽膜、氧化砂 膜或氧氮化矽膜、和氮化矽膜或氮氧化矽膜的三層來形成 閘極絕緣膜。另外，也可以由氧化矽膜、氮化矽膜、氧氮 化矽膜、或氮氧化矽膜的單層形成閘極絕緣膜。進而，較 佳的藉由使用1GHz的頻率的微波電漿CVD裝置形成閘 -14- 200910454 極絕緣膜。使用微波電漿CVD裝置形成的氧氮化矽膜、 氮氧化矽膜的耐壓性高且可以提高之後所形成的薄膜電晶 體的可靠性。 在此，氧氮化矽膜是指具有如下組成的膜：氧的含量 比氮的含量多’並且’在5 5原子％至6 5原子％的濃度範 圍內包含氧，在1原子％至20原子％的濃度範圍內包含氮 ，在25原子％至35原子％的濃度範圍內包含矽’在〇·1 原子％至1 〇原子％的濃度範圍內包含氫。此外，氮氧化矽 膜是指具有如下組成的膜：氮的含量比氧的含量多，並且 在15原子％至30原子％的濃度範圍內包含氧’在20原子 %至35原子％的濃度範圍內包含氮，在25原子％至35原 子％的濃度範圍內包含矽’在1 5原子％至2 5原子％的濃 度範圍內包含氫。 微晶半導體膜5 3是指包括非晶半導體和結晶結構的 半導體（包括單晶、多晶）之間的中間結構的半導體的膜 。該半導體爲具有在自由能方面上很穩定的第三狀態的半 導體，並且具有短程有序且具有晶格應變的結晶質的半導 體，可以以其粒徑爲〇.5nm至2〇nm使它分散存在於非單 晶半導體中。在微晶半導體的典型例子的微晶矽中’其拉 曼光譜轉移到比表示單晶矽的521cm·1低的波數一側。即 ，微晶矽的拉曼光譜的峰値位於表示單晶矽的52 1 Cnrl和 表示非晶矽的480CHT1之間的範圍內。此外，包含有至少 1原子％或更多的氫或鹵素’以便終止懸空鍵。再者’可 以藉由將氦、氬、氨、氖等的稀有氣體元素包含在微晶半 -15- 200910454 導體膜中而進一步促進晶格應變來提高穩定性以獲得良好 的微晶半導體膜。關於這種微晶半導體膜的記述例如在美 國專利第4,409,1 34號中公開。 可以藉由使用頻率爲幾十MHz至幾百MHz的高頻電 漿CVD法、或頻率爲1GHz以上的微波電漿CVD裝置形 成該微晶半導體膜。典型地，可以使用氫稀釋SiH4、 Si2H6' SiH2Cl2、SiHCU、SiCU、SiF4 等的氫化 5夕形成。 另外’除了氫化砂及氫之外，還可以使用選自氨、鐘！、氪 、氖中的一種或多種稀有氣體元素進行稀釋，來形成微晶 半導體膜。將氫的流量比設定爲此時的氫化矽的5倍以上 2 0 〇倍以下，較佳的設定爲5 0倍以上1 5 0倍以下，更佳 的爲1 0 0倍。 另外’當未有意添加以控制價電子爲目的的雜質元素 時’微晶半導體膜呈現較弱的n型導電性，因此對於用作 薄β吴電晶體的通道形成區域的微晶半導體膜，在成膜的同 時或成膜之後添加賦予Ρ型的雜質元素，來可以控制臨界 値。作爲賦予ρ型的雜質元素以硼爲代表，將β2η6、bf3 等雜質氣體以ippm至lOOOppm ’較佳的以ippm至 1 00PPm的比例混入到氫化矽即可。進而，較佳的是，將 硼的丨辰度例如設定爲lxl〇14atoms/cm3至6xl016at〇ms/cm3 此外’微晶半導體膜的氧濃度爲5xl〇19Cm·3以下，較 佳的爲lxl〇19Cm_3以下，氮及碳的濃度分別較佳的爲 1X10 以下。藉由降低混入到微晶半導體膜中的氧、 -16- 200910454 氮、及碳的濃度，可以防止微晶半導體膜的η 微晶半導體膜53以厚於Onm且50nm以 較佳的厚於Onm且20nm以下的厚度形成。微 53用作後面形成的薄膜電晶體的通道形成區 微晶半導體膜53的厚度設定爲上述範圍內， 薄膜電晶體成爲完全耗盡型。另外，由於微晶 微晶構成，因此其電阻比非晶半導體膜低。由 微晶半導體膜的薄膜電晶體中表示電流電壓特 上升部分的傾斜急劇，其作爲開關元件的回應 以進行高速工作。此外，藉由將微晶半導體膜 晶體的通道形成區域，可以抑制薄膜電晶體的 。因此，可以製造電特性的不均勻少的顯示裝 另外，微晶半導體膜的遷移率比非晶半導 此，藉由使用其通道形成區域由微晶半導體膜 電晶體作爲顯示元件的開關，可以縮小通道形 積，即薄膜電晶體的面積。由此，在每一個像 電晶體所占的面積縮小，從而可以提高像素的 果，可以製造解析度高的裝置。 另外，微晶半導體膜從下方朝縱方向成長 結晶。非晶結構和結晶結構混合在微晶半導體 局部應力在結晶區域和非晶區域之間發生裂縫 生間隙。新的自由基介入於該間隙而會引起結 而因爲上方的結晶面變大，所以容易朝上方向 。如此微晶半導體膜朝縱方向成長’但是其成 型化。 下的厚度， 晶半導體膜 域。藉由將 後面形成的 半導體膜由 此，在使用 性的曲線的 性優良且可 用於薄膜電 臨界値變動 置。 體膜高。因 形成的薄膜 成區域的面 素中的薄膜 開口率。結 ，它是針狀 膜中，由於 ，而容易產 晶成長。然 成長爲針狀 膜速度是非 -17- 200910454 晶半導體膜的成膜速度的1/10至1/100的速度。 可以藉由使用 SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4 、SiF4等的砂氣體（氫化砂氣體、鹵化砍氣體）並採用電 漿CVD法形成緩衝層54。此外，可以對上述砍氣體使用 選自氦、氬、氪、氖中的一種或多種的稀有氣體元素進行 稀釋形成非晶半導體膜。藉由使用其流量爲氫化矽的流量 的1倍以上且20倍以下，較佳的爲1倍以上且1 0倍以下 ，更佳的爲1倍以上且5倍以下的氫，可以形成包含氫的 非晶半導體膜。此外，藉由使用上述氫化矽和氮或氨，可 以形成包含氮的非晶半導體膜。另外，藉由使用上述氫化 矽和包含氟、氯、溴、或碘的氣體（F2、Cl2、Br2、12、 HF、HC1、HBr、HI等），可以形成包含氟、氯、溴、或 碘的非晶半導體膜。 此外，作爲緩衝層5 4，可以將非晶半導體用作靶子 並使用氫或稀有氣體進行濺射來形成非晶半導體膜。此時 ’藉由將氨、氮、或N20包含在氣氛中，可以形成含有 氮的非晶半導體膜。另外，藉由將含有氟、氯、溴、或碘 的氣體（F2、Cl2、Br2、12、HF、HC1、HBr、HI 等）包 含在氣氛中，可以形成含有氟、氯、溴、或碘的非晶半導 體膜。 此外，作爲緩衝層54，也可以在微晶半導體膜5 3的 表面上採用電漿CVD法或濺射法形成非晶半導體膜，然 後對非晶半導體膜的表面使用氫電漿、氮電漿、或鹵素電 漿、稀有氣體（氮、Μ、氪、氣）的電漿而進行處理，來 18- 200910454 使非晶半導體膜的表面氫化、氮化、或鹵化。 較佳的使用不包含晶粒的非晶半導體膜形成緩衝層 54。因此，在藉由頻率爲幾十MHz至幾百MHz的高頻電 漿C V D法、或微波電漿c V D法形成緩衝層的情況下，較 佳的控制成膜條件以使緩衝層成爲不包含晶粒的非晶半導 體膜。 緩衝層54的一部分有時會在後面的源區域及汲區域 的形成過程中被蝕刻，那時緩衝層5 4較佳的以其一部分 殘留的厚度來形成。典型地，其厚度較佳的爲150nm以 上且400nm以下。 藉由在微晶半導體膜5 3的表面形成非晶半導體膜， 再者’形成包含氫、氮、或鹵的非晶半導體膜，來可以防 止包含在微晶半導體膜53中的晶粒表面的自然氧化。藉 由在微晶半導體膜5 3的表面形成緩衝層，可以防止微晶 粒的氧化。 另外’使用非晶半導體膜形成緩衝層54，或者使用 包含氫、氮、或鹵素的非晶半導體膜形成緩衝層5 4，因 此緩衝層5 4的電阻高於用作通道形成區域的微晶半導體 膜。由此’在後面形成的薄膜電晶體中，形成在源區域及 汲W域和微晶丰導體f吴之間的緩衝層用作高電阻區域。因 此’可以減少薄膜電晶體的截止電流。當將該薄膜電晶體 用作顯示裝置的開關元件時’可以提高顯示裝置的對比度 〇 關於添加有賦予一導電型的雜質的半導體膜55，在 -19- 200910454 形成η通道型薄膜電晶體的情況下，作爲典型的雜質元素 添加磷’並且將Ρ Η3等雜質氣體添加到氫化砂即可。另外 ’在形成Ρ通道型薄膜電晶體的情況下，作爲典型的雜質 兀素添加硼，並且將hH6等雜質氣體添加到氫化矽即可 。可以由微晶半導體、或非晶半導體形成添加有賦予一導 電型的雜質的半導體膜55。添加有賦予一導電型的雜質 的丰導體膜55的膜厚度設定爲2nm至50nm (較佳的爲 10nm 至 30nm)即可。 藉由不暴露於大氣而連續形成閘極絕緣膜5 2 a、閘極 絕緣膜5 2 b、微晶半導體膜5 3、緩衝層5 4、添加有賦予 一導電型的雜質的半導體膜55，以提高生產率。 在微晶半導體膜5 3、緩衝層5 4、以及添加有賦予一 導電型的雜質的半導體膜55上形成掩模56 (參照圖1D )。藉由光微影技術或噴墨法形成掩模5 6。 接著’使用掩模5 6蝕刻並分離微晶半導體膜5 3、緩 衝層54、及添加有賦予一導電型的雜質的半導體膜55, 來形成微晶半導體膜6 1、緩衝層6 2、及添加有賦予一導 電型的雜質的半導體膜6 3 (參照圖1 D )。然後，去除掩 模5 6。注意’圖1 E相當於沿著圖4 B的A - B線的截面圖 〇 藉由將微晶半導體膜6 1、緩衝層62、以及添加有賦 予一導電型的雜質的半導體膜6 3的端部蝕刻爲具有錐形 的形狀，可以防止添加有賦予一導電型的雜質的半導體膜 63和微晶半導體膜61直接接觸。端部的錐形角爲90°至 -20- 200910454 3〇°，較佳的爲80°至45°。由此，添加有賦 雜質的半導體膜63和微晶半導體膜6 1之間 可以防止漏電流的發生。另外，可以防止由 佈線的斷開。 其次，在添加有賦予一導電型的雜質# 及閘極絕緣膜52b上形成導電膜65a至65c 。在導電膜65a至65c上形成掩模66。 較佳的使用鋁及銅、或添加有矽、鈦、 耐熱性提高元素或防小丘元素的鋁合金的單 導電膜。此外，也可以採用如下疊層結構： 鉬 '鎢或上述元素的氮化物形成與添加有賦 雜質的半導體膜接觸一側的膜，在其上形成 再者，還可以採用如下疊層結構：使用鈦、 上述元素的氮化物夾鋁或鋁合金的上面及下 爲導電膜示出具有層疊有導電膜65a至65c 的導電膜，例如示出將鉬膜用作導電膜65a 膜用作導電膜65b的疊層導電膜、以及將鈦 65a' 65c並將鋁膜用作導電膜65b的疊層導 藉由濺射法或真空氣相沉積法形成導電 。此外’也可以使用銀、金、銅等的導電奈 印刷法、噴墨法等噴出並焙燒來形成導電膜 可以與掩模56相同地形成掩模66。 接著，使用掩模66蝕刻並分離導電膜 來形成源極電極及汲極電極7 1 a至7 1 c (參貝 予一導電型的 的距離變長， 於臺階形狀的 ί半導體膜63 〔參照圖2 A ) 銳、銃、鉬等 層或疊層形成 使用鈦、鉅、 予一導電型的 銘或銘合金。 钽、鉬、鎢或 面。在此，作 的三層的結構 、65c並將鋁 膜用作導電膜 電膜。 摸 65a至 65c 米膏藉由絲網 65a 至 65c 〇 65a 至 65c， 寶圖2 B )。如 -21 - 200910454 本實施例模式那樣當對導電膜6 5 a至6 5 c進行濕蝕刻時， 導電膜65a至65c被各向同性地蝕刻，掩模66的端部和 源極電極及汲極電極71a至71c的端部進一步不一致且進 一步後退。接著’使用掩模66蝕刻添加有賦予一導電型 的雜質的半導體膜63及緩衝層62來形成源區域及汲區域 72、緩衝層73 (參照圖2C )。注意，只緩衝層73的一部 分被蝕刻，它覆蓋微晶半導體膜6 1的表面。 緩衝層7 3的一部被鈾刻，在源極電極及汲極電極 71a至71c之間形成有槽部。該緩衝層73的槽部的端部 和源區域及汲區域72的端部大致一致。該槽部藉由與形 成源區域及汲區域72的蝕刻同一個蝕刻製程形成。由此 ，這是與同一光致抗蝕劑掩模的掩模66的開口部大致一 致的自對準技術。藉由在緩衝層73中形成槽部，流過漏 電流的區域變長，而發揮減少截止電流的效果。另外，由 於氫及/或氟混入槽部中，發揮防止氧進入微晶半導體膜 的效果。 緩衝層73具有200nm至3 00nm的厚度。緩衝層73 的槽部是爲了使源區域和汲區域分開且降低源區域和汲區 域之間的漏電流而加工爲槽狀的區域，它具有可以防止下 層的微晶半導體膜的氧化的殘留膜厚。另一方面’與微晶 半導體膜和源區域及汲區域重疊的區域具有上述200nm 至300nm的膜厚度，而形成可以謀求耐壓提高的高電阻 區域。 源極電極及汲極電極7 1 a至7 1 c的端部和源區域及汲 -22- 200910454 區域7 2的端部不一致而偏離，即在源極電極及汲極電極 71a至71c的端部的外側形成源極電極及汲極電極72的 端部。然後，去除掩模66。注意，圖2C相當於沿著圖 4C的A-B線的截面圖。如圖2C所示，源區域及汲區域 72的端部位於源極電極及汲極電極7 1 c的端部的外側。 此外，源極電極或汲極電極的一方還起到源佈線或汲佈線 的功能。 如圖2C所示，由於藉由源極電極及汲極電極71a至 7 1 c的端部和源區域及汲區域72的端部不一致而偏離， 源極電極及汲極電極7 1 a至7 1 c的端部的距離遠離，從而 可以防止源極電極及汲極電極之間的漏電流及短路。因此 ，可以製造可靠性高且耐壓性高的薄膜電晶體。 藉由上述製程可以形成通道蝕刻型的薄膜電晶體74 〇 在源區域及汲區域72下的緩衝層73和在微晶半導體 膜6 1的通道形成區域上的緩衝層7 3的材料相同（碳、氮 、氧的濃度分別爲3xl019cnT3以下’較佳的爲5xl0I8cm_3 以下）並且它們同時形成，具有槽部。微晶半導體膜6 1 的通道形成區域上的緩衝層73由所包括的氫遮斷外部的 空氣、蝕刻殘留物，而保護微晶半導體膜6 1。在源區域 及汲區域7 2下的緩衝層7 3由相同的材料延伸且與形成通 道形成區域的微晶半導體膜61重疊。另外’藉由將緩衝 層設定爲較厚，即使有槽部’因爲在槽部的下側存在緩衝 層，也可以謀求微晶半導體膜的穩定化。 -23- 200910454 緩衝層73防止寄生通道的發生，並且它用作蝕刻源 區域及汲區域的蝕刻時的停止層。緩衝層73可以停止蝕 刻時的自由基。若沒有緩衝層7 3，只有微晶半導體膜6 1 ，則向膜厚方向氧化而特性惡化。而且導致遷移率的降低 、亞臨界値（S値）的增大。另外，作爲防止氧化的對策 ，有效的是使用非晶矽膜作爲緩衝層7 3。即使存在有槽 部，也因爲表面被氫終端，而可以停止氧化。 另外’緩衝層73藉由形成槽部而進行蝕刻，可以完 全去除其上的添加有賦予一導電型的雜質的半導體膜，來 可以防止由於殘留物的磷等賦予一導電型的雜質產生寄生 通道。 藉由設置不包括賦予一導電型的雜質的緩衝層73, 可以不使包含在源區域及汲區域的賦予一導電型的雜質和 在微晶半導體膜中的用於控制臨界値電壓的賦予一導電型 的雜質彼此混合。若賦予一導電型的雜質混合，則產生複 合中心，而流過漏電流，因此不能獲得減少截止電流的效 果。 如上所述，藉由設置緩衝層，可以製造減少漏電流的 高耐壓的薄膜電晶體。因此，被施加15V的電壓的用於 液晶顯示裝置的薄膜電晶體具有高可靠性並可以較佳的使 用。 其次，在源極電極及汲極電極71a至71c、源區域及 汲區域72、微晶半導體膜61、及閘極絕緣膜52b上形成 絕緣膜76 (參照圖3 A )。絕緣膜76可以與閘極絕緣膜 -24- 200910454 5 2 a、5 2 b同樣地形成。注意’絕緣膜7 6用來防止懸浮在 大氣中的有機物及金屬物、水蒸氣等的污染雜質的侵入， 從而較佳的爲緻密的膜。此外，藉由使用氮化矽膜作爲絕 緣膜76’可以將緩衝層73中的氧濃度設定爲5χ1019 atoms/cm3以下，較佳的設定爲lxl〇19atoms/cm3以下。 接著’在絕緣膜76中形成接觸孔，並且形成在該接 觸孔中與源極電極或汲極電極71c接觸的像素電極77。 注意，圖3 A相當於沿著圖4 D的A - B線的截面圖。 作爲像素電極7 7，可以使用具有透光性的導電材料 諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦辞氧化物、 包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫 氧化物（下面稱爲I τ 0 )、銦鋅氧化物、添加有氧化矽的 銦錫氧化物等。 此外’也可以使用包含導電高分子（也稱爲導電聚合 體）的導電組成物形成像素電極77。使用導電組成物形 成的像素電極較佳的滿足如下條件：薄層電阻爲1 〇〇〇〇 Ω / □以下’當波長爲5 5 0 nm時的透光率爲7 0 %以上。另外 ’包含在導電組成物中的導電高分子的電阻率較佳的爲 0.1 Ω · cm 以下。 作爲導電局分子’可以使用所§胃的π電子共範類導電 高分子。例如’可以舉出聚苯胺或其衍生物、聚吡咯或其 衍生物、聚噻吩或其衍生物、或者由上述物質中選擇的兩 種以上而成的共聚體等。 另外’也可以採用源區域及汲區域的端部和源極電極 -25- 200910454 及汲極電極的端部一致的形狀。在 汲區域的端部和源極電極及汲極電 通道蝕刻型薄膜電晶體7 9。當以 及汲極電極的蝕刻、源區域及汲區 像薄膜電晶體79那樣的形狀。另 極電極爲掩模蝕刻添加有賦予一導 ，來形成源區域及汲區域時，也] 79那樣的形狀。 通道蝕刻型的薄膜電晶體的製 成本。另外，藉由由微晶半導體膜 以獲得 lcm2/V，sec 至 20cm2/V.sec 此，作爲像素部的像素的開關用元 線（閘極線）一側的驅動電路的元 體。 根據本實施例模式，可以製造 優越的薄膜電晶體的顯示裝置。 實施例模式2 本實施例模式是在實施例模式 形成製程不同的實例。因此，可以 進行其他製程，並且省略與實施例 同樣功能的部分、以及製程的反復 首先，與實施例模式1同樣地 極5 1 ’並且形成閘極絕緣膜5 2 a、 圖3B中表示源區域及 極的端部一致的形狀的 乾蝕刻法進行源極電極 域的蝕刻時，可以獲得 外，當以源極電極及汲 電型的雜質的半導體膜 可以獲得像薄膜電晶體 造製程數少且可以降低 構成通道形成區域，可 的電場效應遷移率。因 件’並且作爲形成掃描 件可以使用該薄膜電晶 具有電特性高且可靠性 1中的微晶半導體膜的 與實施例模式1同樣地 模式1相同部分或具有 說明。 :在基板5 0上形成閘電 52b ° -26- 200910454 在本實施例模式中，分割進行對閘極絕緣膜5 2b表面 的氫電漿處理和微晶半導體膜的形成製程。首先，對閛極 絕緣膜52b的表面進行氫電漿處理。也可以在進行了氫電 漿處理的閘極絕緣膜上使用包括氫及矽氣體（氫化矽氣體 或氯化矽氣體）的成膜氣體形成微晶半導體膜。在此情況 下，不必要爲了進行氫電漿處理，控制在成膜氣體中的氫 及矽氣體的流量，就是設定爲氫的流量多於矽氣體的流量 〇 只要不接觸於大氣，氫電漿處理和微晶半導體膜53 的成膜製程既可以在同一個反應室中進行，又可以另一個 反應室中進行。在形成微晶半導體膜53之後在微晶半導 體膜53上形成緩衝層54。 當在使氫電漿起作用了的閘極絕緣膜上形成微晶半導 體膜時，可以促進微晶的結晶成長。由此獲得的微晶半導 體膜的電特性高且可靠性優越。 實施例模式3 本實施例模式是在實施例模式1和實施例模式2中的 微晶半導體膜的形成製程不同的實例。因此’可以與實施 例模式1和實施例模式2同樣地進行其他製程’並且省略 與實施例模式1相同部分或具有同樣功能的部分、製程的 反復說明。 在本實施例模式1中，在形成微晶半導體膜之前’可 以進行反應室的清洗處理以及吹洗（沖洗）處理（將氫用 -27- 200910454 作吹洗材料的氫吹洗、將矽烷用作吹洗材料的矽烷吹洗等 )。藉由吹洗處理，可以防止反應室內的氧、氮、氟等雜 質污染成膜的膜。 藉由吹洗處理，可以去除反應室中的氧、氮、氟等雜 質。例如使用電漿CVD裝置，以甲矽烷爲吹洗材料而使 用，並且在8SLM至10SLM的氣體流量且5分鐘至20分 鐘，較佳的爲1 0分鐘至1 5分鐘的條件下，將甲矽烷連續 地引入到小室中，以進行矽烷吹洗處理。注意，1 S L Μ是 1 0 0 0 s c c m，就是 0.0 6 m3 / h。 例如可以使用氟自由基進行清洗處理。注意，藉由將 氟化碳、氟化氮、或氟引入到設置在反應室的外側的電漿 發生器進行離解，然後將氟自由基引入到反應室’來可以 清洗反應室內。 也可以在形成閘極絕緣膜、添加有賦予一導電型的雜 質的半導體膜之前進行吹洗處理。注意，在清洗處理之後 進行吹洗處理是有效的。 實施例模式4 本實施例模式是在實施例模式1和實施例模式2中的 微晶半導體膜的形成製程不同的實例。因此’可以與實施 例模式1和實施例模式2同樣地進行其他製程’並且省略 與實施例模式1相同部分或具有同樣功能的部分、製程的 反復說明。 在本實施例模式1或實施例模式2中’在形成微晶半 -28- 200910454 導體膜之前，可以進行反應室的清洗處理以 )處理（將氫用作吹洗材料的氫吹洗、將矽 料的矽烷吹洗等）。藉由吹洗處理，可以防 氧、氮、氟等雜質污染成膜的膜。 在搬入基板進行成膜之前，在每個反應 成膜的種類的膜形成保護膜，而進行塗層（ 理）。預塗處理是藉由對反應室內流入成膜 處理，預先利用薄的保護膜覆蓋反應室內的 在作爲微晶半導體膜形成微晶矽膜之前，僧 0.4 μ m的非晶矽膜覆蓋反應室內的預塗處理 之後也可以進行吹洗處理（氫吹洗、矽烷吹 行清洗處理及預塗處理時需要從反應室內搬 當進行吹洗處理（氫吹洗、矽烷吹洗等）時 槳處理，因此也可以在搬入基板的狀態下進 若在形成微晶矽膜的反應室內形成非晶 ，並在成膜之前進行氫電漿處理’則保護膜 量的砂沉積在基板上’而會成爲結晶成長的 藉由預塗處理，可以防止反應室內的氧 質污染成膜的膜。 也可以在閘極絕緣膜、添加有賦予一導 半導體膜的成膜之前進行預塗處理。 實施例模式5 在本實施例模式中詳細地說明閘極絕緣 及吹洗（沖洗 烷用作吹洗材 止反應室內的 室的內壁上用 也稱爲預塗處 氣體進行電漿 處理。例如， ί 用 0.2μηι 至 。在預塗處理 洗等）。當進 出基板，然而 由於不進行電 行。 矽膜的保護膜 被鈾刻而極少 核。 、氮、氟等雜 電型的雜質的 膜、微晶半導 -29- 200910454 體膜、以及緩衝層的形成方法的實例。 對可以應用於本發明的電漿CVD裝置的實例 圖5 A和5B進行說明。圖5A和5B表示能夠連續 微波電漿CVD裝置。圖5A和5B是示出微波電漿 置的平面圖，其包括在公共室1120的周圍具備 1110、卸載室1115、反應室（1) 1111至反應| 1114的結構。在公共室1120和每個室之間具備聞 至1127，以防止在每個室內進行的處理互相干涉 ，反應室的個數不局限於4個，無論更少或更多都 若反應室的個數多，因爲根據層疊的膜的每一種類 別使用反應室，則可以減少反應室的清洗處理的次 5A表示具有4個反應室的實例，圖5B表示具有3 室的實例。 使用圖5A和5B的電漿CVD裝置說明閘極絕 微晶半導體膜、緩衝層、以及添加有賦予一導電型 的半導體膜的形成實例。基板導入到裝載室1 1 1 0 室1115的盒子1128、1129，然後由公共室1120 單元1121傳送到反應室（1) 1111至反應室（4) 該微波電漿CVD裝置能夠對於每個沉積膜種類分 室，從而可以在不與大氣接觸的狀態下連續形成多 的膜。 在反應室（1)至反應室（4)的各個室中，分 形成閘極絕緣膜52a、52b、微晶半導體膜53、緩ί 、以及添加有賦予一導電型的雜質的半導體膜55 ，使用 成膜的 CVD裝 裝載室 1(4) 閥 1 1 2 2 。注意 可以。 可以分 數。圖 個反應 緣層、 的雜質 、卸載 的傳送 1114° 配反應 個不同 別層疊 S層5 4 。在此 -30- 200910454 情況下’藉由轉換原料氣體，可以連續地層疊多個不同種 類的膜。在此’形成閘極絕緣膜，然後將矽烷等的氫化矽 引入到反應室內，使殘留氧及氫化砂反應，並將反應物排 出到反應室的外部，從而可以降低反應室內的殘留氧濃度 。結果’可以降低包含在微晶半導體膜中的氧濃度。此外 ，可以防止包含在微晶半導體膜中的晶粒的氧化。 或者’在每個反應室（1 )及反應室（3 )中形成閘極 絕緣膜52a、52b、微晶半導體膜53、以及緩衝層54，而 在每個反應室（2)及反應室（4)中形成添加有賦予一導 電型的雜質的半導體膜55。藉由只將添加有賦予一導電 型的雜質的半導體膜5 5單獨地形成，可以防止殘留在反 應室中的賦予一導電型的雜質混入到其他膜中。 另外’在電漿CVD裝置中，爲了提高生產率，也可 以採用在多個反應室中形成相同種類的膜的結構。若可以 在多個反應室中形成相同的膜，則可以在多個基板同時形 成膜。例如，在如圖5A中，以反應室（1)及反應室（2 )爲形成微晶半導體膜的反應室，以反應室（3 )爲形成 非晶半導體膜的反應室，以反應室（4)爲形成添加有賦 予一導電型的雜質的半導體膜的反應室。在反應室（1) 或反應室（2)中形成微晶半導體膜的基板在反應室（3) 中形成緩衝層，而且在反應室（4 )中形成添加有賦予— 導電型的雜質的半導體膜。也可以在反應室（3)中連續 形成緩衝層和添加有賦予一導電型的雜質的半導體膜，在 此情況下，因爲反應室只需要3個，所以使用圖5B表示 -31 - 200910454 的電漿CVD裝置即可。如此，在同 況下，藉由設置形成成膜速度遲的多 高生產率。 在搬入基板進行成膜之前，較佳 處理、吹洗（沖洗）處理（氫吹洗、 每個反應室的內壁上用成膜的種類的 行塗層（也稱爲預塗處理）。預塗處 流入成膜氣體進行電漿處理，預先利 應室內的處理。例如，在作爲微晶半 之前，使用 〇 · 2 μ m至 0.4 μ m的非晶 預塗處理。在預塗處理之後也可以進 、矽烷吹洗等）。當進行清洗處理及 應室內搬出基板，然而當進行吹洗處 洗等）時由於不進行電漿處理，因此 狀態下進行。 若在形成微晶矽膜的反應室內形 ，並在成膜之前進行氫電漿處理，則 量的矽沉積在基板上，而會成爲結晶 像這樣，由於可以使用連接有多 CVD裝置同時形成閘極絕緣膜52a、 5 3、緩衝層5 4、以及添加有賦予一; 體膜5 5，因此可以提高批量生產性 反應室中進行維護及清洗處理，也可 成膜，從而能夠高功率地形成膜。另 時處理多個基板的情 個反應室，來可以提 的對反應室進行清洗 矽烷吹洗等）' 或在 膜形成保護膜，而進 理是藉由對反應室內 用薄的保護膜覆蓋反 導體膜形成微晶矽膜 矽膜覆蓋反應室內的 行吹洗處理（氫吹洗 預塗處理時需要從反 理（氫吹洗、矽烷吹 也可以在搬入基板的 成非晶矽膜的保護膜 保護膜被蝕刻而極少 成長的核。 個反應室的微波電漿 52b、微晶半導體膜 導電型的雜質的半導 。此外，即使在某個 以在其他反應室中形 外，因爲可以在不被 -32- 200910454 大氣成分及懸浮在大氣中的污染雜質污染的狀態下形成各 個疊層介面，所以可以減少薄膜電晶體的特性的不均勻。 此外，可以在反應室（1 )中形成閘極絕緣膜5 2 a、 52b，在反應室（2)中形成微晶半導體膜53及緩衝層54 ，在反應室（3)中形成添加有賦予一導電型的雜質的半 導體膜55。另外，在使用氧化矽膜或氧氮化矽膜形成閘 極絕緣膜5 2 a，並使用氮化矽膜或氮氧化矽膜形成閘極絕 緣膜52b的情況下，也可以設置五個反應室，並且在反應 室（1 )中形成閘極絕緣膜5 2 a的氧化矽膜或氧氮化矽膜 ，在反應室（2 )中形成閘極絕緣膜52b的氮化矽膜或氮 氧化矽膜，在反應室（3 )中形成微晶半導體膜，在反應 室（4 )中形成緩衝層，在反應室（5 )中形成添加有賦予 一導電型的雜質的半導體膜。 在任何情況下，如實施例模式1及實施例模式2所示 那樣，藉由對形成微晶半導體膜的閘極絕緣膜表面進行氫 電漿處理，可以促進微晶半導體膜的微晶成長。 由於當使用這種結構的微波電漿C V D裝置時，可以 在各個反應室中形成相似的種類的膜或相同種類的膜，並 且在不暴露於大氣的狀態下連續形成上述膜，因此可以在 不被已形成的膜的殘留物及懸浮在大氣中的雜質元素污染 的狀態下形成各個疊層介面。 再者，也可以採用如下方法，即與微波發生器一起設 置高頻產生器，藉由微波電漿C V D法形成閘極絕緣膜、 微晶半導體膜、以及添加有賦予一導電型的雜質的半導體 -33- 200910454 膜，並且藉由高頻電漿CVD法形成緩衝層。 注意，雖然在圖5 A和5B所示的微波電漿CVD裝置 中分別設置有裝載室及卸裝室，但是也可以設置一個裝載 /卸裝室。此外，在微波電漿CVD裝置中也可以設置備用 室。由於可以藉由在備用室中對基板進行預熱而在各個反 應室中可以縮短到形成膜的加熱時間，因此可以提高生產 率。 下面，對成膜處理詳細說明。在這種成膜處理中，根 據其目的而選擇從氣體供給部供給的氣體，即可。 在此，舉出作爲鬧極絕緣膜52a形成氧氮化砂膜，並 作爲閘極絕緣膜52b形成氮氧化矽膜的方法作爲一個實例 。注意，作爲電漿CVD裝置以微波電漿CVD裝置爲實例 進行說明。 首先，對於微波電漿C V D裝置的反應室的內部使用 氟自由基進行清洗處理。注意，藉由將氟化碳、氟化氮、 或氟引入到設置在反應室外側的電漿產生器中並離解，然 後將氟自由基引入到反應室中，可以對反應室進行清洗處 理。 藉由在使用氟自由基進行清洗處理之後，將大量的氫 引入到反應室內，來使反應室內殘留的氟和氫彼此反應， 從而可以降低殘留的氟的濃度。由此，可以減少作爲預塗 處理後面在反應室內壁形成的保護膜的氟混入量，並且可 以減薄保護膜的厚度。 接著，在反應室的內壁的表面上沉積氧氮化膜作爲保 -34- 200910454 護膜。在此，反應室內的壓力爲IPa至200Pa，較佳的爲 IPa至lOOPa’並且引入氨、氬、氙、氪等的稀有氣體的 任何一種以上的氣體作爲電槳點燃用氣體。再者，引入稀 有氣體的任何一種及氫。特別是，較佳的使用氦作爲電漿 點燃用氣體，還較佳的使用氦和氫作爲電漿點燃用氣體。 此外，也可以引入氦、氬、氙、氪等的稀有氣體的任 何一種以上及氧氣體作爲電漿點燃用氣體。藉由將氧氣體 與稀有氣體一起引入到反應室中，可以容易進行電漿的發 火。 接著，使電源裝置的電源導通，並且在電源裝置的輸 出爲500W至6000W，較佳的爲4000W至6000W的條件 下產生電漿。接著，將原料氣體經過氣體供給部引入到反 應室內。具體而言，藉由引入一氧化二氮、稀有氣體、及 矽烷作爲原料氣體，在反應室的內壁上形成氧氮化矽膜作 爲保遵膜。此時的氨化砂的流量爲50sccm至300sccm， —氧化二氮的流量爲500sccm至6000SCCm，保護膜201 的膜厚度爲500nm至2000nm。 接著，在停止原料氣體的供給，降低反應室內的壓力 ’並使電源裝置的電源截止之後，將基板設置在反應室內 的支架臺上。 接著，藉由與上述保護膜相同的製程，在基板上沉積 氧氮化矽膜作爲閘極絕緣膜5 2 a。 &沉積預定的厚度的氧氮化矽膜之後，停止原料氣體 的供給’降低反應室內的壓力，並使電源裝置的電源截止 -35- 200910454 接著，將反應室內的壓力設定爲i】 的爲1 P a至1 〇 〇 P a，作爲電漿點燃用氣 氪等的稀有氣體的任何一種以上、原料 化二氮、及氨引入到反應室。注意’作 以引入氮代替氨。接著’使電源裝置的 電源裝置的輸出爲500W至6000W，較 6 0 0 0 W的條件下產生電漿。接著，將原 給部引入到反應室內，在基板的氧氮化 矽膜作爲閘極絕緣膜52b。接著’停止 降低反應室內的壓力，並使電源裝置的 成膜過程。 根據上述製程，藉由以反應室內壁 理而形成保護膜爲氧氮化矽膜並在基板 矽膜及氮氧化矽膜，可以減少混入到閘 氮氧化矽膜中的氧化矽等的雜質。由於 耐壓性高，所以當將該膜用作閘極絕緣 晶體的臨界値的不均勻。此外，可以提 b i a s -1 e m p e r a t u r e )特性。另外’對於靑 從而可以製造即使被施加高電壓也不容 而且，還可以製造隨時間的破壞少的電 子損壞少的電晶體。 此外，在將氧氮化砂膜的單層作爲 下，採用上述保護膜的形成方法及氧氮 3a至200Pa，較佳 體將氦、氬、氣、 氣體的矽烷、一氧 爲原料氣體，也可 電源導通，並且在 :佳的爲4000W至 料氣體經過氣體供 矽膜上形成氮氧化 原料氣體的供給， 電源截止，來結束 的由於進行預塗處 上連續形成氧氮化 極絕緣膜的上層的 上述氮氧化矽膜的 膜時，可以減少電 商B T (偏壓溫度 爭電的耐性提高， 易破壞的電晶體。 晶體、以及熱載流 閘極絕緣膜的情》兄 化矽膜的形成方法 -36- 200910454 。特別是，藉由將對於矽烷的一氧化二氮的流量比設定爲 1〇〇 in以上且300倍以下，較佳的設疋爲150倍以上且 2 5 0倍以下，可以形成高耐壓性的氧氮化矽膜。 接著，示出一種成膜處理方法，其中藉由微波電漿 CVD法連續地形成微晶半導體膜及非晶半導體膜作爲緩 衝層。首先，與上述閘極絕緣膜同樣地進行反應室的清洗 處理。 接著，也可以進行吹洗處理（以氫爲吹洗材料使用的 氫吹洗、以矽烷爲吹洗材料使用的矽烷吹洗等）。藉由吹 洗處理，可以去除在反應室中的氧、氮、氟等雜質。例如 使用電漿CVD裝置，以甲矽烷爲吹洗材料而使用，並且 在8SLM至10SLM的氣體流量且5分鐘至20分鐘，較佳 的爲1 〇分鐘至1 5分鐘的條件下，將甲矽烷連續地引入到 小室中，以進行矽烷吹洗處理。注意，1 SLM是lOOOsccm '就是 0.06m3/h。 接著，在反應室內沉積矽膜作爲保護膜。在此，反應 室內的壓力爲IPa至200Pa，較佳的爲IPa至lOOPa，並 且引入氦、氬、氣、氪等的稀有氣體的任何一種以上的氣 體作爲電漿點燃用氣體。注意，也可以與稀有氣體一起將 氫引入到反應室。 接著，使電源裝置的電源導通，並且在電源裝置的輸 出爲500W至6000W，較佳的爲4000W至6000W的條件 下產生電漿。接著，將原料氣體經過氣體供給部引入到反 應室內。具體而言，引入氫化矽氣體或氯化矽氣體、以及 -37- 200910454 氫氣體作爲原料氣體，在反應室的內壁的表面上形成微晶 矽膜作爲保護膜。此外，可以除了氫化矽氣體或氯化矽氣 體、及氫氣體之外還使用選自氦、氬、氪、氖中的一種或 多種稀有氣體元素進行稀釋來形成微晶半導體膜。此時的 對於氫化矽的氫的流量比爲5倍以上且200倍以下，較佳 的爲5 0倍以上且1 5 0倍以下，更佳的爲1 0 0倍。另外， 此時的保護膜的膜厚度爲5 00nm至2000nm。注意，也可 以在使電源裝置的電源導通之前，除了上述稀有氣體之外 還可以將氫化矽氣體及氫氣體引入到反應室內。 接著，在停止原料氣體的供給，降低反應室內的壓力 ，並使電源裝置的電源截止之後，將基板設置在反應室內 的支架臺上。 接著’對閘極絕緣膜表面使氫電漿起作用時引入矽氣 體（氫化矽氣體或氯化矽氣體），而在基板上沉積微晶半 導體膜。微晶半導體膜的膜厚度爲厚於〇nm且5 Onm以下 ’較佳的爲厚於Onm且20nm以下。藉由對閘極絕緣膜表 面使氫電漿起作用，可以促進在閘極絕緣膜表面生成結晶 核，可以形成電特性高的微晶半導體膜。 在ί几積預定的厚度的微晶砂膜之後，進一步調節原料 氣體的流量。具體而言’將氫氣體的流量比微晶半導體膜 的成膜條件大幅度地降低，並且增加矽氣體（氫化矽氣體 或氯化砂氣體）的流量。再者，不將氫氣體引入到反應室 內而引入砂氣體（氫化矽氣體或氯化矽氣體）。像這樣， 藉由減少對於矽氣體（氫化矽氣體或氯化矽氣體）的氫的 -38- 200910454 流量，可以提高作爲緩衝層的非晶半導體膜的成膜速度。 或者，除了矽氣體（氫化矽氣體或氯化矽氣體）之外還使 用選自氦、氬、氨、氖中的一種或多種稀有氣體元素進行 稀釋。接著，藉由使電源裝置的電源導通並將該電源裝置 的輸出設定爲 500W至 6000W，較佳的爲 4000W至 6 000W來產生電漿，從而可以形成非晶半導體膜。由於非 晶半導體膜的成膜速度比微晶半導體膜的成膜速度高，因 此可以將反應室內的壓力設定得低。此時的非晶半導體膜 的膜厚度爲50nm至200nm。 在堆積預定的厚度的非晶半導體膜之後，停止原料氣 體的供給，降低反應室內的壓力，並使電源裝置的電源截 止，來結束形成非晶半導體膜的過程。 使用頻率爲1GHz以上的微波電漿CVD裝置產生的 電漿具有高電子密度，且由原料氣體形成多個自由基而供 給給基板，因此基板上的自由基反應被促進，而可以提高 微晶矽的成膜速度。再者，由多個電源裝置以及多個電介 質板構成的微波電漿CVD裝置可以產生穩定的大面積電 漿。由此，在大面積基板上也可以形成提高膜性質的均勻 性的膜，並且可以提高批量生產性。 此外，藉由在相同的反應室內連續形成微晶半導體膜 及非晶半導體膜，可以形成應變少的介面。 注意，在閘極絕緣膜及半導體膜的各個製造製程中， 當在反應室的內壁上形成有500nm至2000nm的保護膜時 ’可以省略上述清洗處理及保護膜形成處理。 -39- 200910454 本實施例模式可以與其他實施例模式所記載的結 當地組合而實施。 實施例模式6 接著，對顯示裝置的製造製程使用圖9A和9B、 至1 0C進行說明。在此使用利用電致發光的發光元件 示具有顯示裝置的顯示元件。根據發光材料是有機化 還是無機化合物，對利用電致發光的發光元件進行分 一般地，前者稱爲有機EL元件，後者稱爲無機EL 。另外，使用於顯示裝置的薄膜電晶體8 5、8 6可以 施例模式1至4所示的薄膜電晶體74同樣地製造， 電特性及可靠性高的薄膜電晶體。 在有機EL元件中，藉由向發光元件施加電壓來 對電極的電子及電洞分別注入到包含發光有機化合物 中，由此電流流通。然後，由於這些載流子（電子及 )重組’該發光有機化合物形成激發態，並且從激發 到基態時發光。由於這樣的機理，上述發光元件被稱 流激發型發光元件。 無機EL元件根據其元件結構分類爲分散型無機 元件和薄膜型無機EL元件。分散型無機EL元件包 發光材料顆粒分散在黏合劑中的發光層，並且其發光 是利用施主能級和受主能級的施主—受主複合型發光 膜型無機EL元件是將發光層夾在電介質層中，並將 在電極中的結構’其發光機理是利用金屬離子的內殻 構適 1 0A 而表 合物 類。 元件 與實 它是 自一 的層 電洞 態回 爲電 ;EL 括將 機理 。薄 其夾 層電 -40- 200910454 子躍遷的局限型發光。注意’在此’使用有機EL元件作 爲發光元件進行說明。另外，示出圖3 A和3 B所示的通 道触刻型薄膜電晶體作爲控制發光元件的驅動的薄膜電晶 體。 經過與圖1A至1E、2A至2D、3A和3B、及4A至 4D相同的製程’如圖9A和9B所示，在基板1 00上形成 薄膜電晶體8 5、8 6，在薄膜電晶體8 5、8 6上形成用作保 護膜的絕緣膜8 7。接著，在絕緣膜8 7上形成平坦化膜 1 1 1，並在平坦化膜1 1 1上形成與薄膜電晶體8 6的源極電 極或汲極電極連接的像素電極1 1 2。 較佳的使用丙烯、聚醯亞胺、聚醯胺等有機樹脂，或 者矽氧烷，形成平坦化膜1 1 1。 在圖9A中’因爲像素的薄膜電晶體爲n型，所以作 爲像素電極1 1 2較佳的使用陰極，與此相反，像素的薄膜 電晶體爲Ρ型時’較佳的使用陽極。具體而言，作爲陰極 可以使用功函數小的材料如Ca、Al、CaF、MgAg、A1U 等。 其次’如圖9B所示，在平坦化膜in及像素電極 1 1 2的端部上形成隔壁丨丨3。隔壁u 3具有開口部，在該 開口部中露出像素電極112。隔壁113使用有機樹脂膜、 無機絕緣膜或有機聚矽氧烷而形成。尤其是，較佳的藉由 使用感光性的材料’在像素電極上形成開口部，使得該開 □部的側壁具有連續的曲率的傾斜面。 1 12的 其次’以在隔壁1 1 3的開口部中接觸像素電極 -41 - 200910454 方式形成發光層114。發光層li4既可以由單 又可以由多層的疊層構成。 以覆盡發光層114的方式形成使用陽極 1 1 5。共同電極1 1 5可以使用在實施例模式i 電極77舉出的具有透光性導電材料的透光性 成。作爲共同電極115，上述透光導電膜之外 用氮化鈦膜或鈦膜。在圖9B中，作爲共同電 ITO。在隔壁1 1 3的開口部中，藉由使像素電 光層114、共问電極115彼此重疊，形成發光 然後’較佳的在共同電極1 1 5及隔壁u 3上 1 1 6，以便防止氧、氫、水分、二氧化碳等浸 件Π7中。作爲保護膜丨16，可以形成氮化矽 矽膜、D L C膜等。 進而，實際上當完成圖9B的製程時，爲 大氣’較佳的由氣密性高且脫氣少的保護薄膜 、紫外線硬化樹脂薄膜等）或覆蓋材料來進行 )° 接著，對發光元件的結構，使用圖丨〇 a g 說明。在此’以舉出驅動用TFT爲n型的情 對像素的截面結構進行說明。使用於圖1〇Α至 示裝置的驅動用TFT7001、7011、7021是可 模式1至4所示的薄膜電晶體7 4相同地製造 性及可靠性高的薄膜電晶體。 爲了提取發光’發光元件的陽極和陰極中 :獨層構成， 的共同電極 中作爲像素 導電膜而形 ，還可以使 極1 1 5使用 極1 1 2、發 元件1 1 7。 形成保護膜 入到發光元 膜、氮氧化 了不暴露於 (貼合薄膜 封裝（密封 i 10C進行 況爲實例， ί 1 0 C的顯 以與實施例 ，它是電特 的至少一個 -42- 200910454 疋远明即可。薄膜電晶體及發光元件形成在基板上。存在 具有頂部發射結構'底部發射結構和雙面發射結構的發光 元件’其中頂部發射指著提取從與基板相反的表面發射的 光’其中底部發射指著提取從基板一側的表面發射的光， 其中雙面發射指著提取從基板一側和與基板相反的表面發 射的光。本發明的像素結構可以應用於具有任一種發射結 構的發光元件。 對具有頂部發射結構的發光元件參照圖1 0A進行說 明。 在圖10A中示出當驅動用TFT7001爲η型且從發光 元件7 0 0 2發射的光傳輸到陽極7 〇 〇 5 —側時的像素的截面 圖。在圖10Α中，發光元件7002的陰極7003和驅動用 TFT700 1電連接，並且在陰極7003上按順序層疊有發光 層7004、陽極70 05。陰極7003只要是功函數小且反射光 的導電膜，可以使用已知的材料。例如，較佳的使用C a 、Al、CaF' MgAg、AlLi等。發光層7004既可以由單獨 層構成’又可以由多層的疊層構成。在由多層構成的情況 下’在陰極7003上按順序層疊電子注入層、電子傳輸層 、發光層、電洞傳輸層、電洞注入層。注意，不一定需要 設置所有的這些層。陽極7005藉由使用透過光的具有透 光性的導電材料而形成，例如含有氧化鎢的銦氧化物、含 有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧 化鈦的銦錫氧化物、銦錫氧化物（下面表示爲ITO )、銦 鋅氧化物、添加有氧化矽的銦錫氧化物等的具有透光性的 -43- 200910454 導電膜。 陰極7003及陽極7005夾有發光層7004的區域相當 於發光元件7002。在圖10A所示的像素中，如空心箭頭 所示’從發光元件7002發射的光發射到陽極7005 —側。 接下來，對底部發射結構的發光元件參照圖1 0B進行 說明。圖10B示出當驅動用TFT 701 1爲η型且從發光元 件70 1 2發射的光發射到陰極701 3 —側時的像素的截面圖 。在圖10Β中，在與驅動用TFT7011電連接的具有透光 性的導電膜70 1 7上形成有發光元件70 1 2的陰極701 3， 在陰極7013上按順序層疊有發光層7014、陽極7015。注 意’在陽極70 1 5具有透光性的情況下，可以以覆蓋陽極 7015的方式形成有用於反射光或遮蔽光的遮罩膜7016。 與圖10Α的情況相同，陰極7013只要是功函數小的導電 膜，可以使用各種各樣的材料。但是，其膜厚度設定爲透 過光的程度（較佳的大約爲5nm至30nm )。例如，作爲 陰極7013可以使用膜厚度爲20nm的 A卜而且，與圖 10A相同，發光層7014既可以由單獨層構成，又可以由 多層的疊層構成。與圖10A相同，陽極7015可以藉由使 用具有透光性的導電性材料而形成但不必要透過光。遮罩 膜7 01 6可以使用如反射光的金屬等，但是不局限於金屬 膜。例如，也可以使用添加黑色顏料的樹脂等。 陰極7013及陽極7015夾有發光層7014的區域相當 於發光元件70 1 2。在圖1 0B所示的像素中，如空心箭頭 所示，從發光元件70 1 2發射的光發射到陰極70 1 3 —側。 -44 - 200910454 其次，對具有雙面發射結構的發光元件，使用圖1 〇C 進行說明。在圖10C中，在與驅動用TFT702 1電連接的 具有透光性的導電膜7027上形成有發光元件7022的陰極 7023，在陰極7023上按順序層疊有發光層7024、陽極 7025。與圖10A相同，陰極7023只要是功函數小的導電 膜，可以使用已知的材料。但是，其膜厚度設定爲透過光 的程度。例如，可以使用膜厚度爲20nm的A1作爲陰極 7023。而且，與圖10A相同，發光層7024既可以由單獨 層構成，又可以由多層的疊層構成。與圖10A相同，陽 極7 0 2 5可以藉由使用透過光的具有透光性的導電性材料 而形成。 陰極7023、發光層7024、陽極7025彼此重疊的區域 相當於發光元件7 0 2 2。圖1 0 C所示的像素中’如空心箭 頭所示，從發光元件7 〇 2 2發射的光發射到陽極7 0 2 5 —側 和陰極7023 —側的雙方。 注意，雖然在此作爲發光元件對有機EL元件進行說 明，但是也可以作爲發光元件使用無機E L元件。 注意，雖然在本實施例模式中示出了控制發光元件的 驅動的薄膜電晶體（驅動TFT )和發光元件電連接的一例 ，但是也可以採用在驅動TFT和發光元件之間連接有電 流控制用TFT的結構。 注意，本實施例模式所示的顯示裝置不局限於圖1 0A 至1 0 C所示的結構’而基於本發明的技術思想可以實現各 種各樣的變形。 -45- 200910454 藉由上述製程，可以製造發光裝置作爲顯示裝置。本 實施例模式的發光裝置因爲使用電特性及可靠性高的薄膜 電晶體，所以它是對比度高且可見度高的發光裝置。此外 ，因爲採用使用沒有鐳射晶化製程的微晶半導體膜的薄膜 電晶體，所以可以生產性高地製造可見度高的發光裝置。 實施例模式7 在本實施例模式中，下面示出對具有實施例模式1至 4所示的薄膜電晶體的顯示裝置。本實施例模式對作爲顯 示元件使用液晶顯示元件的液晶顯示裝置的實例，使用圖 1 2至25進行說明。使用於圖1 2至25的液晶顯示裝置的 TFT62 8、62 9可以與實施例模式1至4所示的薄膜電晶體 同樣地製造，它是電特性及可靠性高的薄膜電晶體。 首先’不出VA ( Vertical Alignment;垂直配向）型的 液晶顯示裝置。V A型液晶顯示裝置是一種控制液晶顯示 面板的液晶分子的排列的方式。VA型液晶顯示裝置是當 不被施加電壓時液晶分子朝垂直於面板表面的方向的方式 。在本實施例模式中’尤其將像素（pixel )分割爲幾個 子像素（subpixel )’使分子分別向不同的方向推倒。上 述方法稱爲多域（multi _d〇main )化或多域設計。在下面 的說明中，說明考慮到多域設計的液晶顯示裝置。 圖1 3及圖1 4分別示出像素電極及相對電極。注意， 圖1 3是形成像素電極的基板一側的平面圖，而圖1 2示出 关寸應於圖I 3中的G-Η線的截面結構。此外，圖14是形 -46 - 200910454 成相對電極的基板一側的平面圖。在下面的說明中，參照 上述附圖進行說明。 圖12示出將形成有TFT62 8、與它連接的像素電極 624、以及儲存電容部63 0的基板600和形成有相對電極 640等的相對基板60 1彼此層疊，並注入有液晶的狀態。 在相對基板60 1上形成隔離物642的位置形成有遮光 膜632、第一彩色膜63 4、第二彩色膜63 6、第三彩色膜 63 8、相對電極640。藉由具有該結構，使用作控制液晶 的取向的突起644和隔離物642的高度不同。在像素電極 624上形成有對準膜648，同樣在相對電極640上也形成 有對準膜646。其間形成有液晶層65 0。 在此，使用柱狀隔離物示出隔離物642，但是也可以 散佈珠狀隔離物。再者，也可以在基板6 0 0上形成的像素 電極624上形成隔離物642。 在基板600上形成TFT62 8、與它連接的像素電極 624、以及儲存電容部63 0。像素電極624透過接觸孔623 連接到佈線618，該接觸孔623貫通覆蓋TFT628、佈線 、以及儲存電容部63 0的絕緣膜620和覆蓋絕緣膜的第三 絕緣膜6 2 2。可以適當地使用實施例模式〗所示的薄膜電 晶體作爲TFT628。此外，儲存電容部63 0由第一電容佈 線6 0 4、閘極絕緣膜6 0 6和第二電容佈線6 1 7構成，該第 —電容佈線6 0 4與T F T 6 2 8的閘極佈線6 0 2同樣地形成， 而該第二電容佈線6 1 7佈線6 1 6、6 1 8同樣地形成。 藉由使像素電極624、液晶層6 5 0、以及相對電極 -47- 200910454 640彼此重疊’形成液晶元件》 圖12示出基板600上的結構。使用實施 示的材料形成像素電極624。在像素電極624 625。槽縫625用來控制液晶的取向。 連接到圖1 5所示的T F T 6 2 9的像素電極 電容部631可以分別與像素電極624及儲存電 樣地形成。TFT628和TFT629都與佈線616 晶顯不面板的像素（pixel)由像素電極 624 626構成。像素電極624和像素電極626是子彳 圖1 4示出相對基板一側的結構。在遮光j 成有相對電極640。相對電極640較佳的使用 6 2 4同樣的材料形成。在相對電極64 〇上形成 的取向的突起6 4 4。此外，根據遮光膜6 3 2的 隔離物6 4 2。 圖1 5示出該像素結構的等效電路。 TFT629都連接到閘極佈線602、佈線61 6。在 藉由使電容佈線6 0 4和電容佈線6 0 5的電位不 液晶元件65 1的工作和液晶元件652的工作不 ，藉由分別控制電容佈線6 0 4的電位和電容佈 位，精密地控制液晶的取向來擴大視角。 當對設置有槽縫625的像素電極624施加 槽縫625的近旁產生電場應變（傾斜電場）。 縫6 2 5和相對基板6 〇 1 —側的突起6 4 4以互相 配置，有效地產生傾斜電場且控制液晶的取向 例模式1所 中設置槽縫 626及儲存 容部6 3 0同 連接。該液 和像素電極 象素。 漠632上形 與像素電極 有控制液晶 位置形成有 TFT628 和 此情況下， 同，可以使 同。就是說 線6 0 5的電 電壓時，在 藉由將該槽 咬合的方式 ，並根據各 -48- 200910454 個位置使液晶取向的方向不同。就是說’進行多域化來擴 大液晶顯示面板的視角。 接著，對於與上述不同的VA型的液晶顯示裝置，參 照圖1 6至圖1 9進行說明。 圖1 6和圖1 7示出V A型液晶顯示面板的像素結構。 圖17是基板600的平面圖，而圖16示出對應於圖17所 示的切斷線Y-Z的截面結構。在下面的說明中，參照該兩 個附圖進行說明。 在該像素結構中，一個像素包括多個像素電極，並且 TFT連接到每個像素電極。各個TFT構成爲由不同的閘 極信號驅動。就是說，多域設計的像素具有獨立地控制對 各個像素電極施加的信號的結構。 像素電極6 2 4在接觸孔6 2 3中透過佈線6 1 8連接到 TFT62 8。此外，像素電極626在接觸孔62 7中透過佈線 619連接到TFT629。TFT628的閘極佈線602和TFT629 的閘極佈線6 0 3彼此分離，以便可以提供不同的閘極信號 。另一方面，TFT628和TFT629共同使用用作資料線的 佈線6 1 6。T F T 6 2 8和T F T 6 2 9可以適當地使用實施例模式 1所示的薄膜電晶體。另外，還設置有電容佈線690。 像素電極624和像素電極626的形狀不同，並且由槽 縫6 2 5分離。以圍繞放大爲V字形的像素電極6 2 4的外 側的方式形成像素電極626。藉由使用TFT628和TFT629 使對像素電極624和像素電極626施加電壓的時序不同， 控制液晶的取向。圖1 9示出該像素結構的等效電路。 -49 - 200910454 TFT628與閘極佈線602連接，而TFT629與 連接。藉由將不同的閘極信號分別提供到閘 閘極佈線6 0 3，可以使T F T 6 2 8和T F T 6 2 9 同。 在相對基板601上形成有遮光膜632 636、相對電極640。此外，在第二彩色膜 極6 4 0之間形成有平坦化膜6 3 7，以便防止 亂。圖1 8示出相對基板一側的結構。相對‘ 不同的像素之間共同使用的電極，其中形成 藉由將該槽縫64 1和像素電極624及像素電 槽縫625以互相咬合的方式配置，可以有效 場且控制液晶的取向。由此，可以根據各個 向的方向不同，以擴大視角。 藉由使像素電極624、液晶層 65 0、. 640彼此重疊，形成第一液晶元件。此外， 626、液晶層 6 5 0、以及相對電極 640彼此 二液晶元件。另外，採用在一個像素中設置 件和第二液晶元件的多域結構。 接著，示出橫向電場方式的液晶顯示裝 方式是藉由對於單元內的液晶分子向水平方 驅動液晶來進行灰度級表達的方式。藉由採 以將視角擴大到大約1 8 0 °。在下面的說明中 向電場方式的液晶顯示裝置進行說明。 圖20示出將形成有TFT 62 8和連接到 L閘極佈線6 0 3 極佈線602和 的工作時序不 、第二彩色膜 6 3 6和相對電 液晶的取向混 電極640是在 有槽縫641。 極6 2 6 —側的 地產生傾斜電 位置使液晶取 以及相對電極 藉由像素電極 重疊，形成第 有第一液晶元 置。橫向電場 向施加電場而 用該方式，可 ，對於採用橫 它的像素電極 -50- 200910454 6 2 4的基板6 0 0和相對基板6 0 1重疊並注入液晶的狀 相對基板601形成有遮光膜632、第二彩色膜636、 化膜6 3 7等。因爲像素電極位於基板6 0 0 —側，不設 相對基板601 —側。在基板6〇〇和相對基板601之間 有液晶層6 5 0。 在基板600上形成第一像素電極607、連接到第 素電極6 0 7的電容佈線6 0 4、以及實施例模式1所 TFT628。第一像素電極607可以使用與實施例模式 示的像素電極7 7相同的材料。此外，第一像素電極 以大致區劃爲像素的形狀的狀態而形成。注意，在第 素電極6 0 7及電容佈線6 0 4上形成閘極絕緣膜6 0 6。 TFT62 8的佈線6 1 6、佈線6 1 8形成在閘極絕緣膜 上。佈線6 1 6是在液晶顯示面板中傳送視頻信號的資 ，也是向一個方向延伸的佈線的同時，還與源區域6 ] 接而成爲源極及汲極中的一方電極。佈線618成爲源 汲極中的另一方電極且是與第二像素電極624連接的 〇 在佈線6 1 6、佈線6 1 8上形成第二絕緣膜6 2 0。 ，在絕緣膜620上形成透過絕緣膜620中的接觸孔與 6 1 8連接的第二像素電極624。像素電極624使用與 例模式1所示的像素電極7 7同樣的材料形成。 藉由上述方法，在基板6 00上形成TFT628和與 接的第二像素電極624。注意，儲存電容形成在第一 電極607和桌_•像素電極624之間。 態。 平坦 置在 形成 一像 示的 1所 607 一像 606 料線 〇連 極及 佈線 此外 佈線 實施 它連 像素 -51 - 200910454 圖21是示出像素電極的結構的平面圖。圖20 應於圖21所示的切斷線Ο-P的截面結構。在像 624中，設置槽縫625。槽縫625用作控制液晶的 在此情況下，在第一像素電極607和第二像素電極 間產生電場。在第一像素電極607和第二像素電極 間形成有閘極絕緣膜606，但是閘極絕緣膜606的 50nm至200nm，與厚度爲2#m至10//m的液晶 充分薄，因此實際上沿與基板600平行的方向（7欠 )產生電場。由該電場控制液晶的取向。藉由利用 板大致平行的方向的電場使液晶分子向水平方向旋 此情況下，由於液晶分子在任何狀態下都處於水平 所以因觀看角度的對比度等的影響很少，從而擴大 此外，因爲第一像素電極607和第二像素電極624 有透光性的電極，所以可以提高開口率。 接著，示出橫向電場方式的液晶顯示裝置的其 圖 22 和圖 23 示出 IPS (In-Plane Switching ) 液晶顯示裝置的像素結構。圖2 3是平面圖，而圖 對應於圖23所示的截斷線I-J的截面結構。在下 明中，參照上述兩個附圖進行說明。 圖22示出形成有TFT628及連接到該TFT628 電極624的基板600和相對基板601彼此重疊並注 的狀態。相對基板6 01形成有遮光膜6 3 2、第二 636、平坦化膜637等。像素電極位於基板600 — 示出對 素電極 取向。 624之 624之 厚度爲 層相比 .平方向 該與基 轉。在 狀態， 視角。 都是具 他一例 方式的 22示出 面的說 的像素 入液晶 彩色膜 側，而 -52 - 200910454 不設置在相對基板601 —側。在基板600 之間形成有液晶層6 5 0。 在基板6 0 0上形成共同電位線6 0 9、 1所示的TFT628。共同電位線609可以與 佈線6 0 2同時形成。此外，第一像素電極 爲像素形狀的狀態而形成。 T F T 6 2 8的佈線6 1 6、佈線6 1 8形成在 上。佈線6 1 6是在液晶顯示面板中傳送視 ，且是向一個方向延伸的佈線，同時，還: 接而成爲源極及汲極中的一方電極。佈線 汲極中的另一方電極且是與第二像素電極 〇 在佈線6 1 6、佈線6 1 8上形成第二絕 ，在絕緣膜620上形成透過絕緣膜620中 佈線6 1 8連接的第二像素電極624。像素〃 實施例模式1所示的像素電極77同樣的 ，如圖23所示，形成像素電極624，以便 和與共同電位線609同時形成的梳形電極 場。另外，像素電極624被形成爲其梳齒 線6 0 9同時形成的梳形電極互相咬合。 當施加到像素電極624的電位與共同 位之間產生電場時，由該電場控制液晶的 該大致平行於基板的方向的電場使液晶分 轉。在此情況下，由於液晶分子在任何狀 和相對基板601 以及實施例模式 T F T 6 2 8的閘極 607以大致區分 閘極絕緣膜606 頻信號的資料線 與源區域6 1 0連 6 1 8成爲源極及 624連接的佈線 緣膜620。此外 的接觸孔623與 電極624使用與 材料形成。注意 在像素電極624 之間產生橫向電 部和與共同電位 電位線6 0 9的電 取向。藉由利用 子向水平方向旋 態下都處於水平 -53- 200910454 狀態，所以因觀看角度的對比度等的影響很少，從 視角。 藉由上述方法，在基板600上形成TFT62 8以 連接的像素電極624。儲存電容藉由在共同電位線 電容電極6 1 5之間設置閘極絕緣膜606而形成。電 615和像素電極624透過接觸孔63 3相互連接。 接著，示出TN型的液晶顯示裝置的方式。 圖2 4和圖2 5示出TN型液晶顯示裝置的像素 圖25是平面圖，而圖24示出對應於圖25所示的 斷線K - L的截面結構。在下面的說明中，參照上述 圖進行說明。
像素電極624在接觸孔623中透過佈線 T F T 6 2 8連接。用作資料線的佈線6 1 6與T F T 6 2 8 作爲TFT628 ’可以應用實施例模式i所示的TFT 一種。 像素電極6 2 4藉由使用實施例模式1所示的像 7 7形成。 在相對基板601上形成有遮光膜632、第二 6 3 6、相對電極6 4 0。此外，在第二彩色膜6 3 6和 極640之間形成平坦化膜63 7，以便防止液晶的取 。液晶層6 5 0形成在像素電極6 2 4和相對電極6 4 0 藉由使像素電極6 2 4、液晶6 5 0、以及相對電 彼此重疊，形成液晶元件。 此外，在基板6 0 0或相對基板6 〇 1上也可以形 而擴大 及與它 609和 容電極 結構。 沿著切 兩個附 618 與 連接。 的任何 素電極 彩色膜 相對電 向混亂 之間。 極 6 4 0 成有顏 -54- 200910454 色濾光片、用來防止旋錯（disclination)的遮罩膜（黑矩 陣）等。此外，在與基板6 0 0的形成有薄膜電晶體的面相 反的面上貼附偏光板，而在與相對基板60 1的形成有相對 電極6 4 0的面相反的面上貼附偏光板。 藉由上述製程，可以製造液晶顯示裝置。由於本實施 例模式的液晶顯示裝置使用截止電流少且電特性和可靠性 高的薄膜電晶體，因此是對比度高且可見度高的液晶顯示 裝置。此外，因爲採用使用沒有雷射晶化製程的微晶半導 體膜的薄膜電晶體，所以可以批量生產性高地製造可見度 高的液晶顯示裝置。 實施例模式8 接著，下面示出作爲本發明的顯示裝置的一種方式的 顯示面板結構。在本實施例模式中，對液晶顯示面板（也 稱爲液晶面板）和發光顯示面板（也稱爲發光面板）進行 說明，該液晶顯示面板是具有液晶顯示元件作爲顯示元件 的液晶顯示裝置的一種方式，該發光顯示面板是具有發光 元件作爲顯示元件的顯示裝置的一種方式。 圖6 A示出另行僅形成信號線驅動電路6 0 1 3且與形 成在基板6 0 1 1上的像素部6 0 1 2連接的發光顯示面板的方 式。像素部6012及掃描線驅動電路6014藉由採用使用微 晶半導體膜的薄膜電晶體形成。藉由採用跟使用微晶半導 體膜的薄膜電晶體比起來可以獲得高遷移率的電晶體來形 成信號線驅動電路’可以使被要求比掃描線驅動電路高的 -55- 200910454 驅動頻率的信號線驅動電路的工作穩定。注意’信號線驅 動電路6013也可以是使用單晶半導體的電晶體、使用多 晶半導體的薄膜電晶體、或使用SOI的電晶體。對於像素 部6012、信號線驅動電路6013、掃描線驅動電路6014透 過FPC 6015分別供給電源電位、各種信號等。 此外，信號線驅動電路及掃描線驅動電路也可以一起 形成在與像素部相同的基板上。 另外，在另行形成驅動電路的情況下’不一定需要將 形成有驅動電路的基板貼附在形成有像素部的基板上，例 如也可以貼附在FPC上。圖6B示出發光裝置面板的方式 ，在該發光裝置面板中另行僅形成信號線驅動電路6023 ，且與在基板602 1上形成有的像素部6022及掃描線驅動 電路6024連接。像素部6022及掃描線驅動電路6024藉 由採用使用微晶半導體膜的薄膜電晶體形成。信號線驅動 電路6 02 3透過FPC602 5與像素部6022連接。對於像素 部6 0 2 2、信號線驅動電路6 0 2 3、掃描線驅動電路6 0 2 4透 過FPC 6025分別供給電源電位、各種信號等。 此外，也可以藉由採用使用微晶半導體膜的薄膜電晶 體僅將信號線驅動電路的一部分或掃描線驅動電路的一部 分形成在與像素部相同的基板上，並且另行形成其他部分 並使它電連接到像素部。圖6 C示出一種發光裝置面板的 方式。在該發光裝置面板中，在與像素部603 2、掃描線 驅動電路6 0 3 4相同的基板6 0 3 1上形成信號線驅動電路所 具有的類比開關6033a’並且在不同的基板上另行形成信 -56- 200910454 號線驅動電路所具有的移位暫存器603 3 b並彼此貼合。像 素部6032及掃描線驅動電路6〇34藉由採用使用微晶半導 體膜的薄膜電晶體形成。信號線驅動電路所具有的移位暫 存器6033b透過FPC6035與像素部6032連接。對於像素 部603 2、信號線驅動電路、掃描線驅動電路603 4透過 F P C 6 0 3 5分別供給電源電位、各種信號等。 如圖 6A至 6C所示，在本發明的發光裝置中，可以 在與像素部相同的基板上藉由採用使用微晶半導體膜的薄 膜電晶體形成驅動電路的一部分或全部。 注意’另行形成的基板的連接方法沒有特別的限制， 可以使用已知的COG方法、引線鍵合方法、或TAB方法 等。此外，若是能夠電連接，連接位置不局限於圖6A至 6C所示的位置。另外，也可以另行形成控制器、cpu、 記憶體等而連接。 注意’用於本發明的信號線驅動電路不局限於只具有 移位暫存器和類比開關的方式。除了移位暫存器和類比開 關之外’也可以具有其他電路如緩衝器、位準轉移器、源 極跟隨器等。此外’不一定需要設置移位暫存器和類比開 關’例如既可以使用如解碼器電路那樣能夠選擇信號線的 其他電路代替移位暫存器，又可以使用鎖存器等代替類比 開關。 接下來’對於相當於本發明的顯示裝置的一種方式的 發光顯示面板的外觀及截面，使用圖1丨八和hb進行說 明。圖1 1 A是藉由使用密封材料將形成在第一基板上的 -57- 200910454 使用微晶半導體膜的薄膜電晶體及發光元件密封在第 板與第二基板之間的面板的俯視圖，圖丨丨B相當於圖 的沿A - A'的截面圖。 以圍繞在第一基板4 50 1上設置的像素部45〇2和 線驅動電路4 5 04的方式設置有密封材料45〇5。另外 像素部45〇2和掃描線驅動電路4504上設置有第-4 5 0 6。因此’像素部4 5 0 2和掃描線驅動電路4 5 〇 4跑 4507 —起由第一基板4501、密封材料45〇5、以及第 板4 5 0 6密封。另外，在第一基板4 5 0 1上與由密封 4505圍繞的區域不同的區域中安裝有在另行準備的 上由多晶半導體膜形成的信號線驅動電路4 5 0 3。注 雖然在本實施例模式中，對於將具有使用多晶半導體 薄膜電晶體的信號線驅動電路貼合到第一基板4501 例進行說明，但是也可以由使用單晶半導體的電晶體 信號線驅動電路並貼合。圖1 1 B例示包含於信號線驅 路4503的由多晶半導體膜形成的薄膜電晶體45 09。 另外，設置在第一基板4 5 0 1上的像素部4 5 0 2和 線驅動電路4 5 0 4具有多個薄膜電晶體，圖1 1 B例示 於像素部4502的薄膜電晶體4510。注意，在本實施 式中，雖然假定薄膜電晶體4510爲驅動TFT，但是 電晶體4510既可以爲電流控制TFT，又可以爲擦除 。薄膜電晶體45 1 0相當於使用微晶半導體膜的薄膜 體，可以藉由與實施例模式1至4所示的製程同樣製 另外，附圖標記45 1 1相當於發光元件，發光 一基 1 1 A 掃描 ，在 基板 塡料 二基 材料 基板 意， 膜的 的一 形成 動電 掃描 包含 例模 薄膜 TFT 電晶 造。 元件 -58- 200910454 4511所具有的像素電極與薄膜電晶體4510的源極電極或 汲極電極透過佈線4 5 1 7電連接。在本實施例模式中發光 元件4 5 1 1的共同電極和具有透光性的導電膜4 5 1 2電連接 。注意，發光元件4 5 1 1的結構不局限於本實施例模式所 示的結構。根據從發光元件4 5 1 1取出的光的方向或薄膜 電晶體45 1 0的極性等，可以適當地改變發光元件45 1 1的 結構。 此外，供給給另行形成的信號線驅動電路4 5 0 3和掃 描線驅動電路45 04或像素部4502的各種信號及電位，雖 然圖1 1 B所示的截面圖中未圖示，但是透過引導佈線 4514及引導佈線4515從FPC4518提供。 在本實施例模式中，連接端子4 5 1 6由與發光元件 45 1 1所具有的像素電極相同的導電膜形成。另外，引導 佈線45 14、引導佈線4515由與佈線451 7相同的導電膜 形成。 連接端子4516與FPC4518所具有的端子透過各向異 性導電膜4519電連接。 作爲位於來自發光元件4511的光的取出方向的基板 必須爲透明。在此情況下，使用玻璃板、塑膠板、聚酯薄 膜或丙烯酸薄膜等具有透光性的材料。 另外’作爲塡料4 5 0 7除了氮或氬等惰性的氣體之外 ’還可以使用紫外線硬化樹脂或熱硬化樹脂，即可以使用 PVC (聚氯乙烯）、丙烯、聚醯亞胺、環氧樹脂、矽酮樹 脂、PVB (聚乙烯醇縮 丁醛）、或 EVA ( ethylene vinyl -59- 200910454 acetate，即乙烯-醋酸乙烯酯）。在本實施例模式中作爲 塡料使用氮。 另外，若有需要，也可以在發光元件的射出表面一側 適當地提供諸如偏光板、圓偏光板（包括橢圓偏光板）、 相位差板（λ/4片、λ/2片）、以及顏色濾光片等的光學 膜。另外’也可以在偏光板或圓偏光板上提供抗反射膜。 例如，可以執行抗眩光處理，該處理是利用表面的凹凸來 擴散反射光並降低眩光的。 注意’圖1 1 Α和1 1 Β示出另行形成信號線驅動電路 4503並安裝到第一基板45〇1上的一例，但是本實施例模 式不局限於該結構。既可以另行形成掃描線驅動電路並安 裝，又可以另行僅形成信號線驅動電路的一部分或掃描線 驅動電路的一部分並安裝。 接下來，對於相當於本發明的液晶顯示裝置的一種方 式的液晶顯示面板的外觀及截面，使用圖26A和26B進 行說明。圖2 6 A是藉由使用密封材料4 0 0 5將形成在第— 基板400 1上的具有微晶半導體膜的薄膜電晶體40 1〇及液 晶元件4013密封在第一基板4001與第二基板4〇〇6之間 的面板的俯視圖，圖2 6 B相當於圖2 6 A的沿Μ - N，的截面 圖。 以圍繞在第一基板4001上設置的像素部4〇〇2和掃描 線驅動電路4004的方式設置有密封材料4005。另外，在 像素部4002和掃描線驅動電路4004上設置有第二基牛反 4006。因此’像素部4002和掃描線驅動電路4004跑液晶 -60- 200910454 4008 —起由第一基板4001、密封材料4〇〇5、以及第二基 板4 0 0 6密封。另外，在第一基板4 〇 〇 1上的與由密封材料 4005圍繞的區域不同的區域中安裝有在另行準備的基板 上由多晶半導體膜形成的信號線驅動電路40()3。注意， 雖然在本實施例模式中’對於將具有使用多晶半導體膜的 薄膜電晶體的信號線驅動電路貼合到第一基板4 0 0 1的〜 例進行說明’但是也可以由使用單晶半導體的電晶體形成 信號線驅動電路並貼合。圖2 6 A和2 6 B例示包含於信號 線驅動電路4003的由多晶半導體膜形成的薄膜電晶體 4009 ° 另外’設置在第一基板4001上的像素部4002和掃描 線驅動電路4004具有多個薄膜電晶體，圖mb例示包含 於像素部4002的薄膜電晶體4010。薄膜電晶體4010相 當於使用微晶半導體膜的薄膜電晶體，可以與實施例模式 1至4所示的製程同樣製造。 另外，附圖標記4 0 1 3相當於液晶元件，液晶元件 4013所具有的像素電極4030與薄膜電晶體4010透過佈 線4 0 4 0和佈線4 0 4 1電連接。而且液晶元件4 0 1 3的相對 電極4031形成在第二基板4006上。像素電極4030、相 對電極4 0 3 1 '液晶4 0 0 8彼此重疊的部分相當於液晶元件 4013 ° 注意’作爲第一基板4001、第二基板4006，可以使 用玻璃、金屬（典型爲不銹鋼）、陶瓷、塑膠。作爲塑膠 ’可以使用 FRP( Fiberglass-Reinforced Plastics，即纖維 -61 - 200910454 強化塑膠）板、PVF (聚氟乙烯）薄膜、聚酯薄膜或丙嫌 酸樹脂薄膜。另外’也可以採用由PVF薄膜或聚酯薄膜 夾著鋁箔的結構的薄片。 另外，附圖標記4 0 3 5是球狀的隔離物，用於控制像 素電極4 0 3 0和相對電極4 0 3 1之間的距離（單元間隙）而 設置。注意，也可以使用藉由對絕緣膜有選擇性地進行蝕 刻來獲得的隔離物。 此外，供給給另行形成的信號線驅動電路4 0 0 3和掃 描線驅動電路4004或像素部4002的各種信號及電位，透 過引導佈線4014及引導佈線4015從FPC4018提供。 在本實施例模式中，連接端子40 1 6由與液晶元件 4013所具有的像素電極403 0相同的導電膜形成。另外， 引導佈線4 0 1 4、引導佈線4 0 1 5由與佈線4 0 4 1相同的導 電膜形成。 連接端子4016與FPC4018所具有的端子透過各向異 性導電膜4 0 1 9電連接。 注意，雖然未圖示，本實施例模式所示的液晶顯示裝 置可以具有定向膜、偏光板，進而也可以具有顏色濾光片 、遮罩膜。 注意，圖26A和26B也示出另行形成信號線驅動電 路4003並安裝到第—基板400 1上的一例，但是本實施例 模式不局限於該結構。既可以另行形成掃描線驅動電路並 安裝’又可以另行僅形成信號線驅動電路的一部分或掃描 線驅動電路的一部分並安裝。 -62- 200910454 本實施例模式可以與其他實施例模式所記載的結 當地組合而實施。 實施例模式9 根據本發明而獲得的顯示裝置等可以用於各種模 主動矩陣型EL模組、主動矩陣型液晶模組）上。換 說’對於顯示部分安裝有上述各種模組的所有電子設 可以實施本發明。 作爲這種電子設備，可以舉出影像拍攝裝置如攝 和數位相機等、頭戴式顯示器（護目鏡型顯示器）、 導航系統、投影機、汽車音響、個人電腦、可檇式資 端（移動電腦、行動電話或電子書等）等。圖7A 3 示出了其一例。 圖7A表示電視裝置。如圖7A所示可以將顯示 組裝在框體中來完成電視裝置。將安裝有FPC的顯 板還稱爲顯示模組。由顯示模組形成主螢幕2003， 其他附屬裝置還具有揚聲器部分2009、操作開關等 上所述，可以完成電視裝置。 如圖7A所示，在框體200 1中組裝利用顯示元 顯示用面板2002，並且可以由接收機2005接收普通 視廣播，而且藉由介於數據機2 0 04連接到有線或無 式的通訊網絡，還可以進行單向（從發送者到接收者 雙向（在發送者和接收者之間，或者在接收者之間） 訊通訊。電視裝置的操作可以由組裝在框體中的開關 構適 組（ 句話 備均 像機 汽車 訊終 ί 7D 模組 示面 作爲 。如 件的 的電 線方 )或 的資 或另 -63- 200910454 外的遙控單元2006進行’並且該遙控單元2006也可以設 置有顯示輸出資訊的顯示部分2007。 另外’電視裝置還可以附加有如下結構：除了主螢幕 20 03以外，使用第二顯示用面板形成輔助螢幕20〇8，而 顯示頻道或音量等。在該結構中，也可以採用優越於視角 的發光顯示面板形成主螢幕2003，並且採用能夠以低耗 電量進行顯示的液晶顯示面板形成輔助螢幕。另外，爲了 優先地減小耗電量’也可以採用如下結構：使用液晶顯示 面板形成主螢幕2003 ’使用發光顯示面板形成輔助螢幕 ，並且輔助螢幕能夠點亮和熄滅。 圖8示出表示電視裝置的主要結構的方塊圖。在顯示 面板90 0中’形成有像素部90 1。信號線驅動電路902和 掃描線驅動電路903也可以由COG方式安裝在具備像素 部901的基板上。 作爲其他外部電路的結構，在視頻信號的輸入一側包 括視頻信號放大電路9 0 5、視頻信號處理電路9 0 6、以及 控制電路9 0 7等。該視頻信號放大電路9 0 5放大由調諧器 904接收的信號中的視頻信號，該視頻信號處理電路906 將從視頻信號放大電路9 0 5輸出的信號轉換爲與紅、綠、 藍每種顏色相應的色信號，該控制電路9 0 7將該視頻信號 轉換爲驅動器IC的輸入規格。控制電路9 0 7將信號分別 輸出到掃描線一側和信號線一側。在進行數位驅動的情況 下’也可以具有如下結構，即在信號線一側設置信號分割 電路908，並且將輸入數位信號分成m個來供給。 -64 - 200910454 由調諧器904接收的信號中的音頻信 號放大電路909，並且其輸出經過音頻信 供給到揚聲器9 1 3。控制電路9 1 1從輸入 站（接收頻率）和音量的控制資訊，並且 諧器904、音頻信號處理電路910。 當然，本發明不局限於電視裝置，並 種各樣的用途，如個人電腦的監視器、大 如火車站或機場等的資訊顯示板或者街頭 等。 圖7B示出行動電話2301的一個例 2301包括顯示部2302、操作部2303等 2 3 02中，藉由應用上述實施例模式所說 以提高批量生產性。 此外’圖7 C所示的可檇式電腦包括 部2 4 0 2等。藉由將上述實施例模式所示 於顯示部2 4 0 2，可以提高批量生產性。 圖7D是桌燈’包括照明部25〇1、炎 整臂2503、支柱2504、台座2505、電源 燈藉由將使用本發明的製造裝置形成的顯 明部250 1來製造。注意’照明設備還包 上的照明設備或掛壁式照明設備等。藉由 置’可以大幅度地降低製造成本，從而可 燈。 號傳送到音頻信 號處理電路9 1 〇 部9 1 2接收接收 將信號傳送到調 且可以適用於各 面積的顯示媒體 上的廣告顯示板 子。該行動電話 構成。在顯示部 明的顯示裝置可 主體240 1、顯示 的顯示裝置應用 登罩2502、可調 開關2506。該桌 不裝置用於其照 括固定在天花板 本發明的製造裝 以提供廉價的桌 -65- 200910454 【圖式簡單說明】 圖1A至1E是說明本發明的顯示裝置的製造方法的 圖； 圖2A至2D是說明本發明的顯示裝置的製造方法的 圖； 圖3A和3B是說明本發明的顯示裝置的製造方法的 圖； 圖4A至4D是說明本發明的顯示裝置的製造方法的 圖； 圖5A和5B是說明本發明的電漿CVD裝置的平面圖 圖6A至6C是說明本發明的半導體裝置的製造方法 的圖； 圖7A至7D是表示應用本發明的電子設備的圖； 圖8是表示應用本發明的電子設備的主要結構的方塊 圖； 圖9A和9B是說明本發明的顯示裝置的圖； 圖10 A至10C是說明本發明的顯示裝置的圖； 圖1 1 A和1 1 B是說明本發明的顯示裝置的圖； 圖1 2是說明本發明的顯示裝置的圖； 圖1 3是說明本發明的顯示裝置的圖； 圖1 4是說明本發明的顯示裝置的圖； 圖1 5是說明本發明的顯示裝置的圖； 圖1 6是說明本發明的顯示裝置的圖； -66- 200910454 圖1 7是說明本發明的顯示裝置的圖； 圖1 8是說明本發明的顯示裝置的圖； 圖1 9是說明本發明的顯示裝置的圖； 圖20是說明本發明的顯示裝置的圖； 圖2 1是說明本發明的顯示裝置的圖； 圖22是說明本發明的顯示裝置的圖； 圖23是說明本發明的顯示裝置的圖； 圖24是說明本發明的顯示裝置的圖； 圖25是說明本發明的顯示裝置的圖；以及 圖26A和26B是說明本發明的顯示裝置的圖。 【主要元件符號說明】 5 1 :閘極電極 5 0 :基板 52a、52b :閘極絕緣膜 5 3 :微晶半導體膜 5 4 :緩衝層 5 5 :半導體膜 6 0 :氫電漿 5 6 :掩模 6 1 :微晶半導體膜 62 :緩衝層 6 3 :半導體膜 65a-65c :導電膜 -67- 200910454 66 :掩模 7 1 a - 7 1 c :源極電極和汲極電極 7 2 :源區和汲區 73 :緩衝層 47 :薄膜電晶體 76 :絕緣膜 7 7 :像素電極 79 :薄膜電晶體 1 1 1 0 :裝載室 1 1 1 5 :卸載室 1111-1114:反應室 1122-1127:閘閥 1 1 20 :公共室 1 1 2 1 :傳送單元 1 1 28 :盒子 ，1 129 :盒子 1 0 0 :基板 85 :薄膜電晶體 86 :薄膜電晶體 8 7 :絕緣膜 1 1 1 :平坦化膜 1 1 2 :像素電極 1 1 3 :隔壁 1 14 :發光層 -68- 200910454 115 :共同電極 I 1 7 :發光元件 II 6 :保護膜 700 1 ：驅動 TFT 7011：驅動 TFT 702 1 ： ifj TFT 74 :薄膜電晶體 7002 :發光元件 7005 :陽極 7003:陰極 7004 :發光層 7 〇 1 2 :發光元件 7013 ：陰極 7014 :發光層 7 0 1 5 :陽極 7016 :遮罩膜 7022 :發光元件 7023 ：陰極 7024 :發光層 7 0 2 5 :陽極 7027 :透光性導電膜 6 0 0 :基板 628 ： TFT 6 2 4 :像素電極 200910454 63 0 ： 601 ： 640 ： 6 42 : 63 2 ： 63 4 ·· 63 6 ： 63 8 ： 644 ： 648 ： 6 4 6: 65 0 ： 6 18： 62 3 ： 620 ： 622 ： 604 ： 602 ： 6 0 6: 617 ： 616 ： 625 ： 626 ： 63 1： 儲存電容部 相對基板 相對電極 隔離物 遮光膜 第一彩色膜 第二彩色膜 第三彩色膜 突起 對準膜 對準膜 液晶層 佈線 接觸孔 絕緣膜 第三絕緣膜 第一電容佈線 閘極佈線 閘極絕緣膜 第二電容佈線 佈線 槽縫 像素電極 儲存電容部 -70 200910454
629 ： TFT 6 0 5 :電容佈線 6 5 1 :液晶元件 6 5 2 :液晶元件 62 7 :接觸孔 6 1 9 :佈線 6 0 3 :間極佈線 63 7 :平坦化膜 6 4 1 :槽縫 607:第一像素電極 6 1 0 :源區 6 0 9 :共同電位線 6 1 5 :電容電極 6 3 3 :接觸孔 6011：基板 6 0 1 2 :像素電極 6 0 1 3 :信號線驅動電路 6 0 1 4 :掃描線驅動電路 6 0 2 1 :基板 6022 :像素部 6 0 2 3 :信號線驅動電路 6 0 2 4 :掃描線驅動電路 6025 ： FPC 6 0 3 1 :基板 200910454 603 2 :像素部 603 3 a :類比開關 603 3 b :移位暫存器 6 0 3 4 :掃描線驅動電路 6035 ： FPC 4 5 0 1 :第一基板 45 02 ：像素部 4 5 0 3 :信號線驅動電路 4504 ：掃描線驅動電路 45 05 ：密封材料 4 5 0 6 :第二基板 4507 ：塡料 4 5 0 9 :薄膜電晶體 4510 :薄膜電晶體 4511：發光元件 4 5 1 7 :佈線 45 12 :透光性導電膜 4518 ： FPC 45 14 :引導佈線 4 5 1 5 :引導佈線 4516 :連接端子 4 5 1 9 :各向異性導電膜 400 1 :第一基板 4010 :薄膜電晶體 -72- 200910454 4 0 1 3 :液晶元件 4006:第二基板 4 0 0 5 :密封材料 4002 ：像素部 4004 ：掃描線驅動電路 4008 :液晶 4003 ：信號線驅動電路 4009 :薄膜電晶體 4013 :液晶元件 403 0 ：像素電極 4040 ：佈線
4 0 4 1 :佈線 4 0 3 1 :相對電極 4 0 3 5:球狀隔離物 4018： FPC 4014 :引導佈線 401 5 :引導佈線 4016 :連接端子 2 0 0 1 :框體 2002:顯不用面板 200 3 ：主螢幕 2 0 0 4 :數據機 2 0 0 5 :接收機 200 6 :遙控單元 -73 200910454 2 0 0 7 :顯示部 200 8 ：輔助螢幕 900:顯示用面板 901 :像素部 9 0 2 :信號線驅動電路 9 0 3 :掃描線驅動電路 904 :調諧器 905 :視頻信號放大電路 9 0 6 :視頻信號處理電路 9 0 7 :控制電路 90 8 :信號分割電路 90 9 :音頻信號放大電路 9 1 0 :音頻信號處理電路 9 1 1 :控制電路 9 1 2 :輸入部 2 3 0 1 :行動電話 2 3 0 2 :顯示部 2 3 0 3 :操作部 240 1 :主體 2402 :顯示部 25 0 1 ：照明部 2 5 0 2 :燈罩 2 5 0 3 :可調整臂 2 5 0 4 :支柱 -74 200910454 2505 :台座 2 5 0 6 :電源開關

Claims (1)

  1. 200910454 十、申請專利範圍 1· 一種半導體裝置的製造方法，包含如下步驟： 在一基板上形成一閘極絕緣膜； 在該閘極絕緣膜上形成一微晶半導體膜；以及 在該微晶半導體膜上形成一非晶半導體膜， 其中藉由在使該閘極絕緣膜的表面受到氫電漿的作$ 時引入氫化砂氣體或鹵化砂氣體，以在該閘極絕緣膜自勺_ 面上生成結晶核，並且藉由增加該氫化矽氣體或該ή彳七_ 氣體的流率，而形成該微晶半導體膜。 2 .如申請專利範圍第1項的半導體裝置的製造方法， 其中該微晶半導體膜的氧的濃度爲5x10 19cm·3或以下，並 且該微晶半導體膜的氮的濃度和碳的濃度分別爲i x丨〇 ! s cnT3或以下。 3. 如申請專利範圍第1項的半導體裝置的製造方法， 其中該微晶半導體膜的厚度爲大於Onm且小於或等於_ 5 0 nm ° 4. 如申請專利範圍第1項的半導體裝置的製造方法， 其中該非晶半導體膜的厚度爲大於1 5 〇 nm且小於或等於 4〇〇nm 〇 5 .如申請專利範圍第1項的半導體裝置的製造方法， 其中在一反應室中形成該微晶半導體膜，並且在形成該微 晶半導體膜之前，將氫氣體或矽烷氣體引入到該反應室。 6.如申請專利範圍第1項的半導體裝置的製造方法， 其中在一反應室中形成該微晶半導體膜，並且在形成該微 -76- 200910454 晶半導體膜之前，在該反應室的內壁上形成保護膜。 7. —種半導體裝置的製造方法，包含如下步驟： 在一基板上形成一聞極絕緣膜； 在該閘極絕緣膜上形成一微晶半導體膜；以及 在該微晶半導體膜上形成一非晶半導體膜’ 其中藉由在使該閘極絕緣膜的表面受到氫電漿的作用 時引入氫化矽氣體或鹵化矽氣體，以在該閘極絕緣膜的表 面上生成結晶核，並且藉由增加該氫化矽氣體或該鹵化矽 氣體的流率，而形成該微晶半導體膜， 其中在不將該閘極絕緣膜的表面暴露在大氣中的狀態 下形成該微晶半導體膜，以及 其中在不將該微晶半導體膜的表面暴露在大氣中的狀 態下形成該非晶半導體膜。 8. 如申請專利範圍第7項的半導體裝置的製造方法， 其中該微晶半導體膜的氧的濃度爲5x1 019cnT3或以下，並 且該微晶半導體膜的氮的濃度和碳的濃度分別爲1 X 1 〇 18 cm_3或以下。 9. 如申請專利範圍第7項的半導體裝置的製造方法， 其中該微晶半導體膜的厚度爲大於〇nm且小於或等於 5 0 n m 〇 1 Ο _如申請專利範圍第7項的半導體裝置的製造方法 ’其中該非晶半導體膜的厚度大於150nm且小於或等於 4 0 0 nm 〇 1 1 _如申請專利範圍第7項的半導體裝置的製造方法 -77- 200910454 ’其中在一反應室中形成該微晶半導體膜，並且在形成該 微晶半導體膜之前，將氫氣體或矽烷氣體引入到該反應室 0 1 2.如申請專利範圍第7項的半導體裝置的製造方法 ’其中在一反應室中形成該微晶半導體膜，並且在形成該 微晶半導體膜之前，在該反應室的內壁上形成保護膜。 13.—種半導體裝置的製造方法，包含如下步驟： 在一基板上形成一閘極電極； 在該閘極電極上形成一閘極絕緣膜； 在該閘極絕緣膜上形成一微晶半導體膜； 在該微晶半導體膜上形成一非晶半導體膜； 在該非晶半導體膜上形成添加有雜質的一半導體膜； 在該添加有雜質的半導體膜上形成源極電極及汲極電 極； 藉由選擇性地蝕刻該添加有雜質的半導體膜和該非晶 半導體膜來形成源區域及汲區域和一槽部；以及 在該源極電極及汲極電極上形成一像素電極， 其中藉由在使該閘極絕緣膜的表面受到氫電漿的作用 時引入氫化矽氣體或鹵化矽氣體，以在該閘極絕緣膜的表 面上生成結晶核，並且藉由增加該氫化矽氣體或該鹵化矽 氣體的流率，而形成該微晶半導體膜， 其中在不將該閘極絕緣膜的表面暴露在大氣中的狀態 下形成該微晶半導體膜，以及 其中在不將該微晶半導體膜的表面暴露在大氣中的狀 -78- 200910454 態下形成該非晶半導體膜。 14.如申請專利範圍第13項的半導體裝置的製造方法 ，其中該微晶半導體膜的氧的濃度爲5x1 019cnT3或以下， 並且該微晶半導體膜的氮的濃度和碳的濃度分別爲1 X 1 〇 1 f cm_3或以下。 1 5 .如申請專利範圍第1 3項的半導體裝置的製造方法 ，其中該微晶半導體膜的厚度爲大於〇nm且小於或等於 5 Onm 〇 1 6 .如申請專利範圍第1 3項的半導體裝置的製造方法 ，其中該非晶半導體膜的厚度大於1 5 Onm且小於或等於 4 0 0 n m ° 1 7 .如申請專利範圍第1 3項的半導體裝置的製造方法 ，其中在一反應室中形成該微晶半導體膜，並且在形成該 微晶半導體膜之前，將氫氣體或矽烷氣體引入到該反應室 〇 1 8 .如申請專利範圍第1 3項的半導體裝置的製造方法 ，其中在一反應室中形成該微晶半導體膜，並且在形成該 微晶半導體膜之前，在該反應室的內壁上形成保護膜。 1 9 .如申請專利範圍第1 3項的半導體裝置的製造方法 ，其中在不將該非晶半導體膜的表面暴露在大氣中的狀態 下形成該添加有雜質的半導體膜。 -79-
TW097124974A 2007-07-06 2008-07-02 半導體裝置的製造方法 TWI479566B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007179095 2007-07-06

Publications (2)

Publication Number Publication Date
TW200910454A true TW200910454A (en) 2009-03-01
TWI479566B TWI479566B (zh) 2015-04-01

Family

ID=40213932

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097124974A TWI479566B (zh) 2007-07-06 2008-07-02 半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US7998800B2 (zh)
JP (4) JP2009038357A (zh)
CN (1) CN101339905B (zh)
TW (1) TWI479566B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720487B (zh) * 2018-06-18 2021-03-01 美商瑞西恩公司 具有抗偏折層之半導體裝置
TWI746962B (zh) * 2009-03-06 2021-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8344378B2 (en) 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
EP2306234A3 (de) * 2009-10-02 2011-06-22 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. Optischer Aliasfilter, Pixelsensoranordnung und digitale Aufnahmevorrichtung
WO2011052382A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
CN102655115A (zh) * 2011-03-18 2012-09-05 北京京东方光电科技有限公司 一种tft阵列基板、及其制作方法和制造设备
JP2013051370A (ja) * 2011-08-31 2013-03-14 Tokyo Electron Ltd 成膜方法及び記憶媒体
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI513002B (zh) 2012-06-05 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板以及顯示器
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器
CN102881701B (zh) 2012-09-19 2015-01-07 北京京东方光电科技有限公司 一种tft平板x射线传感器及其制造方法
CN103094295B (zh) * 2013-01-23 2016-05-25 北京京东方光电科技有限公司 平板探测器及其制作方法、摄像装置
JP6571585B2 (ja) * 2015-06-08 2019-09-04 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05226656A (ja) 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
TW303526B (zh) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP2933879B2 (ja) * 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
JP3638346B2 (ja) * 1995-09-06 2005-04-13 東芝電子エンジニアリング株式会社 液晶表示素子
US6228751B1 (en) 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JPH09325342A (ja) * 1996-05-31 1997-12-16 Toshiba Corp 液晶表示素子及びその製造方法
JPH10170959A (ja) * 1996-12-16 1998-06-26 Casio Comput Co Ltd 液晶表示装置
JPH10325965A (ja) * 1997-03-26 1998-12-08 Toshiba Corp 液晶表示素子
KR100560049B1 (ko) 1997-05-10 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP2000267141A (ja) * 1999-03-19 2000-09-29 Fujitsu Ltd 液晶表示装置及び液晶表示装置の駆動方法
JP4215905B2 (ja) * 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001042337A (ja) * 1999-07-28 2001-02-16 Sharp Corp 液晶表示素子ならびにその製造方法
JP2001330849A (ja) * 2000-05-18 2001-11-30 Nec Corp 液晶表示装置
KR100816333B1 (ko) * 2001-08-30 2008-03-24 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
JP2003255323A (ja) * 2002-03-04 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003280000A (ja) * 2002-03-20 2003-10-02 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
JP2004354940A (ja) * 2003-05-30 2004-12-16 Sharp Corp 液晶表示装置
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4044090B2 (ja) * 2003-12-26 2008-02-06 シャープ株式会社 カラーフィルタ基板及びそれを備えた液晶表示装置、並びにカラーフィルタ基板の製造方法
JP4134106B2 (ja) * 2004-06-11 2008-08-13 シャープ株式会社 カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置
US8094256B2 (en) * 2005-11-24 2012-01-10 Sharp Kabushiki Kaisha Active matrix substrate, a liquid crystal panel, a display device, a television receiver, and methods of correcting and producing the substrate and panel
KR101278477B1 (ko) * 2006-11-07 2013-06-24 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746962B (zh) * 2009-03-06 2021-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US11309430B2 (en) 2009-03-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI790708B (zh) * 2009-03-06 2023-01-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US11715801B2 (en) 2009-03-06 2023-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI720487B (zh) * 2018-06-18 2021-03-01 美商瑞西恩公司 具有抗偏折層之半導體裝置

Also Published As

Publication number Publication date
US8389343B2 (en) 2013-03-05
TWI479566B (zh) 2015-04-01
CN101339905A (zh) 2009-01-07
JP2009038357A (ja) 2009-02-19
US20110287592A1 (en) 2011-11-24
US7998800B2 (en) 2011-08-16
JP2019079073A (ja) 2019-05-23
JP2014115668A (ja) 2014-06-26
CN101339905B (zh) 2012-03-28
JP2016170417A (ja) 2016-09-23
US20090011551A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
TW200910454A (en) Method for manufacturing semiconductor device
TWI520344B (zh) 顯示裝置及其製造方法
TWI469223B (zh) 薄膜電晶體和顯示裝置的製造方法
TWI585983B (zh) 顯示裝置
TWI575293B (zh) 液晶顯示裝置
JP5395384B2 (ja) 薄膜トランジスタの作製方法
TWI467769B (zh) 顯示裝置和具有該顯示裝置的電子裝置，和其製造方法
TW200913075A (en) Method for manufacturing semiconductor device and display device
TW200908341A (en) Display device and manufacturing method thereof
KR20090009716A (ko) 발광 장치
TW200919590A (en) Method for manufacturing display device
TW200924074A (en) Method for manufacturing semiconductor device
KR20090004587A (ko) 발광 장치
TW200915435A (en) Semiconductor device and manufacturing method thereof
TW200947525A (en) Method for manufacturing semiconductor device
JP5496500B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees