JPH09325342A - 液晶表示素子及びその製造方法 - Google Patents
液晶表示素子及びその製造方法Info
- Publication number
- JPH09325342A JPH09325342A JP8138492A JP13849296A JPH09325342A JP H09325342 A JPH09325342 A JP H09325342A JP 8138492 A JP8138492 A JP 8138492A JP 13849296 A JP13849296 A JP 13849296A JP H09325342 A JPH09325342 A JP H09325342A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- liquid crystal
- crystal display
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 フォトリソグラフィ法を用いて形成したスペ
ーサを有する液晶表示素子に最適なスペーサ配置構造を
提供する。 【解決手段】 本発明によれば、一方の基板上に土台と
なる第１層を設け、この第１層上に透明導電層を介して
絶縁層からなる第２層を設けて、これを他方の基板に当
接して２枚の基板間距離を保持するスペーサとして用い
ることにより、一方の基板に形成される電極と、他方の
基板に形成される配線または電極とのショートを容易に
防止し、歩留まりを高くすることができる。また、フォ
トリソグラフィ工程を用いて土台となる第１層を形成す
る場合、配向膜上に形成する場合と比較して、配向膜が
汚染されないため、表示性能の低下を招くことがない。
ーサを有する液晶表示素子に最適なスペーサ配置構造を
提供する。 【解決手段】 本発明によれば、一方の基板上に土台と
なる第１層を設け、この第１層上に透明導電層を介して
絶縁層からなる第２層を設けて、これを他方の基板に当
接して２枚の基板間距離を保持するスペーサとして用い
ることにより、一方の基板に形成される電極と、他方の
基板に形成される配線または電極とのショートを容易に
防止し、歩留まりを高くすることができる。また、フォ
トリソグラフィ工程を用いて土台となる第１層を形成す
る場合、配向膜上に形成する場合と比較して、配向膜が
汚染されないため、表示性能の低下を招くことがない。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係わ
り、特に２枚の基板間距離を保持するスペーサに関す
る。
り、特に２枚の基板間距離を保持するスペーサに関す
る。
【０００２】
【従来の技術】一般的に用いられているアクティブマト
リクス型液晶表示素子は、アレイ基板、着色層を有する
対向基板との２枚の基板の間に液晶層を挟持し、２枚の
基板の周囲が液晶封入口を除いて接着剤で固定されてい
て液晶封入口がシール材で封止された構成をしている。
通常、２枚の基板間の距離を一定に保つためのスペーサ
として粒径の均一なプラスティックビーズ等を基板間に
散在させている。この場合、ビーズの散布むらにより、
基板面内の基板間距離を一定に保つことが困難であっ
た。
リクス型液晶表示素子は、アレイ基板、着色層を有する
対向基板との２枚の基板の間に液晶層を挟持し、２枚の
基板の周囲が液晶封入口を除いて接着剤で固定されてい
て液晶封入口がシール材で封止された構成をしている。
通常、２枚の基板間の距離を一定に保つためのスペーサ
として粒径の均一なプラスティックビーズ等を基板間に
散在させている。この場合、ビーズの散布むらにより、
基板面内の基板間距離を一定に保つことが困難であっ
た。
【０００３】このような不具合を解決するため、樹脂を
パターニングしてスペーサとして用いる方法がある。こ
のようなフォトレジスト工程を用いてスペーサを形成す
ることにより、任意の位置にスペーサを形成することが
できるため、基板面内の基板間距離を一定に保つことが
可能となる。例えば、具体的には、着色層を形成する対
向基板側に、着色層形成工程中に着色層材料を積層した
ものをスペーサとし、これら着色層及びスペーサ上に共
通電極、配向膜を順次形成して基板を形成する。この場
合、対向基板側に形成されているスペーサは共通電極、
配向膜を介してアレイ基板と接することとなる。
パターニングしてスペーサとして用いる方法がある。こ
のようなフォトレジスト工程を用いてスペーサを形成す
ることにより、任意の位置にスペーサを形成することが
できるため、基板面内の基板間距離を一定に保つことが
可能となる。例えば、具体的には、着色層を形成する対
向基板側に、着色層形成工程中に着色層材料を積層した
ものをスペーサとし、これら着色層及びスペーサ上に共
通電極、配向膜を順次形成して基板を形成する。この場
合、対向基板側に形成されているスペーサは共通電極、
配向膜を介してアレイ基板と接することとなる。
【０００４】
【発明が解決しようとする課題】しかし、共通電極、配
向膜はそれぞれ１５００オングストローム、５００オン
グストロームという非常に薄い膜厚であるため、スペー
サ上に形成されている共通電極とアレイ基板上に形成さ
れているゲート線、信号線等の配線や画素電極とのショ
ートが起こる可能性が高く、歩留まりを低下させる原因
となっていた。
向膜はそれぞれ１５００オングストローム、５００オン
グストロームという非常に薄い膜厚であるため、スペー
サ上に形成されている共通電極とアレイ基板上に形成さ
れているゲート線、信号線等の配線や画素電極とのショ
ートが起こる可能性が高く、歩留まりを低下させる原因
となっていた。
【０００５】一方、これを防止するため配向膜上にスペ
ーサを形成することも考えられる。しかし、この場合、
スペーサ形成時のフォトリソグラフィ工程において、レ
ジスト残さ等が配向膜上に残り、液晶配向に影響を与え
て表示性能を著しく悪くする可能性が高くなる。本発明
は上記事情に鑑みなされたもので、歩留まりを高くし、
かつ表示性が良い液晶表示素子を提供することを目的と
する。
ーサを形成することも考えられる。しかし、この場合、
スペーサ形成時のフォトリソグラフィ工程において、レ
ジスト残さ等が配向膜上に残り、液晶配向に影響を与え
て表示性能を著しく悪くする可能性が高くなる。本発明
は上記事情に鑑みなされたもので、歩留まりを高くし、
かつ表示性が良い液晶表示素子を提供することを目的と
する。
【０００６】
【課題を解決するための手段】本発明の構成及び製造方
法によれば、一方の基板上に土台となる第１層を設け、
この第１層上に透明導電層を介して絶縁層からなる第２
層を設けて、これを他方の基板に当接して２枚の基板間
距離を保持するスペーサとして用いることにより、一方
の基板に形成される電極と、他方の基板に形成される配
線または電極とのショートを容易に防止し、歩留まりを
高くすることができる。また、配向膜上にフォトリソグ
ラフィ工程を用いてスペーサを形成する場合と比較し
て、配向膜が汚染されないため、表示性能の低下を招く
ことがない。
法によれば、一方の基板上に土台となる第１層を設け、
この第１層上に透明導電層を介して絶縁層からなる第２
層を設けて、これを他方の基板に当接して２枚の基板間
距離を保持するスペーサとして用いることにより、一方
の基板に形成される電極と、他方の基板に形成される配
線または電極とのショートを容易に防止し、歩留まりを
高くすることができる。また、配向膜上にフォトリソグ
ラフィ工程を用いてスペーサを形成する場合と比較し
て、配向膜が汚染されないため、表示性能の低下を招く
ことがない。
【０００７】
【発明の実施の形態】以下本発明の実施の形態について
図１〜図３、を用いて説明する。図１は液晶表示素子の
断面図、図２、３は液晶表示素子の平面図である。図１
は図２の線Ａ−Ａ´で切ったときの縦断面図であり、図
２は液晶表示素子のアレイ基板の構造を表す平面図であ
る。
図１〜図３、を用いて説明する。図１は液晶表示素子の
断面図、図２、３は液晶表示素子の平面図である。図１
は図２の線Ａ−Ａ´で切ったときの縦断面図であり、図
２は液晶表示素子のアレイ基板の構造を表す平面図であ
る。
【０００８】図１、２に示すように、本発明の実施の形
態の液晶表示素子２０は、アレイ基板３０と対向基板３
１との間隙に液晶層１５を狭持し、アレイ基板３０と対
向基板３１の基板外周部に形成されたシール材（図示せ
ず）により両基板ははりあわされており、アレイ基板３
０と対向基板３１との基板間距離はスペーサ３４により
保持されている。
態の液晶表示素子２０は、アレイ基板３０と対向基板３
１との間隙に液晶層１５を狭持し、アレイ基板３０と対
向基板３１の基板外周部に形成されたシール材（図示せ
ず）により両基板ははりあわされており、アレイ基板３
０と対向基板３１との基板間距離はスペーサ３４により
保持されている。
【０００９】アレイ基板３０には、第２の基板である基
板１の一主面上に複数の信号線５と複数のゲート線３が
交差するように形成され、これら信号線５とゲート線３
の交差部毎にスイッチング素子３２としてのＴＦＴとこ
れに電気的接続している画素電極１０が形成されてい
る。
板１の一主面上に複数の信号線５と複数のゲート線３が
交差するように形成され、これら信号線５とゲート線３
の交差部毎にスイッチング素子３２としてのＴＦＴとこ
れに電気的接続している画素電極１０が形成されてい
る。
【００１０】一方、対向基板３１には、第１の基板であ
る基板２の一主面上に格子状に形成された黒色樹脂から
なる遮光層３５と、この遮光層３５の開口部の間隙を埋
めるように着色層１２が形成され、さらに遮光層３５上
には、着色層材料１２Ｇ，１２Ｂ，１２Ｒを複数層積層
した土台となる第１層３が形成されている。土台となる
第１層３３、着色層１２上にはベタのＩＴＯからなる共
通電極１３が形成され、共通電極１３上の土台となる第
１層３３に相当する位置には絶縁層からなる第２層であ
る透明樹脂１４が形成され、更に配向膜１１が形成され
ている。スペーサ３４は、対向基板側に配置された第１
層３３と、アレイ基板側に配置された第２層である透明
樹脂１４と、この第１層と第２層との間に配置された共
通電極が延在されてなる透明導電層１３とから少なくと
も形成されており、２枚の基板間距離を保持している。
る基板２の一主面上に格子状に形成された黒色樹脂から
なる遮光層３５と、この遮光層３５の開口部の間隙を埋
めるように着色層１２が形成され、さらに遮光層３５上
には、着色層材料１２Ｇ，１２Ｂ，１２Ｒを複数層積層
した土台となる第１層３が形成されている。土台となる
第１層３３、着色層１２上にはベタのＩＴＯからなる共
通電極１３が形成され、共通電極１３上の土台となる第
１層３３に相当する位置には絶縁層からなる第２層であ
る透明樹脂１４が形成され、更に配向膜１１が形成され
ている。スペーサ３４は、対向基板側に配置された第１
層３３と、アレイ基板側に配置された第２層である透明
樹脂１４と、この第１層と第２層との間に配置された共
通電極が延在されてなる透明導電層１３とから少なくと
も形成されており、２枚の基板間距離を保持している。
【００１１】スペーサ３４は、図２に示すように非表示
領域であるゲート線３上に配置されるように柱状に形成
されており、遮光層３５は図３に示すように非表示領域
に形成されている。尚、図３はアレイ基板と遮光層の形
成領域との位置関係を表す平面図であり、斜線部分が遮
光層３５である。この場合、遮光層３５は光もれを防止
し、画素電極形状よりやや小さい開口部形状を有してい
る。
領域であるゲート線３上に配置されるように柱状に形成
されており、遮光層３５は図３に示すように非表示領域
に形成されている。尚、図３はアレイ基板と遮光層の形
成領域との位置関係を表す平面図であり、斜線部分が遮
光層３５である。この場合、遮光層３５は光もれを防止
し、画素電極形状よりやや小さい開口部形状を有してい
る。
【００１２】次に本発明の実施の形態の製造工程を説明
する。まず、対向基板３１の製造工程を説明する。第１
の基板である基板２上に、感光性の黒色樹脂をスピンナ
ーを用いて塗布し、９０℃１０分の乾燥後、所定のパタ
ーン形状のフォトマスクを用いて３６５ｎｍの波長で３
００ｍＪ／ｃｍ2 の露光量で露光したあとｐＨ１１．５
のアルカリ水溶液にて現像し、２００℃、６０分の焼成
にて膜厚、２．０μｍの格子状の遮光層３５を形成し
た。次に赤色の顔料を分散させた紫外線硬化型アクリル
樹脂レジストＣＲ−２０００（富士ハントテクノロジー
（株）製）をスピンナーにて全面塗布し、スペーサの形
成を所望する場所を含め赤を着色したい部分のに光が照
射されるようなフォトマスクを介し３６５ｎｍの波長で
１００ｍＪ／ｃｍ2 照射し、ＫＯＨの１％水溶液で１０
秒間現像し、赤の着色層１７Ｒを形成する。同様に緑、
青の着色層１７Ｇ、１７Ｂを形成し、着色層１２、３色
の着色材料を積層した土台となる第１層３３を形成し
た。ここでは緑の着色材料は、ＣＧ−２０００（富士ハ
ントテクノロジー（株）製）、青の着色層はＣＢ−２０
００（富士ハントテクノロジ（株）製）を用いた。
する。まず、対向基板３１の製造工程を説明する。第１
の基板である基板２上に、感光性の黒色樹脂をスピンナ
ーを用いて塗布し、９０℃１０分の乾燥後、所定のパタ
ーン形状のフォトマスクを用いて３６５ｎｍの波長で３
００ｍＪ／ｃｍ2 の露光量で露光したあとｐＨ１１．５
のアルカリ水溶液にて現像し、２００℃、６０分の焼成
にて膜厚、２．０μｍの格子状の遮光層３５を形成し
た。次に赤色の顔料を分散させた紫外線硬化型アクリル
樹脂レジストＣＲ−２０００（富士ハントテクノロジー
（株）製）をスピンナーにて全面塗布し、スペーサの形
成を所望する場所を含め赤を着色したい部分のに光が照
射されるようなフォトマスクを介し３６５ｎｍの波長で
１００ｍＪ／ｃｍ2 照射し、ＫＯＨの１％水溶液で１０
秒間現像し、赤の着色層１７Ｒを形成する。同様に緑、
青の着色層１７Ｇ、１７Ｂを形成し、着色層１２、３色
の着色材料を積層した土台となる第１層３３を形成し
た。ここでは緑の着色材料は、ＣＧ−２０００（富士ハ
ントテクノロジー（株）製）、青の着色層はＣＢ−２０
００（富士ハントテクノロジ（株）製）を用いた。
【００１３】その後、共通電極１３として、ＩＴＯ膜を
１５００オングストロ−ムあつさでスパッタ法にて土台
となる第１層３３を含む基板全面に成膜し、土台となる
第１層３３上に共通電極１３から延在した透明導電層１
３を形成した。
１５００オングストロ−ムあつさでスパッタ法にて土台
となる第１層３３を含む基板全面に成膜し、土台となる
第１層３３上に共通電極１３から延在した透明導電層１
３を形成した。
【００１４】次に感光性の透明樹脂材料をスピンナーを
用いて塗布し、９０℃１０分の乾燥後、共通電極１３上
であって、土台となる第１層３３上にフォトマスクを用
いて３６５ｎｍの波長で３００ｍＪ／ｃｍ2 の露光量で
露光したあとｐＨ１１．５のアルカリ水溶液にて現像
し、２００℃、６０分の焼成にて膜厚２．０μｍの絶縁
層からなる第２層として透明樹脂１４を形成した。
用いて塗布し、９０℃１０分の乾燥後、共通電極１３上
であって、土台となる第１層３３上にフォトマスクを用
いて３６５ｎｍの波長で３００ｍＪ／ｃｍ2 の露光量で
露光したあとｐＨ１１．５のアルカリ水溶液にて現像
し、２００℃、６０分の焼成にて膜厚２．０μｍの絶縁
層からなる第２層として透明樹脂１４を形成した。
【００１５】次に、配向膜材料としてポリイミド（日本
合成ゴム（株）製商品名ＡＬ−１０５１）を全面に５０
０オングストローム塗布し、ラビング処理を行って配向
膜１１を形成して対向基板３１を形成した。
合成ゴム（株）製商品名ＡＬ−１０５１）を全面に５０
０オングストローム塗布し、ラビング処理を行って配向
膜１１を形成して対向基板３１を形成した。
【００１６】次に、アレイ基板３０の製造工程を説明す
る。基板１上に通常のＴＦＴ工程を形成する工程と同様
に狭くとパターニングを繰り返す。ＭｏＷ（モリブデン
・タングステン）またはＭｏＴａ（モリブデン・タンタ
ル）等からなゲート電極４、ゲート線３、図示しない補
助容量線とを形成し、その上に全面にＳｉＯxをプラズ
マＣＶＤ法により４０００オングストロームの厚さに堆
積し、ゲート絶縁膜３６を形成した。
る。基板１上に通常のＴＦＴ工程を形成する工程と同様
に狭くとパターニングを繰り返す。ＭｏＷ（モリブデン
・タングステン）またはＭｏＴａ（モリブデン・タンタ
ル）等からなゲート電極４、ゲート線３、図示しない補
助容量線とを形成し、その上に全面にＳｉＯxをプラズ
マＣＶＤ法により４０００オングストロームの厚さに堆
積し、ゲート絶縁膜３６を形成した。
【００１７】その上に、ａ−Ｓｉ（アモルファスシリコ
ン）からなる半導体層８をプラズマＣＶＤ法により形成
し所定の形状にパターニングした。更に、オーミックコ
ンタクト層を介して、Ｍｏ／Ａｌ／Ｍｏからなる電極を
形成し、所定の形状にパターニングする事によってソー
ス電極７、ドレイン電極６、信号線５を形成した。
ン）からなる半導体層８をプラズマＣＶＤ法により形成
し所定の形状にパターニングした。更に、オーミックコ
ンタクト層を介して、Ｍｏ／Ａｌ／Ｍｏからなる電極を
形成し、所定の形状にパターニングする事によってソー
ス電極７、ドレイン電極６、信号線５を形成した。
【００１８】次に、透明電極であるＩＴＯをソース電極
７に接触させるようにパターニングして画素電極１０を
形成した。最後に、配向膜材料としてポリイミド（日本
合成ゴム（株）製商品名ＡＬ−１０５１）を全面に５０
０オングストローム塗布し、ラビング処理を行って配向
膜１１を形成してアレイ基板３０を形成した。
７に接触させるようにパターニングして画素電極１０を
形成した。最後に、配向膜材料としてポリイミド（日本
合成ゴム（株）製商品名ＡＬ−１０５１）を全面に５０
０オングストローム塗布し、ラビング処理を行って配向
膜１１を形成してアレイ基板３０を形成した。
【００１９】この後、対向基板３１の外周部に２枚の基
板を接着するためのシール剤を注入口（図示せず）を除
いて印刷し、アレイ基板３０から共通電極１３に電圧を
印加するための電極転移材をシール材塗布領域周辺の電
極転移電極上に形成した。次に２枚の基板を、配向膜１
１が対向し、それぞれの配向膜のラビング方向が９０度
となるよう基板３０、３１を配置し、加熱してシール剤
を硬化させ２枚の基板を貼り合わせた。
板を接着するためのシール剤を注入口（図示せず）を除
いて印刷し、アレイ基板３０から共通電極１３に電圧を
印加するための電極転移材をシール材塗布領域周辺の電
極転移電極上に形成した。次に２枚の基板を、配向膜１
１が対向し、それぞれの配向膜のラビング方向が９０度
となるよう基板３０、３１を配置し、加熱してシール剤
を硬化させ２枚の基板を貼り合わせた。
【００２０】次に通常の方法により注入口より液晶組成
物２０として、ＺＬＩ−１５６５（Ｅ．メルク社製）に
Ｓ８１１を０．１ｗｔ％添加したものを注入し、この後
注入口を紫外線硬化樹脂で封止して液晶表示素子２０を
形成した。
物２０として、ＺＬＩ−１５６５（Ｅ．メルク社製）に
Ｓ８１１を０．１ｗｔ％添加したものを注入し、この後
注入口を紫外線硬化樹脂で封止して液晶表示素子２０を
形成した。
【００２１】本実施形態では、対向基板側の土台となる
第１層３３上に共通電極１３を延在してなる透明導電層
１３を介して絶縁層からなる第２層１４を形成している
ため、アレイ基板３０上の配線や画素電極とのショート
の発生率が低下し、歩留まりを高くすることができる。
第１層３３上に共通電極１３を延在してなる透明導電層
１３を介して絶縁層からなる第２層１４を形成している
ため、アレイ基板３０上の配線や画素電極とのショート
の発生率が低下し、歩留まりを高くすることができる。
【００２２】また、本実施形態のように、フォトリソグ
ラフィ工程を用いて土台となる第１層を形成する場合、
配向膜上に土台となる第１層を形成する場合と比較し
て、配向膜が汚染されないため、表示性能の低下を招く
ことがない。
ラフィ工程を用いて土台となる第１層を形成する場合、
配向膜上に土台となる第１層を形成する場合と比較し
て、配向膜が汚染されないため、表示性能の低下を招く
ことがない。
【００２３】次に他の実施形態について説明する。本実
施の形態は、土台となる第１層をアレイ基板側に配置
し、かつ絶縁層からなる第２層が遮光層をも兼ねている
ことを特徴としている。
施の形態は、土台となる第１層をアレイ基板側に配置
し、かつ絶縁層からなる第２層が遮光層をも兼ねている
ことを特徴としている。
【００２４】図４〜６を用いて本実施形態の液晶表示素
子について説明する。図４は液晶表示素子の断面図、図
５、６は液晶表示素子の平面図である。図４は図５の線
Ｂ−Ｂ´で切ったときの縦断面図であり、図６は液晶表
示素子のアレイ基板を表す平面図である。
子について説明する。図４は液晶表示素子の断面図、図
５、６は液晶表示素子の平面図である。図４は図５の線
Ｂ−Ｂ´で切ったときの縦断面図であり、図６は液晶表
示素子のアレイ基板を表す平面図である。
【００２５】図４、５に示すように、本発明の実施の形
態の液晶表示素子２０は、アレイ基板３０と対向基板３
１との間隙に液晶層１５を狭持し、アレイ基板３０と対
向基板３１の基板外周部に形成されたシール材（図示せ
ず）により両基板ははりあわされており、アレイ基板３
０と対向基板３１との基板間距離はスペーサ３４により
保持されている。
態の液晶表示素子２０は、アレイ基板３０と対向基板３
１との間隙に液晶層１５を狭持し、アレイ基板３０と対
向基板３１の基板外周部に形成されたシール材（図示せ
ず）により両基板ははりあわされており、アレイ基板３
０と対向基板３１との基板間距離はスペーサ３４により
保持されている。
【００２６】対向基板３１には、基板２上にＩＴＯから
なる共通電極１３、配向膜１１が順次形成されている。
一方、アレイ基板３０には、第２の基板である基板１の
一主面上に複数の信号線５と複数のゲート線３が交差す
るように形成され、これら信号線５とゲート線３の交差
部毎にスイッチング素子３２としてのＴＦＴが形成され
ている。このスイッチング素子３２とのコンタクトホー
ル１７を除く部分にゲート線３、信号線５及びスイッチ
ング素子３２を覆って層間絶縁間である着色層１２が形
成され、この着色層材料を積層して土台となる第１層３
３が形成されている。この着色層１２上にはコンタクト
ホール１７を介してスイッチング素子３２のソース電極
７に接続された画素電極１０が形成されている。この画
素電極１０から延在された透明導電層１０が、土台とな
る第１層３３の少なくとも１部に形成されるように画素
電極は形成されている。画素電極１０上で土台となる第
１層に相当する位置を少なくとも含むように、絶縁層か
らなる第２層である黒色樹脂からなる遮光層１４が形成
されている。さらには、全面に配向膜１１が形成されて
いる。スペーサ３４は、アレイ基板側に配置された土台
となる第１層とこの土台となる第１層上に形成された画
素電極１０の一部と画素電極１０上で土台となる第１層
に相当する位置に形成された対向基板側に配置された絶
縁層からなる第２層１４とからなり、対向基板３１及び
アレイ基板３０との基板間距離を保持している。
なる共通電極１３、配向膜１１が順次形成されている。
一方、アレイ基板３０には、第２の基板である基板１の
一主面上に複数の信号線５と複数のゲート線３が交差す
るように形成され、これら信号線５とゲート線３の交差
部毎にスイッチング素子３２としてのＴＦＴが形成され
ている。このスイッチング素子３２とのコンタクトホー
ル１７を除く部分にゲート線３、信号線５及びスイッチ
ング素子３２を覆って層間絶縁間である着色層１２が形
成され、この着色層材料を積層して土台となる第１層３
３が形成されている。この着色層１２上にはコンタクト
ホール１７を介してスイッチング素子３２のソース電極
７に接続された画素電極１０が形成されている。この画
素電極１０から延在された透明導電層１０が、土台とな
る第１層３３の少なくとも１部に形成されるように画素
電極は形成されている。画素電極１０上で土台となる第
１層に相当する位置を少なくとも含むように、絶縁層か
らなる第２層である黒色樹脂からなる遮光層１４が形成
されている。さらには、全面に配向膜１１が形成されて
いる。スペーサ３４は、アレイ基板側に配置された土台
となる第１層とこの土台となる第１層上に形成された画
素電極１０の一部と画素電極１０上で土台となる第１層
に相当する位置に形成された対向基板側に配置された絶
縁層からなる第２層１４とからなり、対向基板３１及び
アレイ基板３０との基板間距離を保持している。
【００２７】本実施形態では、層間絶縁膜１２を形成す
ることにより、図５に示すように画素電極１０をゲート
線３、信号線５に第２の絶縁膜を介して重ねて形成する
ことが可能となって開口率を高くすることができる。こ
の構造では、アレイ基板側に土台となる第１層３３を設
けることにより、土台となる第１層３３上の一部に例え
ば画素電極１０の一部である画素電極１０の端部が重な
って形成される場合がある。この場合、土台となる第１
層３３上に絶縁層からなる第２層１４を形成することに
より、土台となる第１層３３上に形成された画素電極１
０の一部分と対向基板３１の共通電極１３とのショート
発生の可能性を低くすることができ、歩留まり良く液晶
表示素子を形成できる。
ることにより、図５に示すように画素電極１０をゲート
線３、信号線５に第２の絶縁膜を介して重ねて形成する
ことが可能となって開口率を高くすることができる。こ
の構造では、アレイ基板側に土台となる第１層３３を設
けることにより、土台となる第１層３３上の一部に例え
ば画素電極１０の一部である画素電極１０の端部が重な
って形成される場合がある。この場合、土台となる第１
層３３上に絶縁層からなる第２層１４を形成することに
より、土台となる第１層３３上に形成された画素電極１
０の一部分と対向基板３１の共通電極１３とのショート
発生の可能性を低くすることができ、歩留まり良く液晶
表示素子を形成できる。
【００２８】また、本実施の形態では、絶縁層からなる
第２層１４として遮光性を有する黒色樹脂を用いた。こ
の第２層の形状は、図６に示すように非表示領域である
ゲート線３、信号線５、スイッチング素子３２部を覆う
ように開口した形状ををしている。これにより、ＴＦＴ
部への外光入射及び、光もれを防止でき、表示性能の良
い液晶表示素子が得られる。このような第２層が遮光層
を兼ねる構造をとることは、図１に示すような対向基板
側に土台となる第１層を設けた場合であっても可能であ
り、この場合、遮光層３５が必要となくなる。
第２層１４として遮光性を有する黒色樹脂を用いた。こ
の第２層の形状は、図６に示すように非表示領域である
ゲート線３、信号線５、スイッチング素子３２部を覆う
ように開口した形状ををしている。これにより、ＴＦＴ
部への外光入射及び、光もれを防止でき、表示性能の良
い液晶表示素子が得られる。このような第２層が遮光層
を兼ねる構造をとることは、図１に示すような対向基板
側に土台となる第１層を設けた場合であっても可能であ
り、この場合、遮光層３５が必要となくなる。
【００２９】本実施の形態では、層間絶縁膜として着色
層を用いたが、これに限定されるものでなく、酸化ケイ
素、窒化ケイ素等の無機物でも、ポリイミド樹脂やアク
リル樹脂などの有機物でも良く、絶縁物質であればよ
い。また、透明樹脂など着色されていない透明物質であ
っても良い。
層を用いたが、これに限定されるものでなく、酸化ケイ
素、窒化ケイ素等の無機物でも、ポリイミド樹脂やアク
リル樹脂などの有機物でも良く、絶縁物質であればよ
い。また、透明樹脂など着色されていない透明物質であ
っても良い。
【００３０】以上示した２つ実施形態では絶縁層からな
る第２層として有機物である樹脂を用いたが、無機物の
絶縁層を用いることも可能である。しかし、一般に膜を
形成する場合、有機物をもちいた方が無機物を用いる場
合より、膜厚を厚く形成できるため、２枚の基板上の電
極同士のショートを防止するには有機物であるほうがよ
り一層の効果を期待できる。また、有機物である樹脂を
用いる場合は、液晶の電圧降下を防止するために表示領
域に対応する電極上の絶縁層からなる第２層は除去され
ていることが望ましい。また、絶縁層からなる第２層
は、スペーサとなる土台となる第１層上にのみ少なくと
も形成されていれば良い。例えば、ＴＦＴ上に土台とな
る第１層を形成し、この土台となる第１層上に遮光性を
有する絶縁層からなる第２層を形成していても良く、こ
の場合、信号線、ゲート線が遮光層の代わりをするた
め、別途遮光層を形成する必要がない。
る第２層として有機物である樹脂を用いたが、無機物の
絶縁層を用いることも可能である。しかし、一般に膜を
形成する場合、有機物をもちいた方が無機物を用いる場
合より、膜厚を厚く形成できるため、２枚の基板上の電
極同士のショートを防止するには有機物であるほうがよ
り一層の効果を期待できる。また、有機物である樹脂を
用いる場合は、液晶の電圧降下を防止するために表示領
域に対応する電極上の絶縁層からなる第２層は除去され
ていることが望ましい。また、絶縁層からなる第２層
は、スペーサとなる土台となる第１層上にのみ少なくと
も形成されていれば良い。例えば、ＴＦＴ上に土台とな
る第１層を形成し、この土台となる第１層上に遮光性を
有する絶縁層からなる第２層を形成していても良く、こ
の場合、信号線、ゲート線が遮光層の代わりをするた
め、別途遮光層を形成する必要がない。
【００３１】また、上記２つの実施形態では、スペーサ
の形成をゲート線上に配置したが、信号線上、スイッチ
ング素子上、画素電極上等あらゆる場所に形成可能であ
る。しかし、非表示領域上にスペーサを形成した方が、
表示領域上にスペーサを形成する場合よりも、表示不良
領域が少なくなるため望ましい。
の形成をゲート線上に配置したが、信号線上、スイッチ
ング素子上、画素電極上等あらゆる場所に形成可能であ
る。しかし、非表示領域上にスペーサを形成した方が、
表示領域上にスペーサを形成する場合よりも、表示不良
領域が少なくなるため望ましい。
【００３２】また、上記２つの実施形態では、土台とな
る第１層を着色層を複数層積層したものを用いたが、着
色層形成工程とは別工程で有機物あるいは無機物で形成
することも可能であり、また複数層ではなく単層で形成
しても良い。本実施の形態のように着色層形成工程で土
台となる第１層を形成する場合、別工程で土台となる第
１層を形成するよりも工程数が少なくなり、低コスト化
につながる。また、土台となる第１層をフォトレジスト
法を用いて形成する場合、任意の位置にスペーサを形成
することが可能となり、基板面内の基板間距離を一定に
保つことが容易となる。
る第１層を着色層を複数層積層したものを用いたが、着
色層形成工程とは別工程で有機物あるいは無機物で形成
することも可能であり、また複数層ではなく単層で形成
しても良い。本実施の形態のように着色層形成工程で土
台となる第１層を形成する場合、別工程で土台となる第
１層を形成するよりも工程数が少なくなり、低コスト化
につながる。また、土台となる第１層をフォトレジスト
法を用いて形成する場合、任意の位置にスペーサを形成
することが可能となり、基板面内の基板間距離を一定に
保つことが容易となる。
【００３３】
【発明の効果】本発明によれば、一方の基板上に土台と
なる第１層を設け、この第１層上に透明導電層を介して
絶縁層からなる第２層を設けて、これを他方の基板に当
接して２枚の基板間距離を保持するスペーサとして用い
ることにより、一方の基板に形成される電極と、他方の
基板に形成される配線または電極とのショートを容易に
防止し、歩留まりを高くすることができる。
なる第１層を設け、この第１層上に透明導電層を介して
絶縁層からなる第２層を設けて、これを他方の基板に当
接して２枚の基板間距離を保持するスペーサとして用い
ることにより、一方の基板に形成される電極と、他方の
基板に形成される配線または電極とのショートを容易に
防止し、歩留まりを高くすることができる。
【００３４】また、フォトリソグラフィ工程を用いて土
台となる第１層を形成する場合、配向膜上に形成する場
合と比較して、配向膜が汚染されないため、表示性能の
低下を招くことがない。
台となる第１層を形成する場合、配向膜上に形成する場
合と比較して、配向膜が汚染されないため、表示性能の
低下を招くことがない。
【図１】本発明の一実施形態を示す液晶表示素子であ
り、図２の線Ａ−Ａ´で切ったときの縦断面図。
り、図２の線Ａ−Ａ´で切ったときの縦断面図。
【図２】図１の液晶表示素子のアレイ基板を示す平面
図。
図。
【図３】図１の液晶表示素子のアレイ基板と遮光層の絶
縁層との位置関係を示す平面図。
縁層との位置関係を示す平面図。
【図４】本発明の他の実施形態を示す液晶表示素子であ
り、図２の線Ａ−Ａ´で切ったときの縦断面図。
り、図２の線Ａ−Ａ´で切ったときの縦断面図。
【図５】図４の液晶表示素子のアレイ基板を示す平面
図。
図。
【図６】図４の液晶表示素子のアレイ基板と遮光層の絶
縁層との位置関係を示す平面図。
縁層との位置関係を示す平面図。
３…ゲート線 ５…信号線 １０…画素電極 １１…配向膜 １２…第２の絶縁膜 １３…共通電極 １４…第１の絶縁膜 １５…液晶層 １７…スルーホール ２０…液晶表示素子 ３０…アレイ基板 ３１…対向基板 ３２…スイッチング素子 ３３…突起 ３４…スペーサ
Claims (19)
- 【請求項１】 一主面上に交差するように形成された複
数の信号線と複数のゲート線と、これら信号線とゲート
線との交差部近傍に形成されたスイッチング素子と前記
スイッチング素子に接続された画素電極とを有するアレ
イ基板と、一主面上に形成された共通電極とを有する対
向基板と、前記アレイ基板と前記対向基板との基板間距
離を保持するスペーサと、前記アレイ基板と前記対向基
板との間隙に狭持された液晶層とからなる液晶表示素子
において、前記スペーサは、前記対向基板側に配置され
た土台となる第１層と、前記アレイ基板側に配置された
絶縁層からなる第２層と、前記第１層と前記第２層との
間に配置された前記共通電極が延在された透明導電層と
からなることを特徴とする液晶表示素子。 - 【請求項２】 一主面上に交差するように形成された複
数の信号線と複数のゲート線と、これら信号線とゲート
線との交差部近傍に形成されたスイッチング素子と前記
スイッチング素子に接続された画素電極とを有するアレ
イ基板と、一主面上に形成された共通電極とを有する対
向基板と、前記アレイ基板と前記対向基板との基板間距
離を保持するスペーサと、前記アレイ基板と前記対向基
板との間隙に狭持された液晶層とからなる液晶表示素子
において、前記スペーサは、前記アレイ基板側に配置さ
れた土台となる第１層と、前記対向基板側に配置された
絶縁層からなる第２層と、前記第１層と前記第２層との
間に配置された前記画素電極が延在された透明導電層と
からなることを特徴とする液晶表示素子。 - 【請求項３】 前記スペーサの前記絶縁層からなる第２
層上には配向膜が形成されていることを特徴とする請求
項１または２記載の液晶表示素子。 - 【請求項４】 前記スイッチング素子とのコンタクトホ
ールを除く部分に前記ゲート線、前記信号線及び前記ス
イッチング素子を覆って形成された層間絶縁膜と、前記
層間絶縁膜上に形成され、前記コンタクトホールを介し
て前記画素電極が前記スイッチング素子に接続されてい
ることを特徴とする請求項１または２記載の液晶表示素
子。 - 【請求項５】 前記土台となる第１層が配置されている
側の基板には着色層が形成され、前記土台となる第１層
は前記着色層材料を複数層積層して形成されていること
を特徴とする請求項１または２記載の液晶表示素子。 - 【請求項６】 前記絶縁層からなる第２層は遮光性を有
することを特徴とする請求項５記載の液晶表示素子。 - 【請求項７】 前記スペーサは、非表示領域に配置され
ていることを特徴とする請求項１または２記載の液晶表
示素子。 - 【請求項８】 前記絶縁層からなる第２層は、遮光性を
有することを特徴とする請求項１または２記載の液晶表
示素子。 - 【請求項９】 前記絶縁層からなる第２層は非表示領域
に配置されていることを特徴とする請求項１または２記
載の液晶表示素子。 - 【請求項１０】 前記絶縁層からなる第２層は樹脂から
なることを特徴とする請求項１または２記載の液晶表示
素子。 - 【請求項１１】 第１の基板上に土台となる第１層を形
成する工程と、前記第１の基板全面に共通電極を形成す
る工程と、前記共通電極上の前記土台となる第１層に相
当する位置に、絶縁層からなる第２層を形成して対向基
板を形成する工程と、第２の基板上に、複数のゲート線
と、前記ゲート線と交差するように複数の信号線と、前
記ゲート線と前記信号線との交差部近傍にスイッチング
素子と、前記スイッチング素子に接続された画素電極と
を形成してアレイ基板を形成する工程と、前記対向基板
と前記アレイ基板とを対向配置し、前記土台となる第１
層と前記共通電極と前記絶縁層からなる第２層とによっ
て前記対向基板と前記アレイ基板との基板間距離を保持
した状態で、前記対向基板及び前記アレイ基板の基板外
周部にシール材を配置して、前記対向基板と前記アレイ
基板とをはりあわす工程と、前記対向基板及び前記アレ
イ基板との基板間隙に液晶層を形成する工程と、を有す
る液晶表示素子の製造方法。 - 【請求項１２】 第１の基板上に共通電極を形成して対
向基板を形成する工程と、第２の基板上に、複数のゲー
ト線と、前記ゲート線と交差するように複数の信号線
と、前記ゲート線と前記信号線との交差部近傍にスイッ
チング素子とを形成する工程と、前記ゲート線上、前記
信号線上、前記スイッチング素子上の少なくともいづれ
か１つに土台となる第１層を形成する工程と、前記スイ
ッチング素子に接続し、かつ前記土台となる第１層の少
なくとも１部に画素電極の一部が配置されるように画素
電極を形成する工程と、前記画素電極上の前記土台とな
る第１層に相当する位置に絶縁層からなる第２層を形成
してアレイ基板を形成する工程と、前記対向基板と前記
アレイ基板とを対向配置し、前記土台となる第１層と前
記画素電極の一部と前記絶縁層からなる第２層とによっ
て前記対向基板と前記アレイ基板との基板間距離を保持
した状態で、前記対向基板及び前記アレイ基板の基板外
周部にシール材を配置して、前記対向基板と前記アレイ
基板とをはりあわす工程と、前記対向基板及び前記アレ
イ基板との基板間隙に液晶層を形成する工程と、を有す
る液晶表示素子の製造方法。 - 【請求項１３】 前記スペーサの前記絶縁層からなる第
２層上に配向膜を形成する工程を有することを特徴とす
る請求項１１または１２記載の液晶表示素子の製造方
法。 - 【請求項１４】 前記土台となる第１層が形成されてい
る基板上に着色層を形成する工程と、前記着色層材料を
複数層積層して前記土台となる第１層を形成する工程と
を有することを特徴とする請求項１１または１２記載の
液晶表示素子の製造方法。 - 【請求項１５】 前記絶縁層は遮光性を有することを特
徴とする請求項１４記載の液晶表示素子の製造方法。 - 【請求項１６】 前記スペーサを非表示領域に配置する
ことを特徴とする請求項１１または１２記載の液晶表示
素子の製造方法。 - 【請求項１７】 前記絶縁層からなる第２層は、遮光性
を有することを特徴とする請求項１１または１２記載の
液晶表示素子の製造方法。 - 【請求項１８】 前記絶縁層からなる第２層は非表示領
域に配置されていることを特徴とする請求項１１または
１２記載の液晶表示素子の製造方法。 - 【請求項１９】 前記絶縁層からなる第２層は樹脂から
なることを特徴とする請求項１１または１２記載の液晶
表示素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8138492A JPH09325342A (ja) | 1996-05-31 | 1996-05-31 | 液晶表示素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8138492A JPH09325342A (ja) | 1996-05-31 | 1996-05-31 | 液晶表示素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09325342A true JPH09325342A (ja) | 1997-12-16 |
Family
ID=15223380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8138492A Pending JPH09325342A (ja) | 1996-05-31 | 1996-05-31 | 液晶表示素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09325342A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055349A (ja) * | 2000-08-09 | 2002-02-20 | Sharp Corp | 液晶表示装置 |
| US6504592B1 (en) | 1999-06-16 | 2003-01-07 | Nec Corporation | Liquid crystal display and method of manufacturing the same and method of driving the same |
| US6573969B1 (en) | 1999-07-14 | 2003-06-03 | Nec Corporation | Liquid crystal display unit with conductive spacers between two substrate structures for biasing back channels of thin film transistors |
| JP2010044159A (ja) * | 2008-08-11 | 2010-02-25 | Dainippon Printing Co Ltd | カラーフィルタおよびカラーフィルタの製造方法 |
| JP2015028663A (ja) * | 2007-07-06 | 2015-02-12 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2016170417A (ja) * | 2007-07-06 | 2016-09-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN108008567A (zh) * | 2017-12-14 | 2018-05-08 | 深圳市华星光电技术有限公司 | 彩色滤光片基板及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140321A (en) * | 1980-04-01 | 1981-11-02 | Canon Inc | Display device |
| JPS60217337A (ja) * | 1984-04-13 | 1985-10-30 | Matsushita Electric Ind Co Ltd | カラ−液晶表示装置 |
| JPH04318816A (ja) * | 1991-04-18 | 1992-11-10 | Dainippon Printing Co Ltd | 液晶表示装置およびカラーフィルター |
| JPH06301057A (ja) * | 1993-04-16 | 1994-10-28 | Seiko Epson Corp | アクティブマトリックス液晶表示装置 |
| JPH0784277A (ja) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | 液晶表示パネル基板 |
-
1996
- 1996-05-31 JP JP8138492A patent/JPH09325342A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140321A (en) * | 1980-04-01 | 1981-11-02 | Canon Inc | Display device |
| JPS60217337A (ja) * | 1984-04-13 | 1985-10-30 | Matsushita Electric Ind Co Ltd | カラ−液晶表示装置 |
| JPH04318816A (ja) * | 1991-04-18 | 1992-11-10 | Dainippon Printing Co Ltd | 液晶表示装置およびカラーフィルター |
| JPH06301057A (ja) * | 1993-04-16 | 1994-10-28 | Seiko Epson Corp | アクティブマトリックス液晶表示装置 |
| JPH0784277A (ja) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | 液晶表示パネル基板 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8049848B2 (en) | 1999-06-16 | 2011-11-01 | Nec Corporation | Liquid crystal display and method of manufacturing the same and method of driving the same |
| US6504592B1 (en) | 1999-06-16 | 2003-01-07 | Nec Corporation | Liquid crystal display and method of manufacturing the same and method of driving the same |
| US6812986B2 (en) | 1999-06-16 | 2004-11-02 | Nec Corporation | Liquid crystal display and method of manufacturing the same and method of driving the same |
| US7212270B2 (en) | 1999-06-16 | 2007-05-01 | Nec Corporation | Liquid crystal display and method of manufacturing the same and method of driving the same |
| US7612848B2 (en) | 1999-06-16 | 2009-11-03 | Nec Corporation | Liquid crystal display and method of manufacturing the same and method of driving the same |
| US6573969B1 (en) | 1999-07-14 | 2003-06-03 | Nec Corporation | Liquid crystal display unit with conductive spacers between two substrate structures for biasing back channels of thin film transistors |
| JP2002055349A (ja) * | 2000-08-09 | 2002-02-20 | Sharp Corp | 液晶表示装置 |
| JP2015028663A (ja) * | 2007-07-06 | 2015-02-12 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9188825B2 (en) | 2007-07-06 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2016170417A (ja) * | 2007-07-06 | 2016-09-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9766526B2 (en) | 2007-07-06 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10338447B2 (en) | 2007-07-06 | 2019-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10678107B2 (en) | 2007-07-06 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10712625B2 (en) | 2007-07-06 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11194207B2 (en) | 2007-07-06 | 2021-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11726378B2 (en) | 2007-07-06 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2010044159A (ja) * | 2008-08-11 | 2010-02-25 | Dainippon Printing Co Ltd | カラーフィルタおよびカラーフィルタの製造方法 |
| CN108008567A (zh) * | 2017-12-14 | 2018-05-08 | 深圳市华星光电技术有限公司 | 彩色滤光片基板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147729A (en) | LCD having stacked color filter spacers in which some spacers are continuous with a color filter layer and others are not | |
| JP3512665B2 (ja) | カラー液晶パネル及びその製造方法 | |
| JP4363723B2 (ja) | 液晶表示装置 | |
| US7527989B2 (en) | Method for fabricating liquid crystal display panel | |
| JPH0973093A (ja) | 液晶表示装置、及びその製造方法 | |
| JP3708593B2 (ja) | 液晶表示装置、及びその製造方法 | |
| JP3097841B2 (ja) | フォトマスク及びアクティブ素子アレイ基板の製造方法 | |
| JPH11109373A (ja) | 液晶表示素子 | |
| JPH1096949A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003186022A (ja) | 液晶表示装置及びその製造方法 | |
| JPH09325342A (ja) | 液晶表示素子及びその製造方法 | |
| JP2914559B2 (ja) | 液晶パネル用基板とその製造方法 | |
| JPH1068956A (ja) | 液晶表示素子及びその製造方法 | |
| JPH09120075A (ja) | 液晶表示素子 | |
| US20110222001A1 (en) | Display panel substrate and display panel | |
| JP2003029269A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JP3648337B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20000066397A (ko) | 티에프티 엘시디 판넬의 제작방법 | |
| JP2000187223A (ja) | 液晶表示素子 | |
| JP4156722B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US8530291B2 (en) | Method for manufacturing display device | |
| WO2009142089A1 (ja) | 表示パネル用の基板、この基板を備える表示パネル、表示パネル用の基板の製造方法および表示パネルの製造方法 | |
| JPH10333135A (ja) | 液晶表示素子 | |
| JPH1195202A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003167262A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050325 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20050816 |