TW200847239A - Method of forming gate patterns for peripheral circuitry and semiconductor device manufactured through the same method - Google Patents

Description

200847239 九、發明說明： 【相關申請案之對照參考資料】 本申請案主張2007年5月28日所申請之韓國申請案 第10-2007-0051521號之優先權，以參考的方式倂入該韓國 申請案之全部、。 【發' 明所屬之技術領域】 - 本發明係有關於一種半導體裝置，以及更特別地，是 有關於一種針對一記憶體裝置之一周邊區域形成閘極圖案 之方法及一種以該相同方法所製造之半導體裝置之結構。 【先前技術】 當一記憶體半導體裝置變成高度整合時，縮小電路圖 案之臨界尺寸（CD)以在一有限面積中整合更多電路。於 是，已努力以一較小CD產生更均勻形成之圖案。在一用以 轉移設計電路圖案至一晶圓之光微影曝光製程中使用解析 度增強技術。引進一像偶極子照明之非對稱改良照明系統 至一曝光製程以做爲數個解析度增強技術中之一。例如， 在引進一偶極子照明系統之情況中，可以較細及更精確方 式實現電路圖案（例如，線與間隔）。 在一記憶體半導體裝置（例如，一動態隨機存取記憶體 (DRAM))之情況中，可在一單元陣列區域（cell array region) 中以線及間隔形狀（a line and a space shape)設計單元閘極 圖案，以形成一記憶體單元。於是，在該等單元閘極圖案 之形成期間，可使用該解析度增強技術以確保圖案之CD 及均度性。因此，針對該單元陣列區域適當地選擇該改良 200847239 照明系統，以實現在一單元陣列區域中之圖案的一 C D與 均勻性及一製程邊際（process margin)。 構成一用以驅動及控制一記憶體單元之周邊電路的電 晶體包括周邊閘極圖案，該等周邊閘極圖案相較於單元區 域電晶體閘極圖案係設定成具有相對大間距。並且，該等 周邊閘極圖案根據該周邊電路之構造係形成具有各種不同 閘極長度及閘極間之間距。於是，當實施一光學鄰近校正 製程時，很難實現0PC準確性。並且，會因結構密度之改 變而造成局部蝕刻負載效應（local etch loading effect)，此 很難以一期望CD形成周邊閘極圖案。 參考第1圖，一構成在一周邊區域10中之一周邊電路 的電晶體包括閘極圖案40及源極/汲極區域。該等閘極圖 案40係配置在一由一裝置隔離層20所界定之主動區域30 中。該等源極/汲極區域係形成於該主動區域30中而相鄰 於該等閘極圖案40。上述電晶體係藉由互連接點及局部互 連層形成爲一電路或連接至一字元線或一位元線。根據周 邊電路之種類，該主動區域30係由該裝置隔離層20界定 成包括具有不同尺寸之第一、第二及第三主動區域31、33 及35。該等閘極圖案40係配置成橫跨該主動區域30。在 此時，在該第一主動區域3 1上之第一閘極圖案4 1間之第 一間隔’dl·及第一閘極圖案41與在該第二主動區域33上之 第二閘極圖案43間之第二間隔421具有不同尺寸。此乃是 因爲一包括該第一閘極圖案41之第一電晶體及一包括該 第二閘極圖案43之第二電晶體係用以形成不同種類之周 200847239 邊電路。 在該第一閘極圖案41與該第二閘極圖案43間之第二 間隔42’的設定不僅根據該第一主動區域31之寬度及該第 二主動區域33之寬度，而且根據一用以隔離該第一主動區 域31及該第二主動區域33之裝置隔離區域37的寬度。同 時，考量相鄰第一閘極圖案41之間隔來設定該等第一閘極 圖案41間之第一間隔’dr。因此，產生該第一間隔ΜΓ及該 第二間隔’d2^之差異。 同時，可在由該裝置隔離區域20之具有較寬寬度的部 分所隔開之第一主動區域3 1與第三主動區域3 5間配置一 虛擬圖案50。引進該虛擬圖案50，以抑制在曝光時對該閘 極圖案40之轉移產生光學誤差以及在飩刻時因在該第一 及第三主動區域3 1及35上方之閘極圖案間之相當大間隔 而產生蝕刻負載效應。在第一閘極圖案4 1與該虛擬圖案50 間之第二間隔’d3^、在該第一閘極圖案41與該第二閘極圖 案43間之第二間隔M2’及在該等第一閘極圖案41間之第一 間隔’dl’中產生差異。 該第一、第二及第三間隔4Γ、及間之差異在圖 案轉移之曝光時造成光學誤差。並且，會將不同蝕刻負載 效應施加至該等閘極圖案40。於是，很難形成該等閘極圖 案40，以便它們具有一均勻CD。因此，需要發展一種用以 更均勻地形成該等閘極圖案40之CD的方法。 【發明內容】 本發明之實施例係有關於一種針對一周邊電路之電晶 200847239 體形成閘極圖案之方法，該方法可更均勻地實施一 C D，以 及有關於一種以該相同方法所製造之半導體裝置。 在一實施例中，一種用以形成閘極圖案之方法包括： 製作一佈局於一半導體裝置之一周邊區域中，該佈局包括 配置成具有一相同於在一相鄰同等高度上之其它圖案的間 隔之該等閘極圖案；以及轉移該等閘極圖案之佈局至一晶 圓上。 在同等高度上之該等其它圖案可以是具有一相同於該 等閘極圖案之臨界尺寸（CD)的第二閘極圖案。並且，在同 等高度上之該等其它圖案可以是相鄰配置在該等閘極圖案 之虛擬圖案。 在另一實施例中，一種用以形成閘極圖案之方法包 括：製作一裝置隔離區域之一佈局於一半導體裝置之一周 邊區域中，該裝置隔離區域界定第一及第二主動區域；製 作閘極圖案之一佈局，該等閘極圖案橫跨該第一及第二主 動區域，以便相鄰閘極圖案間之第一間隔彼此相等；插入 虛擬圖案於該裝置隔離區域之位於該第一與第二主動區域 間之部分上，以便該等虛擬圖案具有一等於該等相鄰閘極 圖案間之第一間隔的第二間隔；以及轉移該等閘極圖案及 該等虛擬圖案之佈局至一晶圓上。 該等閘極圖案可以設定成在該等閘極圖案間具有一相 等CD。該等虛擬圖案可以設定成具有一有該等閘極圖案之 CD的約100%至約150%之尺寸的CD。 該方法可以進一步包括控制該等閘極圖案之第一間 200847239 隔’以便在該虛擬圖案與該第一及第二主動區域之邊緣間 確保—'分離邊際（separation margin)。 該方法可以進一步包括控制該虛擬圖案之一 CD，以便 在該虛擬圖案與該第一及第二主動區域之邊緣間確保一分 離邊際。 該方法可以進一步包括：製作互連接點之一佈局，該 等互連接點連接至該第一及第二主動區域之暴露且相鄰於 該等閘極圖案之部分；以及控制該等閘極圖案之第一間 隔，以便在該等互連接點與該等閘極圖案間確保一重疊邊 際（overlap margin) 〇 該方法可以進一步包括··製作互連接點之一佈局，該 等互連接點連接至該第一及第二主動區域之暴露且相鄰於 該等閘極圖案之部分；以及控制該等閘極圖案之第一間 隔，以便在該等互連接點與該第一及第二主動區域之邊緣 間確保一重疊邊際（overlap margin)。 在又另一實施例中，一種半導體裝置包括：第一及第 二主動區域，位於一半導體裝置之一周邊區域中，該第一 及第二主動區域係由一裝置隔離區域所界定；閘極圖案， 具有一設置成橫跨該第一及第二主動區域之佈局，該等閘 極圖案之第一間隔係設定成彼此相等；以及虛擬圖案，插 入在該裝置隔離區域之位於該第一及第二主動區域間的部 分上，該等虛擬圖案具有一等於相鄰閘極圖案間之第一間 隔的第二間隔。 本發明可提供一種用以針對一周邊電路之電晶體形成 200847239 閘極圖案之方法，該方法可更均勻地實現一符合一目標CD 之實際CD。 在本發明之一實施例中’設計一佈局’以便在一記憶 體半導體裝置之一周邊區域中所形成之一周邊電路的電晶 體之閘極圖案係形成具有一等於其它相鄰圖案之間隔的固 定間隔，以便更規律地配置在該周邊區域中之閘極圖案。 使用一曝光製程轉移在該周邊區域中之閘極圖案的佈局， 以便在一晶圓上形成實際閘極圖案。於是，可抑制在一曝 光製程期間因一光學鄰近效應之非均勻性所造成之圖案轉 移非均勻性或在一曝光後在一蝕刻製程期間因一局部蝕刻 負載效應之變化所造成的蝕刻非均勻性。並且，該等閘極 圖案之佈局係設計成具有較好規律性，以便可更加改善在 一 0PC期間之準確性。因此，可更均勻地形成該等閘極圖 案，以更加符合一目標CD。 【實施方式】 以下’將參考所附圖式以詳細描述依據本發明之一針 對在一周邊區域中之電路（或"周邊電路（peripheral circuit)"或"周邊電路（peripherai circuitry)”）形成閘極圖案 之方法及一以該相同方法所製造之半導體裝置。 參考第2圖’在次單元陣列區域n丨間配置核心區域 1 1 5 ’以在一記憶體半導體裝置（例如，一動態隨機存取記 憶體（DRAM)裝置）中形成單元陣列區域丨丨〇或記憶體組 (bank)。一周邊區域12〇係位於該等單元陣列區域11〇間之 部分或一外部周邊部分上。在該周邊區域12〇中配置各種 -10- 200847239 周邊電路（例如，一用以定址在該次單元陣列區π 1中所重 複配置之記億體單元的電路或一用以驅動單元電晶體、一 Υ解碼器、一資料匯流排感測放大器（DB S/A)或一電壓產生 器之主字元線驅動器（MWD))。本發明之一實施例提出一種 藉由更均勻地隔開之閘極以在此周邊電路中更準確地形成 該等電晶體閘極之方法。 參考第3圖，在一依據本發明之一實施例形成閘極圖 案之方法中，設計閘極圖案之一佈局，以應用在一記憶體 半導體裝置之一周邊電路中形成閘極圖案。首先，界定一 周邊區域100,其中電晶體構成一周邊電路。在該周邊區域 100中配置閘極圖案400，該等閘極圖案400延伸橫跨由一 裝置隔離區域200所界定之主動區域300。在此時，設定一 設計規則，以便該等閘極圖案400具有一大致等於相鄰每 一閘極圖案4 0 0之圖案（例如，相鄰該閘極圖案4 0 0之其它 閘極圖案400或虛擬圖案500)的間隔W(將Dl、D2及D3 統稱爲D)。於是，以一規律圖案配置製作該等閘極圖案400 之一佈局。該閘極圖案400及虛擬圖案500之每一閘極圖 案具有一個或多個沿著第一方向（或根據所使用之方位的 垂直方向）延伸之指狀物（fingers)(或線）。在本實施例中， 一具有兩個或更多指狀物之圖案具有一連接器以連接該等 指狀物。在其它實施例中，該連接器可以不被使用或用以 只連接該等指狀物之部分。間隔’D'(例如，Dl、D2及D3)6 意指沿著與第一方向正交之第二方向（例如，橫方向）的相 鄰指狀物間之距離。 -11- 200847239 要允許該等特別閘極圖案400具有等於相鄰圖案的間 隔之間隔W，可從（第2圖之）該整個周邊區域120選擇一 目標周邊區域100，其中控制該等閘極圖案400之間隔’D1 等於該等相鄰圖案之間隔。因爲在該整個周邊區域1 20配 置各種尺寸之電晶體以形成各種形狀之周邊電路，所以可 選擇一配置具有相同目標CD之閘極圖案的區域做爲一目 標周邊區域1 00。因此，可設計一佈局，以便在第3圖之目 標周邊區域100中之閘極圖案400具有一大致一致CD(例 如，約120nm之CD)。因爲該等閘極圖案400係設定成具 有一相同閘極長度，以及又，距離相鄰圖案之間隔W係設 定爲一相同尺寸，所以該等閘極圖案400之間距係固定的 或大致固定的。 返回參考第3圖，當設定關於該等閘極圖案400之間 隔Τ’的設計規則時，能考慮一關於距離該等閘極圖案400 之不同高度的層之圖案佈局的重疊邊際。例如，能考量該 等閘極圖案400與該等互連接點600之重疊邊際來設定該 等閘極圖案400之間隔。該等閘極圖案400係配置成橫 跨由該裝置隔離區域200所界定之主動區域300。在該主動 區域300之暴露且相鄰該等閘極圖案400的部分中形成源 極/汲極區域，以及該等互連接點600連接至該等源極/汲極 區域。因此，主要設定該主動區域300之暴露且相鄰該等 閘極圖案400的部分之開口寬度701及703,以便確保該等 互連接點600與該等閘極圖案400之重疊邊際703。 於是，一第一主動區域310之暴露於在該第一主動區 -12- 200847239 域310內之兩個相鄰第一閘極圖案410間之第一開口寬度 701係設定成爲該互連接點600之CD和該互連接點6〇〇與 該等閘極圖案400之重疊邊際703的兩倍之總和。因爲該 第一開口寬度701等於第一閘極圖案410間之第一間隔 •Dr，所以可根據該等互連接點600與該等閘極圖案400之 重疊邊際703設定該第一間隔’D1·之尺寸。 例如，在該等第一閘極圖案410之CD係設定爲約 120nm之尺寸的情況中，該等互連接點600之重疊邊際係 設定爲約80nm。在此情況中，該等互連接點600與該等第 一閘極圖案410之重疊邊際係設定爲約60nm，以便該等第 一閘極圖案410間之第一間隔’D1’可設定爲20Onm。可藉由 估計該等第一閘極圖案410與該等互連接點600之重疊邊 際、該等互連接點600與該主動區域300之重疊邊際、一 位元線（一電性連接至該等互連接點600之上線層）之重 疊、一根據該等第一閘極圖案4 1 0間所設定之間距的製程 範圍變化及一層間絕緣層相對於該等第一閘極圖案4 1 0間 之第一間隔T Γ的間隙塡充邊際來設定此設計規則。 參考第3圖，在以該裝置隔離區域200隔離用以構成 一周邊電路的電晶體以形成一不同種類之周邊電路的情況 中，可使該第一主動區域3丨〇與該第二主動區域330隔開 有在其間之該裝置隔離區域200的分離部分205之寬度。 由於此分離，在該第一主動區域310上所配置之第一閘極 圖案410與在該第二主動區域330上所配置之第二閘極圖 案4 3 0間之間隔5 0 5可具有一重大差異’例如’相較於該 200847239 等第一閘極圖案410間之第一間隔有兩倍或更大之差 異。 在此情況中，可在該裝置隔離區域200之分離部分205 上引進虛擬圖案500。該等虛擬圖案500係引進成分別離一 相鄰第一閘極圖案410及一相鄰第二閘極圖案430有一第 二間隔’D2·及一第三間隔’D3’。在此時，該第二及第三間隔 ’D2·及係設定成具有大致等於該第一間隔之尺寸， 以允許在該閘極圖案400與相鄰嗶案間之間隔’D’具有大致 ^ ? 相同尺寸。基於此目的，可再調整該等虛擬圖案500之CD 及該裝置隔離區域200之分離部分的寬度。 因爲該等虛擬圖案500係引進用以藉由有效控制一局 部蝕刻負載效應以實施更均勻蝕刻效應’所以該等虛擬圖 案5 00之CD可設定成具有大於該等閘極圖案400之CD的 約10 0%至約150%的尺寸，以實現此效應。當該等虛擬圖 案5 00之尺寸爲大於該等閘極圖案400之CD的150%時， 期望藉由該等虛擬圖案500產生一局部蝕刻負載效應。因 C ί 此，可限制該等虛擬圖案500之尺寸小於該等閘極圖案400 之CD的約150%。同時，當該等虛擬圖案500重疊該第一 及第二主動區域310及3 30時，可能產生電氣誤差。因此， 需要配置該等虛擬圖案500，以確保一離該主動區域300 之邊緣301的分離邊際705。 可調整該主動區域300之寬度或該邊緣301之位置或 者可調整該等虛擬圖案500之CD，以便該等虛擬圖案500 係配置用以確保該分離邊際705。在此時，當調整該主動區 -14- 200847239 域300之寬度及因而調整該邊緣301之位置以確保該分離 邊際705時，應該做一估計，以便確保一重疊邊際704(亦 即，連接至該主動區域300之互連接點600的分離邊際）及 該邊緣3 0 1。 例如，在該等閘極圖案400係設定成具有一約I20nm 之閘極長度及該第一間隔ΤΓ係設定成爲200nm之情況 中，在具有約80nm之CD的互連接點600與該主動區域300 之邊緣301間之間隔（亦即，該重疊邊際704)可設定成爲約 4 5nm。於是，要維持該第二及第三間隔’D2’及’D3’等於該第 一間隔'D1’之尺寸，該分離邊際7 05可設定爲15nm。在檢 查是否在一實際製程期間產生誤差後，設定該分離邊際705 及該重疊邊際704之設計規則爲實際所要應用之設計規 則。在設定該設計規則後，在決定最後設計規則前檢查及 估計是否此設計規則適合於一實際製程。如第3圖所述， 依據上面所決定之針對該CD及邊際的設計規則設計及產 生該等閘極圖案400之一佈局。 同時，在以並列方式配置複數個虛擬圖案500之情況 中，該等虛擬圖案500間之間隔可以設定爲等於該第二間 隔’D2'及該第三間隔之尺寸。於是，甚至在以並列方式 配置複數個虛擬圖案500之情況中，可維持配置規律性。 在一光罩上形成與上面設計閘極圖案400之佈局一致 的罩幕圖案，以及使用該光罩以曝光將該佈局轉移至一晶 圓上。之後，使用經由曝光之該等轉移圖案（例如，做爲一 蝕刻罩幕之光阻圖案）選擇性蝕刻在該晶圓上之一閘極 -15- 200847239 層，以形成實際閘極圖案。在此時’該等貫際閘 形成與第3圖之閘極圖案400的佈局一致。 在該圖案轉移製程期間’第3圖之間極圖案 局可導致具有較高一致性之實際閘極層圖案。亦 該等閘極圖案4 0 0之佈局係設計成具有一等於周 如，閘極圖案430及虛擬圖案5 00)之間隔D ’所 具有較高一致性之圖案配置規則性。因此’在曝 周邊區域1 00中導致一更均勻光學鄰近效應’以 勻地產生閘極圖案400之轉移。 並且，因爲該等閘極圖案400之佈局提供一 圖案配置，所以當在圖案轉移時造成一局部光學 時，亦即，當產生一圖案轉移誤差時，可更精巧 確地實施一用以校正該等光學誤差之〇 PC製程。 改善該OPC之準確性。 再者，因爲該等閘極圖案4 00及該等虛擬圖 配置成具有一相同間隔，所以當選擇性蝕刻在該 閘極層時，可抑制一局部蝕刻負載效應。於是， 該等閘極圖案400之佈局一致之實際閘極層圖案 許對一周邊區域實施一均勻蝕刻偏斜（etch bias)。 使閘極層圖案形成至一由該等閘極圖案400之 之目標C D且可抑制缺陷圖案。 依據本發明，可確保在一記憶體半導體裝置 區域中的電晶體之閘極圖案的一 CD邊際及均勻 可改善一半導體裝置之特性及可增加良率。 極圖案係 4 0 0的佈 即，因爲 圍圖案（例 以可獲得 光時在該 便可更均 相當規律 鄰近效應 地及更準 因此，可 案5 00係 晶圓上之 當形成與 時，可允 因此，可 局所設定 之一周邊 生。因此， -16- 200847239 雖然已描述關於該等特定實施例之本發明，但是熟習 該項技藝者將明顯易知在不脫離像在下面請求項中所界定 之本發明的精神及範圍內可以實施各種變更及修改。 【圖式簡單說明】 第1圖描述一說明在一傳統記憶體半導體裝置之一周 邊區域中的閘極圖案之配置的示意佈局。 第2圖描述一說明依據本發明之一實施例的一記憶體 半導體裝置之一周邊區域的配置之示意圖。 第3圖描述一說明依據本發明之一實施例的一用以形 成閘極圖案之方法及一以該相同方式所製造之半導體裝 置。 【主要 元件 符 號 說 明 ] 10 周 邊 丨品 域 20 裝 置 隔 離 層 30 主 動 域 31 第 — 主 動 區 域 33 第 二 主 動 1m 域 35 第 -- 主 動 區 域 40 閘 極 圖 案 41 第 —^ 閘 極 圖 案 43 第 二 閘 極 圖 案 50 虛 擬 圖 案 100 周 邊 區 域 110 單 元 陣 列 區 域 -17- 200847239 111 次 單 元 陣 列 115 核 心 域 120 周 邊 區 域 200 裝 置 隔 離 區 域 205 分 離 部 分 300 主 動 1^ 域 301 邊 緣 310 第 一 主 動 區 域 330 第 二 主 動 is 域 400 聞 極 圖 案 410 第 一 閘 極 圖 案 430 第 二 閛 極 圖 案 500 虛 擬 圖 案 505 間 隔 600 互 連 接 點 701 開 □ 寬 度 702 開 □ 見 度 703 重 疊 邊 際 704 重 疊 邊 際 705 分 離 邊 際 dl 第 一 間 隔 d2 第 二 間 隔 d3 第 二 間 隔 D 間 隔 -18 200847239 D1 D2 D3 第一間隔 第二間隔 第三間隔

-19-

Claims (1)

1. 200847239 十、申請專利範圍： 1 · 一種用以針對一半導體裝置形成閘極圖案之方法，該方 法包括： 界定一單元陣列區域及一周邊區域於一基板上；以及 界定一佈局於該周邊區域中，該佈局包括具有沿著第 一方向延伸之複數個指狀物的圖案，其中該等指狀物在 第二方向上以大致相同間隔與相鄰指狀物隔開，該等圖 案包括閘極圖案。 ; 2 ·如申請專利範圍第1項之方法，其中該等閘極圖案係界 定成在該等指狀物間具有一相等臨界尺寸（CD)。 3. 如申請專利範圍第1項之方法，其中該等圖案包括虛擬 圖案。 4. 如申請專利範圍第1項之方法，其中該等圖案包括相鄰 該等閘極圖案所配置之虛擬圖案，其中該等閘極圖案包 括一連接兩個或更多指狀物之連接器。 5. 如申請專利範圍第4項之方法，其中該等虛擬圖案係界 / 、 定成具有一臨界尺寸（CD)，該臨界尺寸具有該等閘極圖 案之一 C D的約1 0 0 %至約1 5 0 %之尺寸。 6. —種用以形成閘極圖案之方法，該方法包括： 界定一隔離區域於一半導體基板之一周邊區域中，該 隔離區域界定第一及第二主動區域； 界定閘極圖案於該第一及第二主動區域中，每一閘極 圖案包括沿著第一方向延伸之一個或多個指狀物，每一 指狀物與一相鄰指狀物相距有一第一間隔，該第一間隔 -20- 200847239 係一沿著第二方向之距離；以及 提供一虛擬圖案於該隔離區域之位於該第一與第二主 動區域間之部分上，該虛擬圖案具有沿著第一方向延伸 之至少一指狀物， 其中該虛擬圖案之指狀物與相鄰該虛擬圖案之該閘極 圖案的指狀物彼此相距有一第二間隔，該第二間隔大致 相同於該第一間隔。 7.如申請專利範圍第6項之方法，其中該等閘極圖案係界 定成在該等閘極圖案之指狀物間具有一相等臨界尺寸 (CD)。 8 ·如申請專利範圍第6項之方法，其中該等虛擬圖案係界 定成具有一臨界尺寸（CD)，該臨界尺寸具有該等閘極圖 案之CD的約100 %至約150%之尺寸。 9.如申請專利範圍第6項之方法，進一步包括控制該等閘 極圖案之第一間隔，以便在該虛擬圖案與該第一及第二 主動區域之邊緣間確保一分離邊際。 10.如申請專利範圍第6項之方法，進一步包括控制該虛擬 圖案之一 CD，以便在該虛擬圖案與該第一及第二主動區 域之邊緣間確保一分離邊際。 1 1 ·如申請專利範圍第6項之方法，進一步包括： 界定互連接點於該第一及第二主動區域之暴露且相鄰 該等閘極圖案之部分中；以及 調整該等閘極圖案之第一間隔，以便在該等互連接點 與該等閘極圖案之指狀物間確保一重疊邊際。 -21 - 200847239 1 2.如申請專利範圍第6項之方法，進一步包括： 界定互連接點於該第一及第二主動區域之暴露且相鄰 該等閘極圖案之部分中；以及 調整該等閘極圖案之第一間隔，以便在該等互連接點 與該第一及第二主動區域之邊緣間確保一重疊邊際。 13. —種半導體裝置，包括： 第一及第二主動區域，位於一半導體裝置之一周邊區 域中，該第一及第二主動區域係由一隔離區域所界定； 一閘極圖案，具有在該第一及第二主動區域中沿著垂 直方向延伸之指狀物，該閘極圖案之每一指狀物與一相 鄰指狀物在橫向上相距有一第一間隔；以及 一虛擬圖案，界定在該隔離區域之位於該第一與第二 主動區域間之部分上，該虛擬圖案具有至少一指狀物， 該至少一指狀物與一相鄰指狀物在橫向上分離有一第二 間隔，該第一及第二間隔具有大致相同値。 1 4 ·如申請專利範圍第1 3項之半導體裝置，其中該閘極圖案 之指狀物具有一相等臨界尺寸（CD)。 15.如申請專利範圍第13項之半導體裝置，其中該虛擬圖案 具有一 CD ’該CD具有該等閘極圖案之CD的約1〇〇%至 約1 5 0 %之尺寸。 -22-