TW200830655A - Method for manufacturing semiconductor optical device - Google Patents

Method for manufacturing semiconductor optical device Download PDF

Info

Publication number
TW200830655A
TW200830655A TW096136740A TW96136740A TW200830655A TW 200830655 A TW200830655 A TW 200830655A TW 096136740 A TW096136740 A TW 096136740A TW 96136740 A TW96136740 A TW 96136740A TW 200830655 A TW200830655 A TW 200830655A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
film
photoresist
rib
Prior art date
Application number
TW096136740A
Other languages
English (en)
Other versions
TWI373182B (en
Inventor
Shinji Abe
Kazushige Kawasaki
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200830655A publication Critical patent/TW200830655A/zh
Application granted granted Critical
Publication of TWI373182B publication Critical patent/TWI373182B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Description

200830655 % . 九、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體光元件之製造方法，且特別有關於 在導波路肋狀物頂部具備電極之半導體光元件的製造方法。 . 【先前技術】 近年來，以光碟之高密度化所需之橫跨藍色區域至紫外線 區域的可發光半導體雷射而言，屬使用AlGalnN等氮化物系 ^ hi v力矢化合物半導體之氮化物系半導體雷射的研究開發最為 盛行，且已實用化。 上述藍紫色LD (以下，將雷射二極體記載為ld )係在GaN 基板上結晶成長化合物半導體而形成。 對於代表性的化合物半導體而言，有ΙΠ族元素與v族元 素結合之III-V族化合物半導體，藉由複數之ΙΠ族原子或ν 無原子結合而得到具有各式各樣組成比之混晶化合物半導 體以藍备、色LD使用之化合物半導體而言，例如有gm、(^apN、
GaNAs、InGaN，AlGaN。 •導波路肋狀物型之LD通常係於導波路肋狀物之頂部設置 電極層。此電極層與作為導波路肋狀物之最上層之接觸層的連 接乃是藉由在覆蓋導波路肋狀物之絕緣膜中於導 頂部設置開口並透過此開口而進行。具有此開口之絕== 用導波路肋狀物形成時所使用之光阻硬罩幕並藉由舉離法而 形成。因此，與接觸層揍著之光阻硬罩幕由於在與接觸層之接 合部中沿著接觸層之表面而凹陷之故，所以在舉離製程之後也 有覆蓋導波路肋狀物之絕緣膜的一部份殘留於低窪之部分，且 僅殘留之絕緣膜覆蓋接觸層之表面，且電極與接觸層之接觸面 2118-9166-PF;Ahddub 5 200830655
I ^ 積變得比接觸層之全表面積小。 習知之紅色LD中所使用之接觸層的材料例如是GaAs等， 由於接觸電阻比較低的緣故，因此，因舉離法而導致之接觸面 積的減少並不會使接觸電阻增大，也不會對LD之動作電壓之 上昇產生大的影響。
• 但疋，於藍紫色LD之場合，接觸層所使用之材料為GaN 等，材料之接觸電阻比較高，因此，電極與接觸層之接觸面積 之降低使電極與接觸層之接觸電阻增加，而使藍紫色之動 作電壓增加。 在LD之製造方法之習知例中，有下列用於防止電極與接 觸層之接觸面積之減少的方法。 在形成氮化物半導體雷射元件之情況中，首先，在包含複 數個半導體層之晶圓的p型接觸層ln上形成由靶/鉬/金構成 之P型電極層112。接著，在p型電極層112之上形成條紋狀 之光阻硬罩幕（圖未顯示），並藉由RIE(反應性離子蝕刻）而形 成肋狀物條紋114。也就是說，藉由Ar氣體並利用蝕刻法而 形成Ρ型電極112，而且，藉由Ar與◦“與SiCh之混合氣體 _ 而蝕刻至P型接觸層111與P型披覆層110之途中、或是蝕刻 至P導引層109之途中以形成肋狀物條紋。而且，使肋狀物條 紋114之光阻殘留，並以覆蓋晶圓之上面的方式，而形成厚 〇.5//111之絕緣膜115(主要是由訏〇2構成之^氧化物）。之後， 藉由除去光阻而露出肋狀物條紋114之上邊。而且，以覆蓋ρ 型電極112與至少其兩側附近之絕緣膜115的方式，形成由鉬 與金構成之P型襯墊電極116。（例如，參照特許文獻1、第9 頁、42-50行、及圖1)。 另外’在另一習知例中，揭露一種用於製造包含疊積二個 2118-9166-PF;Ahddub 6 200830655 ^相異光阻層之步驟之導波管半導體LD的自己整合法。此製造 方法係如下之接著方法。 、下侧之光阻層僅與具有未滿3〇〇麵之波長的光反應，上側 之光阻層僅與具有較3〇〇nm更長之波長的光反應。在形成有第 2被覆導波層彻與其上之覆蓋層408的半導體積層構造中， .形成除去覆蓋層408與第2被覆導波層406之一部份分的肋狀 物構造414與雙通道412。而且，在肋狀物構造414與雙通道 412 ^表面形成第2絕緣膜416。在此第2絕緣膜之上形成下 ❿層之弟1光阻層420與上層之第2光阻層似。為了使肋狀物 構k414附近之第1光阻層42〇露出，而將第2光阻層422圖 案化接著’為了使肋狀物構造414上之第2絕緣膜AW露出， 而對著第1光阻層420進行反應性離子蝕刻製程。接著，為了 將肋狀物414外側之第2絕緣膜416除去，而進行反應性離子 餘刻^程。接著’除去殘存之第i光阻層携及第2光阻層 42=蒸著第1金屬層424以作為電極（例如，參照特許文獻2曰、 段落編號[0024]〜[〇〇34]、及圖7至圖18)。 而且，在其它習知例中，使用A1之金屬硬罩 而㈣接觸層，接著，使金屬硬罩幕殘留，藉由“ 為硬罩幕進行濕银刻，而形成肋狀物與通道，且利用電聚⑽ 而全面形成絕緣膜，接著，藉由舉離法而將A1圖案與堆積於 其上之絕緣膜除去。接著，藉由通常之微影製程而形成P側電 極之部分露出的光阻圖案，以此光阻圖案為硬罩幕而對電極 料進行真空蒸著’以舉離法除去光阻圖案與其上之電極材料， 並在助狀物之接觸層形成密著之電極（例如，參照特許文 i 段落編號[0025]〜[0034]、及圖1)。 ' 而且’在其它習知例中，揭示下列之步驟.。在接觸層μ 2118-9166-PF;Ahddub 200830655 之幾乎整個表面上形成第！保護膜61，在此第〗保護膜61之 上形成條紋狀之第3保護膜63。在附上第3保護膜63並蝕刻 第1保護膜61後，除去第3保護膜63，而形成條紋狀之第1 保護膜61。备著，以第〗保護膜為硬罩幕，藉由蝕刻至p側 接觸層13與接觸層下之層（例如，p側覆蓋層12之途中）而形 成條紋狀之導波路肋狀物。接著，將與第i保護膜61之材料 相異且具有絕緣性之第2保護膜62形成在條紋狀之導波路肋 狀物之侧面與經蝕刻而露出之氮化物半導體層、先前之蝕刻中 為P侧覆蓋層12之平面上，藉由舉離法而僅除去第丨保護膜 61並於第2保護膜與p側接觸層13之上形成與該口側接觸層 13電性連接之p電極（例如，參照特許文獻4、段落編號[〇〇2〇] 〜[0027]、及圖 1)。 在上述習知之方法中，即使確保了導波路肋狀物之接觸層 與電極層之接觸面積，也因為包含同時㈣金屬膜與金屬膜下 層之半導體層的步驟、在使用2層之光阻的情況下使下層之光 阻穩定並殘留預定之厚度而停止㈣的步驟、以金屬膜為硬罩 幕並進行使用複數之保護膜之情況之舉離法的步驟等，而有穩 定也裝I、備特性之元件的間題點。另外，也有所謂使用複數 之保護膜之情況之步驟之自由度低下的問題點。 以藉由此簡單步驟在導波路肋狀物之上表面穩定地防止 半導體層與電極層之接觸面積的減少為目的，開發下列之 步驟。 ^ 首先，藉由在疊積半導體層之晶圓上形成溝部而形成導波 路肋狀物’以在晶圓全面形《抓膜。接著，以在晶圓全面 塗布光阻並使位於溝部之光阻膜之膜厚較位於導波路肋狀物 之頂部之綠歡膜厚更厚㈣切絲賴。接著，藉由乾 2118-9166-PF;Ahddub 8 200830655 • 蝕刻而從光阻膜之表面一樣地除去光阻，一邊使溝部之光阻膜 殘留一邊除去位於導波路肋狀物之頂部之光阻膜，而形成使導 波路肋狀物之頂部外露之光阻圖案。接著，以此光阻圖案為硬 罩幕，從表面一樣地蝕刻外露之Si〇2膜，使形成於溝部之侧 面及底部的Si〇2膜殘留，且除去形成於導波路肋狀物之頂部 的Si〇2膜，而在導波路肋狀物之頂部於Si〇2膜確實地形成開 口部。 接著，除去光阻圖案後，在導波路肋狀物之頂部形成P侧 電極。 而且，以利用P型歐姆電極為硬罩幕而形成助狀物條紋之 習知例而言，有人揭露一種習知例，係在由GaN構成之p型接 觸層之上面形成條紋狀之金屬層（第i層為Ni/Au、第2層為 pt)接著，進行熱處理（合金化）而形成p侧歐姆電極，並以 此P侧歐姆電極為硬罩幕且使用C12作為蝕刻氣體，蝕刻至1) 型導引層露出為止（例如，參照特許文獻5、段落編號[0035] 〜[0038]、及圖 2)。 .另外有人在其匕進行肋狀物形成之習知例中揭露下列之 _步驛。在第1步驟中，在P侧接觸層13之幾乎整個表面形成 由Si氧化物構成之第i保護膜6卜並於此帛i保護膜61之 上形成條紋狀之第3保護膜63。在附上第3保護膜63而㈣ 第1保護膜6i後’將第3保護膜63除去，而形成條紋狀之第 1保護膜6卜接著，在第2步射，由形成有第丨保護膜61 之P側接觸層13之未形成第i保護膜61之部分姓刻，而在第 1保護膜61之正下转分形成與保護膜之形狀對之條紋狀的 導波路肋狀物區域。接著，在第3步驟中，使用具有絕緣性之 材料並在條紋狀之導波路肋狀物之侧面、經侧而露出之氣化 2118-9166-PF;Ahddub 9 200830655 -物半^體層（P侧覆蓋層12)之平面、及第1保護膜61之上形 成使第^保護膜，其中第2保護膜與第1保護膜61之材料相 異。在第2保護膜62形成後，ϋ由姓刻除去第1保護膜61， 而僅除去形成於第1保護膜61上之第2保護膜，以在條紋狀 之側面及ρ侧覆蓋層12之平面連續形成第2保護膜。 在第3步驟中之蝕刻處理雖然不特別限定，但是，例如可 以使用氟酸而進行乾蝕刻之方法（例如，參照特許文獻6、段 落編號[0018]〜[0024]、及圖6)。 ❿ [特許文獻1]再公表特許（A1)jp WQ2003/085790公報 [特許文獻2]特開2000-22261號公報 [特許文獻3]特開2000-340880號公報( [特許文獻4]特開2003-142769號公報 [特許文獻5]特開2004-253545號公報 [特許文獻6]特開2000-114664號公報 【發明内容】 在習知之方法中，在形成導波路肋狀物後以Si〇2膜覆蓋 ® 並塗布光阻，一邊使溝部之光阻膜殘留，一邊則是形成使導波 路肋狀物之頂部外露之光阻圖案，以此光阻圖案為硬罩幕，從 表面一樣地蝕刻外露之Si〇2膜，使形成於溝部之側面及底部 之Sl02膜殘留，並將形成於導波路肋狀物之頂部之Si〇2膜除 去’且在導波路肋狀物之頂部形成Si〇2膜之開口部的步驟中，. 於除去Si〇2膜之蝕刻步驟中進行乾蝕刻的情況下，有在被si〇2 膜覆蓋之半導體層發生蝕刻引起之損傷的情況。例如，在Si〇2 膜之下層為ρ型接觸層之情況下，有遭受蝕刻引起之損傷而接 觸電阻增加的情況。尤其是，一旦P型接觸層由GaN系之材料 2118-9166-PF；Ahddub 10 200830655 * 構成的話，GaN系之材料在濕蝕刻中有難以進行材料之除去且 難以藉由濕蝕刻而移除此損傷部分的問題點。 為了解決上記之問題點，本發明之第丨目的係在於提供一 種月b以簡單步驟而在導波路肋狀物之上表面穩定地防止半導 體層與電極層之接觸面積的減少，並能防止位於導波路助狀物 之頂部之半導體層中由蝕刻引起之損傷，且產出高的製造方 法。 [課題解決之手段] . 本發明之半導體光元件之製造方法包括：在半導體基板上 依序f積弟1導電型之第1半導體層、活性層、第2導電型之 第2半導體層以及覆蓋層而形成半導體積層構造之步驟；在該 半導體積層構造之表面塗布光阻並藉由微影製程步驟而形成 具備條紋狀光阻膜部分之第！光阻圖案的步驟，其中該條紋狀 光阻膜部分具有與導波路肋狀物對應之寬度；以該第1光阻圖 案為硬罩幕並藉由敍刻而除去該覆蓋層以使該第2半導體層 外露之步驟；以該第i光阻圖案為硬罩幕並藉由乾姓刻而除: =2半導體層之上表面側之—部份且在底部形成殘留該第2 半導體層之-部份之凹部以形成導波路肋狀物的步驟；除去第 1光阻圖案並在該半導體積層構造之表面形成第i絕緣膜之步 驟、，其中該半導體積層構造包含凹部與在最表面具有覆蓋層之 導波路肋狀物；形成於該導波路肋狀物頂部之第^絕緣膜之表 面外露，且藉由光阻膜而形成埋設與該導波路肋狀物相鄰之凹 部之第1絕緣膜的第2光阻圖案的步驟，其中該光阻膜具有較 該導波路=狀物之第2半導體層表面高且較該導波路肋狀物 頂部上之第1絕緣膜表面低的表面；以該第2光阻圖案為硬罩 幕並藉由乾钮刻而除去該第1絕緣膜以使該導波路肋狀物之 2118-9166-PF;Ahddub 11 200830655 驟，藉由濕钱刻而除去該覆蓋層以使第2 ，以及在外露之導波路肋狀物之第2半導 極層的步驟。 肋二=:!=元:二製二方法㈣ * ^ s 第先阻圖案係具有較導波路肋狀物之
ί二高且較導波路肋狀物頂部上之第1⑽膜表面低 藉由使用此第2光阻圖案錢行㈣崎去導波 。卩之第1絕緣膜的話，則一邊使導波路肋狀物之側 部之第1絕緣膜殘留，一邊使導波路肋狀物頂部之覆蓋 日夕路。而且’ 一旦藉由濕餘刻而除去覆蓋層的話’則第2半 外露，並在此外露之第2半導體層±形成電極層。藉由 4間早步驟’第2半導體層與電極層係可在接觸面積*減少的 情況下接合。而且，在藉由以第2光阻圖案為硬罩幕並進行飯 刻而除去第1絕緣膜時，由於覆蓋層形成於導波路肋狀物之第 2半導體層。之上的緣故，因此可以防止在第2半導體由乾钱刻
覆盍層表面外露的步 半導體層外露的步驟 體層之表面上形成電 [發明之效果] 所引起之知傷’ _§_可以抑制起因於乾姓刻而導致之第2半導體 層之接觸電阻的增加。 ^為讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如 下： 【實施方式】 在以下之實施形態中，以半導體光元件而言，雖然以藍紫 色LD為例說明，但是並不限於藍紫色LD，也一體適用於紅色 LD專半導體光元件並達到同樣之效果。 2118-9166-PF;Ahddub 12 200830655 # 因此’構成半導體積層構造之各材料並不限於氮化物系半 導體’也包含InP糸材料或GaAS系材料。另外，基板並不限 於GaN基板，也可以是InP、GaAS、Si、SiC等其它半導體基 板、或藍寶石基板等絕緣基板。 實施之形態1 圖1係繪示本發明之一實施形態之半導體LD之剖面圖。 而且，在各圖中，相同符號係表示相同或相當之元件。 在圖1中，此LD 10係導波路肋狀物型之藍紫色ld，並在 作為η型GaN基板12(以下，將η η型"記載為” n-";另外，將 ® ηΡ型"記載為、—”，尤其是，在不純物未摻雜之情況下則記載 為"i-")之一主面的Ga面上例如形成第in—覆蓋層16、第2η— 覆盡層18、及第3n-覆蓋層20’以作為由n-GaN形成之緩衝 層14、在此緩衝層14上由n-Al GaN形成之第1半導體層。接 著’在此第3n覆蓋層20之上依序疊積由11-6&1^形成之11側導 光層 22、由 InGaN 形成之 η 側 SCH(Separate Confinement Heterostructure)層 24、及活性層 26。 在此活性層26之上依序疊積由InGaN形成之p側SCH層 _ 28、由p-AlGaN形成之電子障壁層30、由p-GaN形成之p側 導光層32、由p-AlGaN形成之p-覆蓋層34、及由p-GaN形成 之接觸層36。以第2半導體層而言，在此實施形態中，包含 p-覆蓋層34與接觸層36。因此，根據不同情況，第2半導體 層可以是1層亦或3層以上。 藉由在接觸層36及P-覆蓋層34形成作為凹部之通道 38，而接觸層36及與接觸層36連接之侧之p-覆蓋層34的— 部份係形成導波路肋狀物40。 導波路肋狀物40係配設於成為LD10之共振器端面之劈開 2118-9166-PF;Ahddub 13 200830655 , 端面之寬度方向的中央部分，並延伸至成為共振器端面之兩端 面之間。此導波路肋狀物40之長度方向之尺寸（即共振器長） 為1000 //m ;與其長度方向直交之方向之寬度為數〜數十 /z m，例如，在本實施形態中為1. 5 /z m。 另外’通道之見度在本貫施形態中為。隔著通道抑 而在導波路肋狀物40之兩外侧形成之台狀部例如是電極襯塾 基台42。 另外，導波路肋狀物40之深度（即自通道38之底面起之 高度）例如是0 · 5 /z m。 ® 包含導波路肋狀物40之側壁及電極襯墊基台42之侧壁之 通道38之兩側面及底面係被作為第1絕緣膜之第丨石夕氧化膜 44包覆。被覆通道38之兩侧面之第1石夕氧化膜44之上端係 自接觸層36之上表面突出少許。此第1矽氧化膜44例如是由 膜厚200nm之Si〇2膜所形成。另外，此第1矽氧化膜44係不 形成在接觸層36之上表面，而第1矽氧化膜44具有之開口部 44a係使接觸層36之上表面全體外露。 在接觸層36之上表面配設與接觸層36連接並電性連接之 Φ P側電極46。p側電極46係藉由真空蒸著法並依序疊積白金 (Pt)及Au而形成。此p側電極46係與接觸層36之上表面密 接，並由此上表面進一步覆蓋而夾住第1矽氧化膜44之上端， 且以經過導波路肋狀物40之侧壁上之第1矽氧化膜44而延伸 至通道38底部之第1矽氧化膜44之一部份上的方式形成。 另外，在電極襯墊基台42之上表面上、及通道38内之電 極襯墊基台42之側面上之第1矽氧化膜44與通道38底部之 第1矽氧化膜44之一部份之表面上例如配設由Si〇2形成之第 2梦氧化膜48。 2118-9166~PF;Ahddub 14 200830655 在P侧電極46之表面上與p侧電極46密著並配設有襯塾 電極50，此襯墊電極50係配設於兩側之通道38内部之口侧 電極46、第]矽氧化膜44、第2矽氧化膜仙之上，而且，延 伸至配設於電極襯墊基台42之上表面的第2矽氧化膜48上。 而且，在n-GaN基板12之背面配設藉由真空蒸著法且藉 由依序疊積Ti及Au膜而形成之η侧電極52。 在此LD10中，摻雜矽（Si)以作為η型不純物；摻雜鎂（Mg) 以作為p型不純物。 n-GaN基板12係層厚為100# m左右。另外，緩衝層14 係層厚為lem左右。第In-覆蓋層16係層厚為40〇nm左右， 且例如由n-Alo.tnGauW形成；第2n-覆蓋層18係層厚為1000麵 左右，且例如由n-Al〇.D45Ga〇.955N形成；第3n-層20係層厚為 300nm左右，且例如由n-AluuGa。·985!^層形成。 η侧導光層22之層厚例如是80nm。η侧SCH層24係由膜 居 30nm 之 i~InD.〇2Ga〇.98N 形成。 活性層26係2重量子井戶構造，由與η侧SCH層24連接 而配设之i-Ino.nGao.ssN所構成之層厚5nm的井層26a、配設於 井層26a上且由i-inG MGaG^N構成之層厚8nm的緩衝層26b、 配δ又於此緩衝層26b上且由i-In。·i2Ga〇.ssN構成之層厚5nm的 井層26c所構成。 在活性層26之井層26c之上，與其連接而配設之p側SCH 層28係藉由膜厚3OniD之i-InD.o2Gao.98N而形成。 電子障壁層30係層厚為20nm左右，且藉由p-AluGauN 而形成。P侧導光層32係層厚為lOOnm、p-覆蓋層34係層厚 為500nm左右且由p-Alu7Ga〇.93N形成；接觸層36之層厚為 20nm。 2118-9166~PF;Ahddub 15 200830655 接著，說明LD10之製造方法。 圖2〜圖14係繪示本發明之半導體LD之製造方法之各製 造步驟的半導體LD之一部份剖面圖。 在此製造步驟中，由於n-GaN基板12至依序疊積於其上 之P侧光層32之各層係在製造步驟中沒有特別變化之故，因 此在各圖中省略，而僅顯示包含p側光層32之一部份之上層 之各層的剖面圖。 首先，在預先以加熱洗淨等而洗淨表面之GaN基板12上 藉由有機金屬化學氣相成長法（以下，稱為M0CVD法）而在例如 9 100〇1之成長溫度下形成作為緩衝層14之n-GaN層。 接著，依序形成作為第In-覆蓋層16in—AlG()7GaG93N層、 作為第2n-覆蓋層18之n-Ah.i^GaoL層、作為第3n-覆蓋層 20 之 1141。.。^3。.98以層、作為11側導光層22之；[—111。()2(^。9以 層作為n侧SCH層24之i-ino.^Gaa.gsN層，並於其上依序形 f構成活性層26之作為井層26a之卜InD i2GaD 88N層與作為阻 障層26b之i-InuAauW層與作為井層26c之卜In。i2(Ja。— 層。 • 接著，形成晶圓，其中此晶圓係在活性層26之上依序疊 積作為p側SCH層28之i-inQwGaL層、作為電子障壁層30 之p-Al〇,2GauN層、作為p侧導光層32之p—Ah 2GaQ 8N層了〇、 作為P覆蓋層34之p-Ah.inGausN層72、及作為接觸層36之 p GaN層74，而且，在p—GaN層74之上疊積作為覆蓋層之金 屬覆蓋層75。現在，將包含金屬覆蓋層75之積層構造簡單地 預稱為半導體積層構造。 金屬覆蓋層75係由Au或Cr等形成，且金屬覆蓋層75之 膜厚為5nm〜250nm，而且以2〇随〜5〇麗較佳。 2118-9166-PF;Ahddub 16 200830655 圖2係緣示此步驟之結果。 而且，金屬覆蓋層75在與接觸層36連接之侧設置與接觸 層36密著性良好之ή薄層，亦可作成在Ti層之上疊積
Cr專之構成。 、 ^ 接著，參照圖3,藉由在疊積有金屬覆蓋層75之半導體 積層構造全面塗布光阻並進行微影製程步驟，而在與導波路肋 狀物40之形狀對應之部分763殘留光阻，而形成除去與通道 38之形狀對應之部分76b之光阻且作為第i光阻圖案之光阻 圖案76。此步驟之結果如圖3所示。在此實施形態中，與導 波路肋狀物40之形狀對應之部分76a之寬度為，而與 通道38之形狀對應之部分76b之寬度為1〇/ζιη。 、 接著，參照圖4，以光阻圖案76為硬罩幕而蝕刻金暴覆 盍層 75、p-GaN 層 74、與 p-AluyGausN 層 72 之 p-GaN 層 74 連接侧之一部份，並殘留p—層72之一部份而形成 作為底部之通道38。 此钱刻步驟例如是對金屬覆蓋層75進行乾蝕刻，之後， 藉由反應性蝕刻（Reac1：ive I〇n Etching ; RIE)而對p—GaN層 74及與p-Al〇.G7Gau3N層72之p-GaN層74連接侧之一部份進 打蝕刻，並使p—Al〇.(nGa().93N層72之一部份殘留而形成作為底 部之通道38。在本實施形態中，此種情況下之蝕刻深度a乃 是a= 500nm(0.5/zm)左右。藉由形成通道38，而形成導波路 肋狀物40及電極襯墊基台42。圖4係繪示此步驟之結果。 接著’參照圖5，使用有機溶劑等而除去先前之蝕刻中所 使用之光阻圖案76。此時之通道38之深度（即導波路肋狀物 之焉度）係與餘刻深度&相等，約500nm(0· 5 /z m)左右。圖 5係繪示此步驟之結果。 17 2118-9166-PF;Ahddub 200830655 接著，參照圖6，例如，在晶圓全面使用（；VJ)法、或真空 療著法、或濺鍍法等而形成Si〇2膜78，其中以〇2膜78變成膜 厚〇· 2#m且作為第1絕緣膜之第1矽氧化膜44。8丨〇2膜78 係覆蓋導波路肋狀物4〇之上表面、通道38之内部之表面、及 電極襯墊基台42之上表面。圖6係繪示此步驟之結果。 以此種情況下之絕緣膜而言，雖然可以使用Si〇2，但是， 除了 Sl02 之外’亦可使用 Si〇x(〇〈x<2)、SiN、SiON，Ti〇2、Ta2〇5、
Al2〇3、AIN、Zr〇2、Nb2〇5。
接著’參照圖7 ’以在晶圓全面塗布光阻並使位於通道38 之光阻膜的膜厚b變得比位於導波路肋狀物4〇之頂部及電極 襯墊基台42之頂部之光阻膜的膜厚c更厚的方式而形成光阻 膜80。例如以b=〇.8/zm左右、C=0.4/zm左右之方式而形成 光阻膜80。 在圖7中，雖然通道38上之光阻膜8〇之表面係以較位於 導波路肋狀物40之頂部及電極襯墊基台42之頂部之光阻膜 8〇之表面更凹的方式記載，但是，若光阻膜之表面可一樣平 坦地形成的話，即可滿足b>c。 仁疋，如圖7所描述一樣，即使通道上之光阻膜⑽之 表面較位於導波路肋狀物4〇之頂部及電極襯墊基台之頂部 之光阻膜80的表面更凹，只要滿足b>c的話，則光阻膜⑽之 表面之形狀可以是任何形狀。 、 通常，光阻係藉由旋轉塗佈法塗布。也就是說，將光阻滴 下至晶圓上，並藉由使晶圓自轉而使膜厚均一。 〆 而且，藉由將光阻之粘度及滴下量、晶圓回轉時之回轉數 及回轉時間控制成適切值，可以控制光阻膜之膜厚。 如圖7所示，雖然晶圓表面有段差或凹部形成之情況係今 2118-9166-PF;Ahddub 18 200830655 - 出之部分（也就是說，在此情況下乃導波路肋狀物40之頂部及 電極襯塾基纟42之頂部中為薄且凹之部分）在此情況下通道 38之位置變厚，但是其膜厚之差的大小係受到光阻之粘度的 影響。 在如圖7所不之晶圓的情況下，一旦粘度小的話，則與通 道38之蝕刻深度a、位於通道38之光阻膜8〇之膜厚b、以及 位於V波路肋狀物40之頂部或電極襯墊基台42之頂部之光阻 膜80的膜厚c之關係係接近b=c + a。這意味著光阻膜8〇之 _ 表面可以作成幾乎一樣平。 另外，在光阻膜80之表面不作成幾乎一樣平，且在通道 38之位置光阻之表面凹陷的情況下，一旦光阻之粘度變大的 話，則接近b=c。這意味著位於通道38之光阻膜8()的膜厚變 得與位於導波路肋狀物40之頂部或電極襯墊基台42之頂部之 光阻膜80的膜厚相等。 另外，在光阻膜80之表面不作成幾乎一樣平，且在通道 38之位置光阻之表面凹陷的情況下，光阻之粘度變得不夠低 的話，則b>c，也就是說，位於通道38部分之光阻膜8Q之膜 • 厚變得較位於導波路肋狀物40之頂部或電極襯墊基台42之頂 部之光阻膜8〇的膜厚更厚。 如此一來，藉由適切地設定光阻之粘度與晶圓回轉時之回 轉數，可以將位於通道38部分之光阻膜8〇之膜厚b與位於導 波路肋狀物40之頂部或電極襯墊基台42之頂部之光阻膜8〇 之膜厚c的關係設定為所欲之關係，也就是說b>c。圖7係繪 示此步驟之結果。 接著，參照圖8，從光阻膜80之表面一樣地除去光阻， 一邊使通道38之光阻膜80殘留，__邊完全地除去位於導波路 2118-9166-PF;Ahddub 19 200830655 ^ 肋狀物4〇之頂部及電極襯墊基台42之頂部之光阻膜80，而 形成使導波路肋狀物40之頂部及電極襯墊基台42之頂部個別 之Si〇2膜78外露的光阻圖案82。 例如，藉由使用〇2電漿之乾蝕刻而蝕刻預定之厚度，亦 即導波路肋狀物40之頂部及電極襯墊基台42之頂部之Si〇2 膜78完全外露，或是在通道38中光阻膜8〇之表面較金屬覆 蓋層75之上面更高而殘留之程度；在此實施形態中，例如是 400nm左右。 而且，在此實施形態之情況下，以光阻膜80之表面較金 屬覆蓋層75之上面更高而殘留之程度的方式進行蝕刻。但 是，由於光阻膜80係其表面較第2半導體層之上面更高而殘 留之程度，也就是說，在此實施形態中包含？一覆蓋層34與接 觸層36以作為第2半導體層的緣故，因此蝕刻至較接觸層祁 之上面更高而殘留之程度亦可。 光阻膜80以位於通道38之光阻膜80之膜厚為8〇〇nm左 右、或導波路肋狀物40之頂部及電極襯墊基台42之頂部之光 阻膜80之膜厚為400nm左右的方式而形成。因此，一旦從光 • 阻膜8〇之表面除去40〇11111左右的話，則導波路肋狀物40之頂 部及電極基台42之頂部之光阻膜8〇被除去且以〇2膜78之上 面外露，另外，位於通道38之光阻膜8〇之表面形成於Si〇2 膜78之膜厚之-半左右之高度位置，此殘留之光阻膜變成作 為第2光阻圖案之光阻圖案82。 從光阻膜80之表面一樣地進行蝕刻之情況的蝕刻停止係 藉由使用例如〇2電漿之乾蝕刻而除去光阻膜時之蝕刻量的控 制乃是藉由-邊從蝕刻室之外部觀察藉由使用〇2電漿之乾蝕 刻而除去光阻膜時所生成之C0在電梁中被激起而發出之波長 2118-9166~PF;Ahddub 20 200830655 45 1腿之激起光的強度並一邊進行餘刻，而正確地進行。 由於可以一邊精確地檢出光阻膜80之蝕刻量一邊蝕刻之 故，因此可以一邊使通道38内之光阻膜殘留一邊形成除去位 於導波路肋狀物40之頂部及電極襯墊基台42之頂部之光阻膜 80的光阻圖案82。圖8係繪示此步驟之結果。 接著，參照圖9,以光阻圖案82為硬罩幕，而自外露之 Si〇2膜78表面一樣地蝕刻，並使形成於通道38之側面及底部 之SiCh膜78殘留，且完全除去形成於導波路肋狀物4〇之頂 部及電極襯墊基台42之頂部的Si〇2膜78。在導波路肋狀物 ❿ 40之頂部則是於Si〇2膜78確實地形成開口部44a。 此情況下之餘刻係可以使用根據CF4等之反應性離子姓 刻法等乾蝕刻或根據緩衝氫氟酸等之濕蝕刻法。 在此步驟中’藉由乾餘刻而除去S i 〇2膜78時，金屬覆蓋 層75覆蓋作為接觸層36之p-GaN層74。因此，乾蝕刻引起 之損傷不及於p-GaN層74。因此，完成而作為LD10時，不會 在接觸層36發生損傷。因此，可以抑制起因於乾蝕刻而引起 之損傷所導致之接觸電阻的增加。因此，可以提高LD1 〇之產 •出。 而且’在此步驟中，金屬覆蓋層7 5之材料係可以使用在 钱刻絕緣膜之蝕刻製程中不會被蝕刻且能濕蝕刻之材料。 上述情況也可以用下列方法而控制正確之蚀刻量。 例如，在使用CF4氣體等含氟之氣體而對si 〇2膜78進行 乾餘刻之情況下，亦可藉由觀測由Si〇2膜78中之Si與姓刻 氣體中之F而發生之從SiF2發出之波長約390nm之光的強度 以停止姓刻。 另外’對Si〇2膜78進行根據緩衝氫氟嫂等之濕蝕刻的情 2118-9166-PF;Ahddub 21 200830655 . 況下’亦可藉由從晶圓表面之對向位置將單一波長之雷射光入 射至形成於導波路肋狀物40之頂部及電極襯墊基台42之頂部 的Si〇2膜78，計測反射之光的強度，而確認以〇2膜78之殘存 厚度變成0並停止蝕刻。圖9係繪示此步驟之結果。 接著’參照圖10，藉由使用有機溶劑之濕蝕刻而除去光 阻圖案82。圖1 〇係繪示此步驟之結果。 而且’藉由濕蝕刻而除去金屬覆蓋層75。在金屬覆蓋層 75係使用Au而形成之情況下，可藉由王水除去金屬覆蓋層 75 ;在金屬覆蓋層75係使用Cr而形成之情況下，則藉由鹽酸 除去金屬覆蓋層75。在本實施形態中，以金屬覆蓋層而言， 雖然以例如Au、Ct等為例進行說明，但是並不限於Au、cr ; 其它若是能以不影響導波路肋狀物4〇之侧壁之絕緣膜的乾蝕 刻而除去的材料也同樣可以作為金屬覆蓋層而使用。 另外，雖然在Ti層使用於與接觸層36連接之侧的情況 下，係使用HF系之银刻液而除去，但是，在此情況下，由於 Si(h膜也被蝕刻之故，因此必須預先將Ti層之層厚薄化。在 本貫施形態中，Si〇2膜為200nm，相對於此程度之si〇2膜之膜 馨 厚而言’ Ti層之膜厚係以5nm以上30nm以下較佳。圖11係 繪示此步驟之結果。 接著’參照圖12 ’在導波路肋狀物40之頂部形成p側電 極46 〇 首先，在晶圓全面塗布光阻，藉由微影製程步驟而形成將 導波路肋狀物40之最上層之p-GaN層74的上表面、導波路肋 狀物40之侧壁及通道38底部之一部份開口的光阻圖案（圖未 顯示）’並藉由例如真空蒸著法而在此光阻圖案上形成由pt與 Au之積層構造所構成的電極層之後，藉由使用舉離法而除去 2118-9166-PF;Ahddub 22 200830655 光阻膜與形成於此光阻膜上之電極層，以形成p侧電極46。 由於導波路肋狀物40之頂部之p-GaN層74之上表面未被 Si(h膜78覆蓋且藉由開口部44a而使整個上表面外露的緣 故，因此p侧電極46與P-GaN層74之接觸面積係未在開口部 44a形成之際減少。 因此，可以防止因為p侧電極46與p-GaN層74之接觸面 積減少所導致之接觸電阻的增加。
另外，被覆通道38之兩侧面之^〇2膜78的上端係從p-GaN 層74之上表面突出少許。p側電極46係與p-GaN層74之上 表面密接，並由此上表面進一步覆蓋而夾住Si〇2膜78之上 端，且以經過導波路肋狀物4〇之侧壁上之§丨〇2膜78而延伸 至通道38底部之Si〇2膜78之一部份的方式形成。圖12係繪 示此步驟之結果。 接著，形成第2矽氧化膜48。 參照圖13，首先，在晶圓全面塗布光阻，藉由微影製程 步驟而在除了 p側電極46上之部分（也就是電極襯墊基台42 上表面、及通道38内之電極襯墊基台42侧面與通道％底部 之一部份）形成具有開口之光阻圖案（圖未顯示），並在晶圓全 面藉由蒸著法而形成厚1〇〇聰之以〇2膜，且就由舉離法而將 形成於P侧電極46上之光阻膜與形成於此光阻膜上之si(h膜 除去，以形成由si〇2膜形成之第2矽氧化膜48。圖13係繪示 此步驟之結果。 除了 Si〇2之外，也可以使用 以此情況下之絕緣膜而言 AIN、Zr〇2、Nb2〇5
Si〇x(0〈X<2)、SiN、SiON，Ti〇2、Ta2〇5、祕、 等。 最後，參照圖 14在p側電極46、通道犯及第2矽氧化 2118-9166-PF;Ahddub 23 200830655 膜48、上藉由真空蒸著法而疊積由Ti、Pt，及Au構成之金屬 膜，以形成襯墊電極5Q。圖14係緣示此步驟之。 變形例1 本發明之半導體LD之另一製造方法之各 之一部份剖面圖。 圖15〜17係繪示 製造步驟的半導體Lj) 在先前說明之半導體LD之各製造步驟中，圖i〜圖6之 步驟係與變形例相同。播 < J便用圖15〜圖17之步驟以代替先前說 明之圖7及圖8之步驟。
在先刖之圖6之步驟中，在藉由削2膜78 *覆蓋導波路 肋狀物40之上表面、通道38之内部之表面、及電極概塾基台 42之上表面後’參照圖15,在晶圓全面塗布以紛甲駿（黯〇1此） 樹脂為主成分之光阻，並在與導波路肋狀物4〇鄰接之通道犯 中形成光阻膜90，其中光阻膜9〇之表面與導波路肋狀物4〇 頂部之Si 〇2膜78之上面幾乎同高。 在此實施形態中，位於通道38之光阻膜9〇之層厚d ,也 就是自配設於通道38之底部之以⑴膜78之表面至光阻膜9〇 之表面的高度d，例如是500nm(〇 5/zm)左右之尺寸。 在此情況下，正確地控制位於通道38之光阻膜9〇之層厚 d之光阻膜90的製造方法係與位於已經說明之圖7之光阻膜 80之形成方法同樣藉由適切地設定光阻之粘度與晶圓回轉時 之回轉數而可以將位於通道38部分之光阻膜90的膜厚d設定 為所欲之值。圖15係繪示此步驟之結果。 接著，參照圖16，對光阻膜90使用微影製程步驟，並在 通道38之底面之Si〇2膜78上之一部份殘留光阻膜90，並在 通道38内於光阻膜90與導波路肋狀物40之侧壁上之Si〇2膜 78之間及光阻膜90與電極襯墊基台42之側壁上之Si 〇2膜78 2118-9166-PF;Ahddub 24 200830655 之間設定預定之間隔e而隔離彼此，且形成使位於導波路肋狀 物40頂部及電極襯墊基台42頂部之Si〇2膜78表面一樣地外 露之光阻圖案92。圖16係繪示此步驟之結果。 接著，參照圖17，對晶圓進行熱處理，例如，藉由在大 氣中保持140C之溫度而加熱10分鐘’導致光阻流動，並藉 由在通道38内使光阻膜90與導波路肋狀物40之侧壁上之Si〇2 膜78之間及光阻膜90與電極襯墊基台42之侧壁上之Si〇2膜 7 8之間的預定間隔e消失，也就是說，藉由使光阻膜與通道 ^ 38内之側壁上之Si〇2膜78密著，而一邊在通道38内殘留光 阻膜一邊形成使導波路肋狀物40之頂部及電極襯墊基台42之 頂部外露的光阻圖案82。圖17係繪示此步驟之結果。 配設於光阻圖案82之通道38内之光阻膜表面的高度位置 f係設定成較位於導波路肋狀物40頂部及電極襯墊基台42頂 部之Si〇2膜78表面更低且較位於導波路肋狀物4〇頂部及電 極襯墊基台42頂部之金屬覆蓋層75之上面更高而殘留的程 度。在此實施形態中，設定為f = 400nm左右之尺寸。 而且，因為這樣的緣故，在位於此步驟之熱處理的前後， 鲁 在光阻膜之體積沒有變化的情況下，以位於圖15及圖16之剖 面之光阻圖案92之剖面積等於光阻圖案82之剖面積而言，為 了得到所欲之f值，必須設定間隔e。 而且，在圖16中，雖然在通道38内之光阻膜的兩侧設置 光阻圖案9 2之間隔e，4日县，—T- 口卞 < u畑e仁疋，右為了可以得到所欲之f值而 設定間隔e的話，亦可在單側設置間隔。 此步驟以後之步驟係與先前說明之圖9以後的步驟相同。 在此實施形態kLD10的製造方法中，藉由在疊積半導 體層之晶圓上、且在形成金屬覆蓋層75之半導體積層構造形 2118-9166-PF;Ahddub 25 200830655 • 成通這38，而形成導波路肋狀物40及電極襯墊基台42，以在 晶圓全面形成Si〇2膜78。 接著，以在晶圓全面塗布光阻且使位於通道38之光阻膜 的膜厚較位於導波路肋狀物4〇之頂部及電極襯墊基台42之頂 部之光阻膜80的膜厚更厚的方式形成光阻膜8〇。 接著，從光阻膜80之表面一樣地除去光阻，一邊使通道 38之光阻膜80殘留而一邊除去位於導波路肋狀物4〇之頂部 及電極襯墊基台42之頂部的光阻膜80，以形成使導波路肋狀 物40之頂部及電極襯墊基台42之頂部外露的光阻圖案82。 • 接著，以光阻圖案82為硬罩幕，從表面一樣地對外露之 Si〇2膜78進行乾蝕刻’使形成於通道38之侧面及底部之 膜78殘留，並除去形成於導波路肋狀物4〇之頊部及電極襯墊 基台42之頂部的Si〇2膜78 ;在導波路肋狀物40之頂部則在 Si〇2膜78確實地形成使金屬覆蓋層75外露之開口部4栳。 —接著，除去光阻圖案82之後，藉由濕蝕刻而除去金屬覆 盍層75。接著，在導波路肋狀物4〇之頂部形成p侧電極。 在此LD之製造方法中，與p側電極46接觸之半導體層（在 _ 此情況下乃是成為接觸層36之p—GaN層74)之上表面係藉由 Si 〇2膜78之開口部44a而確實地外露，在p—GaN層74之上表 面上未有Si〇2膜78殘留。因此，p側電極铛與接觸層％之 接觸面積不會減少且動作電壓不會增加。而且，在藉由乾钱刻 而除去形成於導波路肋狀物4G之頂部之SiQ2M 78之際，由 於接觸層36被金屬覆蓋層75覆蓋的緣故，因此不會遭受由乾 敍刻引起之損傷。因此，可以抑制起因於乾㈣之損傷所導致 之接觸電阻的增大，而不會增加動作電壓。因此，可以藉由簡 單步驟而在高產出的情況下製造特性佳之LDl〇。 2118-9166-PF;Ahddub 26 200830655 - 如以上所述，由於本發明之半導體光元件之製造方法包 括·在半導體基板上依序疊積第i導電型之第Η導體層、活 ί生層、第2導電型之第2半導體層以及覆蓋層而形成半導體積 層構造之步驟；在該半導體積層構造之表面塗布光阻並藉由微 影製程步驟而形成具備條紋狀光阻膜部分之第1光阻圖案的 步驟’其:該條紋狀光阻膜部分具有與導波路肋狀物對應之寬 度，以該第1光阻圖案為硬罩幕並藉由蝕刻而除去該覆蓋層以 ，該第2半導體層外露之步驟;以該第1光阻圖案為硬罩：並 藉由乾蝕刻而除去該第2半導體層之上表面側之一部份且在 底部形成殘留該第2半導體層之—部份之凹部以形成導波路 肋狀物的步驟；除去第1光阻圖案並在該半導體積層構造之表 面形成第1絕緣膜之步驟，其中該半導體積層構造包含凹部與 在最表面具有覆蓋層之導波路肋狀物；形成於該導波路肋狀物 頂部之第1絕緣膜之表面外露，且藉由光阻膜而形成埋設與該 導波路肋狀物相鄰之凹部之第]絕緣膜的第2綠圖案= 驟，其中該光阻膜具有較該導波路肋狀物之第2半導體層表= 高且較該導波路肋狀物頂部上之第^邑緣膜表面低的表曰以以 鲁該第2光阻圖案為硬罩幕並藉由乾姓刻而除去該第“邑緣膜以 =該導，路肋狀物之覆蓋層表面外露的步驟；藉由祕刻而除 該覆盖層以使第2半導體層外露的步驟；以及在外露之 路肋狀物之第2半導體層之表面上形成電極層的步驟，因此， 形成在與導波路肋狀物鄰接之㈣的第2光聞案具有較 波路肋狀物之覆蓋層表面高且較導波路肋狀物頂部上之第工 絕緣膜表面低的表面。一旦使用第2光阻圖案並藉由姓刻而除 去導波路肋狀物頂部之第1絕緣膜的話，則使導波路肋狀物之 侧面及凹部之第i絕緣膜殘留，而導波路肋狀物頂部之覆蓋層 2118-9166-PF；Ahddub 27 200830655 ^ 卻外路。而且，一旦藉由濕蝕刻而除去覆蓋層的話，則第2半 導體層外露，並在此外露之第2半導體層形成電極層。藉由此 簡單步驟，第2半導體層與電極層之接觸面積未減少，而有接 合之可能。而且，在以第2光阻圖案為硬罩幕並藉由乾蝕刻而 除去第1絕緣膜時，由於在導波路肋狀物之第2半導體層之上 形成覆蓋層的緣故，因此可以防止乾蝕刻對第2半導體造成之 損傷，並可以抑制起因於乾蝕刻所造成之第2半導體層之接觸 電阻的增加。因此，可以藉由簡單步驟而在高產出的情況下製 造特性佳之半導體光元件。 實施之形態2 圖18係繪示本發明之一實施形態之半導體ld之剖面圖。 在圖18中’此LM00係導波路肋狀物型之藍紫色L£)，且 其構成與實施形態1中說明之LD10的構成相同。 LD100與LD10相異之處乃是··在LD10中，包含導波路肋 狀物40之侧壁及電極襯墊基台42之侧壁的通道38之兩側面 及底面係被第1矽氧化膜44被覆；相對地，在LD100中，包 含導波路肋狀物40之侧壁及電極襯墊基台42之側壁的通道 38之兩側面未被第1梦氧化膜44覆蓋，而是僅通道38之底 面被第1石夕氧化膜44被覆。 因此，p側電極46係與接觸層36之上表面及導波路肋狀 物40之側壁直接接觸並延伸至通道38之底面。另外，第2石夕 氧化膜48也直接覆蓋電極襯墊基台42之侧壁，並延伸至電極 襯墊基台42之上表面。其他係與LD10同樣之構成。 接著，說明LD100之製造方法。 圖19〜圖27係繪示本發明之半導體LD之製造方法之各 製造步驟的半導體LD之一部份剖面圖。 2118-9166-PF;Ahddub 28 200830655 . 在此製造步驟中，由於n-GaN基板12至依序疊積於其上 之P侧光層32之各層係在製造步驟中沒有特別變化之故，因 此在各圖中省略，而僅顯示包含p侧光層32之一部份之上層 之各層的剖面圖。 首先，在預先以加熱洗淨等而洗淨表面之Ga^|基板12上 藉由有機金屬化學氣相成長法（以下，稱為M〇CVD法）而在例如 1000 C之成長溫度下依序形成作為緩衝層14之n—GaN層、作 為第In覆盍層16之n-Al〇.〇7Ga。.93N層、作為第2n-覆蓋層18 之 n-A1u45Ga。·9551^、作為第 3η-覆蓋層 20 之 n-Alu15Gau85N 層、作為η側導光層22之i-In〇.〇2Ga〇.98N層、作為n侧SCH層 24之i-Im^Gao·』層，並於其上依序形成構成活性層26之作 為井層26a之i-InD.i2Ga〇.88N層與作為阻障層26b之 卜111。.(^&。.9以層與作為井層26〇之；[-111().12(^。_層。
接著，形成半導體積層構造，其中此半導體積層構造係在 活性層26之上依序疊積作為p侧SCH層28之卜In() t)2GaQ 98N
層、作為電子障壁層30之p-Al^GauN層、作為p侧導光層 32 之 p-AluGauN 層 70、作為 p-覆蓋層 34 之 p-A1。D7Gau3N _ 層72、及作為接觸層36之P—GaN層74。圖19係繪示此步驟 之結果。 接著，參照圖20,在半導體積層構造全面塗布光阻，並 藉由微影製程步驟而在與導波路肋狀物4〇之形狀對應的部分 76a殘留光阻，以形成作為第1光阻圖案之光阻圖案，其中， 第1光阻圖案係除去了與通道38之形狀對應之部分76b的光 阻。圖20係繪示此步驟之結果。 接著，參照圖21，以光阻圖案76為硬罩幕，蝕刻與1)—GaN 層74、p-AlmGausN層72之p-GaN層·74相接侧之一部份， 2118-9166-PF;Ahddub 29 200830655 - 而使p—AlG Q?Ga°.93N層72之一部份殘留以形成作為底部之通道 38此鍅刻係藉由反應性離子餘刻（Reacuve i〇n Etching; RiE)而餘刻與 P—GaN 層 74 及 p-AlmGausN 層 72 之 p-GaN 層 74相接侧之一部份，並使p-AKinGaoiN層72之一部份殘留以 形成作為底部之通道38。圖21係繪示此步驟之結果。 接著’參照圖22，使在先前之蝕刻中使用之光阻圖案76 殘留’並在晶圓上全面使用CVD法、或真空蒸著法、或濺鍍法 等而形成成為第1矽氧化膜44之Si〇2膜78，其中第1矽氧化 膜44例如是膜厚為0. 2# m之第1絕緣膜。Si(h膜78係包覆 導波路肋狀物40之上表面、通道38之内部之表面、及電極襯 塾基台42之上表面。圖22係繪示此步驟之結果。 以此種情況之絕緣膜之材料而言，可以使用Si、Ti、A1、 V、Zr、Nb、Hf、Ta 之氧化物、SiN、SiON、BN、SiC、AIN、 T i N、T i C。上述材料係因為面方位而餘刻速率相異。也就是說， 在使用上述材料並藉由真空蒸著法、或濺鍍法、CVD法等而形 成絕緣膜之情況下，導波路肋狀物4〇頂部及通道38之底面之 膜質與形成於導波路肋狀物之侧壁上之膜質相異。以就是說， _ 蝕刻速率相異，且形成於導波路肋狀物之侧壁上之膜之蝕刻速 率相較於導波路肋狀物40頂部及通道38之底面之膜而言係具 有50〜100倍之蝕刻速率。 接著，參照圖23,雖然一旦使用BHF(16%):H2〇=l:i00之 蝕刻液對先前形成之Si〇2膜78進行10秒之蝕刻的話則形成 於導波路肋狀物40之側面之Si〇2膜78便完全去除，但是形 成於導波路肋狀物40頂部及通道38之底面之Si〇2膜78幾乎 未被蝕刻並殘留。圖23係繪示此步驟之結果。 接著，參照圖24，·藉由使用有機溶劑等之濕蝕刻而除去 2118-9166-PF；Ahddub 30 200830655 先刖之光阻圖案76。同時，也除去光阻圖案上殘留之§1〇2膜 78，並僅殘留形成於通道犯之底面的si〇2膜。 在此步驟中，形成作為導波路肋狀物40及電極襯墊基台 42之部分。圖24係繪示此步驟之結果。 在此v驟中，由於沒有用於使層74之上表面外露 之乾蝕刻的緣故，因此在p—GaN I 74不會發生由乾蝕刻引起 之損傷。因此，可以抑制起因於藉由口^⑽層74高構成之接 觸層36之乾蝕刻之損傷所導致之接觸電阻的增大。 接著，參照圖25，在導波路肋狀物4〇之頂部形成p侧電 極46 〇 首先，在晶圓全面地塗布光阻，並藉由微影製程步驟而在 導波路肋狀物40之最上層之p—Gam 74之上表面形成光阻圖 案（圖未顯不），其中光阻圖案在導波路肋狀物4〇之側壁38及 通道底部之一部份開口，並在藉由例如真空蒸著法而於此光阻 圖案上形成由pt與Au之積層構造所構成的電極層之後，藉由 使用舉離法而除去光阻膜與形成於此光阻膜上之電極層，以形 成P側電極4 6。 由於導波路肋狀物40之頂部之p—(^⑽層74之上表面係未 被Si〇2膜78覆蓋且藉由開口部44a而使整個上表面外露的緣 故，因此p側電極46與p-GaN層74之接觸面積在開口部44a 形成之際並未減少。 因此’除了可以防止因p侧電極46與p—GaN層74之接觸 面積減少而導致之接觸電阻增加之外，亦可抑制起因於乾蝕刻 之損傷而導致之接觸電阻的增大。圖25係繪示此步驟之結果。 而且’在此製造方法中，導波路肋狀物4〇之侧面沒有絕 緣膜，且導波路肋狀物40之側面係直接與ρ·側電極46接觸。 2118-9166-PF;Ahddub 31 200830655 -、因此’發生P侧電極46與p—覆蓋層34之側面直接接觸的情 況。但是，一般認為即使p侧電極46與p—覆蓋層％之側面 直接接觸而ρ覆蓋層34之接觸電阻也會高到電流幾乎無法流 動，因此以初期特性而言不會有特別的間題。 接著形成第2石夕氧化膜48以作為第2絕緣膜。圖26係 繪示此步驟之結果。 以此情況下之絕緣膜材料而言，可以使用Si、Ti、Ab v、
Zr Nb Hf、Ta 之氧化物、3指、SiON、BN、SiC、AIN、TiN、
TiC 等。 ® 最後，在p側電極46、通道38及第2石夕氧化膜48上藉 由真空蒸著法而疊積由Ti、pt、及Au所組成之金屬膜，以形 成襯墊電極5 0。圖2 7係緣示此步驟之結果。 第2矽氧化膜48之形成及襯墊電極5〇之形成係與實施形 態1中所說明的一樣。 此實施形態之半導體光元件之製造方法係先在n型GaN基 板12上依序疊積第ιη_覆蓋層16、第2n_覆蓋層18、及第一 覆蓋層20、活性層26、P-覆蓋層34及接觸層36而形成半導 • 體積層構造，接著，在此半導體積層構造之表面塗布光阻，形 成具備具有與導波路肋狀物40對應之寬度之條紋狀光阻膜部 分的光阻圖案76，並以此光阻圖案76為硬罩幕，形成導波路 肋狀物40。接著，在包含殘留通道38與光阻圖案76之導波 路肋狀物40之半導體積層構造的表面形成以〇2膜並於通 道38與導波路肋狀物40之頂部殘留Si〇2膜78，且除去導波 路肋狀物40侧面之Si〇2膜78而使導波路肋狀物侧壁外露。 接著，藉由舉離法而除去光阻圖案76與此光阻圖案76上殘留 之Si 〇2膜78，而使接觸層36外露，並在外露之導波路肋狀物 2118-9166-PF;Ahddub 32 200830655 ‘ 40之接觸層36及P—覆蓋層34之表面上形成p側電極46。在 此半導體光元件之製造方法中，p側電極46與p—GaN層74之 接觸面積於開口部44a形成之際並未減少。而且，由於在使導 波路肋狀物40之頂部之接觸層36外露之際未使用乾蝕刻劑的 緣故，因此不會在接觸層發生由乾蝕刻劑引起之損傷，而得以 抑制接觸電阻之增加。而且，藉由簡單之步驟可以在提高產出 之情況下製造特性佳之LD。 如以上所述，由於本發明之半導體光元件之製造方法包 括：在半導體基板上依序疊積第〗導電型之第1半導體層、活 ® 性層、以及第2導電型之第2半導體層而形成半導體積層構造 之步驟；在該半導體積層構造之表面塗布光阻並藉由微影製程 步驟而形成具備條紋狀光阻膜部分之第i光阻圖案的步，驟，其 中該條紋狀光阻膜部分具有與導波路肋狀物對應之寬度；以該 弟1光阻圖案為硬罩幕並精由乾钕刻而除去第2半導體層之上 表面侧之一部份且在底部形成殘留第2半導體層之一部份的 凹部以形成導波路肋狀物的步釋；在包含殘留凹部盘第1光阻 圖案之導波路肋狀物的半導體積層構造之表面形成第i絕緣 • 膜的步驟；在凹部與導波路肋狀物之頂部殘留第1絕緣膜，並 除去導波路肋狀物侧面之第1絕緣膜且使導波路肋狀物侧壁 外露的步驟；藉由舉離法而除去光阻圖案與該光阻圖案上殘留 之第1絕緣膜並使第2半導體層外露的步驟；以及在外露之導 波路肋狀物之第2半導體層之表面上形成電極層的步驟，因 此，耩由簡單之步驟而第2半導體層與電極層可以在接觸面積 未減少的情況下接合。而且，由於在使導波路肋狀物之頂部之 第2半導體層外露之際未使用乾蝕刻劑的緣故，因此不會在第 2半導體層發生由乾钱刻劑引起之損傷，而得以抑制接觸電阻 2118-9166-PF;Ahddub 33 200830655 以在提高產出之情況下製造 之增加。而且，藉由簡單之步驟可 特性佳之半導體光元件。 [產業上之利用可能性] 如以上所述，本發明之半導體光元件之製造方法係適用於 在導波路肋狀物頂部具有電極之半導體光元件的製造方法。 【圖式簡單說明】 φ [圖1]係繪示本發明之一實施形態之半導體LD之剖面圖。 [圖2]係繪示本發明之半導體LD之製造方法之各製造步 驟的半導體LD之一部份剖面圖。 [圖3]係繪示本發明之半導體LD之製造方法之各製造步 驟的半導體LD之一部份剖面圖。 [圖4]係繪示本發明之半導體LD之製造方法之各製造步 驟的半導體LD之一部份剖面圖。 [圖5]係繪示本發明之半導體11}之製造方法之各製造步 驟的半導體LD之一部份剖面圖。 _ [圖6]係緣示本發明之半導體LD之製造S法之各製造步 驟的半導體LD之一部份剖面圖。 [圖7]係繪示本發明之半導體LD之製造方法之各製造步 驟的半導體LD之一部份剖面圖。 [圖8]係繪示本發明之半導體LD之製造方法之各製造步 驟的半導體LD之一部份剖面圖。 [圖9]係繪示本發明之半導體LDi製造方法之各製造步 驟的半導體LD之一部份剖面圖。 [圖10]係繪示本發明之半導體⑶之製造方法之各製造步 2118-9166-PF;Ahddub 34 200830655 驟的半導體LD之一部份刮面圖。 tf.
[圖11]係繪示本發明之半導體LD之製造方法之各製造牛 驟的半導體LD之一部份剖面圖。 V
[圖12]係繪示本發明之半導體⑶之製造方法之各製造本 驟的半導體LD之一部份剖面圖。 ° ' [圖13]係繪示本發明之半導體⑶之製造方法之各製造牛 驟的半導體LD之一部份剖面圖。 ’ [圖14]係繪示本發明之半導體11}之製造方法之各製造弗 驟的半導體LD之一部份剖面圖。 * 參 [圖15]係繪示本發明之半導體LD之另〆製造方法之各 造步驟的半導體LD之一部份剖面圖。 ^ [圖16]係繪示本發明之半導體汕之另〆製造方法之各製 造步驟的半導體LD之一部份剖面圖。 [圖17]係繪示本發明之半導體汕之另〆製造方法之各製 造步驟的半導體LD之一部份剖面圖。 [圖18]係繪示本發明之一實施形態之半導體L])之剖面 圖。 _ [圖19]係繪示本發明之半導體LD之製造方法之各製造步 驟的半導體LD之一部份剖面圖。 [圖20]係繪不本發明之半導體⑶之製造方法之各製造步 驟的半導體LD之一部份剖面圖。 [圖21]係繪示本發明之半導體⑶之製造方法之各製造步 驟的半導體LD之一部份剖面圖。 [圖22]係繪示本發明之半導體LD之製造方法之各製造步 驟的半導體LD之一部份剖面圖。 [圖23 ]係繪示本發明之丰導體LD之製造方法之各製造步 2118-9166-PF;Ahddub 35 200830655 驟的半導體LD之一部份剖面圖。 [圖24]係繪示本發明之半導體⑶之製造方法之各 资 驟的半導體LD之一部份剖面圖。 ^ [圖25]係繪示本發明之半導體⑶之製造方法之各製造资 驟的半導體LD之一部份刮面圖。 & [圖26]係繪示本發明之半導體⑶之製造方法之各製造少 驟的半導體LD之一部份剖面圖。 [圖27]係繪示本發明之半導體⑶之製造方法之各製造少 驟的半導體LD之一部份剖面圖。 t 【主要元件符號說明】 12〜η型GaN基板； 18〜第2n-披覆層； 26〜活性層； 36〜接觸層； 76〜光阻圖案； 78〜Si〇2 膜； 46〜p側電極。 16〜第In-坡覆層； 20〜第3n-坡覆層； 34〜p-披覆層； 75〜金屬覆蓋層； 40〜導波路肋狀物； 82〜光阻圖案； 2118-916 6-PF;Ahddub 36

Claims (1)

  1. 200830655 十、申請專利範圍： 1. 一種半導體光元件之製造方法，包括： 在半導體基板上依序疊積第1導電型之第1半導體層、活 性層、第2導電型之第2半導體層以及覆蓋層而形成半導體積 層構造之步驟； 在該半導體積層構造之表面塗布光阻並藉由微影製程步 驟而形成具備條紋狀光阻膜部分之第1 '光阻圖案的步驟，其中 該條紋狀光阻膜部分具有與導波路肋狀物對應之寬度； 以該第1光阻圖案為硬罩幕並藉由餘刻而除去該覆蓋層 響 以使該第2半導體層外露之步驟； 以該第1光阻圖案為硬罩幕並藉由乾蝕刻而除去該第2半 導體層之上表面側之一部份且在底部形成殘留該第2半導體 層之一部份之凹部以形成導波路肋狀物的步驟； 除去第1光阻圖案並在該半導體積層構造之表面形成第1 絕緣膜之步驟，其中該半導體積層構造包含凹部與在最表面具 有覆蓋層之導波路肋狀物； 形成於該導波路肋狀物頂部之第丨絕緣膜之表面外露，且 籲 藉由光阻膜而形成埋設與該導波路肋狀物相鄰之凹部之第j 絕緣膜的第2光阻圖案的步驟，其中該光阻膜具有較該導波路 肋狀物之第2半導體層表面高且較該導波路肋狀物頂部上之 第1絕緣膜表面低的表面； 以該第2光阻圖案為硬罩幕並藉由乾鍅刻而除去該第j絕 緣膜以使該導波路肋狀物之覆蓋層表面外露的步驟； 藉由濕蝕刻而除去該覆蓋層以使第2半導體層外露的步 驟；以及 在外露之導波路肋狀物之第2半導體層之表面上形成電 2118-9166-PF;Ahddub 37 200830655 極層的步驟。 W 、2·如申请專利範圍第1項所述之半導體光元件之製造方 法，其中在形成半導體積層構造之步驟中疊積金屬層以作為覆 蓋層。 3·如申靖專利範圍第1或2項所述之半導體光元件之製造 方法，其中在形成半導體積層構造之步驟中，第2導電型之第 2半V體層接近金屬覆蓋層並具有接觸層。 4·如申請專利範圍第丨項所述之半導體光元件之製造方 • 法’其中形成第2光阻圖案〆步驟係包括： 在第1絕緣膜上塗布光阻且形成與導波路肋狀物鄰接之 凹。卩之光阻膜的膜厚較導波路肋狀物頂部之光阻膜的膜厚更 厚之光阻膜的步驟；以及 從該光阻膜之表面一樣地除去光阻且一邊使與導波路肋 狀物鄰接之凹部之光阻膜殘留一邊使導波路肋狀物頂部之第i 絕緣膜外露的步驟。 5·如申請專利範圍第丨項所述之半導體光元件之製造方 法’其中第2半導體層係由GaN系之半導體層形成。 • 6· 一種半導體光元件之製造方法，包括： 在半導體基板上依序'疊積第1導電型之第1半導體層、活 性層、以及第2導電型之第2半導體層而形成半導體積層構造 之步驟； 在該半導體積層構造之表面塗布光阻並藉由微影製程步 驟而形成具備條紋狀光阻膜部分之第1光阻圖案的步驟，其中 該條紋狀光阻膜部分具有與導波路肋狀物對應之寬度； 以該第1光阻圖案為硬罩幕並藉由乾蝕刻而除去第2半導 體層之上表面側之一部份且在底部形成殘留第2半導體層之 2118-9166-PF;Ahddub 38 200830655 一部份的凹部以形成導波路肋狀物的步驟； 在包含殘留凹部與第1光阻圖案之導波路肋狀物的半導 體積層構造之表面形成第1絕緣膜的步驟； 在凹部與導波路肋狀物之頂部殘留第i絕緣膜，並除去導 波路肋狀物側面之第1絕緣膜且使導波路肋狀物侧壁外露的 步驟； 藉由舉離法而除去光阻圖案與該光阻圖案上殘留之第1 絕緣膜並使第2半導體層外露的步驟；以及 在外露之導波路肋狀物之第2半導體層之表面上形成電 極層的步驟。 7. 如申印專利範圍第6項所述之半導體光元件之製造方 法，其中第2半導體層係由GaN系之半導體層形丄。 8. 如申請專利範圍第6或7項所述之半導體光元件之製造 方法’其中在形成第i絕緣膜之_中，係料蒸著法或化學 氣相沈積法而將包含Si、Ti、M、ν、Ζϋ、Ta之氧化 膜或 SiN、SiON、BN、SiC、AIN、TiN、 緣膜。 M TlC的材料形成第1絕 • 9. 一種半導體光元件之製造方法，包括： 在基板上依序疊積有第1導電型之第1半導體層ϋ 層、第2導電型之第2半導體層以及 之表面塗布光阻並藉由微影製程牛驟覆：層的丰導體積層❸ 物對應之形狀； 〃中該先阻膜部分具有與導波路肋并 =第1光阻K案為硬罩幕並藉由 以使該第2半導體層外露之步驟； 于、紊該覆盍， 以該第1光阻圓案為硬罩幕並藉由乾铜.而除去該第Μ 2118-9166-PF;Ahddub 39 200830655 ， 導體層之上表面侧之一部份且在底部形成殘留該第2半導體 層之一部份之凹部以形成導波路肋狀物的步驟； 除去第1光阻圖案並在該半導體積層構造之表面形成第1 絕緣膜之步驟，其中該半導體積層構造包含凹部與在最表面具 有覆蓋層之導波路肋狀物； 形成於該導波路肋狀物頂部之第1絕緣膜之表面外露，且 藉由光阻膜而形成埋設與該導波路肋狀物相鄰之凹部之第1 絕緣膜的第2光阻圖案的步驟，其中該光阻膜具有較該導波路 肋狀物之第2半導體層表面高且較該導波路肋狀物頂部上之 •第1絕緣膜表面低的表面； 以該第2光阻圖案為硬罩幕並藉由乾蝕刻而除去該第1絕 緣膜以使該導波路肋狀物之覆蓋層表面外露的步驟； 猎由濕蝕刻而除去該覆蓋層以使第2半導體層外露的步 驟；以及 在外露之導波路肋狀物之第2半導體層之表面上形成電 極層的步驟。 10· —種半導體光元件之製造方法，包括·· ， 在基板上依序疊積有第！導電型之第i半導體層、活性 層、第2*導電型之第2半導體層的半導體積層構造之表面塗布 光阻並藉由微影製程步驟㈣成具備光阻膜部分之第 =案的步驟’其中該光阻膜部分具有與導波路肋狀物對應之形 狀， 該第i光阻圖案為硬罩幕並藉由乾餘刻而除去該第2半 -曰之上表面侧之—部份且在底部形成殘留該第2半導體 層之一部份之凹部以形成導波路肋狀物的步驟； 在包含殘留凹部與第1 Μ安 罘i光阻圖案之導波路肋狀物的半導 2118-9166-Pp；Ahddub 40 200830655 體積層構造之表面形成第1絕緣膜的步驟； 在凹部與導波路肋狀物之頂部殘留第1絕緣膜，並除去導 波路肋狀物側面之第1絕緣膜且使導波路肋狀物侧壁外露的 步驟； 藉由舉離法而除去光阻圖案與該光阻圖案上殘留之第1 絕緣膜並使第2半導體層外露的步驟；以及 在外露之導波路肋狀物之第2半導體層之表面上形成電 極層的步驟。
    2118-9166-PF;Ahddub 41
TW096136740A 2006-10-16 2007-10-01 Method for manufacturing semiconductor optical device TWI373182B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006281433 2006-10-16
JP2007232318A JP4142084B2 (ja) 2006-10-16 2007-09-07 半導体光素子の製造方法

Publications (2)

Publication Number Publication Date
TW200830655A true TW200830655A (en) 2008-07-16
TWI373182B TWI373182B (en) 2012-09-21

Family

ID=39303508

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096136740A TWI373182B (en) 2006-10-16 2007-10-01 Method for manufacturing semiconductor optical device

Country Status (4)

Country Link
US (1) US7981704B2 (zh)
JP (1) JP4142084B2 (zh)
CN (1) CN101950924B (zh)
TW (1) TWI373182B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040295A1 (en) * 2005-10-04 2007-04-12 Seoul Opto Device Co., Ltd. (al, ga, in)n-based compound semiconductor and method of fabricating the same
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2008235790A (ja) * 2007-03-23 2008-10-02 Mitsubishi Electric Corp 半導体光素子の製造方法
JP4272239B2 (ja) * 2007-03-29 2009-06-03 三菱電機株式会社 半導体光素子の製造方法
JP2008311434A (ja) * 2007-06-14 2008-12-25 Mitsubishi Electric Corp 半導体光素子の製造方法
JP2009212386A (ja) * 2008-03-05 2009-09-17 Mitsubishi Electric Corp 半導体光素子の製造方法
JP5226449B2 (ja) * 2008-10-03 2013-07-03 スタンレー電気株式会社 半導体発光装置
JP5402222B2 (ja) * 2009-04-30 2014-01-29 日亜化学工業株式会社 半導体素子の製造方法
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
JP5499920B2 (ja) * 2010-06-09 2014-05-21 住友電気工業株式会社 半導体光デバイスの製造方法
JP5722082B2 (ja) * 2011-03-07 2015-05-20 ウシオオプトセミコンダクター株式会社 窒化物半導体レーザ装置の製造方法
JP5403024B2 (ja) * 2011-09-12 2014-01-29 住友電気工業株式会社 窒化物半導体発光素子を作製する方法
CN105629559A (zh) * 2016-01-12 2016-06-01 武汉华星光电技术有限公司 彩膜基板的制作方法
WO2018209599A1 (zh) * 2017-05-17 2018-11-22 深圳市柔宇科技有限公司 阵列基板及其制造方法
CN108847574B (zh) * 2018-06-26 2020-06-26 华慧芯科技（天津）有限公司 一种脊波导电极开窗的方法
CN108957628A (zh) * 2018-09-20 2018-12-07 广西师范大学 一种基于二硫化钼的长程介质加载的混合等离子波导
CN115547814B (zh) * 2022-11-25 2023-03-28 杭州光智元科技有限公司 半导体结构及其制造方法、芯片

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448670A (ja) 1990-06-14 1992-02-18 Victor Co Of Japan Ltd リッジ構造を有する半導体レーザ装置の製造方法
JP3505780B2 (ja) 1994-05-16 2004-03-15 ソニー株式会社 半導体発光素子
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
JP3264179B2 (ja) 1996-07-10 2002-03-11 松下電器産業株式会社 半導体発光装置およびその製造方法
JPH10117038A (ja) 1996-10-15 1998-05-06 Fujitsu Ltd 光半導体装置の製造方法
JP3698229B2 (ja) 1997-10-24 2005-09-21 ソニー株式会社 半導体素子および半導体発光素子
JP4639571B2 (ja) 1998-02-17 2011-02-23 日亜化学工業株式会社 窒化物半導体レーザ素子およびその製造方法
TW417320B (en) * 1998-06-18 2001-01-01 Ind Tech Res Inst Self-aligned method for fabricating a ridge-waveguide semiconductor laser diode
JP3031415B1 (ja) 1998-10-06 2000-04-10 日亜化学工業株式会社 窒化物半導体レーザ素子
TW418547B (en) * 1998-12-23 2001-01-11 Ind Tech Res Inst Manufacturing method of ridge waveguide semiconductor light emitting device
JP2000349395A (ja) * 1999-03-30 2000-12-15 Victor Co Of Japan Ltd リッジ導波路型半導体レーザ素子の製造方法
JP2000340880A (ja) 1999-05-31 2000-12-08 Fuji Photo Film Co Ltd 半導体レーザおよびその作製方法
JP2001308461A (ja) 2000-04-27 2001-11-02 Furukawa Electric Co Ltd:The リッジ型半導体素子の作製方法
JP2003115632A (ja) * 2001-10-04 2003-04-18 Nec Corp 光半導体素子の製造方法
US7177336B2 (en) * 2002-04-04 2007-02-13 Sharp Kabushiki Kaisha Semiconductor laser device
JP4067928B2 (ja) * 2002-09-27 2008-03-26 株式会社東芝 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法
JP4383753B2 (ja) 2003-02-19 2009-12-16 日亜化学工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子

Also Published As

Publication number Publication date
US20080090315A1 (en) 2008-04-17
CN101950924A (zh) 2011-01-19
US7981704B2 (en) 2011-07-19
TWI373182B (en) 2012-09-21
CN101950924B (zh) 2012-07-04
JP4142084B2 (ja) 2008-08-27
JP2008124438A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
TW200830655A (en) Method for manufacturing semiconductor optical device
US11777060B2 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
US7476903B2 (en) Semiconductor light-emitting device
CN101276994B (zh) 半导体光元件的制造方法
US7456039B1 (en) Method for manufacturing semiconductor optical device
US7440482B2 (en) Nitride semiconductor laser element and method for manufacturing the same
JP5085369B2 (ja) 窒化物半導体発光装置及びその製造方法
US7611916B2 (en) Method of manufacturing semiconductor optical element
TW200826395A (en) Semiconductor optical device and manufacturing method therefor
JP5347236B2 (ja) 半導体光素子の製造方法
CN101276993B (zh) 半导体光学元件的制造方法
JP4889930B2 (ja) 窒化物半導体レーザ素子の製造方法
JP3693142B2 (ja) 半導体レーザ装置およびその製造方法
US20100244074A1 (en) Semiconductor light-emitting device and method of manufacturing the same
JP4640752B2 (ja) 窒化ガリウム系半導体レーザ及びその製造方法
CN101119010A (zh) 半导体光学元件及其制造方法
JP2010205829A (ja) 半導体発光素子及びその製造方法
JP2007027164A (ja) 半導体発光装置の製造方法及び半導体発光装置
JP2004119702A (ja) ＧａＮ系半導体レーザ素子とその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees