TW200827978A - Bandgap reference circuits and start-up methods thereof - Google Patents
Bandgap reference circuits and start-up methods thereof Download PDFInfo
- Publication number
- TW200827978A TW200827978A TW096138992A TW96138992A TW200827978A TW 200827978 A TW200827978 A TW 200827978A TW 096138992 A TW096138992 A TW 096138992A TW 96138992 A TW96138992 A TW 96138992A TW 200827978 A TW200827978 A TW 200827978A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- circuit
- current mirror
- bandgap
- coupled
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
200827978 - 九、發明說明: 【發明所屬之技術領威】 本發明有關於參考電路,特別有關一種能夠避免啟 動失敗的能帶隙電壓參考電路。 【先前技術】 -般而言,電壓參考電路與電流參考電路係廣泛地 使用於類比電路中種參考電路係以直流電壓或電流 (為主,文電源與製私參數之衫響不大,而且對溫度變化 會有符合預定的相依性。、舉例而言,能帶隙電壓參考電 路是最常用之高效率電壓翏考電路,其使用具有正 係數與負溫度係數特性之元件,再將這些元;產生 壓或電流依照既定比例予以加總,以便產生與溫度, 的輸出作為參考電流或電壓。傳―能㈣電壓參考電 路係使用雙載子接面電晶體來產生一個約125V(幾乎相 等於矽能帶隙之電子伏特)的穩定低電壓。 ί ^ 【發明内容】 ㈣夠避免啟動失敗的能 帶隙電壓參考電路。 本發明係提供-種能帶隙電壓參考電路,包括電壓 產生電路以及啟動電路,電壓產生電路係包括電流鏡, 包括至少一個輸出知,運异放大器,麵接至電流鏡,·以 及第一、第二(Bipolar Junction Transistor,BJT)雙载子接 面電晶體,分別耦接至運算放大器之兩個輸入端;其中 075 8-A3216 lTWF;MTKI-06-095 ;dennis 5 200827978 弟一、第二雙載子接面電晶體中之至少一者係藉由一導 電路徑耦接至電流鏡之輸出端。以及啟動電路,用以致 月b上述電流鏡,當電源啟動(p〇wer 〇n)時,啟動電路便會 致能電流鏡,直到第一、第二雙載子接面電晶體中之I 少一者操作於順向作用區(f〇rward aCtive regiQn)。 本發明亦提供一種能帶隙電壓參考電路,包括電壓 =生電路,用以產生定電壓,以及啟動電路。電壓產生 電路係具有一電流鏡,包括至少一個輸出端;運算放大 器’ _至電流鏡’·以及第-、第二雙載子接面電晶體, 分別耦接至運算放大器之兩個輸入端,其中第一、第二 雙載子接面電晶體中之至少—者係藉由導電路徑轉接^ 電流鏡之輸出端。啟動電路係耦接於電流鏡與導電路徑 上之一節點之間。 工 本發明亦提供-種能帶隙電壓參考電路,包括電壓 產生電路’用以產生一個與溫度不相關的定電壓,且電 壓產生電路包括電流鏡,包括至少—輸出端;運算放大 器’搞接至上述電流m二雙載子接面電晶體, 分別耦接至上述運算放大器之兩個輸入端,其中上述第 -:第二雙載子接面電晶體中之至少一者係藉由一導電 路I♦馬接至上述電流鏡之輸出端;以及啟動電路,用以 於電源啟動時,致能電流鏡直到第―、第二雙載子接面 電晶體中之至少一者操作於順向作用區。 本發明亦提供一種能帶隙電壓參考電路之啟動方 法,包括電源啟動能帶隙電壓夂考 麥亏電路;以及致能能帶 0758-A32161 TWF;MTKI-06-095 ;dennis 6 200827978 >隙電壓參考電路中之電流鏡,使得能帶隙電壓參考電路 中至少-個二極體方式連接之雙載子接面電晶體操作於 順向作用區。 本發明亦提供-種能帶隙電壓參考電路之啟動方 法’包括電源啟動能帶隙電壓參考電路;致能能帶隙電 堡參考電路中之電流鏡,使得能帶隙電壓參考電路中至 少-個二極體方式連接之雙載子接面電晶體進入順向作 f 用區;以及停止致能電流鏡。 , 本發明亦提供一種能帶隙電壓參考電路之啟動方 法,包括電源啟動能帶隙電壓參考電4;以&致能能帶 隙电壓參考電路中之電流鏡,使得能帶隙電壓參考電路 中至v j固一極ϋ方式連接之雙载子接面電晶體進入順 向作用區,其中電流鏡係由啟動電路所致能,並且啟動 電路係未設置於能帶隙電壓參考電路之回授路徑中。 处册本發明提供的能帶隙電壓參考電路及方法,可以使 〔Ml1!:電壓參考電路在啟動時避免啟動失敗,提高了電 路工作可靠性。 為了讓本發明之上述和其他目的、特徵、和優點能 更月,’、、頁易〖董,下文特舉實施例,並配合所附圖示,作 細說明如下: 【實施方式】 第1圖係顯示本發明中能帶隙電壓參考電路之實施 例。如圖所示’能帶隙電麼參考電路100用以產生叫固 〇758-A32161TWF;MTKI.〇6-〇95;dennis 200827978 與溫度無關之輸出電壓Vref,即定電壓。然而,當電壓 VI與V2同時為0V時,運算放大器OP會關閉(不導通), 所以它的輸出電壓Vbp就會不正確,回授控制就會因此 產生錯誤。第2圖係顯示能帶隙電壓參考電路100之兩 個工作點。如圖所示,電壓VI與V2具有兩個交點,一 個在原點(錯誤的工作點),另一個為正確的工作點。因 此,能帶隙電壓參考電路100需要一個啟動電路,以避 免操作於錯誤的工作點(即原點)上。 第3圖係為適用於能帶隙電壓參考電路之啟動電路 之實施例。當電源啟動(power on)時,能帶隙電壓參考電 路100中之電壓VI與V2係為0V,並且|Vdd_Vbp|會小 於|Vtp|,其中Vtp是PMOS電晶體MP3的臨界電壓 (threshold voltage),所以電晶體MN2會藉由電壓VDD 慢慢地(weakly)拉低電壓Vs,使得電壓Vs到達0V,由 於反相器電壓Vsb會被拉至高邏輯準位,因此電壓Vbp 會被電晶體MN1拉至低電位(例如GND)。所以PMOS電 晶體ΜΡ0〜MP3會導通,使得能帶隙電壓參考電路100 能夠脫離錯誤的工作點(原點)。再者,因為於能帶隙電壓 參考電路100脫離錯誤的工作點之後,電壓Vs會被拉至 高電位,所以NMOS電晶體MN1會截止,故PMOS電 晶體ΜΡ0〜MP3導通之後,啟動電路就不會再影響到能帶 隙電壓參考電路100的正常動作。因此,啟動電路可以 避免能帶隙電壓參考電路100操作於錯誤的工作點(原 點)。然而,能帶隙電壓參考電路100所提供的輸出電壓 0758-A32161TWF;MTKI-06-095;dennis 8 200827978
Vref係超過1.2V,所以不適合操作於低電壓電路中。 第4圖與第5圖係為適用於低電壓電路之能帶隙電 壓參考電路。能帶隙電壓參考電路2〇〇與300係具有數 個錯誤的工作點。舉例而言’於能帶隙電壓參考電路2〇〇 中,電壓VI與V2為0V時,雙載子接面電晶體(BJT)Q1 與Q2係操作於截止區,由於運算放大器op之輸出電壓 Vbp ’電流II會等於電流12。然而,電流11與12幾乎都 流往與雙載子接面電晶體Q1與Q2並聯之電阻R2,使得 雙載子接面電晶體Q1與Q2仍然操作於截止區。相似 的,在能帶隙電壓參考電路300中,由電壓vbp控制之 PMOS電晶體MP1產生之電流,幾乎都流往與雙載子接 面電晶體Q1與Q2並聯之電阻R3,因此,雙載子接面電 晶體Q1及Q2仍然操作於截止區。第6圖係為適用於低 電壓電路之能帶隙電壓參考電路的V-I曲線。錯誤的工 作點不只存在於原點’亦會存在於雙截子接面電晶體 (BJT)被截止時的整個區域中(entire region)。能帶隙電壓 參考電路只有在共基極的雙載子接面電晶體Q1與Q2操 作於順向偏壓區(forward bias region or forward active region)時,才算是操作於正確的工作點上。 再者,於電源啟動(power on)時,啟動電路有可能會 因為電壓Vdd的上升時間(rise time)與電壓Vs從低到高 的轉換時間(conversion time),而在能帶隙電壓參考電路 到達正確的工作點之前就先行關閉(不導通)。因此,第3 圖所示之啟動電路並不適用於低電壓的能帶隙電壓參考 075 8-A32161 TWF;MTKI-06-095 ;dennis 9 200827978 電路。 為了避免能帶隙電壓參考電路發生啟動失敗 (start-failure),因此需要一個啟動電路於電源啟動時致能 (或觸發,trigger)電流鏡直到至少一個雙載子接面電晶體 被操作於順向作用區。 第7圖係為能帶隙電壓參考電路400 A之實施例。 能帶隙電壓參考電路400A包括電壓產生電路300”以及 啟動電路420A。電壓產生電路300”用以產生兩個相同的 輸出電流I4a與I4b,並且由於電流I4a相等於電流I4b, 因此電流I4b係可由電流II〜13組合而求得,而輸出電壓 Vref係可根據電流I4b而產生。 電壓產生電路300”係包括電流鏡CM、運算放大器 OP、電阻Rl、R2a、R2b與R3以及兩個雙載子接面電晶 體(BJT)Ql與Q2,其中電流鏡CM包括兩個PMOS電晶 體MP1與MP2,並且電阻R2a與R2b具有相同的電阻值。 PMOS電晶體MP1與MP2係可具有相同的尺寸,而雙載 子接面電晶體Q1之射極端面積係可為雙載子接面電晶 體Q2之射極端面積的N倍,並且N> 1。於此實施例中, 電阻R4係作為電流-電壓轉換器,但不限定於此,其亦 可為電阻性元件、被動元件或其組合物。 PMOS電晶體MP1包括第一端耦接至電源電壓 Vdd、第二端耦接至節點N1,以及控制端耦接至電晶體 MP2。PMOS電晶體MP2包括第一端耦接至電源電壓 Vdd、控制端耦接至電晶體MP1之控制端,以及第二端 0758-A32161TWF;MTKI-06-095;dennis 10 200827978 耦接至電阻R4。電阻R3係耦接於節點N1與接地電壓 GND之間,電阻R2a係耦接於節點N1與N2之間,電阻 R2b係耦接於節點N1與N3之間,並且電阻R1係耦接 於節點N2與雙載子接面電晶體Q1之間。 運算放大器OP包括第一端耦接至節點N2、第二端 耦接至節點N3以及輸出端耦接至電流鏡CM中電晶體 MP1與MP2之控制端。運算放大器OP用以根據節點N2 與N3上的電壓,輸出控制信號以便控制電流鏡CM。 雙載子接面電晶體Q1包括射極端耦接至電阻R1、 集極端耦接至接地電壓GND以及基極端耦接至雙載子接 面電晶體Q2。雙載子接面電晶體Q2包括射極端耦接至 節點N3、集極端耦接至接地電壓GND以及基極端耦接 至雙載子接面電晶體Q1之基極端。於此實施例中,雙載 子接面電晶體Q1與Q2之基極端皆耦接至接地電壓 GND,即雙載子接面電晶體Q1與Q2為二極體方式連接 之電晶體。 若忽略基極電流^順向導通之二極體的射-基極電壓 Veb可表示成:
其中k為波茲曼常數(ι·38χΐ〇_237/夂),q為電荷電量 (i.6xi(r19c),τ為溫度,Ic為集極電流,而Is為飽和電流。 當運算放大器OP之輸入電壓VI與V2相互匹配且 電晶體Q1的尺寸為電晶體Q2的N倍,電晶體Q1與Q2 之射-基極電壓差可表示成: 0758-A3216 lTWF;MTKI-06-095;dennis 11 200827978
AVeb = Veb2 — Veb\ = —IniV q 其中VEBi係為電晶體Q1之射-基極電壓,而VEB2 係為電晶體Q2之射-基極電壓。 由於輸入電壓VI與V2係藉由運算放大器OP而相 互匹配(虛短路),因此輸入電壓VI與V2可表示成: FI = = F邵 2 =厂仰! + /lx 7?1
JrT /1X i?l = Veb2 — Veb\ = —In q 因此,通過電阻R2a與R1之電流II可表示成:
Vt t/ kT ,其中溫度電壓(thermal voltage) q。 由於電阻R2a與R2b具有相同的阻值而且輸入電歷 VI與V2係藉由為運算放大器OP而相互匹配(虛短路), 因此電流12會與電流II相等。 /1 = /2 = -In# 於是, 仍,並且由於溫度電壓VT具有0.085 mV/°C之正溫度係數,所以電流II與12亦具有正溫度係
因此,節點N1上的電壓V3亦可表示成: V3 = I3xR3 = Ilx(Rl + R2a)+VEBi = I2xR2b + VEB2 所以電流13可表示成: 1 (VAnN …Y /3 =— VEB2 + xR2b R3 1 λ 由於電晶體之射-基極電壓VEB具有-2 mV/°C之負 溫度係數,因此電流13亦會具有負溫度係數。 當電流鏡CM中PMOS電晶體MP1與MP2尺寸相 同時,電流I4b亦會相等於電流I4a,並且可表示成: 075 8-A32161 TWF;MTKI-06-095 ;dennis 12 200827978 Μα = IAb = /1 + /2 + /3 = 2/2 +13
=(-+- P-b--)xVrlnN {rI RlxR3J R3 因此,若適當地選擇電阻R1、R2a、R2b與R3之電 阻值的比例,電流I4a將可以具有近乎零的溫度係數,所 以較不受溫度變化的影響。換言之,電流鏡CM的每個 電流鏡輸出(電流I4a與I4b)亦將會具有近乎零的溫度係 數,所以較不受溫度變化的影響。 於是,能帶隙電壓參考電路400A之輸出電壓可表
不成·
Vref = I4b x R4 =^ + ^^^]xVAnN + — XVEB2 V Rl RlxR3 ) R3 若沒有電阻R3,為了得到近乎零的溫度係數,能帶 隙電壓參考電路400A之輸出電壓將會被限制於1.25V, 而無法適用於低電壓電路中。因此電阻R3係用於產生具 有負溫度係數之電流13,以便克服此項限制,且若能適 當地選擇電阻Rl、R2a、R2b與R3之電阻值的比例,輸 出電壓Vref將可以較不受溫度變化的影響,為一定電 壓,並操作於低電壓電路中。 如第7圖中所示,啟動電路420A係包括比較器CP 以及NMOS電晶體ΜΝ0。NMOS電晶體ΜΝ0包括第一 端耦接至PMOS電晶體MP1與MP2之控制端、第二端 耦接至接地電壓GND,以及控制端耦接至比較器CP之 輸出端。比較器CP包括兩個輸入端分別耦接至參考電壓 Vr以及偵測電壓VA,以及輸出端耦接至NMOS電晶體 ΜΝ0之控制端。參考電壓Vr係等於或小於雙載子接面電 0758-A32161TWF;MTKI-06-095;dennis 13 200827978 ’ 晶體Q1與Q2之臨界電壓,即參考電壓Vr不大於雙載 子接面電晶體Q1與Q2之臨界電壓。偵測電壓VA係可 為雙載子接面電晶體(Q1或Q2)與電流鏡CM之輸出端間 的導電路徑上之一節點電壓。舉例而言,偵測電壓VA 係可為雙載子接面電晶體Q1之射極端上的電壓V0、運 算放大器OP之非反相輸入端上之電壓VI、運算放大器 OP之反相輸入端上之電壓V2、節點N1上之電壓V3或 電阻Rl、R2a與R2b之接點上的電壓。 C' 當能帶隙電壓參考電路400A電源啟動(power on) 時,啟動電路420A中之比較器CP會比較參考電壓Vr 與偵測電壓VA,並且偵測電壓VA未超過參考電壓Vr 時,輸出具有高邏輯準位之致能信號ΕΝ至NMOS電晶 體ΜΝ0。換言之,電源啟動之後,當偵測電壓VA未超 過參考電壓Vr時,啟動電路420Α會藉由NMOS電晶體 ΜΝ0將電壓Vbp拉低,以便致能電流鏡CM。當偵測電 壓VA超過參考電壓Vr時,比較器CP會停止輸出致能 v 信號ΕΝ,使得NMOS電晶體ΜΝ0截止,而且電流鏡CM 係由運算放大器OP之輸出所控制。 當偵測電壓VA超過參考電壓Vr時,雙載子接面電 晶體Q1與Q2中至少一者會操作於順向作用區(forward active region),其中參考電壓Vr不大於雙載子接面電晶 體之臨界電壓。換言之,啟動電路420A會致能電流鏡 CM直到至少一個雙載子接面電晶體操作於順向作用 區,使得能帶隙電壓參考電路400A成功地被啟動。 0758-A32161TWF;MTKI-06-095;dennis 14 200827978 第8圖係為能帶隙電壓參考電路400A之模擬結 果。如圖所示,當電壓VI或V2小於參考電壓Vr時, 比較器CP會輸出信號致能電流鏡CM,直到雙載子接面 電晶體Q1與Q2被操作於順向作用區。因此,能帶隙電 壓參考電路400A將可以被成功地啟動。 第9圖係為能帶隙電壓參考電路之另一實施例。如 圖所示,能帶隙電壓參考電路400B包括電壓產生電路 200”以及啟動電路420B。於此實施例中,電壓產生電路 200”係為第4圖中所示之能帶隙電壓參考電路200,用以 產生與溫度無關之輸出電壓Vref,即定電壓。比較器CP 係根據參考電壓Vr與運算放大器OP之反相輸入端上的 電壓V2,產生致能信號EN。此外,參考電壓Vr係可由 固定電流源Ir與雙載子接面電晶體Q0所產生。啟動電 路420B之動作係與第7圖中能帶隙電壓參考電路400A 所示之420A相似,於此不再累述。 參考電壓Vr最好等於雙載子接面電晶體Q0之射極 端上的電壓Vebo ’並且固定電流源所提供的電流最好 少於通過雙載子接面電晶體Q1與Q2之電流,使得參考 電壓Vr會與電壓V2具有相同的溫度係數。因此,當電 源電壓Vdd超過雙載子接面電晶體Q0〜Q2之臨界電壓 時,無論電源電壓Vdd之上升時間(rising time)為何,能 帶隙電壓參考電路400B都可以成功地啟動(start-up)。 第10圖係為能帶隙電壓參考電路之另一實施例。如 圖所示,除了啟動電路420C之外,能帶隙電壓參考電路 075 8-A32161 TWF;MTKI-06-095 ;dennis 15 200827978 -400C係與第9圖中所示之能帶隙電壓參考電路400B相 似。參考電壓Vr係由電壓分壓所產生。舉例而言,電阻 R4係耦接於電源電壓Vdd與比較器CP之輸入端之間, 而電阻R5係耦接於比較器CP之輸入端與接地電壓GND 之間。啟動電路420C之動作係與第7圖中能帶隙電壓參 考電路400A所示之420A相似,於此不再累述。 本發明之能帶隙電壓參考電路〜3 〇〇與 400A〜400C係可作為混合模組之操作與類比積體電路之 C 必要功能性元件,例如資料轉換器、鎖相迴路 (Phase-Locked Loop,PLL)、振盪器、電源管理電路、動 態隨機存取記憶體(DRAM)與快閃記憶體…等等。舉例而 言,能帶隙電壓參考電路1〇〇〜3〇〇與400A〜400C係用以 提供固定電流或輸出電壓Vref (定電壓)至核心電路, 使得核心電路可藉以執行其功能。 本發明亦提供一種能帶隙電壓參考電路之啟動方 法。於此方法中,當能帶隙電壓參考電路1〇〇〜3〇〇與 400A〜400C電源啟動(p〇wer on)時,能帶隙電壓參考電路 100〜300與400A〜400C中之電流鏡CM會被致能,使得 能帶隙電壓參考電路100〜300與400A〜400C中之至少一 個雙載子接面電晶體操作於順向作用區。
舉例而言,於電源啟動之後,比較器CP會比較參 考電壓Vr與電流鏡CM之輸出端和雙載子接面電晶體 Q1與Q2間之導通路徑上的偵測電壓VA,並於偵測電壓 VA未超過參考電壓Vr時,輸出致能信號EN至NMOS 075 8-A3216 lTWF;MTKI-06-095 ;dennis 16 200827978 - 電晶體ΜΝ0以便致能電流鏡CM。換言之,於電源啟動 之後,啟動電路420A〜420C會於偵測電壓VA未超過參 考電壓Vr時,藉由NMOS電晶體MNO將電壓Vbp拉低, 以便致能電流鏡CM。參考電壓Vr係小於或等於雙載子 接面電晶體Q1與Q2之臨界電壓,意即參考電壓Vr不 大於雙載子接面電晶體Q1與Q2之臨界電壓。 再者,偵測電壓VA係可為雙載子接面電晶體(Q1 或Q2)與電流鏡CM之輸出端之間的導通路徑上的節點 ί 電壓。舉例而言,偵測電壓VA係可為雙載子接面電晶 體Q1之射極端上的電壓V0、運算放大器0Ρ之非反相輸 入端上之電壓VI、運算放大器0Ρ之反相輸入端上之電 壓V2、節點Ν1上之電壓V3或電阻Rl、R2a與R2b之 接點上的電壓。參考電壓Vr係可由分壓器所提供或如第 9圖中所示由固定電流源與二極體連接式之雙載子接面 電晶體之組合所提供。 當偵測電壓VA超過參考電壓Vr時,比較器CP會 ^ 停止輸出致能信號EN,使得NMOS電晶體MNO截止, 因此電流鏡CM係由運算放大器0P之輸出所控制。換言 之,啟動電路420A、420B或420C係用以致能電流鏡CM 直到至少一個雙載子接面電晶體操作於順向作用區,使 得能帶隙電壓參考電路400A〜400C可以成功地被啟動。 雖然本發明已以較佳實施例揭露如上,然其並非用 以限定本發明,任何所屬技術領域中具有通常知識者, 在不脫離本發明之精神和範圍内,當可作些許更動與潤 0758-A32161TWF;MTKI-06-095;dennis 17 200827978 - 飾,因此本發明之保護範圍當視後附之申請專利範圍所 界定者為準。 【圖式簡單說明】 第1圖係為本發明中能帶隙電壓參考電路之一實施 例。 第2圖係顯示第1圖中能帶隙電壓參考電路之工作 點。 f 第3圖係為啟動電路之另一實施例。 第4圖係為能帶隙電壓參考電路之另一實施例。 第5圖係為能帶隙電壓參考電路之另一實施例。 第6圖係為第5圖中能帶隙電壓參考電路之V-I曲 線。 第7圖係為能帶隙電壓參考電路之另一實施例。 第8圖係為第7圖中能帶隙電壓參考電路之一模擬 結果。 ( 第9圖係為能帶隙電壓參考電路之另一實施例。 第10圖係為能帶隙電壓參考電路之另一實施例。 【主要元件符號說明】 100〜300、400A〜400B :能帶隙電壓參考電路; 200”〜300” :電壓產生電路; 420A〜420C ··啟動電路; CM :電流鏡; CP :比較器; 0758-A32161TWF;MTKI-06-095;dennis 18 200827978 ΕΝ :致能信號;
Vr :參考電壓; VA :偵測電壓;
Ir :固定電流源; ΜΡ0〜MP3、MN1 〜MN2 : MOS 電晶體; Q0〜Q2 :雙載子接面電晶體; OP :運算放大器; V0〜V3、Vs、Vsb、Vbp :電壓; II〜13、I4a、I4b :電流; R1 〜R5、R2a、R2b :電阻;
Vdd :電源電壓; GND :接地電壓;
Vref :輸出電壓; VEB0〜VEB2 : S篇界電壓。
0758-A3216 lTWF;MTKI-06-095 ;dennis 19
Claims (1)
- 200827978 十、申請專利範圍·· 1 · 一種能帶隙電壓參考電路,包括·· 一電壓產生器,包括: 笔流鏡,包括至少一輸出端,· 運异放大器,耦接至上述電流鏡;以及 曾第 第一雙載子接面電晶體,分別耦接至上述運 异放大器之兩個輸入端,其中上述第一、第二雙載子接 面電晶體中之至少—者係經—導電路徑耦接至上述電流 鏡之輸出端;以及 一啟動電路,用以致能上述電流鏡; 其中,當電源啟動(P〇wer on)時,上述啟動電路合 ^上述電流鏡,直到上述第―、第二雙載子接面電^體 之至少一者操作於一順向作用區(forward active region) 〇 2·如申请專利範圍第1項所述之能帶隙電壓參考電 路,其中上述啟動電路係根據一參考電壓與上述導電路 徑上之一節點電壓致能上述電流鏡。 3·如申凊專利範圍第2項所述之能帶隙電壓參考電 路’其中上述啟動電路包括: 一開關電晶體,包括一第一端耦接至上述電流鏡之 控制端,以及一第二端耦接至一第一電源電壓;以及 一比較器,用以於上述導電路徑上之上述節點電壓 未超過上述參考電壓時,導通上述開關電晶體以便致能 上述電流鏡。 〇758-A32161TWF;MTKI-06-095;dennis 20 200827978 - 如申請專利範圍第3項所述 :’r上述敬動電路更包括-分㈣路 第-電源電*與-第二電 述 考電壓。 间用以產生上述參 路項所述之能帶_參考電 點之間;iT及電*源’㈣於—第二電源電㈣—連接節 連接= 及雙一載:=體’包括-射極端祕上述 述第三雙载子接面電 ,弟電源電壓,並且上 電壓。 U體之1極㈣係作為上述參考 6·如申請專利範園第5項 路,其中第―、第二 ^^之—隙㈣參考電 極體方式連接之電晶體。& +接面電晶體係為以二 路,^中Ί2Γ15第2項所述之能帶隙電塵參考電 :二雙路係根據-參考電塵與上述第: 流鏡。 〃θθ體之—者的-射極電>1致能上述電 8. 如申請專利範圍第 路,其中上述啟動電路物盧斤f之能帶隙電壓參考電 大器之上述兩個輸入端之康:參考電壓與上述運算放 鏡。 者上的電壓致能上述電流 9. 如申請專利範圍第2項所述之能帶隙電屢參考電 〇758>A32161TWF;MTKI-〇6-〇95;dennis 21 200827978 路曰其中上述啟動電路係於上述導電路徑上之上述節 包壓未超過上述參考電壓時致能上述電流鏡。 10·如申請專利範圍第9項所述之能帶隙電壓參考 路’其中上述參考電壓不大於上述第-、第二雙載子接 面電晶體之臨界電壓。 u•一種能帶隙電壓參考電路,包括: 一電壓產生電路,用以產生一定電壓,且上述電 產生電路包括·· 一電流鏡,包括至少一輸出端; 一運算放大器,耦接至上述電流鏡;以及 第一、第二雙載子接面電晶體,分別耦接至上述運 算放大器之兩個輸入端,其中上述第一、第二雙載子接 面電晶體中之至少一者係藉由導電路徑耦接至上述電流 鏡之輸出端;以及 一啟動電路,耦接於上述電流鏡與上述導電路徑上 之一節點之間。 12.如申請專利範圍第n項所述之能帶隙電壓參考 電路,其中上述啟動電路包括·· 一比較器,包括兩個輸入端分別耦接至上述導電路 徑上之上述節點與一參考電壓;以及 一開關電晶體,耦接於一第一電源電壓與上述電流 鏡之一控制端之間,並且上述開關電晶體包括一控制端 耦接至上述比較器之一輸出端。 13·如申請專利範圍第12項所述之能帶隙電壓參考 0758-A32161TWF;MTKI-06-095;dennis 22 200827978 二’ 比較器之上述輸入端係分別•接至上述 參考電壓7又+接面電晶體之-者的-射極端與上述 電路:4皇V:’,利範,12項所述之能帶隙電墨參考 運管访:处比較器之上述輸入端係分別耦接至上述 =放大器之㈣輸人端之—者上的電壓與上述參考Ϊ •路1 β專利乾31第12項所述之能帶隙電壓參考 其中上述參考㈣不大於上述第-、第二雙載子 接面電晶體之臨界電壓。 包括: 個與溫度不相關的定 16·—種能帶隙電壓參考電路, 一電壓產生電路,用以產生一 電屡’且電壓產生電路包括·· 一%^IL鏡,包括至少一輸出端; 運异放大器,耦接至上述電流鏡; 曾放大第:、第二雙載子接面電晶體,分別耦接至上述運 個輸入端,其中上述第-、第二雙载子接 土供认 者係猎由一導電路徑耦接至上述電 流鏡之輸出端;以及 ^私 致能上述電流鏡 中之至少一者操 一啟動電路,用以於電源啟動時, 直到上述第一、第二雙载子接面電晶體 作於一順向作用區。 電路 如申請專利範Ilf 16項所述之能㈣電屡參考 ,其中上述啟動電路係根據一參考電壓與上述第 〇758-A32l61TWF;MTKI-06-095;dennis 23 200827978 雙載子接面電晶體中至少—者與上述電流鏡之 :的上述導電路徑上之-節點電壓,用以致能上述電流 鏡。 =如申請專利範圍第16項所述之能帶隙電壓參考 ?、中上述啟動電路係根據-參考電壓與上述第 一、弟一雙载子接面電晶體之一者 致能上述電流鏡。 麵刪堡’用以 雷路請專利範圍第16項所述之能帶隙電塵參考 妨/、丨述啟動電路係根據—參考電壓與上述運管 ;大:之一反向輸入端或-非反向輸入端上之一電:: 用以致能上述電流鏡。 I 電路’其巾上述參考電心切上述第— = 接面電晶體之臨界電壓。 〜又载子 電路二::⑽圍第17項所述之能帶隙電 電路:其+上述啟動電路储上述導電路徑上 j 點電昼未超過上述參考電壓時致能上述電流鏡。〜即 22广申請專利範圍第17項所述之能帶隙電 電路’其中上述來考電壓存由勉 乡考 一第一雷、二亏電[係由耦接於-第-電源電壓與 弟一電源電壓間之一分壓電路所產生。 、 23甘如申請專利範圍第17項所述之能帶隙電 料桩,、中上述參考電壓係由一固定電流源與1三雔 載子接面電晶體所產生。 一又 24·如申請專利範圍第17項所述之能帶隙電壓參考 0758-A32161TWF ;MTKI.〇6-095;dennis 24 200827978 電路,其中上述啟動電路包括一比較器用以於上述導電 路徑上之上述節點電壓未超過上述參考電壓時,產生一 致能信號,以便致能上述電流鏡直到上述第一雙載子接 面電晶體或上述第二雙載子接面電晶體操作於一順向作 用區。 ^ 25·如申請專利範圍第24項所述之能帶隙電壓參考 電路,其中上述啟動電路更包括一開關電晶體,呈有一 第:端耗接至上述電流鏡之__控制端,一第二端麵接至 -第-電源電壓,以及一控制端耦接至上述致能信號。 26· —種能帶隙電壓參考電路之啟動方法,包括·· 啟動上述能帶隙電壓參考電路;以及 、、致能上述能帶隙電壓參考電路中之-電流鏡,使得 之電壓麥考電路中至少-個以二極體方式連接 又載子接面電晶體操作於一順向作用區。 27.如中請專利範圍第26項所述之能帶隙電壓參考 ”之啟動方法’其中致能上述能帶隙電壓參考電路之 上述電流鏡的步驟,包括·· -極體匕^一2電壓與上述電流鏡之一輸出端和上述以 -桎體方式連接之雙載子接面電晶體中之至少 的一導電路徑上之一節點電壓;以及 曰 當上,導電路徑上之上述節點電壓未超過上述 電£日守,致能上述電流鏡。 ^ ^ 28.如申請專利範圍第2 電路之敬動方法,其中上述參考 〇758-A32161TWF;MTKl-〇6.〇95;dennis 25 200827978 體方式連接之雙載子接面電晶體的臨界電壓。 29·如申請專利範圍第26項所述之能帶隙電壓參考 電路之啟動方法,其中上述節點電壓係為上述以二極體 方式連接之雙載子接面電晶體的一射極電壓。 一 30·如申請專利範圍第26項所述之能帶隙電壓參考 電路之啟動方法,其中上述節點電壓係為與上述以二極 體f式連接之上述雙載子接面電晶體耦接的上述運算放 大态之一反向輸入端或一非反向輸入端上之電壓。 31· —種能帶隙電壓參考電路之啟動方法,包括·· 啟動上述能帶隙電壓參考電路; 致能上述能帶隙電壓參考電路中之一電流鏡,使p 上述能帶隙電壓參考電路中至少—個以二極體方式連才: 之雙載子接面電晶體進入一順向作用區;以及 停止致能上述電流鏡。 32.-種能帶隙電壓參考電路之啟動方法,包括下列 步驟: 啟動上述能帶隙電壓參考電路;以及 致能上述能㈣電壓參考電路中之—電流鏡,使得 上述能帶隙電鮮考電路中至少—個以二極體方式連接 之雙載子接面電晶體進人—順向作用區;其中上述 鏡係由-啟動電路所致能,並且上述啟動電路係未設= 於上述能帶隙電壓參考電路之一回授路徑中。'、又 0758-A3216 lTWF;MTKI-06-095;demiis 26
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/617,991 US20080157746A1 (en) | 2006-12-29 | 2006-12-29 | Bandgap Reference Circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200827978A true TW200827978A (en) | 2008-07-01 |
TWI356984B TWI356984B (en) | 2012-01-21 |
Family
ID=39582950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096138992A TWI356984B (en) | 2006-12-29 | 2007-10-18 | Bandgap reference circuits and start-up methods th |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080157746A1 (zh) |
CN (1) | CN101211193B (zh) |
TW (1) | TWI356984B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI381265B (zh) * | 2009-07-21 | 2013-01-01 | Univ Nat Taipei Technology | 具有啟動電路並可同時提供與溫度無關的參考電流及參考電壓之帶差參考電路 |
TWI382292B (zh) * | 2009-05-07 | 2013-01-11 | Aicestar Technology Suzhou Corp | 帶隙電路 |
TWI418968B (zh) * | 2010-09-21 | 2013-12-11 | Novatek Microelectronics Corp | 參考電壓與參考電流產生電路及方法 |
US9092044B2 (en) | 2011-11-01 | 2015-07-28 | Silicon Storage Technology, Inc. | Low voltage, low power bandgap circuit |
TWI501067B (zh) * | 2010-08-18 | 2015-09-21 | Novatek Microelectronics Corp | 能帶隙參考電路及能帶隙參考電流源 |
CN106155173A (zh) * | 2015-04-28 | 2016-11-23 | 晶豪科技股份有限公司 | 能隙参考电路 |
TWI605325B (zh) * | 2016-11-21 | 2017-11-11 | 新唐科技股份有限公司 | 電流源電路 |
WO2017202123A1 (zh) * | 2016-05-26 | 2017-11-30 | 京东方科技集团股份有限公司 | 一种基准电路 |
TWI720305B (zh) * | 2018-04-10 | 2021-03-01 | 智原科技股份有限公司 | 電壓產生電路 |
TWI736365B (zh) * | 2019-10-01 | 2021-08-11 | 旺宏電子股份有限公司 | 管理記憶體裝置的帶隙參考電路之啟動 |
TWI805760B (zh) * | 2018-07-16 | 2023-06-21 | 南韓商三星電子股份有限公司 | 半導體電路及半導體系統 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4932612B2 (ja) * | 2007-06-15 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | バイアス回路 |
US9659268B2 (en) * | 2008-02-12 | 2017-05-23 | CertusVies Technologies, LLC | Ticket approval system for and method of performing quality control in field service applications |
EP2239645A1 (en) * | 2009-04-09 | 2010-10-13 | austriamicrosystems AG | Band gap reference circuit and method for operating a band gap reference circuit |
CN101907901B (zh) * | 2009-06-05 | 2012-05-09 | 秉亮科技(苏州)有限公司 | 带隙电路 |
CN101963821B (zh) * | 2009-07-23 | 2012-11-21 | 三星半导体(中国)研究开发有限公司 | 启动电路及具有启动电路的带隙电压基准电路 |
CN101630173B (zh) * | 2009-08-20 | 2012-06-20 | 四川和芯微电子股份有限公司 | 一种具有低闪烁噪声的cmos带隙基准源电路 |
CN101763136A (zh) * | 2009-11-09 | 2010-06-30 | 天津南大强芯半导体芯片设计有限公司 | 一种非对称带隙基准电路 |
CN101853042B (zh) * | 2010-05-28 | 2015-09-16 | 上海华虹宏力半导体制造有限公司 | 带隙基准电路 |
CN103135652B (zh) * | 2011-11-25 | 2014-12-10 | 深圳市博驰信电子有限责任公司 | 一种带隙基准电路、电源保护电路及电源 |
CN103425171A (zh) * | 2012-05-18 | 2013-12-04 | 联咏科技股份有限公司 | 启动电路及带隙电压产生装置 |
CN103869873A (zh) * | 2012-12-12 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 带隙基准源电路 |
CN103677031B (zh) * | 2013-05-31 | 2015-01-28 | 国家电网公司 | 一种提供零温度系数电压和电流的方法及电路 |
CN103440012A (zh) * | 2013-08-30 | 2013-12-11 | 昆山奥德鲁自动化技术有限公司 | 一种电压源电路 |
CN103744464B (zh) * | 2013-12-20 | 2015-07-29 | 中国科学院微电子研究所 | 一种具有电流补偿的带隙基准电路 |
CN103722274B (zh) * | 2013-12-27 | 2015-05-13 | 深圳华意隆电气股份有限公司 | 一种镜像电流电压采样反馈双环控制熔化极气体保护焊机 |
CN103762838B (zh) * | 2014-01-13 | 2017-01-11 | 帝奥微电子有限公司 | 一种用于高压dc-dc电路中的使能启动电路 |
US9489004B2 (en) | 2014-05-30 | 2016-11-08 | Globalfoundries Singapore Pte. Ltd. | Bandgap reference voltage generator circuits |
CN104281190B (zh) * | 2014-09-04 | 2016-08-31 | 成都锐成芯微科技有限责任公司 | 一种可同时产生零温度系数电流和零温度电压的基准源 |
US10386879B2 (en) * | 2015-01-20 | 2019-08-20 | Taiwan Semiconductor Manufacturing Company Limited | Bandgap reference voltage circuit with a startup current generator |
US10216213B2 (en) | 2015-04-30 | 2019-02-26 | Micron Technology, Inc. | Methods and apparatuses including a process, voltage, and temperature independent current generator circuit |
KR101733157B1 (ko) * | 2015-05-15 | 2017-05-08 | 포항공과대학교 산학협력단 | 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로 |
CN107404312B (zh) * | 2017-01-13 | 2020-11-27 | 上海韦玏微电子有限公司 | 电流源的启动电路及电压源的启动电路 |
TWI632644B (zh) * | 2017-08-30 | 2018-08-11 | 絡達科技股份有限公司 | 積體電路結構 |
TWI719809B (zh) * | 2020-01-20 | 2021-02-21 | 瑞昱半導體股份有限公司 | 溫度感測電路 |
US10983547B1 (en) * | 2020-01-29 | 2021-04-20 | Panasonic Intellectual Property Management Co., Ltd. | Bandgap reference circuit with reduced flicker noise |
US12001235B2 (en) | 2022-03-30 | 2024-06-04 | Texas Instruments Incorporated | Startup circuit for high voltage low power voltage regulator |
US11829171B1 (en) * | 2022-06-20 | 2023-11-28 | Key Asic Inc. | Bandgap module and linear regulator |
US20240118723A1 (en) * | 2022-09-29 | 2024-04-11 | Vidatronic, Inc. | Reconfigurable small area bandgap with a novel technique for switching between ultra low power mode and high accuracy mode |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001306163A (ja) * | 2000-04-27 | 2001-11-02 | Matsushita Electric Ind Co Ltd | アナログmosによる過電流保護機能付きレギュレータ回路 |
JP4397562B2 (ja) * | 2002-03-12 | 2010-01-13 | 旭化成エレクトロニクス株式会社 | バンドギャップリファレンス回路 |
TW574782B (en) * | 2002-04-30 | 2004-02-01 | Realtek Semiconductor Corp | Fast start-up low-voltage bandgap voltage reference circuit |
US7286002B1 (en) * | 2003-12-05 | 2007-10-23 | Cypress Semiconductor Corporation | Circuit and method for startup of a band-gap reference circuit |
US6943617B2 (en) * | 2003-12-29 | 2005-09-13 | Silicon Storage Technology, Inc. | Low voltage CMOS bandgap reference |
-
2006
- 2006-12-29 US US11/617,991 patent/US20080157746A1/en not_active Abandoned
-
2007
- 2007-10-18 TW TW096138992A patent/TWI356984B/zh not_active IP Right Cessation
- 2007-11-01 CN CN2007101666522A patent/CN101211193B/zh not_active Expired - Fee Related
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI382292B (zh) * | 2009-05-07 | 2013-01-11 | Aicestar Technology Suzhou Corp | 帶隙電路 |
TWI381265B (zh) * | 2009-07-21 | 2013-01-01 | Univ Nat Taipei Technology | 具有啟動電路並可同時提供與溫度無關的參考電流及參考電壓之帶差參考電路 |
TWI501067B (zh) * | 2010-08-18 | 2015-09-21 | Novatek Microelectronics Corp | 能帶隙參考電路及能帶隙參考電流源 |
US9459647B2 (en) | 2010-08-18 | 2016-10-04 | Novatek Microelectronics Corp. | Bandgap reference circuit and bandgap reference current source with two operational amplifiers for generating zero temperature correlated current |
TWI418968B (zh) * | 2010-09-21 | 2013-12-11 | Novatek Microelectronics Corp | 參考電壓與參考電流產生電路及方法 |
US8786271B2 (en) | 2010-09-21 | 2014-07-22 | Novatek Microelectronics Corp. | Circuit and method for generating reference voltage and reference current |
US9092044B2 (en) | 2011-11-01 | 2015-07-28 | Silicon Storage Technology, Inc. | Low voltage, low power bandgap circuit |
TWI503649B (zh) * | 2011-11-01 | 2015-10-11 | Silicon Storage Tech Inc | 低電壓、低功率帶隙電路 |
CN106155173A (zh) * | 2015-04-28 | 2016-11-23 | 晶豪科技股份有限公司 | 能隙参考电路 |
CN106155173B (zh) * | 2015-04-28 | 2018-01-09 | 晶豪科技股份有限公司 | 能隙参考电路 |
WO2017202123A1 (zh) * | 2016-05-26 | 2017-11-30 | 京东方科技集团股份有限公司 | 一种基准电路 |
US10509430B2 (en) | 2016-05-26 | 2019-12-17 | Boe Technology Group Co., Ltd. | Reference circuits |
TWI605325B (zh) * | 2016-11-21 | 2017-11-11 | 新唐科技股份有限公司 | 電流源電路 |
US10620657B2 (en) | 2016-11-21 | 2020-04-14 | Nuvoton Technology Corporation | Current source circuit providing bias current unrelated to temperature |
TWI720305B (zh) * | 2018-04-10 | 2021-03-01 | 智原科技股份有限公司 | 電壓產生電路 |
TWI805760B (zh) * | 2018-07-16 | 2023-06-21 | 南韓商三星電子股份有限公司 | 半導體電路及半導體系統 |
TWI736365B (zh) * | 2019-10-01 | 2021-08-11 | 旺宏電子股份有限公司 | 管理記憶體裝置的帶隙參考電路之啟動 |
US11127437B2 (en) | 2019-10-01 | 2021-09-21 | Macronix International Co., Ltd. | Managing startups of bandgap reference circuits in memory systems |
Also Published As
Publication number | Publication date |
---|---|
US20080157746A1 (en) | 2008-07-03 |
CN101211193A (zh) | 2008-07-02 |
CN101211193B (zh) | 2010-06-02 |
TWI356984B (en) | 2012-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200827978A (en) | Bandgap reference circuits and start-up methods thereof | |
JP3759513B2 (ja) | バンドギャップ基準回路 | |
TWI299821B (en) | A speed-up circuit for lnitiation of proportional to absolute temperature biasing circuits | |
TWI324714B (en) | Bandgap reference circuit | |
CN102761322B (zh) | 上电复位电路及其复位方法 | |
TWI399631B (zh) | 可快速啟動的低電壓能隙參考電壓產生器 | |
CN111610812B (zh) | 一种带隙基准电源产生电路及集成电路 | |
KR20100077272A (ko) | 기준전압 발생회로 | |
KR20100077271A (ko) | 기준전압 발생회로 | |
TW201417496A (zh) | 電源開啟重置電路 | |
JP2005011067A (ja) | 定電圧発生器 | |
TWI651609B (zh) | 低電壓鎖定電路及其整合參考電壓產生電路之裝置 | |
TW201024955A (en) | Circuit for generating a reference voltage | |
KR20180062452A (ko) | 밴드갭 레퍼런스 전압 회로 | |
CN107817860B (zh) | 低压带隙基准电路及电压发生电路 | |
CA2374934C (en) | Power supply device | |
JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
TWI509382B (zh) | 能隙電壓參考電路 | |
CN111158420A (zh) | 一种低功耗带隙基准电压产生电路 | |
JP2013255002A (ja) | 低電圧ロックアウト回路 | |
CN115249997B (zh) | 一种实现渐变式温度保护的电路 | |
Potanin et al. | Li-Ion battery charger with three-parameter regulation loop | |
CN112667014A (zh) | 一种应用于超低压电压场景的带隙基准电路 | |
CN106855586B (zh) | 低压检测电路 | |
TWI385500B (zh) | 低電源電壓的能隙參考電壓產生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |