TW200819006A - Methods of forming individual formed-on-foil thin capacitors for embedding inside printed wiring boards and semiconductor packages - Google Patents

Methods of forming individual formed-on-foil thin capacitors for embedding inside printed wiring boards and semiconductor packages Download PDF

Info

Publication number
TW200819006A
TW200819006A TW096129392A TW96129392A TW200819006A TW 200819006 A TW200819006 A TW 200819006A TW 096129392 A TW096129392 A TW 096129392A TW 96129392 A TW96129392 A TW 96129392A TW 200819006 A TW200819006 A TW 200819006A
Authority
TW
Taiwan
Prior art keywords
dielectric
metal
metal conductor
electrode
ceramic
Prior art date
Application number
TW096129392A
Other languages
English (en)
Inventor
William Borland
David Ross Mcgregor
Daniel Irwin Amey Jr
Matthew T Onken
Original Assignee
Du Pont
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Du Pont filed Critical Du Pont
Publication of TW200819006A publication Critical patent/TW200819006A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0175Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763Printed component having superposed conductors, but integrated in one circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

200819006 九、發明說明: 【發明所屬之技術領域】 本技術領域係印刷線路板(PWB)中之嵌入式電容器。更 特定言之,本技術領域包括由形成於落片之薄膜介電質製 成之在印刷線路板或半導體封裝中的嵌入式薄膜陶竞電六 器。 各 【先前技術】 將形成於箱片(通常’燃燒於荡片)之陶曼電容器嵌入於 印刷線路板中的實踐允許減小之電路大小及改良之電路咬 能。陶莞電容器通常被篏入於經堆疊並藉由互連電路而連 接的内層面板中,面板之堆疊形成一多層印刷線路板或半 導體封裝基板。所嵌入之形成於箱片之陶瓷電容器較佳且 有高電容密度。 〃 介電質之電容密度與其介電f數除以介電質之厚度成比 例。因此,可藉由在電容器中使用較薄之高介電常數介電 質來達成高電容密度電容器。 已知藉由形成於片之薄膜陶究介電質技術而形成之敌 入於印刷電路板中的無源電路組件。BQrland等人之美國 專利弟7,G29,97m中揭形成於_片之薄膜製程。參看 圖1A ’藉由首先將一薄膜電容器介電材料層110沈積在一 金屬箱片基板iGG上來形成形成μ片之薄膜陶曼電容 器。金屬箔片基板ΗΜ)可為銅箱片且厚度通常可在Η微米 與36微米之間的範圍内。薄膜電容器介電層可藉由絲網印 刷、鑄漿(slurry casting)、化學溶液沈積、濺鍍、化學氣 123459.doc 200819006 =沈積或任何其他認可之薄層沈積方法來沈積。薄膜電容 器介電材料可㈣燃燒錢火處理錢所沈積之材料結晶 且增加介電常數。燃燒後,薄膜介電層通常將成為均句之 瓷層且厚度可在自大約12微米至大體^微米以下的範圍 ^燃燒處理可在空氣中於相對較低之溫度下進行或在經 還原之氧氣氛中於較兩溫度下進行。薄膜陶瓷電容器介電 才料可包s冋介電常數材料且在燃燒之後具有高介電常
數,接下來,將金屬電極材料沈積在形成m之薄膜陶 $電容器介電層上。該金屬電極通常將覆蓋整個陶瓷介電 貝層沈積方法可為多個沈積方法中之任—者。錢鑛通常 為較佳之選擇。該金屬電極可鍍有額外之金屬以建置電極 使其回達所要之厚度(諸如金屬箔片基板之厚度),且形 成圖1B中之電極120。圖1B中所示之所得金屬/介電質/金 屬結構可層合至一以有機物(諸如玻璃環氧樹脂或在印刷 、本路板工業中g用之其他有機介電質)為主之下伏介電層 (使用一預浸介電層來形成介電層13〇)且形成圖1C所示之 物件。 通常採取一系列遮蔽及蝕刻處理以有選擇性地移除金屬 泊片及薄膜陶瓷電容器介電質之部分以形成個別電容器。 該等所得結構之兩個實例展示於圖2A及圖2B中,其中個 別電容器2000由一第一電極2〇〇、一薄膜陶瓷電容器介電 層210及一第一電極220組成。在圖2A所示之設計中,在併 入印刷線路板中之後,藉由使用通道而自上部及下部來接 近該等電容器電極。在圖2B所示之設計中,在併入印刷線 123459.doc 200819006
路板中之後,可藉由使用通道自上部接近兩個電容器電 極。可實踐其他設計。為移除銅,可使用以酸為主或以驗 為主之姓刻化學品。大體而言,驗性㈣溶液無法輕易地 移除陶£介電質’但強酸溶液則可。溶解陶变之酸的實例 為熱2.4標準鹽酸或氫氟酸化學品中的氯化鐵或氯化銅。 即使使用該等酸’移除陶莞之速率仍十分緩慢。然而,存 在額外之考慮因素在於,當使用諸如鹽酸之酸時,必須完 全移除該酸及進行該溶解所產生的任何產物。熟知,在偏 置及潮濕之情況下,氣化物污染物可導致在陶瓷介電質中 的遷移問題。因此’若未自電容器徹底移除酸性蝕刻溶液 或由陶兗溶解而產生之任何產物,則可能損害電容器之長 期可靠性。 【發明内容】 本發明提供-種製造個別形成於荡片之薄膜陶究電㈣ 的方法,#包含:提供—結構,該結構包含—第—金屬導 體、-陶竟介電質及一第二金屬導體;在該等金屬導體中 之至少-者上形成-光可界定遮罩,由此形成—物件,盆 包含一第-光可界定遮罩與位於其下之第—金屬導體、一 陶兗介電質及一相對之第二全屬導 一、> 乐 屬¥體的物件;及移除該第 :光可界定遮罩及該位於其下之第—金屬導體之選擇性部 Γ形成該物件之'經圖案化之包含第-金屬電極的第一 側0 根據下一實施例, 兗電容器的方法包含 -種製造個別較薄之形成㈣片之陶 :藉由諸如噴砂(作為代方法 123459.doc 200819006 方法來二 劑來選擇性移除陶竞及銅)之移除 ,h陶竟介電質及金屬導體(通常 由-光界定遮罩(諸如由Riston⑧光可成像二:广 费 70 j风像乾式薄膜光阻所 佶用可:,或較佳藉由完全乾式處理抗蝕劑方法(諸如 ^ T i MN^DuIuth^ph〇t〇Brasiye System^IK〇Nics 〇mpany購得之以㈣遮罩tm)所製成之遮罩)進行喷砂來達 成圖案化。
根據又-實施例,一種製造個別較薄之形成於箱片之陶 免電容器的方法包含:藉由使用鹼性蝕刻劑來圖案化第一 電極且使用經圖案化之第—電極及光阻遮罩(或 MW™)料料且切以有選擇性地移除第-電極 之=的陶曼;剝離(在本文中定義為移除)第__光罩且塗覆 一第二光阻光罩以保護第—電極及薄膜陶究介電質且藉由 蝕刻來圖案化第二電極。 9 根據以上實施例’電容器之陶竟介電質在製造個別電容 器期間不會與酸性蝕刻溶液接觸。否則酸性蝕刻溶液會損 壞陶曼介電質或留下將損害長期可#性的沈積。藉此改良 電容器可靠性及效能。 【實施方式】 相鄰之金屬片被稱作,,金屬導體,,且所形成之電容板被稱 作"金屬電極"。僅出於清晰之目的來進行此等引用且其不 欲為限制性的。另夕卜’在—些實施例中,此等金屬導體及 金屬電極為銅羯片或由鋼箱片形成。對銅或銅箱片之任何 引用不欲僅限於銅或銅箔片,而是將被認作係金屬導體之 123459.doc 200819006 一實例。 本發明提供一種製造個別形成於 的方法,苴包含.接供处、冷片之薄膜陶瓷電容器 ,、匕3 ·耠供—結構,該結構包含一第一全屬導 體、一陶瓷介電質及一第二全屬 ¥ 之5小一去w 金屬¥體,在該等金屬導體中 之至夕 者上形成一光可展中、♦罢
h入外 了界疋遮罩,由此形成一物件,JL 包含一弟一光可界定遮罩盥 八 陶垄人帝所 旱〇位於其下之第—金屬導體、一 竞”電貝及一相對之第二金屬導 盒屬¥體的物件·及移除玄筐
一光可界定料及該位於其下 移除w 分以形成該物件…圖宰化…小體之選擇性部 側。本發明之…= 第—金屬電極的第一 m… 步包含實質上完全移除該第 、:疋遮罩的步驟,由此形成該物件之一實質上不含 遮罩的經圖案化之第一側。在 實苑例中,個別形成於 治片之薄膜陶:光電容器層合至一有機介電層。 士發明進一步提供一種製造個別形成於荡片之薄膜陶究 電谷器(如上文所提)的方法,其中藉由-自包含喷砂、水 衝擊及化學餘刻之雜φ、登山 J之群中選出的處理來移除該位於其下之第 —金屬㈣及該Μ介電質及該相對 者的選擇性部分。 以下描述及圖式進一步表示本發明之各種實施例。 w圖3F况明製造個別形成於箔片之薄膜陶瓷電容 ^ 法其中藉由噴砂(及諸如水衝擊、水/漿衝 擊研磨相擊、研磨劑移除、雷射導引水喷射及化 :蝕/丨等其他移除方法)經由一用以保護將形成電容器之 品/、遮罩(光可界定遮罩)來移除陶瓷介電質及金屬導體 123459.doc 200819006 (通常為銅)。如本文中所使用之光可界定遮罩亦可稱作遮 罩、光阻、光阻遮罩等。-旦經成像,光阻或光可界定遮 罩便形成光罩。 參看圖3A,提供一夾於金屬導體(通常為銅與金屬 導體(通常為銅)32G之間且層合至―有機介電質咖的薄膜 陶竟電容器介電質310。參看圖3B,將光阻材料34〇塗覆至 銅荡片320。諸如可自Ph〇t〇Brasive巧…咖購得之 RaPidMask™的乾式處理抗#劑較佳,但可使用其他抵抗 噴砂介質(或其他經選擇㈣於移除的介f)所造成之衝擊 的光阻。如圖3C所示’在已藉由―輻射曝露光阻之後, 光阻已被曝露之區域350中的光阻變得脆弱。如圖奶所 示’研磨介質(通常為砂)36G衡擊抗_表面且粉碎並移除 已曝露之脆弱抗蝕劑特徵’而砂自未曝露之順應性橡膠抗 餘劑特徵上彈開而不會損壞此等區域。—經曝露,脆弱之 抗蝕劑便已被吹去,砂移除了區域37〇中之材料以形成如 =3£所示之個別電極38〇與385及介電質外^當噴砂完成 時’自基板移除(剝離)未曝露之抗蝕劑以形成如圖邛中所 示之個別電容器卿。可形成—或多個個別電容器。孰習 此項技術者瞭解,可藉由除喷砂以外之方式來完成對光阻 (及/或金屬電極及/或陶竟介電質)之移除。舉例而言,夢 由水衝擊之移除包括:1)僅使用水;2)使用水及裝或研^ 劑;3)使用雷射導引水噴射或藉由化學蚀刻。以下實施例 中對”喷砂”之使用的插述不欲為限制性的。 、 可部分地重複以上處理以(例如)形成圖Μ所示之物件。 123459.doc 200819006 在此情形中,可將額外之光阻遮罩塗覆至圖3F所示之所有 個別電極380且藉由噴砂來移除頂部電極38〇及介電質$舛 之部分。在對底部電極385中之任一處進行移除之前應停 止處理以便形成圖2 B所示之物件。 圖4A至圖4J說明製造個別形成於箔片之薄膜陶瓷電容器 的第二方法’其中使用鹼性蝕刻處理來形成第一電極。所 形成之第一電極及保護該第一電極之光罩用以在噴砂期間 保護下伏介電質。噴砂過程移除了所形成之第一電極之^ 的介電質。該光罩經剝離(或被移除)且為另一光阻光罩所 替代以使得可使用驗性餘刻處理來形成第二電極。 參看圖4A’提供一薄膜電容器介電質410,其夾於金屬 導體400與金屬導體42〇之間且層合至一下伏有機介電層 (使用預浸介電層來形成有機介電質43〇)。該物件實質上二 似於圖1C中所描述之物件且以與圖lc中所描述之物件相 同的方式製造。參看圖4B,將光阻材料440塗覆至鋼箱片 420。光阻經成像並顯影以形成如圖4C所示之光罩44S。 圖4C所:之物件現經受驗性㈣浴。驗性㈣處理移除 了圖叩所示之區域州中的銅,且形成第一電極扮。驗性 钱刻不會侵姓或移除介電質川中之任-處。參看圖4E, 圖叩之物件經受噴砂。噴砂過程移除了圖作所示之區域 β中的介電質且形成個別介電層彻。 所if圖4G,光罩現可被移除且為另-經成像之光阻 曰代Μ形成圖4H所示之光罩彻。現 (亦即,藉由使用酸梅除 生韻刻溶液或鹼性蝕刻溶液或熟習此 123459.doc 200819006 項技術者所知之其他方法來蝕刻)銅箔片485以形成第二電 極495及圖41所示之物件。最後,光罩488可經剝離以形成 如圖4J所示之個別電容器4〇〇❹。 可修改以上處理以形成替代性設計。舉例而言,第二光 罩488可沿箔片485擴展,以使得當箔片485被蝕刻時,形 成圖2 B所示之物件。
形成個別電容器之替代技術展示於圖5 A至圖5M中。在 圖5A中再現圖1B所示之金屬/介電質/金屬結構,其具有金 屬導體500、介電質51〇及金屬導體52〇。 參看圖5B,將光阻材料53〇塗覆至金屬導體“❶。光阻經 成像並顯影以形成圖sC所示之光罩S3S。 圖5C所不之物件現經受鹼性蝕刻浴。鹼性蝕刻處理移除 了圖5D所示之區域54〇中的銅且形成第一金屬電極525。鹼 性餘刻不會侵飿或移除介電質51G中之任-處。光罩535隨 後藉由剝離(在本文中定義為移除)而移除,從而產生圖5E 所示之結構。 孟屬‘體560使用以有機物(諸如玻璃環氧樹脂或在印 、、:入“業中使用之其他常用有機介電質預浸體州)為 之’丨電層而層合至圖5£所 m 口也所不之結構以形成圖5F所示之: 構。此結構通常稱作一 、 μ々八m 円層或子部分,其具有位於每一< 上之金屬導體且具有位 的八 金屬¥體500與金屬導體560之| 的金屬電極525及薄膜陶兗介電質510。 在本發明之一些實施例 由自句人+ V成内層。此内層包含^ 由自包合賀砂、水衝擊 3 ^ 予蝕刻之群中選出之衝擊處3 123459.doc 200819006 形成的個別電容器。 在本發明之其他實施例中,形成一包含上述該(該等)内 層的印刷線路板或有機半導體封裝基板。 參看圖5G,將光阻塗覆至金屬導體50❹及金屬導體56〇 且經處理以形成光罩57〇。通常(但非總是),在經保留以用 於形成圖5L所示之電容器5000之區域中移除金屬導體 560,因此在金屬導體56〇上未展示光罩57〇。由於金屬導
體560之一部分可存在於一未包括在圖式中的區域中,因 此其藉由虛線565展示於圖5H至圖5M中以供參考。 圖5G所不之物件現經受鹼性蝕刻浴。鹼性蝕刻處理將 圖5H所示之區域545中之金屬導體_的部分移除且形成第 -至屬I極505。驗性餘刻不會侵鍅或移除介電質中之 任一處。 參看圖51,光罩570現可被移除且為另-經成像之光阻 所替代以形成㈣所示之光罩S8G。現可在如圖5κ所示之 區域548中藉由噴砂來移除薄膜陶竟介電質…之部分,留 下薄膜介電質S15。第一今屬雷托Μ,— 罘至屬電極525、薄膜介電質515及 第二金屬電極50S形成圖儿所示之電容器测。 參看圖51,可使用第二金屬電極5()5作為對薄膜陶究介 電質5職行噴砂時之遮罩以形成圖5M所示之結構。 如本文中所使用,切可不必使用砂作為喷砂介質。喷 砂可使用具有在5·5至9.0之範圍肉 „ 乾圍内之硬度(莫氏硬度計)的 砂、乳化銘、玻璃珠或有機材料。需要高硬度之喷砂介 質’以使得快速移除陶瓷介電暂。 、。可使用替代性之移除介 123459.doc -14- 200819006 電質及金屬(通常為銅)層的物理方法,諸如可由研磨漿或 甚至純水所組成的水噴射處理。 — 【圖式簡單說明】 圖1A至圖1C描述形成於箔片之薄膜陶瓷電容器。 圖2A至圖2B為個別電容器結構。 圖3A至圖3F為§兒明根據第_實施例的用於製造個別形 成於落片之薄膜陶究電容器之方法的一系列視圖,其中藉 由經由光界定遮罩進行噴砂來移除銅箔片及陶瓷介電質之 選擇性部分。 ' 圖4A至圖4J為說明根據第二實施例的用於製造個別形成 於箱片之薄膜陶竟電容器之方法的一系列視圖,其中使用 鹼性蝕刻處理來形成第一電極。所形成之第一電極加之保 護該第一電極之光界定遮罩係用以在藉由噴砂移除第一電 極之間的陶瓷介電質時保護下伏之陶瓷介電質。在喷砂除 去薄膜陶£介電質之後’光罩被移除且為另—經成像之光 :且所替代以形成用以在藉由蝕刻來圖案化第二電極時保護 第一電極及薄膜陶瓷介電質的另一光罩。 圖SA至圖SM為說明根據又一替代性實施例的用於製造 個別形成於箔片之薄膜陶瓷電容器之方法的一系列視圖, =中第一電極形成於圖1B所示之形成於落片之金屬/介電 :’金屬結構的第一側上,且該第一側使用一預浸材料層 合Ϊ一額外之金屬導體且接著在該形成於箱片之金屬/介 電質/金屬結構的第二側上形成一第二電極且藉由噴砂來 移除曝露之薄膜陶瓷介電質。 123459.doc -15· 200819006 根據慣例,圖式中之各種特徵不必按比例繪製。各種特 徵之尺寸可擴大或減小以更清楚地說明本發明之實施例。 【主要元件符號說明】 100 金屬箔片基板 110 薄膜電容器介電材料層 120 電極 130 介電層 200 第一電極
210 薄膜陶瓷電容器介電層 220 第二電極 300 金屬導體 310 薄膜陶瓷電容器介電質 320 金屬導體/銅箔片 330 有機介電質 340 光阻材料 350 區域 360 研磨介質 370 區域 3 80 電極 3 8 5 電極 390 介電質 400 金屬導體 410 薄膜電容器介電質 420 金屬導體/銅箔片 123459.doc -16- 200819006 430 有機介電質 440 光阻材料 445 光罩 450 區域 455 第一電極 470 區域 480 介電層 485 銅猪片/箱片 488 光罩 490 區域 495 第二電極 500 金屬導體 505 第二金屬電極 510 介電質 515 薄膜介電質 520 金屬導體 525 第一金屬電極 530 光阻材料 535 光罩 540 區域 545 區域 548 區域 550 有機介電質預浸體 560 金屬導體 123459.doc 17- 200819006 565 570 580 2000 3000 4000 5000 虛線 光罩 光罩 電容器 電容器 電容器 電容器
123459.doc -18

Claims (1)

  1. 200819006 十、申請專利範圍: 之薄膜陶瓷電容器的方法,盆 種製造個別形成於箔片 包含: 電構,該結構包含-第-金屬導體、-陶究介 貝及弟二金屬導體; 在:等金屬導體中之至少一者上形成一光可界定遮 此形成—物件’其包含-第-光可界定遮罩盥位
    於其下之第-金屬導體、―陶曼介電質及―相對之第二 金屬導體;及 =除該第-光可界定遮罩及位於其下之第—金屬導體 之^擇性部分以形成該物件之-經圖案化之第-側,其 包含一第一金屬電極。 月求項1之方法,其進一步包含移除該陶瓷介電質之 選擇性部分。 ' 3. 如 陶 明求項1之方法,其中將該等個別形成於箔片之薄膜 瓷電容器層合至一有機介電層。 如哨求項1之方法’其中藉由一自噴砂、水衝擊及化學 餘刻所組成之群中選出的處理來移除該位於其下第一金 屬導體及該陶兗介電質及該相對之金屬導體中之至少一 者的選擇性部分。 項1之方法,其進一步包含實質上完全移除該第 -光可界疋遮罩的步驟,由此形成該物件之一實質上不 含遮罩的經圖案化之第一侧。 6.如哨求項2之方法,其巾完全移除該第-光可界定遮 123459.doc 200819006 罩,由此形成一包含經曝露及受你 饰遵之陶兗介電質的結 構,其中該受保護之陶究介 朴 电貝馬該弟一金屬電極所覆 蓋且其中該經曝露之陶瓷介電質被移除。 7. 8, 一種内層,其包含藉由一自喷砂、水衝擊及化學蝕刻所 、、且成之群中選出之衝擊處理而形成的個別電容器。 一種包含如請求項7之内層的印刷線路板或有機半導體 封襞基板。
    123459.doc
TW096129392A 2006-08-10 2007-08-09 Methods of forming individual formed-on-foil thin capacitors for embedding inside printed wiring boards and semiconductor packages TW200819006A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/502,019 US20080037198A1 (en) 2006-08-10 2006-08-10 Methods of forming individual formed-on-foil thin capacitors for embedding inside printed wiring boards and semiconductor packages

Publications (1)

Publication Number Publication Date
TW200819006A true TW200819006A (en) 2008-04-16

Family

ID=38710556

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096129392A TW200819006A (en) 2006-08-10 2007-08-09 Methods of forming individual formed-on-foil thin capacitors for embedding inside printed wiring boards and semiconductor packages

Country Status (6)

Country Link
US (1) US20080037198A1 (zh)
EP (1) EP1887590A1 (zh)
JP (1) JP2008109088A (zh)
KR (1) KR20080014701A (zh)
CN (1) CN101131896A (zh)
TW (1) TW200819006A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694519B2 (ja) * 2007-02-28 2011-06-08 富士通株式会社 マイクロ構造体およびマイクロ構造体製造方法
KR20110068420A (ko) * 2009-12-16 2011-06-22 (주)디티알 폴리머 핀 애자 및 폴리머 핀 애자의 제조 방법
CN106158373A (zh) * 2016-08-01 2016-11-23 合肥佳瑞林电子技术有限公司 一种薄膜电容器的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
US6404615B1 (en) * 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6495413B2 (en) * 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
US7444727B2 (en) * 2006-03-10 2008-11-04 Motorola, Inc. Method for forming multi-layer embedded capacitors on a printed circuit board

Also Published As

Publication number Publication date
KR20080014701A (ko) 2008-02-14
JP2008109088A (ja) 2008-05-08
US20080037198A1 (en) 2008-02-14
EP1887590A1 (en) 2008-02-13
CN101131896A (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
TWI277374B (en) Protective layer during scribing
KR100664801B1 (ko) 배선 패턴 형성 방법
JP2000506829A (ja) 機械的に処理された基材をポストエッチングする方法
TW200819006A (en) Methods of forming individual formed-on-foil thin capacitors for embedding inside printed wiring boards and semiconductor packages
JP2000223810A (ja) セラミックス基板およびその製造方法
JPH03500227A (ja) 金属を引上げる低温処理方法
JP2010263000A (ja) 電子部品製造方法
TWI807546B (zh) 配線基板及其修整方法、以及多層配線板
JP6672895B2 (ja) 配線基板の製造方法
JP6812678B2 (ja) 配線板の製造方法
CN113923878A (zh) 一种厚铜线路板阻焊工艺制作方法及线路板
JP2896296B2 (ja) セラミックス配線基板の製造方法
JP2008016507A (ja) 電気配線の製造方法
JPH06120659A (ja) 多層配線構成体
JPH10242620A (ja) セラミックス配線基板の製造方法
JPS5478668A (en) Manufacture of semiconductor device
JP2009252772A (ja) 回路パターンの形成方法及びエッチング用回路パターン基板
JP2004288664A (ja) ガラスセラミック基板の製造方法
JPH08242059A (ja) 回路基板の製造方法
JP2006072344A (ja) 誘電体シートの塗布方法、ならびにこの方法において使用される感光性誘電体組成物およびテープ
JP3545947B2 (ja) サーマルヘッド用グレーズドセラミック基板の製造方法
TW202419966A (zh) 帶導電圖案的陶瓷生片的製造方法、積層體的製造方法及煆燒體的製造方法
JP2010278410A (ja) 導体パターンの形成方法及び電子回路基板
JPS5553443A (en) Formation of electrode of semiconductor device
JP2008166388A (ja) 電極回路付キャパシタ層形成材の製造方法