JP2008109088A - プリント配線板および半導体パッケージ内部に埋め込むための別個の箔上形成薄膜コンデンサを形成する方法 - Google Patents

プリント配線板および半導体パッケージ内部に埋め込むための別個の箔上形成薄膜コンデンサを形成する方法 Download PDF

Info

Publication number
JP2008109088A
JP2008109088A JP2007208244A JP2007208244A JP2008109088A JP 2008109088 A JP2008109088 A JP 2008109088A JP 2007208244 A JP2007208244 A JP 2007208244A JP 2007208244 A JP2007208244 A JP 2007208244A JP 2008109088 A JP2008109088 A JP 2008109088A
Authority
JP
Japan
Prior art keywords
dielectric
thin film
foil
metal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007208244A
Other languages
English (en)
Inventor
William Borland
ボーランド ウィリアム
David Ross Mcgregor
ロス マクレガー デビッド
Daniel I Amey Jr
アーウィン エイミー ジュニア ダニエル
Matthew T Onken
ティー.オンケン マシュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JP2008109088A publication Critical patent/JP2008109088A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0175Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763Printed component having superposed conductors, but integrated in one circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】プリント配線板または有機半導体パッケージ基板内部に埋め込むための別個の薄膜コンデンサを形成する方法を提供すること。
【解決手段】本発明は、セラミック誘電体が酸エッチング液と接触しないように、サンドブラストまたは他の手段によってコンデンサの選択部分を除去するステップを含む方法に関する。
【選択図】図3A

Description

技術分野は、プリント配線板(PWB)内の埋込型コンデンサである。より詳細には、技術分野は、箔上形成(formed−on−foil)薄膜誘電体から作成されるプリント配線板または半導体パッケージ内の埋込型薄膜セラミックコンデンサを含む。
プリント配線板内に箔上形成(典型的には、箔上焼成)セラミックコンデンサを埋め込むことは、回路サイズの低減および回路性能の改善を可能にする。セラミックコンデンサは、典型的には、積層されて内部接続回路によって接続された内層パネル内に埋め込まれ、パネルの積層体が、多層プリント配線板または半導体パッケージ基板を形成する。埋込型箔上形成セラミックコンデンサは、好ましくは高い静電容量密度を有する。
誘電体の静電容量密度は、その誘電率を、誘電体の厚さで割った値に比例する。したがって、薄くて高い誘電率の誘電体をコンデンサ内で使用することによって、高い静電容量密度のコンデンサを実現することができる。
箔上形成薄膜セラミック誘電体技術によって形成されるプリント配線板に埋め込まれる受動回路構成要素が知られている。箔上形成薄膜プロセスは開示されている(特許文献1参照)。図1Aを参照すると、箔上形成薄膜セラミックコンデンサは、はじめに、金属箔基板100上に薄膜コンデンサ誘電体材料層110を堆積することによって形成される。金属箔基板100は、銅箔であってよく、典型的には厚さが12から36ミクロンの間の範囲内であってよい。薄膜コンデンサ誘電体層は、スクリーン印刷、スラリキャスティング、化学溶液堆積、スパッタリング、化学蒸着、またはあらゆるその他の認められている薄層堆積法によって堆積されることがある。薄膜コンデンサ誘電体材料は、堆積された材料を結晶化して誘電率を高めるために、焼成またはアニーリング処理を施されることがある。焼成後、薄膜誘電体層は通常、均質なセラミック層になり、厚さが約12ミクロンから実質的に1ミクロン未満の範囲内になることがある。焼成プロセスは、空気中で比較的低い温度で、または低酸素雰囲気中で比較的高い温度で行われることがある。薄膜セラミックコンデンサ誘電体材料は、高い誘電率の材料をふくみ、焼成後、高い誘電率を有することがある。次に、金属電極材料が、箔上形成薄膜セラミックコンデンサ誘電体層の上に堆積される。金属電極は、一般に、セラミック誘電体の層全体を覆う。堆積方法は、いくつかの堆積方法のうち任意のものにすることができる。一般には、スパッタリングが好ましい選択肢である。金属電極は、追加の金属によってめっきされることがあり、金属箔基板100の厚さなど所望の厚さまで電極を積み重ね、図1Bにおける電極120を形成する。図1Bに示される得られた金属/誘電体/金属構造は、プリント配線板産業で使用されているガラスエポキシまたは他の一般的な有機誘電体など、下にある有機物ベースの誘電体層に積層されることがあり、プリプレグ誘電体層を使用して誘電体層130を形成し、図1Cに示される物品を作成する。
米国特許第7029971号明細書(Borlandら)
一般に、金属箔および薄膜セラミックコンデンサ誘電体の一部分を選択的に除去して別個のコンデンサを形成するために、一連のマスク付けおよびエッチングプロセスが行われる。そのようにして得られる構造の2つの例が図2Aおよび2Bに示されており、別個のコンデンサ2000は、第1の電極200と、薄膜セラミックコンデンサ誘電体層210と、第2の電極220とからなる。図2Aに示される設計では、プリント配線板内への組込み後、コンデンサ電極は、バイアの使用によって上部および底部からアクセスされる。図2Bに示される設計では、プリント配線板内への組込み後、両方のコンデンサ電極が、バイアを使用して上部からアクセスされることがある。他の設計が実施されることもある。銅を除去するために、酸ベースまたはアルカリベースのエッチング化学剤が用いられることがある。一般に、アルカリエッチング液は、セラミック誘電体を容易には除去しないが、強い酸溶液は、セラミック誘電体を除去する。セラミックを溶解する酸の例は、高温の2.4規定塩酸中の塩化第二鉄もしくは塩化第二銅、またはフッ化水素酸化学剤である。そのような酸を用いる場合でさえ、セラミックの除去の速度は遅い。一方、塩酸などの酸を使用するときは、酸および任意の溶解生成物を完全に除去しなければならないというさらなる考慮事項がある。塩化物汚染は、セラミック誘電体内でのバイアスおよび湿気の下でマイグレーション(migration)の問題を引き起こす可能性があることがよく知られている。したがって、酸エッチング液、またはセラミック溶解からの任意の生成物をコンデンサから完全に除去されなかった場合、コンデンサの長期の信頼性が損なわれるかもしれない。
本発明は、別個の箔上形成薄膜セラミックコンデンサを作成する方法であって、第1の金属導体、セラミック誘電体、および第2の金属導体を備える構造を提供するステップと、前記金属導体の少なくとも1つの上に光画定可能なマスク(photo−definable mask)を形成し、それにより、下にある第1の金属導体、セラミック誘電体、および反対側の第2の金属導体と共に第1の光画定可能なマスクを備える物品を形成するステップと、第1の金属電極を備える前記物品のパターン形成された第1の側を形成するために、前記第1の光画定可能なマスクおよび前記下にある第1の金属導体の選択部分を除去するステップとを含む方法を提供する。
次の実施形態によれば、別個の薄膜箔上形成セラミックコンデンサを作成する方法には、酸ベースのエッチャントを用いてセラミックおよび銅を選択的に除去する代替方法として、サンドブラストなどの除去手段によってセラミック誘電体および金属導体(典型的には銅)を除去するステップが含まれる。パターン形成は、Riston(登録商標)フォトイメージング可能なドライフィルムフォトレジスト、あるいは好ましくはIKONICS Company, PhotoBrasive Systems(米国ミネソタ州ダルース)から入手可能なRapidMask(商標)の使用など完全乾燥処理レジスト手法から作成されるマスクなど、光画定マスクを介したサンドブラストによって実現してもよい。
さらなる実施形態によれば、別個の薄膜箔上形成セラミックコンデンサを作成する方法は、アルカリエッチャントの使用によって、かつパターン形成された第1の電極と、マスクとしてフォトレジストマスク(またはRapidMask(商標))とを使用して第1の電極にパターンを形成し、第1の電極間のセラミックを選択的に除去するためにサンドブラストするステップと、第1のフォトマスクをストリップし(本明細書では除去と定義される)、第1の電極および薄膜セラミック誘電体を保護するために第2のフォトレジストフォトマスクを塗布し、エッチングによって第2の電極にパターンを形成するステップとを含む。
上記の実施形態によれば、コンデンサのセラミック誘電体は、別個のコンデンサの製造中に酸エッチング液と接触しない。そうでない場合には、酸エッチング液は、セラミック誘電体を損傷することがあり、または長期の信頼性を損なう堆積物を残すことがある。したがって、コンデンサ信頼性および性能が改善される。
以下の詳細な説明は、添付した図面を参照する。
一般的な慣例に従って、図面の様々な機構は、必ずしも縮尺を合わせて描かれてはいない。様々な機構の寸法は、本発明の実施形態をより明確に例示するために拡大または縮小されていることがある。
金属からなる連続したシートは、「金属導体」と呼ばれ、「金属電極」としてコンデンサ板を形成する。これらの言及は、単に分かりやすくするためになされるものであり、限定することは意図されていない。さらに、いくつかの実施形態では、これらの金属導体および金属電極は、銅箔である、または銅箔から形成される。銅または銅箔への任意の言及は、銅または銅箔のみに限定することは意図されておらず、金属導体の一例として考えられるものである。
本発明は、別個の箔上形成薄膜セラミックコンデンサを作成する方法であって、第1の金属導体、セラミック誘電体、および第2の金属導体を備える構造を提供するステップと、前記金属導体の少なくとも1つの上に光画定可能なマスクを形成し、それにより、下にある第1の金属導体、セラミック誘電体、および反対側の第2の金属導体と共に第1の光画定可能なマスクを備える物品を形成するステップと、第1の金属電極を備える前記物品のパターン形成された第1の側を形成するために、前記第1の光画定可能なマスクおよび前記下にある第1の金属導体の選択部分を除去するステップとを含む方法を提供する。本発明のさらなる実施形態は、さらに、前記第1の光画定可能なマスクを本質的に完全に除去し、それにより、前記物品の本質的にマスクフリーのパターン形成された第1の側を形成するステップを含む。別の実施形態では、別個の箔上形成薄膜セラミックコンデンサは、有機誘電体層に積層される。
本発明は、さらに、(上述した)別個の箔上形成薄膜セラミックコンデンサを作成する方法であって、前記下にある第1の金属導体、前記セラミック誘電体、および前記反対側の金属導体の少なくとも1つの選択部分が、サンドブラスト、水衝突(water impingement)、および化学エッチングからなる群から選択されるプロセスによって除去される方法を提供する。
以下の説明および図が、さらに、本発明の様々な実施形態を表す。
図3A〜3Fは、別個の箔上形成薄膜セラミックコンデンサを製造する第1の方法を例示し、ここで、セラミック誘電体および金属導体(典型的には銅)は、コンデンサを形成する領域を保護するために使用されるマスク(光画定可能なマスク)を介したサンドブラスト(または、水衝突、水/スラリ衝突、水/研磨剤衝突、研磨除去、レーザ誘導水噴射、および化学エッチングなど他の除去手段)によって除去される。また、本明細書で使用される光画定可能なマスクは、マスク、フォトレジスト、フォトレジストマスクなどと呼ばれることもある。フォトレジストまたは光画定可能なマスクは、像形成されると、フォトマスクを形成する。
図3Aを参照すると、金属導体(典型的には銅)300と320との間に挟まれ、有機誘電体330に積層された薄膜セラミックコンデンサ誘電体310が提供される。図3Bを参照すると、フォトレジスト材料340が銅箔320に塗布される。PhotoBrasive Systemsから入手可能なRapidMask(商標)など乾燥処理レジストが好ましく、しかし、サンドブラスト媒体(または、除去のために選択される他の媒体)による衝撃に耐性がある他のフォトレジストが使用されることもある。図3Cに示されるように、フォトレジストは、UV放射を用いて露光された後、露光された領域350で脆性になる。図3Dに示されるように、研磨媒体(典型的には砂)360が、レジスト表面に衝突し、脆性の露光されたレジストフィーチャを破壊して除去し、一方、砂は、露光されていない、柔軟な、弾性のレジストフィーチャでは、これらの領域に損傷を加えずに跳ね返る。露光された脆性のレジストが吹き飛ばされた後、砂は、図3Eに示されるように、領域370内の材料を除去して、別個の電極380および385、ならびに誘電体390を形成する。サンドブラストが完了した後、露光されていないレジストが基板表面から除去(ストリップ)されて、図3Fに示されるように別個のコンデンサ3000を形成する。1つまたは複数の別個のコンデンサを形成することができる。フォトレジスト(および/または金属電極、および/またはセラミック誘電体)除去は、サンドブラスト以外の手段によって達成することもできることを当業者は理解する。例えば、1)水のみ、2)水と、スラリまたは研磨剤、3)レーザ誘導水噴射を含む水衝突による除去、または化学エッチングによる除去である。以下の実施形態の説明における「サンドブラスト」の使用は、限定することは意図されていない。
上記のプロセスは、例えば図2Bに示される物品を形成するために、部分的に繰り返されることがある。この場合、追加のフォトレジストマスクが、図3Fに示される全ての別個の電極380に塗布されることがあり、上部電極380および誘電体390の一部分がサンドブラストによって除去される。プロセスは、任意の底部電極385が除去される前に停止されて、図2Bに図示される物品が形成される。
図4A〜4Jは、別個の箔上形成薄膜セラミックコンデンサを製造する第2の方法を例示し、ここでは、第1の電極が、アルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護するフォトマスクとが、サンドブラストの間、下にある誘電体を保護するために使用される。サンドブラストは、形成される第1の電極間の誘電体を除去する。フォトマスクは、ストリップ(または除去)され、別のフォトレジストフォトマスクによって置き換えられ、アルカリエッチング処理を使用して第2の電極を形成することができるようにする。
図4Aを参照すると、金属導体400と420との間に挟まれ、下にある有機誘電体層に積層された薄膜コンデンサ誘電体410が提供され、プリプレグ誘電体層を使用して有機誘電体430を形成する。物品は、図1Cで説明した物品と本質的に類似であり、同様に製造される。図4Bを参照すると、フォトレジスト材料440が銅箔420に塗布される。フォトレジストは、像形成されて現像されて、図4Cに示されるようにフォトマスク445を形成する。
図4Cに示される物品は、ここで、アルカリエッチング浴に通される。アルカリエッチング処理は、図4Dに示される領域450内の銅を除去し、第1の電極455を形成する。アルカリエッチングは、任意の誘電体410を侵蝕または除去しない。図4Eを参照すると、図4Dの物品がサンドブラストを施される。サンドブラストは、図4Fに示される領域470内の誘電体を除去し、別個の誘電体層480を形成する。
図4Gを参照すると、ここで、フォトマスク445が除去されて、別のフォトレジストによって置き換えられることがあり、このフォトレジストが像形成されて、図4Hに示されるフォトマスク488を形成する。ここで、銅箔485が、領域490内で除去されることがあり(すなわち、酸またはアルカリエッチング液を使用してエッチングすることによって、または当業者に知られている他の方法によって)、第2の電極495を形成し、図4Iに示される物品を形成する。最後に、フォトマスク488をストリップして、図4Jに示されるように別個のコンデンサ4000を形成することができる。
上記のプロセスは、代替設計を成すように修正されることがある。例えば、第2のフォトマスク488は、箔485に沿って拡げられることがあり、それにより、箔485がエッチングされるとき、図2Bに示される物品が形成される。
別個のコンデンサを形成するための代替技法が図5A〜5Mに示されている。図1Bに示される金属/誘電体/金属構造が図5Aで再び生成され、金属導体500と、誘電体510と、金属導体520とを有する。
図5Bを参照すると、フォトレジスト材料530が金属導体520に塗布される。フォトレジストは、像形成されて現像されて、図5Cに示されるようにフォトマスク535を形成する。
図5Cに示される物品は、ここで、アルカリエッチング浴に通される。アルカリエッチング処理は、図5Dに示される領域540内の銅を除去し、第1の金属電極525を形成する。アルカリエッチングは、任意の誘電体510を侵蝕または除去しない。その後、フォトマスク535がストリップ(本明細書では除去と定義する)によって除去され、図5Eに示される構造が得られる。
金属導体560が、プリント配線板産業で使用されるガラスエポキシまたは他の一般的な有機誘電体プリプレグ550など有機物ベースの誘電体層を使用して、図5Eに示される構造に積層されて、図5Fに示される構造を形成する。この構造は、典型的には、内層またはサブパートと呼ばれ、各側に金属導体を有し、金属導体500と560との間に金属電極525および薄膜セラミック誘電体510を有する。
本発明のいくつかの実施形態では、内層が形成される。この内層は、サンドブラスト、水衝突、および化学エッチングからなる群から選択される衝突プロセスによって形成された別個のコンデンサを備える。
本発明のさらなる実施形態では、上述の内層(1つまたは複数)を備えるプリント配線板または有機半導体パッケージ基板が形成される。
図5Gを参照すると、フォトレジストが、金属導体500および560に塗布され、フォトマスク570を作成するように処理される。常にではないが、典型的には、金属導体560は、図5Lに示されるコンデンサ5000の形成のために確保された領域内で除去され、したがってフォトマスク570は、金属導体560上に示されていない。金属導体560の一部分が、図中に含まれていない領域上に存在することがあるので、金属導体560は、図5H〜5Mでは参考として点線565によって示されている。
図5Gに示される物品は、ここで、アルカリエッチング浴に通される。アルカリエッチング処理は、図5Hに示される領域545内の金属導体500の部分を除去し、第2の金属電極505を形成する。アルカリエッチングは、任意の誘電体510を侵蝕または除去しない。
図5Iを参照すると、ここで、フォトマスク570が除去され、別のフォトレジストによって置き換えられることがあり、このフォトレジストが像形成されて、図5Jに示されるフォトマスク580を形成する。ここで、薄膜セラミック誘電体510の一部分が、図5Kに示されるように領域548内でサンドブラストによって除去されることがあり、薄膜誘電体515を残す。第1の金属電極525と、薄膜誘電体515と、第2の金属電極505とが、図5Lに示されるコンデンサ5000を形成する。
図5Lを参照すると、第2の金属電極505が、薄膜セラミック誘電体510をサンドブラストするためのマスクとして使用されることがあり、図5Mに示される構造を作成する。
本明細書で使用されサンドブラストは、必ずしも、ブラスト媒体として砂を使用しなくてもよい。サンドブラストは、砂、酸化アルミニウム、ガラスビーズ、または5.5〜9.0の範囲内の硬度(モース硬度)を有する有機材料を使用することができる。セラミック誘電体が迅速に除去されるように、高い硬度のブラスト媒体が望ましい。研磨スラリ、さらには純水からなることがある水噴霧プロセスなど、誘電体および金属(典型的には銅)層を除去する代替の物理的手段が採用されることもある。
箔上形成薄膜セラミックコンデンサを説明する図である。 箔上形成薄膜セラミックコンデンサを説明する図である。 箔上形成薄膜セラミックコンデンサを説明する図である。 別個のコンデンサ構造を示す図である。 別個のコンデンサ構造を示す図である。 第1の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。銅箔およびセラミック誘電体の選択部分が、光画定マスクを通したサンドブラストによって除去される。 第1の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。銅箔およびセラミック誘電体の選択部分が、光画定マスクを通したサンドブラストによって除去される。 第1の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。銅箔およびセラミック誘電体の選択部分が、光画定マスクを通したサンドブラストによって除去される。 第1の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。銅箔およびセラミック誘電体の選択部分が、光画定マスクを通したサンドブラストによって除去される。 第1の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。銅箔およびセラミック誘電体の選択部分が、光画定マスクを通したサンドブラストによって除去される。 第1の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。銅箔およびセラミック誘電体の選択部分が、光画定マスクを通したサンドブラストによって除去される。 第2の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極がアルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護する光画定マスクとが、第1の電極間のセラミック誘電体がサンドブラストによって除去されるときに、下にあるセラミック誘電体を保護するために使用される。薄膜セラミック誘電体をサンドブラスト除去した後、フォトマスクが除去され、別のフォトレジストによって置き換えられ、このフォトレジストが像形成されて、別のフォトマスクを形成し、このフォトマスクは、第2の電極がエッチングによってパターン形成される間に、第1の電極および薄膜セラミック誘電体を保護する働きをする。 第2の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極がアルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護する光画定マスクとが、第1の電極間のセラミック誘電体がサンドブラストによって除去されるときに、下にあるセラミック誘電体を保護するために使用される。薄膜セラミック誘電体をサンドブラスト除去した後、フォトマスクが除去され、別のフォトレジストによって置き換えられ、このフォトレジストが像形成されて、別のフォトマスクを形成し、このフォトマスクは、第2の電極がエッチングによってパターン形成される間に、第1の電極および薄膜セラミック誘電体を保護する働きをする。 第2の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極がアルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護する光画定マスクとが、第1の電極間のセラミック誘電体がサンドブラストによって除去されるときに、下にあるセラミック誘電体を保護するために使用される。薄膜セラミック誘電体をサンドブラスト除去した後、フォトマスクが除去され、別のフォトレジストによって置き換えられ、このフォトレジストが像形成されて、別のフォトマスクを形成し、このフォトマスクは、第2の電極がエッチングによってパターン形成される間に、第1の電極および薄膜セラミック誘電体を保護する働きをする。 第2の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極がアルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護する光画定マスクとが、第1の電極間のセラミック誘電体がサンドブラストによって除去されるときに、下にあるセラミック誘電体を保護するために使用される。薄膜セラミック誘電体をサンドブラスト除去した後、フォトマスクが除去され、別のフォトレジストによって置き換えられ、このフォトレジストが像形成されて、別のフォトマスクを形成し、このフォトマスクは、第2の電極がエッチングによってパターン形成される間に、第1の電極および薄膜セラミック誘電体を保護する働きをする。 第2の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極がアルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護する光画定マスクとが、第1の電極間のセラミック誘電体がサンドブラストによって除去されるときに、下にあるセラミック誘電体を保護するために使用される。薄膜セラミック誘電体をサンドブラスト除去した後、フォトマスクが除去され、別のフォトレジストによって置き換えられ、このフォトレジストが像形成されて、別のフォトマスクを形成し、このフォトマスクは、第2の電極がエッチングによってパターン形成される間に、第1の電極および薄膜セラミック誘電体を保護する働きをする。 第2の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極がアルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護する光画定マスクとが、第1の電極間のセラミック誘電体がサンドブラストによって除去されるときに、下にあるセラミック誘電体を保護するために使用される。薄膜セラミック誘電体をサンドブラスト除去した後、フォトマスクが除去され、別のフォトレジストによって置き換えられ、このフォトレジストが像形成されて、別のフォトマスクを形成し、このフォトマスクは、第2の電極がエッチングによってパターン形成される間に、第1の電極および薄膜セラミック誘電体を保護する働きをする。 第2の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極がアルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護する光画定マスクとが、第1の電極間のセラミック誘電体がサンドブラストによって除去されるときに、下にあるセラミック誘電体を保護するために使用される。薄膜セラミック誘電体をサンドブラスト除去した後、フォトマスクが除去され、別のフォトレジストによって置き換えられ、このフォトレジストが像形成されて、別のフォトマスクを形成し、このフォトマスクは、第2の電極がエッチングによってパターン形成される間に、第1の電極および薄膜セラミック誘電体を保護する働きをする。 第2の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極がアルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護する光画定マスクとが、第1の電極間のセラミック誘電体がサンドブラストによって除去されるときに、下にあるセラミック誘電体を保護するために使用される。薄膜セラミック誘電体をサンドブラスト除去した後、フォトマスクが除去され、別のフォトレジストによって置き換えられ、このフォトレジストが像形成されて、別のフォトマスクを形成し、このフォトマスクは、第2の電極がエッチングによってパターン形成される間に、第1の電極および薄膜セラミック誘電体を保護する働きをする。 第2の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極がアルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護する光画定マスクとが、第1の電極間のセラミック誘電体がサンドブラストによって除去されるときに、下にあるセラミック誘電体を保護するために使用される。薄膜セラミック誘電体をサンドブラスト除去した後、フォトマスクが除去され、別のフォトレジストによって置き換えられ、このフォトレジストが像形成されて、別のフォトマスクを形成し、このフォトマスクは、第2の電極がエッチングによってパターン形成される間に、第1の電極および薄膜セラミック誘電体を保護する働きをする。 第2の実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極がアルカリエッチング処理を使用して形成される。形成される第1の電極と、それを保護する光画定マスクとが、第1の電極間のセラミック誘電体がサンドブラストによって除去されるときに、下にあるセラミック誘電体を保護するために使用される。薄膜セラミック誘電体をサンドブラスト除去した後、フォトマスクが除去され、別のフォトレジストによって置き換えられ、このフォトレジストが像形成されて、別のフォトマスクを形成し、このフォトマスクは、第2の電極がエッチングによってパターン形成される間に、第1の電極および薄膜セラミック誘電体を保護する働きをする。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。 さらなる代替実施形態による別個の箔上形成薄膜セラミックコンデンサを製造する方法を例示する図のうちの一の工程を示す図である。第1の電極が、図1Bに示される箔上形成金属/誘電体/金属構造の第1の側に形成され、前記第1の側が、プリプレグ材料を使用して追加の金属導体に積層され、次いで第2の電極が、前記箔上形成金属/誘電体/金属構造の第2の側に形成され、露出された薄膜セラミック誘電体がサンドブラストによって除去される。

Claims (8)

  1. 別個の箔上形成薄膜セラミックコンデンサを作成する方法であって、
    第1の金属導体、セラミック誘電体、および第2の金属導体を備える構造を提供するステップと、
    前記金属導体の少なくとも1つの上に光画定可能なマスクを形成し、それにより、下にある第1の金属導体、セラミック誘電体、および反対側の第2の金属導体と共に第1の光画定可能なマスクを備える物品を形成するステップと、
    第1の金属電極を備える前記物品のパターン形成された第1の側を形成するために、前記第1の光画定可能なマスクおよび前記下にある第1の金属導体の選択部分を除去するステップと
    を含むことを特徴とする方法。
  2. さらに、前記セラミック誘電体の選択部分を除去するステップを含むことを特徴とする請求項1に記載の方法。
  3. 前記別個の箔上形成薄膜セラミックコンデンサは、有機誘電体層に積層されることを特徴とする請求項1に記載の方法。
  4. 前記下にある第1の金属導体、前記セラミック誘電体、および前記反対側の金属導体の少なくとも1つの選択部分は、サンドブラスト、水衝突、および化学エッチングからなる群から選択されるプロセスによって除去されることを特徴とする請求項1に記載の方法。
  5. さらに、前記第1の光画定可能なマスクを本質的に完全に除去し、それにより前記物品の本質的にマスクフリーのパターン形成された第1の側を形成するステップを含むことを特徴とする請求項1に記載の方法。
  6. 前記第1の光画定可能なマスクは完全に除去され、それにより、露出されたセラミック誘電体と保護されたセラミック誘電体との両方を備える構造を形成し、前記保護されたセラミック誘電体は前記第1の金属電極によって覆われ、前記露出されたセラミック誘電体は除去されることを特徴とする請求項2に記載の方法。
  7. サンドブラスト、水衝突、および化学エッチングからなる群から選択される衝突プロセスによって形成される別個のコンデンサを備えることを特徴とする内層。
  8. 請求項7に記載の内層を備えることを特徴とするプリント配線板または有機半導体パッケージ基板。
JP2007208244A 2006-08-10 2007-08-09 プリント配線板および半導体パッケージ内部に埋め込むための別個の箔上形成薄膜コンデンサを形成する方法 Pending JP2008109088A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/502,019 US20080037198A1 (en) 2006-08-10 2006-08-10 Methods of forming individual formed-on-foil thin capacitors for embedding inside printed wiring boards and semiconductor packages

Publications (1)

Publication Number Publication Date
JP2008109088A true JP2008109088A (ja) 2008-05-08

Family

ID=38710556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007208244A Pending JP2008109088A (ja) 2006-08-10 2007-08-09 プリント配線板および半導体パッケージ内部に埋め込むための別個の箔上形成薄膜コンデンサを形成する方法

Country Status (6)

Country Link
US (1) US20080037198A1 (ja)
EP (1) EP1887590A1 (ja)
JP (1) JP2008109088A (ja)
KR (1) KR20080014701A (ja)
CN (1) CN101131896A (ja)
TW (1) TW200819006A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694519B2 (ja) * 2007-02-28 2011-06-08 富士通株式会社 マイクロ構造体およびマイクロ構造体製造方法
KR20110068420A (ko) * 2009-12-16 2011-06-22 (주)디티알 폴리머 핀 애자 및 폴리머 핀 애자의 제조 방법
CN106158373A (zh) * 2016-08-01 2016-11-23 合肥佳瑞林电子技术有限公司 一种薄膜电容器的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
US6404615B1 (en) * 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6495413B2 (en) * 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
US7444727B2 (en) * 2006-03-10 2008-11-04 Motorola, Inc. Method for forming multi-layer embedded capacitors on a printed circuit board

Also Published As

Publication number Publication date
EP1887590A1 (en) 2008-02-13
KR20080014701A (ko) 2008-02-14
TW200819006A (en) 2008-04-16
CN101131896A (zh) 2008-02-27
US20080037198A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
US5609704A (en) Method for fabricating an electronic part by intaglio printing
WO2004065660A1 (ja) 金属フォトエッチング製品及びその製造方法
JP2004160649A (ja) ガラス基板のビアホールの形成方法
JP2010010639A (ja) 配線基板及びその製造方法
KR100692606B1 (ko) 임베딩된 레지스터를 형성하기 위한 에칭용액
JP2007188958A (ja) 基板の加工方法
JP2008109088A (ja) プリント配線板および半導体パッケージ内部に埋め込むための別個の箔上形成薄膜コンデンサを形成する方法
JP2000223810A (ja) セラミックス基板およびその製造方法
JP2012182292A (ja) 樹脂開口方法
JP2004221450A (ja) プリント配線板およびその製造方法
JPH02321A (ja) アパーチュア形成方法
JP6672895B2 (ja) 配線基板の製造方法
JPH07307549A (ja) 薄膜配線パターンの形成方法および薄膜配線基板の製造方法
JP6812678B2 (ja) 配線板の製造方法
JP5138447B2 (ja) 回路パターンの形成方法
KR102574411B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008016507A (ja) 電気配線の製造方法
KR100380150B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6375859B1 (en) Process for resist clean up of metal structures on polyimide
US6743731B1 (en) Method for making a radio frequency component and component produced thereby
JP2004079582A (ja) 金属配線のエッチング方法
JP2003347706A (ja) 導電膜の形成方法
JP2003188496A (ja) 配線基板の製造方法
JPS5816545A (ja) 半導体装置の製造方法
JP2004031762A (ja) 電子部品の製造方法