KR102574411B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR102574411B1
KR102574411B1 KR1020160172801A KR20160172801A KR102574411B1 KR 102574411 B1 KR102574411 B1 KR 102574411B1 KR 1020160172801 A KR1020160172801 A KR 1020160172801A KR 20160172801 A KR20160172801 A KR 20160172801A KR 102574411 B1 KR102574411 B1 KR 102574411B1
Authority
KR
South Korea
Prior art keywords
insulating layer
sandblast
layer
circuit pattern
circuit board
Prior art date
Application number
KR1020160172801A
Other languages
English (en)
Other versions
KR20180070284A (ko
Inventor
고영국
김상훈
정광옥
이형기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160172801A priority Critical patent/KR102574411B1/ko
Priority to JP2017219471A priority patent/JP7111314B2/ja
Publication of KR20180070284A publication Critical patent/KR20180070284A/ko
Application granted granted Critical
Publication of KR102574411B1 publication Critical patent/KR102574411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

인쇄회로기판이 개시된다. 인쇄회로기판은, 오프닝(opening)이 형성된 절연층, 절연층 내부에 배치되며 오프닝을 통하여 적어도 일부가 노출된 회로패턴 및 회로패턴에 인접하고 오프닝으로 적어도 일부가 노출되며 회로패턴과 이종의 물질로 이루진 샌드블라스트 보호층을 포함한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
휴대폰을 비롯한 IT 분야의 전자기기들이 작고 고성능화 되면서 이에 대한 기술적 요구에 부응하여 다양한 형태로 박형의 인쇄회로기판 구조가 제시되고 있다.
그런데, 박형의 인쇄회로기판은 강성확보가 어렵고 휨에 취약한 문제가 있다. 이에 따라, 강성을 보강할 수 있는 다양한 절연재가 제안되고 있으나, 비감광성 수지가 사용될 경우에 가공이 어려운 문제가 있다.
일본 공개특허 제1998-050209
본 발명의 일 측면에 따르면, 오프닝(opening)이 형성된 절연층, 절연층 내부에 배치되며 오프닝을 통하여 적어도 일부가 노출된 회로패턴 및 회로패턴에 인접하고 오프닝으로 적어도 일부가 노출되며 회로패턴과 이종의 물질로 이루진 샌드블라스트 보호층을 포함하는 인쇄회로기판이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 제1 절연층의 일면에 회로패턴을 형성하는 단계, 회로패턴의 적어도 일부를 커버하며 회로패턴과 이종의 물질로 이루어진 샌드블라스트 보호층을 형성하는 단계, 회로패턴 및 샌드블라스트 보호층을 커버하는 제2 절연층을 적층하는 단계, 샌드블라스트 가공으로 제2 절연층에 오프닝을 형성하여 샌드블라스트 보호층이 형성된 영역을 노출시키는 단계 및 샌드블라스트 보호층을 제거하여 회로패턴을 노출시키는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.
도 4 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하는 도면.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 절연층(10), 회로패턴(22, 24) 및 샌드블라스트 보호층(30, 35)을 포함한다.
절연층(10)은 회로패턴(22, 24)을 전기적으로 절연시킨다. 절연층(10)은 수지재일 수 있다. 절연층(10)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있으며 프리프레그(PPG)나 빌드업 필름(build-up film)으로 형성될 수 있다. 본 실시예에서는 박형의 인쇄회로기판에 대하여 강성확보 및 휨방지에 유리한 열경화성 수지가 절연층(10)으로 사용될 수 있다.
절연층(10)에는 절연층(10)의 내부를 노출시키는 오프닝(opening, 15, 16)이 형성될 수 있으며, 오프닝(15, 16)을 통하여 회로패턴(22, 24)의 일부가 노출될 수 있다.
도 1을 참조하면, 본 실시예의 절연층(10)은 2개의 층으로 형성될 수 있으며, 하부의 제1 절연층(11)에 회로패턴(22, 24)이 형성되고, 제1 절연층(11) 상에 회로패턴(22, 24)을 덮는 제2 절연층(12)이 형성될 수 있다. 제2 절연층(12)에는 회로패턴(22, 24)의 일부를 노출시키는 관통홀 형태의 오프닝(15, 16)이 형성될 수 있다. 이 때, 제2 절연층(12)은 감광성 수지보다 강도가 높은 열경화성 수지로 이루어지며, 제2 절연층(12)의 관통홀은 샌드블라스트와 같은 물리적 가공에 의해 형성될 수 있다. 이에 따라, 제2 절연층(12)은 내부의 회로패턴(22, 24)을 선택적으로 노출시키는 솔더레지스트층을 형성하고, 높은 강도를 가질 수 있다.
회로패턴(22, 24)은 절연층(10)에 형성된다. 회로패턴(22, 24)은 구리 등의 금속으로 형성되며, 절연층(10)의 내부에 형성될 수 있다. 절연층(10) 내부에 형성된 회로패턴(22, 24)은 적어도 일부가 절연층(10)에 형성된 오프닝(15, 16)을 통하여 외부로 노출될 수 있다.
도 1을 참조하면, 제1 절연층(11) 상에 회로패턴(22, 24)이 형성되고 제2 절연층(12)이 회로패턴(22, 24)을 덮어서, 전체적으로 절연층(10) 내부에 배치된 회로패턴(22, 24)을 형성할 수 있다. 회로패턴(22, 24) 중 일부는 제2 절연층(12)의 오프닝(15, 16)을 통하여 노출되는 패드를 포함할 수 있다. 패드는 상면만이 선택적으로 노출된 형태의 회로패턴(22)이거나, 상면과 측면이 모두 노출되는 형태의 회로패턴(24)일 수 있다.
샌드블라스트 보호층(30, 35)은 인쇄회로기판의 제조과정에서 회로패턴(22, 24)을 선택적으로 덮는 형태로 형성되고 회로패턴(22, 24)과 이종의 물질로 이루어진다. 특히, 샌드블라스트 보호층(30, 35)은 회로패턴(22, 24)보다 샌드블라스트 가공에 저항성이 강한 물질로 이루어질 수 있다. 샌드블라스트 보호층(30, 35)은 절연층(10)의 오프닝(15, 16)이 형성될 영역의 회로패턴(22, 24)을 덮는 형태로 형성되어서, 절연층(10)의 오프닝(15, 16)과 관련된 공정에서 회로패턴(22, 24)을 보호할 수 있다. 샌드블라스트 보호층(30, 35)은 절연층(10)에 오프닝(15, 16)을 형성한 후에 대부분이 제거되나, 일부가 절연층(10) 내부에 남을 수 있다. 절연층(10) 내부에 남은 샌드블라스트 보호층(30, 35)은 오프닝(15, 16)을 통하여 적어도 일부가 노출되며, 회로패턴(22, 24)에 인접하게 된다.
도 1을 참조하면, 샌드블라스트 보호층(30, 35)은, 제1 절연층(11) 및 제2 절연층(12) 사이에 개재되거나 회로패턴(22, 24)과 제2 절연층(12)에 개재된 형태로 남아 있을 수 있다. 또한, 샌드블라스트 보호층(30, 35)은 오프닝(15, 16)의 내벽을 통하여 노출되는 형태로 형성될 수 있다. 한편, 본 실시예에서는 오프닝(15, 16)의 내벽과 샌드블라스트 보호층(30, 35)의 절단면이 일치하는 형태로 예시하였으나, 샌드블라스트 보호층(30, 35)은 오프닝(15, 16)의 내벽에서 돌출되거나 함몰될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도이다. 도 2를 참조하면, 샌드블라스트 보호층(30´, 35´)이 오프닝(15, 16)의 내벽 중 한쪽 측면으로만 노출된 형태로 나타날 수 있다. 제조공정에서 샌드블라스트 보호층이 한쪽 방향으로 쏠리거나, 또는 한쪽의 샌드블라스트 보호층이 완전히 제거되면 이러한 형태로 가질 수 있다.
한편, 샌드블라스트 보호층(30, 35)은 니켈, 티타늄 및 이를 포함하는 합금의 금속층으로 형성될 수 있다. 또한, 샌드블라스트 보호층(30, 35)은 복수의 금속층(31과 32, 36과 37)으로 형성될 수 있다. 구체적으로, 본 실시예에서는 구리층(32, 37)와 니켈층(31, 36)의 이중층 또는 구리와 티타늄의 이중층이 샌드블라스트 보호층(30, 35) 사용될 수 있다.
니켈, 티타늄은 물리적인 가공인 샌드블라스트 가공에 강한 재료이므로, 오프닝(15, 16) 형성과정에서 회로패턴(22, 24)이 손상되는 것을 방지할 수 있다. 더불어, 니켈, 티타늄의 도금층을 에칭하는 물질은 이종의 금속으로 이루어진 회로패턴(22, 24)을 거의 손상시키지 않는다. 이에 따라, 샌드블라스트 가공 이후에 회로패턴(22, 24)을 손상시키지 않고도 샌드블라스트 보호층(30, 35)을 용이하게 제거할 수 있다.
인쇄회로기판 제조방법
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 4 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하는 도면이다.
본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 제1 절연층에 회로패턴 형성단계(S1), 샌드블라스트 보호층 형성단계(S2), 제2 절연층 적층단계(S3), 샌드블라스트 가공으로 오프닝 형성단계(S4) 및 샌드블라스트 보호층 제거단계(S5)를 포함한다.
제1 절연층에 회로패턴 형성단계(S1)에서는, 제1 절연층(11)의 일면에 회로패턴(20)을 형성한다.
도 4를 참조하면, 제1 절연층(11) 상에 오프닝(15, 16)으로 노출될 패드가 되는 회로패턴(22, 24)을 형성할 수 있다. 예를 들면, 제1 절연층(11) 상에 도전성의 금속 물질을 도포한 후에 패터닝 공정 등을 실시하거나, 도금으로 금속층의 형성하고 선택적 에칭을 통하여 패터닝 공정을 실시할 수 있다. 패터닝 공정은 텐팅법(Tenting) 또는 MSAP(Modified Semi-Additive Process) 공법 또는 SAP(Semi-Additive Process) 공법 등을 이용할 수 있다.
샌드블라스트 보호층 형성단계(S2)에서는, 샌드블라스트로 가공될 영역에 배치된 회로패턴(20)을 보호하는 샌드블라스트 보호층(30, 35)을 형성한다. 샌드블라스트 보호층(30, 35)은 회로패턴(20)의 적어도 일부를 커버하는 형태, 즉 제1 절연층(11) 상에 오프닝(15, 16)이 형성될 부분의 회로패턴(20)을 선택적으로 덮는 형태로 형성된다. 샌드블라스트 보호층(30, 35)은 회로패턴(20)과는 이종의 물질로 이루어진다. 특히, 샌드블라스트 보호층(30, 35)은 회로패턴(20)보다 샌드블라스트 가공에 저항성이 강한 물질로 이루어질 수 있다. 또한, 회로패턴(20)과 다른 물질로 이루어진 샌드블라스트 보호층(30, 35)은, 샌드블라스트 가공 이후에 회로패턴(20)으로부터 제거가 용이할 수 있다.
도 5를 참조하면, 샌드블라스트 보호층(30, 35)의 일 예로서, 제1 절연층(11)의 일면에 금속층을 도금으로 형성할 수 있다. 이 때, 회로패턴(20)이 구리를 포함하여 이루어진 경우에, 샌드블라스트 보호층(30, 35)은 티타늄, 니켈 및 이들의 합금으로 이루어진 도금으로 형성될 수 있다. 또한, 샌드블라스트 보호층(30, 35)은 복수의 금속층(31과 32, 36과 37)으로 형성될 수 있다. 구체적으로, 본 실시예에서는 구리와 니켈의 이중층 또는 구리와 티타늄의 이중층이 샌드블라스트 보호층(30, 35) 사용될 수 있다. 니켈, 티타늄은 물리적인 가공인 샌드블라스트 가공에 강한 재료이므로, 오프닝(15, 16) 형성과정에서 회로패턴(20)이 손상되는 것을 방지할 수 있다. 더불어, 니켈, 티타늄의 도금층을 에칭하는 물질은 이종의 금속으로 이루어진 회로패턴(20)을 거의 손상시키지 않는다. 이에 따라, 샌드블라스트 가공 이후에 회로패턴(20)을 손상시키지 않고도 샌드블라스트 보호층(30, 35)을 용이하게 제거할 수 있다.
또한, 패드의 상면만 오프닝(15, 16)으로 노출되는 경우에, 샌드블라스트 보호층(30)은 회로패턴(22)의 상면에 선택적으로만 형성될 수 있다. 한편, 패드의 측면도 오프닝(15, 16)으로 노출되는 경우에는, 샌드블라스트 보호층(35)은 회로패턴(24)의 상면과 측면을 모두 덮는 형태로 형성될 수 있다. 이 때, 샌드블라스트 보호층(35)은 스퍼터링을 통하여 형성될 수 있다. 스퍼터링을 통하여, 서로 높이가 다른 회로패턴 및 회로패턴의 측면에도 샌드블라스트 보호층(35)을 용이하게 형성할 수 있다.
제2 절연층 적층단계(S3)에서는, 회로패턴(20) 및 샌드블라스트 보호층(30, 35)을 커버하는 제2 절연층(12)을 적층한다.
도 6을 참조하면, 제1 절연층(11) 상에 제2 절연층(12)을 적층하여, 제2 절연층(12)은 제1 절연층(11) 상의 회로패턴(20)도 덮는다. 예를 들면, 프리프레그 상태의 열경화성 수지를 제1 절연층(11)을 향하여 압착하여 적층함으로써 제2 절연층(12)을 형성할 수 있다.
샌드블라스트 가공으로 오프닝 형성단계(S4)에서는, 샌드블라스트 가공으로 제2 절연층(12)에 오프닝(15, 16)을 형성하고, 샌드블라스트 보호층(30, 35)이 형성된 영역을 노출시킨다.
샌드블라스트 가공은, 노즐에서 연마재를 분사하여 소재 표면을 다듬거나 절삭하는 가공 방법이다. 과거에는 모래를 연삭재로 분사했기 때문에 샌드블라스트라는 이름이 붙었으나, 현재는 알루미나(산화 알루미늄) 또는 탄화 규소 등의 세라믹 분말, 글래스 비드, 플라스틱 파우더 등의 다양한 입자를 연삭재로 사용할 수 있다. 샌드블라스트의 종류에는 연마재와 물을 혼합한 뒤 노즐에서 분사하여 가공하는 습식 샌드블라스트(Wet blast)와, 에어를 이용해 연마재만 노즐에서 분사하여 가공하는 건식 샌드블라스트(Air blast)가 있다.
이 때, 샌드블라스트 가공에서 제2 절연층(12) 중 가공하지 않을 부분을 보호하기 위하여, 제2 절연층(12) 위에 가공되지 않는 영역을 선택적으로 커버하는 가공 방지층(40)을 형성할 수 있다. 도 7을 참조하면, 가공 방지층(40)은, 감광성 필름을 적층하여 형성한 후에 감광성 필름을 선택적으로 노광 및 현상하여 형성할 수 있다. 가공 방지층(40)의 관통영역(45, 46)은, 제2 절연층(12) 중 오프닝(15, 16)이 형성될 영역, 즉 샌드블라스트 보호층(30, 35)이 매립된 영역을 노출시킨다. 한편, 가공 방지층(40)은 필름 형태가 아닌 액상의 수지를 도포하여 형성할 수 있다. 가공 방지층(40)을 형성한 후에, 샌드블라스트 가공을 통하여 제2 절연층(12)을 가공하여 오프닝(15, 16)을 형성하고 샌드블라스트 보호층(30, 35)을 노출시킨다.
샌드블라스트 보호층 제거단계(S5)에서는, 샌드블라스트 보호층(30, 35)을 제거하여 패드가 되는 회로패턴(22, 24)을 노출시킨다. 샌드블라스트 보호층(30, 35)은 그 재질에 따라 화학적 또는 물리적 방법 중 용이한 방법에 의해 제거될 수 있다. 예를 들면, 샌드블라스트 보호층(30, 35)이 니켈 금속층으로 이루어진 경우에, 니켈 에칭액에는 용해되어 제거될 수 있다. 이 때, 구리 재질의 회로패턴(22, 24)은 니켈 에칭액에는 내식성을 가지므로 손상되지 않고 보존될 수 있다.
도 8을 참조하면, 구리/니켈의 이중층으로 이루어진 샌드블라스트 보호층(30, 35)에서, 구리층(32, 37)은 구리 에칭액으로 제거되고, 니켈층(31, 36)은 니켈 에칭액으로 제거할 수 있다. 이 때, 회로패턴(22)과 제2 절연층(12) 사이에 또는 제1 절연층(11)과 제2 절연층(12) 사이에 개재된 샌드블라스트 보호층(30, 35)의 일부는 제거되지 않고 남을 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
10: 절연층
11: 제1 절연층
12: 제2 절연층
15, 16: 오프닝
20, 22, 24: 회로패턴
30, 35: 샌드블라스트 보호층

Claims (12)

  1. 오프닝(opening)이 형성된 절연층;
    상기 절연층 내부에 배치되며, 상기 오프닝을 통하여 적어도 일부가 노출된 회로패턴; 및
    상기 회로패턴에 인접하고 상기 오프닝으로 적어도 일부가 노출되며, 상기 회로패턴과 이종의 물질로 이루어진 금속층을 포함하는 샌드블라스트 보호층을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 샌드블라스트 보호층은, 상기 오프닝의 내벽에서 노출되는 인쇄회로기판.
  3. 제2항에 있어서,
    상기 샌드블라스트 보호층은, 상기 오프닝의 내벽 중 한쪽 측면으로만 노출되는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 샌드블라스트 보호층은, 복수의 금속층을 포함하는 인쇄회로기판.
  5. 제4항에 있어서,
    상기 복수의 금속층은, 티타늄, 니켈 및 이들의 합금을 포함하는 인쇄회로기판.
  6. 제1항에 있어서,
    상기 샌드블라스트 보호층은,
    상기 회로패턴보다 샌드블라스트 가공에 저항성이 강한 물질을 포함하는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 절연층은 열경화성 수지를 포함하는 인쇄회로기판.
  8. 제1 절연층의 일면에 회로패턴을 형성하는 단계;
    상기 회로패턴의 적어도 일부를 커버하며, 상기 회로패턴과 이종의 물질로 이루어진 샌드블라스트 보호층을 형성하는 단계;
    상기 회로패턴 및 상기 샌드블라스트 보호층을 커버하는 제2 절연층을 적층하는 단계;
    샌드블라스트 가공으로 상기 제2 절연층에 오프닝을 형성하여, 상기 샌드블라스트 보호층이 형성된 영역을 노출시키는 단계; 및
    상기 샌드블라스트 보호층을 제거하여 상기 회로패턴을 노출시키는 단계를 포함하며,
    상기 샌드블라스트 보호층을 형성하는 단계는, 상기 제1 절연층의 일면에 도금으로 금속층을 형성하는 단계를 포함하고,
    상기 샌드블라스트 보호층을 제거하는 단계는, 에칭으로 상기 금속층을 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 금속층은, 티타늄, 니켈 및 이들의 합금을 포함하는 인쇄회로기판 제조방법.
  11. 제8항에 있어서,
    상기 샌드블라스트 보호층은,
    상기 회로패턴보다 샌드블라스트 가공에 저항성이 강한 물질을 포함하는 인쇄회로기판 제조방법.
  12. 제8항에 있어서,
    상기 제2 절연층을 적층하는 단계는,
    열경화성 수지를 적층하는 단계를 포함하는 인쇄회로기판 제조방법.
KR1020160172801A 2016-12-16 2016-12-16 인쇄회로기판 및 그 제조방법 KR102574411B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160172801A KR102574411B1 (ko) 2016-12-16 2016-12-16 인쇄회로기판 및 그 제조방법
JP2017219471A JP7111314B2 (ja) 2016-12-16 2017-11-14 プリント回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160172801A KR102574411B1 (ko) 2016-12-16 2016-12-16 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180070284A KR20180070284A (ko) 2018-06-26
KR102574411B1 true KR102574411B1 (ko) 2023-09-04

Family

ID=62633885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160172801A KR102574411B1 (ko) 2016-12-16 2016-12-16 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP7111314B2 (ko)
KR (1) KR102574411B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110113866B (zh) * 2019-05-27 2021-06-22 深圳市三德冠精密电路科技有限公司 一种防止柔性电路板十字Mark变形的保护方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044552A (ja) * 2009-08-20 2011-03-03 Cmk Corp プリント配線板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3823137C2 (de) * 1988-07-05 1993-12-02 Schering Ag Verfahren zur Ätzung von Epoxid-Harz
JP3054018B2 (ja) * 1993-12-28 2000-06-19 イビデン株式会社 プリント配線板の製造方法
JPH1050209A (ja) 1996-08-06 1998-02-20 Dainippon Printing Co Ltd 電子放出素子用基板の製造方法
JP2000315749A (ja) * 1999-04-30 2000-11-14 Mitsubishi Gas Chem Co Inc 金属芯入りボールグリッドアレイ型半導体プラスチックパッケージ用プリント配線板
JP2003197811A (ja) * 2001-12-27 2003-07-11 Hitachi Ltd ガラス基板及びその製造方法、並びに配線基板、半導体モジュール
JP5592459B2 (ja) * 2012-11-07 2014-09-17 日本特殊陶業株式会社 配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044552A (ja) * 2009-08-20 2011-03-03 Cmk Corp プリント配線板の製造方法

Also Published As

Publication number Publication date
JP7111314B2 (ja) 2022-08-02
JP2018098496A (ja) 2018-06-21
KR20180070284A (ko) 2018-06-26

Similar Documents

Publication Publication Date Title
JP7434685B2 (ja) プリント回路基板及びその製造方法
US8519270B2 (en) Circuit board and manufacturing method thereof
JP5547594B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR102473417B1 (ko) 인쇄회로기판 및 그 제조방법
JP5607788B2 (ja) キャリア部材の製造方法及びこれを用いたプリント回路基板の製造方法
CN105338740A (zh) 印刷电路板及其制造方法
KR101896555B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR102574411B1 (ko) 인쇄회로기판 및 그 제조방법
US8102027B2 (en) IC package sacrificial structures for crack propagation confinement
US20170111999A1 (en) Method of fabricating cavity printed circuit board
KR20200142730A (ko) 인쇄회로기판
JPH05198948A (ja) 厚膜と薄膜の混成多層回路基板
KR102662862B1 (ko) 인쇄회로기판
US8110118B2 (en) Method of manufacturing circuit board
KR101321185B1 (ko) 캐리어 부재
JP7077005B2 (ja) 配線基板及びその製造方法
US7942999B2 (en) Fabrication method of rigid-flex circuit board
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130046717A (ko) 인쇄회로기판의 제조 방법
KR101957242B1 (ko) 인쇄회로기판 제조방법
KR20160014433A (ko) 캐리어 기판 및 이를 이용한 인쇄회로기판의 제조 방법
KR20150115346A (ko) 인쇄회로기판 및 이의 제조 방법
JP2006108352A (ja) 配線基板及びその製造方法
KR20130046314A (ko) 인쇄회로기판 및 그의 제조 방법
KR101067134B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant