JPH1050209A - 電子放出素子用基板の製造方法 - Google Patents
電子放出素子用基板の製造方法Info
- Publication number
- JPH1050209A JPH1050209A JP22189196A JP22189196A JPH1050209A JP H1050209 A JPH1050209 A JP H1050209A JP 22189196 A JP22189196 A JP 22189196A JP 22189196 A JP22189196 A JP 22189196A JP H1050209 A JPH1050209 A JP H1050209A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electron
- electrode
- emitting device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 画像表示に使用される電子放出素子用基板の
製造工程を改善する。 【解決手段】 表面伝導型電子放出素子用基板の下部電
極と上部電極の層間絶縁層のパターン形成および絶縁層
上の素子電極をパターン形成する際に、サンドブラスト
用切削マスクを介してサンドブラスト処理を行うことに
より、層間絶縁層および素子電極のパターニングを精度
よくかつ簡略に製造することができる。
製造工程を改善する。 【解決手段】 表面伝導型電子放出素子用基板の下部電
極と上部電極の層間絶縁層のパターン形成および絶縁層
上の素子電極をパターン形成する際に、サンドブラスト
用切削マスクを介してサンドブラスト処理を行うことに
より、層間絶縁層および素子電極のパターニングを精度
よくかつ簡略に製造することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子放出素子技術
を用いた画像表示のための電子放出素子用基板の製造方
法に関し、特に、サンドブラスト法を用いた基板の製造
方法に関する。
を用いた画像表示のための電子放出素子用基板の製造方
法に関し、特に、サンドブラスト法を用いた基板の製造
方法に関する。
【０００２】
【従来の技術】近年、表面伝導型の電子放出素子が注目
を浴びている。これは、基板上に形成された小面積の薄
膜に、膜面に平行に電流を流すことにより電子放出が生
じる現象を利用した電子放出素子である。このような電
子放出現象は、1965年に「ラジオエンジニアリングエレ
クトロフィジックス（Radio Eng. Electron. Phys. ）
第１０巻、1290〜1296頁」に、エム・アイ・エリンソン
（M. I. Elinson ）らによって報告されて以来、今日に
至るまで種々の報告がなされている。具体的には、エリ
ンソンらによって開発されたＳｎＯ2 （Ｓｂ）薄膜をは
じめ、Ａｕ薄膜、ＩＴＯ薄膜、カーボン薄膜などで、こ
の表面伝導型の電子放出現象が報告されている。
を浴びている。これは、基板上に形成された小面積の薄
膜に、膜面に平行に電流を流すことにより電子放出が生
じる現象を利用した電子放出素子である。このような電
子放出現象は、1965年に「ラジオエンジニアリングエレ
クトロフィジックス（Radio Eng. Electron. Phys. ）
第１０巻、1290〜1296頁」に、エム・アイ・エリンソン
（M. I. Elinson ）らによって報告されて以来、今日に
至るまで種々の報告がなされている。具体的には、エリ
ンソンらによって開発されたＳｎＯ2 （Ｓｂ）薄膜をは
じめ、Ａｕ薄膜、ＩＴＯ薄膜、カーボン薄膜などで、こ
の表面伝導型の電子放出現象が報告されている。
【０００３】また、最近では、表面伝導型電子放出素子
を基板上にマトリックス状に配列して、テレビジョン画
像等を表示することが研究されている。これらの技術
は、基板上に列方向をなす下部電極と絶縁層を介して、
下部電極と直交する行方向をなす上部電極を形成し、こ
れらの交点近くに下部電極と上部電極を対向させて素子
電極を形成し、素子電極上に通電により電子放出を行う
機能を有する電子放出物質を塗布してフォーミングを行
うことにより電子放出素子を形成しようとするものであ
る。
を基板上にマトリックス状に配列して、テレビジョン画
像等を表示することが研究されている。これらの技術
は、基板上に列方向をなす下部電極と絶縁層を介して、
下部電極と直交する行方向をなす上部電極を形成し、こ
れらの交点近くに下部電極と上部電極を対向させて素子
電極を形成し、素子電極上に通電により電子放出を行う
機能を有する電子放出物質を塗布してフォーミングを行
うことにより電子放出素子を形成しようとするものであ
る。
【０００４】
【発明が解決しようとする課題】しかし、このような電
子放出素子を用いたマトリックス基板は、複雑な３次元
構造を有するものであると共に、画像表示を行うために
は、多数の電子放出素子が基板上に極めて精度よく均一
に形成されていることが求められる。従って、各種の薄
膜形成技術やフォトリソグラフィー技術を用いるにして
も大面積化が難しく製造してもコストと時間がかかるこ
と。また、安定的に製品を製造することが極めて困難と
なる等の問題がある。
子放出素子を用いたマトリックス基板は、複雑な３次元
構造を有するものであると共に、画像表示を行うために
は、多数の電子放出素子が基板上に極めて精度よく均一
に形成されていることが求められる。従って、各種の薄
膜形成技術やフォトリソグラフィー技術を用いるにして
も大面積化が難しく製造してもコストと時間がかかるこ
と。また、安定的に製品を製造することが極めて困難と
なる等の問題がある。
【０００５】表面伝導型電子放出素子を基板上に形成
し、画像表示用のマトリックス基板を形成する例として
は、図３のような形態のものが検討されている。図３
は、電子放出素子を用いたマトリックス基板の部分を示
す図である。図３（ａ）はその平面図である。図３で
は、縦横に３本の電極しか図示されていないが、表面伝
導型電子放出素子２００は、基板上に下部電極１１０お
よび上部電極１３０が、縦横にマトリックス状に配列さ
れ素子電極１６０，１７０の対向する部分１４０には電
子放出部を含む薄膜が形成されている。図３（ｂ）は、
図３（ａ）のａ−ａ’線における拡大断面を示す図であ
る。下部電極１１０は基板１００の上に形成され、下部
電極上には上部電極と隔てるための層間絶縁層１２０が
形成されている。下部電極は絶縁層に形成されたコンタ
クトホール１５０を通じて素子電極１６０に導かれて接
続され、上部電極の素子電極１７０と対向する部分には
電子放出を行う薄膜の電子放出膜１４０が形成されてい
る。
し、画像表示用のマトリックス基板を形成する例として
は、図３のような形態のものが検討されている。図３
は、電子放出素子を用いたマトリックス基板の部分を示
す図である。図３（ａ）はその平面図である。図３で
は、縦横に３本の電極しか図示されていないが、表面伝
導型電子放出素子２００は、基板上に下部電極１１０お
よび上部電極１３０が、縦横にマトリックス状に配列さ
れ素子電極１６０，１７０の対向する部分１４０には電
子放出部を含む薄膜が形成されている。図３（ｂ）は、
図３（ａ）のａ−ａ’線における拡大断面を示す図であ
る。下部電極１１０は基板１００の上に形成され、下部
電極上には上部電極と隔てるための層間絶縁層１２０が
形成されている。下部電極は絶縁層に形成されたコンタ
クトホール１５０を通じて素子電極１６０に導かれて接
続され、上部電極の素子電極１７０と対向する部分には
電子放出を行う薄膜の電子放出膜１４０が形成されてい
る。
【０００６】従来、このような表面伝導型電子放出素子
基板を製造するには、次のような工程を経るのが一般的
である。図２は、従来の表面伝導型電子放出素子基板の
製造工程を示す図である。清浄化したガラス基板１０上
に、真空蒸着法により下部電極１１となる薄膜のＣｒ，
Ａｕを順次堆積積層する。次に、当該Ｃｒ，Ａｕ層上
に、フォトレジストを塗布、ベークした後、フォトマス
クを介して露光、現像して、下部電極層のレジストパタ
ーンを形成し、Ｃｒ，Ａｕを堆積層をウェットエッチン
グして、所望の形状の下部電極１１を形成する（図２
（ａ））。
基板を製造するには、次のような工程を経るのが一般的
である。図２は、従来の表面伝導型電子放出素子基板の
製造工程を示す図である。清浄化したガラス基板１０上
に、真空蒸着法により下部電極１１となる薄膜のＣｒ，
Ａｕを順次堆積積層する。次に、当該Ｃｒ，Ａｕ層上
に、フォトレジストを塗布、ベークした後、フォトマス
クを介して露光、現像して、下部電極層のレジストパタ
ーンを形成し、Ｃｒ，Ａｕを堆積層をウェットエッチン
グして、所望の形状の下部電極１１を形成する（図２
（ａ））。
【０００７】次いで、下部電極と上部電極の層間絶縁層
１２となる厚さ１μｍ程度のシリコン酸化膜をＲＦスパ
ッタリング法等で基板全面に堆積する（図２（ｂ））。
次にこのシリコン酸化膜にコンタクトホールを形成する
ために、フォトレジストパターンを作り、これをマスク
として層間絶縁層たるシリコン酸化膜をエッチングして
コンタクトホール１５を形成する（図２（ｃ））。エッ
チングは、リアクティブ・イオン・エッチング（ＲＩ
Ｅ）等で行う。
１２となる厚さ１μｍ程度のシリコン酸化膜をＲＦスパ
ッタリング法等で基板全面に堆積する（図２（ｂ））。
次にこのシリコン酸化膜にコンタクトホールを形成する
ために、フォトレジストパターンを作り、これをマスク
として層間絶縁層たるシリコン酸化膜をエッチングして
コンタクトホール１５を形成する（図２（ｃ））。エッ
チングは、リアクティブ・イオン・エッチング（ＲＩ
Ｅ）等で行う。
【０００８】その後、素子電極１６，１７と素子電極間
間隔部Ｄ１となるパターンをフォトレジストとフォトマ
スクを使用して形成し、真空蒸着法により薄膜のＴｉ，
Ｎｉを順次堆積する。レジストパターンを有機溶剤で溶
解除去し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極
１６，１７と素子電極間の間隔部Ｄ１を形成する（図２
（ｄ））。
間隔部Ｄ１となるパターンをフォトレジストとフォトマ
スクを使用して形成し、真空蒸着法により薄膜のＴｉ，
Ｎｉを順次堆積する。レジストパターンを有機溶剤で溶
解除去し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極
１６，１７と素子電極間の間隔部Ｄ１を形成する（図２
（ｄ））。
【０００９】素子電極１６，１７の上に上部電極のため
のレジストパターンを形成した後、薄膜のＴｉ／Ａｕを
真空蒸着等により順次堆積する。リフトオフにより不要
部分を除去して、所望の形状の上部電極１３を形成する
（図２（ｅ））。
のレジストパターンを形成した後、薄膜のＴｉ／Ａｕを
真空蒸着等により順次堆積する。リフトオフにより不要
部分を除去して、所望の形状の上部電極１３を形成する
（図２（ｅ））。
【００１０】次に、素子電極間間隔部Ｄ１およびこの近
傍に開口を有するマスクを用いて真空蒸着により、Ｃｒ
膜１９を堆積し、パターニングする。その上に表面伝導
型電子放出素子の電子放出部形成用薄膜１４ａを塗布し
て、加熱焼成処理する（図２（ｆ））。最後に、エッチ
ング液を用いて焼成後の電子放出部形成用薄膜およびＣ
ｒ膜を所望のパターンに形成し電子放出膜１４が形成さ
れる（図２（ｇ））。
傍に開口を有するマスクを用いて真空蒸着により、Ｃｒ
膜１９を堆積し、パターニングする。その上に表面伝導
型電子放出素子の電子放出部形成用薄膜１４ａを塗布し
て、加熱焼成処理する（図２（ｆ））。最後に、エッチ
ング液を用いて焼成後の電子放出部形成用薄膜およびＣ
ｒ膜を所望のパターンに形成し電子放出膜１４が形成さ
れる（図２（ｇ））。
【００１１】以上のように、このような電子放出素子用
基板は、真空蒸着やスパッタリングのような薄膜形成技
術やフォトリソグラフィー技術を駆使して製造される
が、工程が複雑となり、実用サイズの基板を安定的に製
造するには種々の問題がある。そこで、本発明では、表
面伝導型電子放出素子基板の製造において、層間絶縁層
および素子電極層のパターニングをサンドブラスト法に
より行うことにより工程を安定化することを着想するに
至ったものである。
基板は、真空蒸着やスパッタリングのような薄膜形成技
術やフォトリソグラフィー技術を駆使して製造される
が、工程が複雑となり、実用サイズの基板を安定的に製
造するには種々の問題がある。そこで、本発明では、表
面伝導型電子放出素子基板の製造において、層間絶縁層
および素子電極層のパターニングをサンドブラスト法に
より行うことにより工程を安定化することを着想するに
至ったものである。
【００１２】
（１）本発明の電子放出素子用基板の製造方法の第１の
態様は、表面伝導型電子放出素子基板の下部電極と上部
電極との層間絶縁層を形成する際に、下部電極が形成さ
れた基板上に絶縁層形成材料を所定膜厚に塗布した後、
所望パターンに対応したサンドブラスト用切削マスクを
介して当該絶縁層形成材料のサンドブラスト処理を行う
ことを特徴とする電子放出素子用基板の製造方法、にあ
る。この製造方法によれば、精度の高い層間絶縁層を容
易に製造できる。
態様は、表面伝導型電子放出素子基板の下部電極と上部
電極との層間絶縁層を形成する際に、下部電極が形成さ
れた基板上に絶縁層形成材料を所定膜厚に塗布した後、
所望パターンに対応したサンドブラスト用切削マスクを
介して当該絶縁層形成材料のサンドブラスト処理を行う
ことを特徴とする電子放出素子用基板の製造方法、にあ
る。この製造方法によれば、精度の高い層間絶縁層を容
易に製造できる。
【００１３】（２）本発明の電子放出素子用基板の製造
方法の第２の態様は、表面伝導型電子放出素子基板の素
子電極を形成する際に、層間絶縁層上に電極形成材料を
所定膜厚に塗布した後、所望パターンに対応したサンド
ブラスト用切削マスクを介して当該電極形成材料のサン
ドブラスト処理を行うことを特徴とする電子放出素子用
基板の製造方法、にある。この製造方法によれば、精度
の高い素子電極を容易に製造できる。
方法の第２の態様は、表面伝導型電子放出素子基板の素
子電極を形成する際に、層間絶縁層上に電極形成材料を
所定膜厚に塗布した後、所望パターンに対応したサンド
ブラスト用切削マスクを介して当該電極形成材料のサン
ドブラスト処理を行うことを特徴とする電子放出素子用
基板の製造方法、にある。この製造方法によれば、精度
の高い素子電極を容易に製造できる。
【００１４】（３）本発明の電子放出素子用基板の製造
方法の第２の態様は、第１、第２の態様の電子放出素子
用基板の製造方法において、サンドブラスト用切削マス
クがドライフィルムレジストにより形成されたものであ
ることを特徴とする。この方法によれば、切削マスクを
容易に形成できる。
方法の第２の態様は、第１、第２の態様の電子放出素子
用基板の製造方法において、サンドブラスト用切削マス
クがドライフィルムレジストにより形成されたものであ
ることを特徴とする。この方法によれば、切削マスクを
容易に形成できる。
【００１５】
【発明の実施の形態】図１は、本発明による電子放出素
子用基板の製造工程を示す図である。以下、本発明の製
造方法を、図１に基づいて説明する。本発明の電子放出
素子用基板の製造工程は次の工程からなる。 基板上への下部電極形成、絶縁層用のペースト層形
成とサンドブラスト用マスクパターニング、サンドブ
ラストによる絶縁層のパターニング、焼成による絶縁
層の形成、絶縁層上に上部電極のペースト層形成とサ
ンドブラスト用マスクパターニング、サンドブラスト
による上部電極のパターニング、焼成による上部電極
の形成、素子電極上への電子放出物質膜の形成。以
下、上記工程順に説明することとする。
子用基板の製造工程を示す図である。以下、本発明の製
造方法を、図１に基づいて説明する。本発明の電子放出
素子用基板の製造工程は次の工程からなる。 基板上への下部電極形成、絶縁層用のペースト層形
成とサンドブラスト用マスクパターニング、サンドブ
ラストによる絶縁層のパターニング、焼成による絶縁
層の形成、絶縁層上に上部電極のペースト層形成とサ
ンドブラスト用マスクパターニング、サンドブラスト
による上部電極のパターニング、焼成による上部電極
の形成、素子電極上への電子放出物質膜の形成。以
下、上記工程順に説明することとする。
【００１６】基板上への下部電極形成 まず、ガラス基板１０の上に金属材料からる下部電極形
成材料を塗布した上で、レジスト材料、フォトマスクを
使用して所定のパターンにパターニングして下部電極１
１を形成する（図１（ａ））。
成材料を塗布した上で、レジスト材料、フォトマスクを
使用して所定のパターンにパターニングして下部電極１
１を形成する（図１（ａ））。
【００１７】絶縁層用のペースト層形成とサンドブラ
スト用マスクパターニング 次に、当該、下部電極１１およびガラス基板上に絶縁層
形成のためのガラスペースト１２ａを所定の厚みに塗布
する。ペーストのコーティングには、スクリーン印刷
法、スピンコート法、融着法、ロールコート法、リバー
スコート法、スプレー法、ディッピング法等が採用でき
る。ガラスペーストを乾燥後、ペースト上にサンドブラ
ストに耐えるレジスト膜を塗布またはラミネートしパタ
ーン露光して形成する（図１（ｂ））。サンドブラスト
用のレジストは、本発明の実施例ではドライフィルムレ
ジストをラミネートして使用しているが、液状のレジス
ト材料を塗布して使用することも可能である。
スト用マスクパターニング 次に、当該、下部電極１１およびガラス基板上に絶縁層
形成のためのガラスペースト１２ａを所定の厚みに塗布
する。ペーストのコーティングには、スクリーン印刷
法、スピンコート法、融着法、ロールコート法、リバー
スコート法、スプレー法、ディッピング法等が採用でき
る。ガラスペーストを乾燥後、ペースト上にサンドブラ
ストに耐えるレジスト膜を塗布またはラミネートしパタ
ーン露光して形成する（図１（ｂ））。サンドブラスト
用のレジストは、本発明の実施例ではドライフィルムレ
ジストをラミネートして使用しているが、液状のレジス
ト材料を塗布して使用することも可能である。
【００１８】サンドブラストによる絶縁層のパターニ
ング サンドブラストには、レジスト膜を切削マスク１８とし
てアルミナ粉体等の研磨剤を絶縁層に吹きつけて切削
し、コンタクトホール１５等のパターニングを行う（図
１（ｃ））。
ング サンドブラストには、レジスト膜を切削マスク１８とし
てアルミナ粉体等の研磨剤を絶縁層に吹きつけて切削
し、コンタクトホール１５等のパターニングを行う（図
１（ｃ））。
【００１９】焼成による絶縁層の形成 ペースト層を５００°Ｃ以上の空気中雰囲気で加熱し焼
成する。
成する。
【００２０】上部電極のペースト層形成とサンドブラ
スト用マスクパターニング 本発明では、上部電極層を金属微粒子を含むペーストで
形成、乾燥した後、上記と同様にサンドブラスト用切
削マスクを使用してパターニングを行う。
スト用マスクパターニング 本発明では、上部電極層を金属微粒子を含むペーストで
形成、乾燥した後、上記と同様にサンドブラスト用切
削マスクを使用してパターニングを行う。
【００２１】サンドブラストによる上部電極のパター
ニング 上記、と同様に上部電極層をサンドブラストによりパ
ターニングする（図１（ｄ））。パターニング後、サン
ドブラスト切削マスクを除去する。切削マスクの除去は
焼成工程と同時に行ってもよい。
ニング 上記、と同様に上部電極層をサンドブラストによりパ
ターニングする（図１（ｄ））。パターニング後、サン
ドブラスト切削マスクを除去する。切削マスクの除去は
焼成工程と同時に行ってもよい。
【００２２】焼成による上部電極の形成 上記、と同様、電極ペースト層を５００°Ｃ以上の空
気中雰囲気で加熱し焼成する（図１（ｅ））。
気中雰囲気で加熱し焼成する（図１（ｅ））。
【００２３】素子電極上への電子放出物質膜の形成 素子電極１６，１７上に通電により電子放出機能を有す
る電子放出物質を塗布形成する（図１（ｆ））。
る電子放出物質を塗布形成する（図１（ｆ））。
【００２４】
【実施例】 厚さ３ｍｍの清浄化した青板ガラス基板１０上に厚
さ０．５μｍのシリコン酸化膜（不図示）をスパッタリ
ング法により形成する。次に、基板上に真空蒸着法によ
り、厚さ１００ÅのＣｒ層、厚さ５０００ÅのＡｕ層を
順次積層した後、フォトレジスト（ヘキストジャパン株
式会社製「ＡＺ１３７０」）をスピンコーティングし、
所定のフォトマスクを使用してレジストパターンを形成
する。エッチング液を使用して、当該Ａｕ，Ｃｒ堆積層
をウエットエッチングして、所望の形状の下部電極１１
を形成した（図１（ａ））。
さ０．５μｍのシリコン酸化膜（不図示）をスパッタリ
ング法により形成する。次に、基板上に真空蒸着法によ
り、厚さ１００ÅのＣｒ層、厚さ５０００ÅのＡｕ層を
順次積層した後、フォトレジスト（ヘキストジャパン株
式会社製「ＡＺ１３７０」）をスピンコーティングし、
所定のフォトマスクを使用してレジストパターンを形成
する。エッチング液を使用して、当該Ａｕ，Ｃｒ堆積層
をウエットエッチングして、所望の形状の下部電極１１
を形成した（図１（ａ））。
【００２５】 次に、下部電極１１の上に平板ブレー
ドコーターにて厚さ２．３μｍのガラスペースト層１２
ａを均一に塗布した。塗布後に、オーブンにて、１５０
°Ｃで、２０分間乾燥させた。次に、厚さ５０μｍのド
ライフィルムレジスト（日本合成化学工業株式会社製
「日合アルフォＮＥＦ１５０」）を加熱ラミネート法で
積層した後、超高圧水銀灯を光源とする平行光プリンタ
ーを用いて所望のパターンをもつフォトマスクを使用し
露光した。露光条件は、波長３６５ｎｍにて強度３２０
０μＷ／ｃｍ2 、照射量１２０ｍＪ／ｃｍ2 である。そ
の後、１％炭酸ナトリウム水溶液を用い、室温にてスプ
レー現像を行った。以上の方法で所望のパターンをもつ
サンドブラスト用切削マスク層１８が得られた（図１
（ｂ））。
ドコーターにて厚さ２．３μｍのガラスペースト層１２
ａを均一に塗布した。塗布後に、オーブンにて、１５０
°Ｃで、２０分間乾燥させた。次に、厚さ５０μｍのド
ライフィルムレジスト（日本合成化学工業株式会社製
「日合アルフォＮＥＦ１５０」）を加熱ラミネート法で
積層した後、超高圧水銀灯を光源とする平行光プリンタ
ーを用いて所望のパターンをもつフォトマスクを使用し
露光した。露光条件は、波長３６５ｎｍにて強度３２０
０μＷ／ｃｍ2 、照射量１２０ｍＪ／ｃｍ2 である。そ
の後、１％炭酸ナトリウム水溶液を用い、室温にてスプ
レー現像を行った。以上の方法で所望のパターンをもつ
サンドブラスト用切削マスク層１８が得られた（図１
（ｂ））。
【００２６】 次に、研磨剤として褐色溶融アルミナ
♯４００を用い、噴出圧力３Ｋｇ／ｃｍ2 でサンドブラ
スト処理を行い所望の位置にコンタクトホール１５を形
成した。この場合、下に存在する電極層１１は焼成前の
誘電体層に比べて充分に固いため、サンドブラストによ
るダメージを殆ど受けることはなかった。
♯４００を用い、噴出圧力３Ｋｇ／ｃｍ2 でサンドブラ
スト処理を行い所望の位置にコンタクトホール１５を形
成した。この場合、下に存在する電極層１１は焼成前の
誘電体層に比べて充分に固いため、サンドブラストによ
るダメージを殆ど受けることはなかった。
【００２７】 続いて、ピーク温度５８５°Ｃ、保持
時間１０〜２０分の条件で焼成を行い、焼成後の膜厚
１．３μｍの絶縁層１２を形成した（図１（ｃ））。 絶縁層上の素子電極形成部に、厚さ１．１μｍのＡ
ｇペースト１６を平板ブレードコーターにて均一に塗布
した。次に、厚さ５０μｍのドライフィルムレジスト
（日本合成化学工業株式会社製「日合アルフォＮＥＦ１
５０」）を加熱ラミネート法で積層し、超高圧水銀灯を
光源とする平行光プリンターを用いて所望のパターンを
持つフォトマスクで露光した。露光条件は、波長３６５
ｎｍにて、強度３２００μＷ／ｃｍ2 、照射量１２０ｍ
Ｊ／ｃｍ2 とした。その後、１％炭酸ナトリウム水溶液
を用い、室温にてスプレー現像を行った。以上の方法で
所望のパターンを持つサンドブラスト用切削マスク層が
得られた。
時間１０〜２０分の条件で焼成を行い、焼成後の膜厚
１．３μｍの絶縁層１２を形成した（図１（ｃ））。 絶縁層上の素子電極形成部に、厚さ１．１μｍのＡ
ｇペースト１６を平板ブレードコーターにて均一に塗布
した。次に、厚さ５０μｍのドライフィルムレジスト
（日本合成化学工業株式会社製「日合アルフォＮＥＦ１
５０」）を加熱ラミネート法で積層し、超高圧水銀灯を
光源とする平行光プリンターを用いて所望のパターンを
持つフォトマスクで露光した。露光条件は、波長３６５
ｎｍにて、強度３２００μＷ／ｃｍ2 、照射量１２０ｍ
Ｊ／ｃｍ2 とした。その後、１％炭酸ナトリウム水溶液
を用い、室温にてスプレー現像を行った。以上の方法で
所望のパターンを持つサンドブラスト用切削マスク層が
得られた。
【００２８】 次に、研磨剤として褐色溶融アルミナ
♯４００を用い、噴出圧力３Ｋｇ／ｃｍ2 でサンドブラ
スト処理を行い所望の位置に素子電極１６，１７を形成
した。この場合、下に存在する絶縁層１２は焼成されて
充分に固いため、サンドブラストによるダメージを殆ど
受けることはなかった。続いて、ピーク温度５００°
Ｃ、保持時間３０分の条件で焼成を行い、膜厚０．８μ
ｍの素子電極１６，１７が形成された（図１（ｄ））。
♯４００を用い、噴出圧力３Ｋｇ／ｃｍ2 でサンドブラ
スト処理を行い所望の位置に素子電極１６，１７を形成
した。この場合、下に存在する絶縁層１２は焼成されて
充分に固いため、サンドブラストによるダメージを殆ど
受けることはなかった。続いて、ピーク温度５００°
Ｃ、保持時間３０分の条件で焼成を行い、膜厚０．８μ
ｍの素子電極１６，１７が形成された（図１（ｄ））。
【００２９】 次に、スクリーン印刷法によりＡｕペ
ースト層１３ａを所定のパターンで印刷し、印刷後に、
オーブンにて、１２０°Ｃで３０分間乾燥させた。続い
て、ピーク温度５２０°Ｃ、保持時間４０分間の条件で
焼成を行い、Ａｕからなる上部電極１３を形成した（図
１（ｅ））。
ースト層１３ａを所定のパターンで印刷し、印刷後に、
オーブンにて、１２０°Ｃで３０分間乾燥させた。続い
て、ピーク温度５２０°Ｃ、保持時間４０分間の条件で
焼成を行い、Ａｕからなる上部電極１３を形成した（図
１（ｅ））。
【００３０】 最後に、有機パラジウム化合物を含む
有機溶媒（奥野製薬工業株式会社製「キャタペーストＣ
ＣＰ」）をスクリーン印刷法で素子電極上に印刷し、１
５分間放置し、素子電極間に薄膜を形成した。その後、
約２００°Ｃで２０分間焼成し、Ｐｄの微粒子層からな
る電子放出膜１４を得た（図１（ｆ））。以上の方法で
電子放出素子２０を作製し、対向基板と組み合わせて試
験を行ったところ良好な電子放出特性が得られた。
有機溶媒（奥野製薬工業株式会社製「キャタペーストＣ
ＣＰ」）をスクリーン印刷法で素子電極上に印刷し、１
５分間放置し、素子電極間に薄膜を形成した。その後、
約２００°Ｃで２０分間焼成し、Ｐｄの微粒子層からな
る電子放出膜１４を得た（図１（ｆ））。以上の方法で
電子放出素子２０を作製し、対向基板と組み合わせて試
験を行ったところ良好な電子放出特性が得られた。
【００３１】本発明の方法は全ての工程をサンドブラス
ト法で行う必要はなく、一部の工程を、蒸着法＋リソグ
ラフィー法、印刷法＋焼成、感光性ペースト＋リソグラ
フィー法＋焼成等で行い、これらとサンドブラスト法と
を組み合わせて行うことが可能である。
ト法で行う必要はなく、一部の工程を、蒸着法＋リソグ
ラフィー法、印刷法＋焼成、感光性ペースト＋リソグラ
フィー法＋焼成等で行い、これらとサンドブラスト法と
を組み合わせて行うことが可能である。
【００３２】
【発明の効果】本発明の電子放出素子基板の製造方法に
よれば、従来のフォトリソグラフィー技術の一部をサン
ドブラスト技術に置き換えたので、工程の簡略化（特に
真空工程を無くす）がなされるとともに工程の安定化を
図ることができ、精度の高い電子放出素子基板を容易に
製造することができる。
よれば、従来のフォトリソグラフィー技術の一部をサン
ドブラスト技術に置き換えたので、工程の簡略化（特に
真空工程を無くす）がなされるとともに工程の安定化を
図ることができ、精度の高い電子放出素子基板を容易に
製造することができる。
【図１】 本発明による電子放出素子用基板の製造工程
を示す図である。
を示す図である。
【図２】 従来の表面伝導型電子放出素子基板の製造工
程を示す図である。
程を示す図である。
【図３】 電子放出素子を用いたマトリックス基板の部
分を示す図である。
分を示す図である。
１０，１００ 基板 １１，１１０ 下部電極 １２，１２０ 絶縁層 １２ａ ガラスペースト層 １３，１３０ 上部電極 １３ａ Ａｕペースト層 １４，１４０ 電子放出膜 １４ａ 電子放出膜形成用薄膜 １５，１５０ コンタクトホール １６，１７，１６０，１７０ 素子電極 １８ サンドブラスト用切削マスク層 １９ Ｃｒ膜 ２０ 電子放出素子 ２００ 電子放出素子基板 Ｄ１ 素子電極間間隔部
Claims (3)
- 【請求項１】 表面伝導型電子放出素子基板の下部電極
と上部電極との層間絶縁層を形成する際に、下部電極が
形成された基板上に絶縁層形成材料を所定膜厚に塗布し
た後、所望パターンに対応したサンドブラスト用切削マ
スクを介して当該絶縁層形成材料のサンドブラスト処理
を行うことを特徴とする電子放出素子用基板の製造方
法。 - 【請求項２】 表面伝導型電子放出素子基板の素子電極
を形成する際に、層間絶縁層上に電極形成材料を所定膜
厚に塗布した後、所望パターンに対応したサンドブラス
ト用切削マスクを介して当該電極形成材料のサンドブラ
スト処理を行うことを特徴とする電子放出素子用基板の
製造方法。 - 【請求項３】 サンドブラスト用切削マスクがドライフ
ィルムレジストにより形成されたものであることを特徴
とする請求項１または請求項２記載の電子放出素子用基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22189196A JPH1050209A (ja) | 1996-08-06 | 1996-08-06 | 電子放出素子用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22189196A JPH1050209A (ja) | 1996-08-06 | 1996-08-06 | 電子放出素子用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1050209A true JPH1050209A (ja) | 1998-02-20 |
Family
ID=16773801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22189196A Withdrawn JPH1050209A (ja) | 1996-08-06 | 1996-08-06 | 電子放出素子用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1050209A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6986692B1 (en) | 1998-10-14 | 2006-01-17 | Canon Kabushiki Kaisha | Production method of image-forming apparatus, and image-forming apparatus produced by the production method |
| WO2009088363A1 (en) * | 2008-01-08 | 2009-07-16 | Opulent Electronics International Pte Ltd | A method of depth routing an electronic layup and apparatus for effecting such a method |
| KR20180070284A (ko) | 2016-12-16 | 2018-06-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US10849226B2 (en) | 2018-12-04 | 2020-11-24 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
-
1996
- 1996-08-06 JP JP22189196A patent/JPH1050209A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6986692B1 (en) | 1998-10-14 | 2006-01-17 | Canon Kabushiki Kaisha | Production method of image-forming apparatus, and image-forming apparatus produced by the production method |
| WO2009088363A1 (en) * | 2008-01-08 | 2009-07-16 | Opulent Electronics International Pte Ltd | A method of depth routing an electronic layup and apparatus for effecting such a method |
| JP2011509834A (ja) * | 2008-01-08 | 2011-03-31 | オプレント エレクトロニクス インターナショナル ピーティーイー エルティーディー | 電子積層体の深部加工方法および本方法を達成するための装置 |
| KR20180070284A (ko) | 2016-12-16 | 2018-06-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US10849226B2 (en) | 2018-12-04 | 2020-11-24 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863781B2 (ja) | 三極管カーボンナノチューブ電界放出アレイの製造方法 | |
| WO1999021207A1 (en) | Field emission devices | |
| US8269210B2 (en) | Cathode assembly containing an ultraviolet light-blocking dielectric layer | |
| JPH09274845A (ja) | 電子放出素子と電子放出素子用収束電極およびその製造方法 | |
| JPH1050209A (ja) | 電子放出素子用基板の製造方法 | |
| KR100442840B1 (ko) | 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법 | |
| US7030545B2 (en) | Field emission cathode with emitters formed of acicular protrusions with secondary emitting protrusions formed thereon | |
| JP4943148B2 (ja) | 接触印刷を用いる厚膜ペーストでのビアの充填 | |
| US7336028B2 (en) | Electron emission device having multi-layered gate electrode structure | |
| US7470554B2 (en) | Forming method of stacking structure and manufacturing method of electron source and image display apparatus using such method | |
| JP3958695B2 (ja) | 冷陰極表示装置の製造方法 | |
| KR100559539B1 (ko) | 부재패턴의 제조방법, 배선구조체의 제조방법, 전자원의 제조방법 및 화상표시장치의 제조방법 | |
| JP4227601B2 (ja) | 導電性パターンの形成方法、これを用いた電子放出素子、電子源及び画像表示装置の製造方法 | |
| JPH1050207A (ja) | 画像表示用素子基板の製造方法 | |
| JP3880551B2 (ja) | 配線構造体の製造方法、電子源の製造方法、及び、画像表示装置の製造方法 | |
| KR20000062634A (ko) | 전자원, 화상 형성 장치 및 전자원 제조 방법 | |
| TWI385697B (zh) | 製備場發射裝置之陰極板之方法 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| JPH09283013A (ja) | 電子放出素子と電子放出素子用収束電極およびその製造方法 | |
| JP2001143602A (ja) | 電界放出型冷陰極及びその製造方法 | |
| KR100830987B1 (ko) | 전계 방출 표시 소자의 제조방법 | |
| KR100918045B1 (ko) | 전계 방출 표시소자의 제조 방법 | |
| JPH09306359A (ja) | 画像表示装置の製造方法 | |
| KR100400206B1 (ko) | 전계효과전자방출소자의스페이서제조방법 | |
| JPH09259742A (ja) | 電子放出素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |