TW200536268A - Multiphase waveform generator capable of phase calibration and related phase calibration method - Google Patents

Multiphase waveform generator capable of phase calibration and related phase calibration method Download PDF

Info

Publication number
TW200536268A
TW200536268A TW093112121A TW93112121A TW200536268A TW 200536268 A TW200536268 A TW 200536268A TW 093112121 A TW093112121 A TW 093112121A TW 93112121 A TW93112121 A TW 93112121A TW 200536268 A TW200536268 A TW 200536268A
Authority
TW
Taiwan
Prior art keywords
phase
signal
value
output signal
average
Prior art date
Application number
TW093112121A
Other languages
English (en)
Other versions
TWI233263B (en
Inventor
Tse-Hsiang Hsu
Wei-Hsuan Tu
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Priority to TW093112121A priority Critical patent/TWI233263B/zh
Priority to US10/908,147 priority patent/US7099788B2/en
Application granted granted Critical
Publication of TWI233263B publication Critical patent/TWI233263B/zh
Publication of TW200536268A publication Critical patent/TW200536268A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019Variable delay
    • H03K2005/00058Variable delay controlled by a digital setting
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078Fixed delay
    • H03K2005/00084Fixed delay by trimming or adjusting the delay
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015Layout of the delay element
    • H03K2005/00156Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

200536268 玖、發明說明: 【發明所屬之技術領域】 尤指一種可校正相位的多相位波形 本發明係相關於多相位波形產生器、 產生器以及進行相位校正的相關方法。 【先前技術】 隨著科技的進步,各式各樣具有不同顧的積體電路闕被提出。一般 在各種積體電路應用裡面,常會有一些元件必須負責產生準確的多相位 _ti.se)訊號,且各個不^ 通常沒樣的裝置稱為「多相位波形產生器」(multiphase w講編 generator)。舉例來說,在光碟機相關應用的晶片+,決定寫入波形的「寫 入朿略」(write strategy)就必須多相位波形產生器來產生具有特定 =析度(例如T/32或是Τ/64,T係為—個位元的咖長度)的多相位訊號 輸出(亦即輸出訊號之相位變化的最小單位為㈣或是τ/64),而各個相 位之間的線性度會直接影㈣個光碟片寫人工作的效能(㈣麵㈣)。 請參閱圖-,圖-為習知技術一多相位波形產生器的示意圖。圖一中的 多相位波形產生器100係用來接收—輸人訊號SiN,依據—延遲參數η來改 义輸入Α號Sin的相位以產生一輸出訊號$醫。圖一中的多相位波形產生器 100包含有-延遲模組110以及一選擇模组13〇。延遲模組11〇巾包含有複 數個串聯的延遲單元(delayunit) 115,用來延遲輸人訊號&以產生複數 個延遲訊號(此處共有M個延遲單^ 115,故總共能產生M個延遲訊號,依 序為h、D2、D3、.....Dm)。選擇模組130包含有一控制訊號產生器135以 及一多工器140。控制訊號產生器135可依據延遲參數11來產生用以控制多 工器140的控制訊號CTRL(由於此處共有M個延遲訊號輸入至多工器14〇, 故控制吼唬CTRL亦可具有μ種不同的狀態,分別是CTRLl、CTRL2、CTRL3、..... 140 200536268 形產生哭⑽^對多工器14G進行訊號切換,最後多相位波 钱,與輸人訊號SlN具有不同的相位的輸出訊驗。換句 要落後-冀-的二對於輸入訊號一下降緣(或上升緣) 的值而決定 度’而這冀望的日销長度則由選擇適當親遲參數η 入訊巾—2多她波形產生11的她變化的最小單位是Τ/32(Τ是輸 值(以°光碑二广立^的時間長度)’則延遲參數η可以具有32個不同的 值1以光碟機為例,寫入策略合 數η的值),此處分別以n 康輸减&Ν的貧料型樣來決定延遲參 個值。當接收到g夂# ° I!"、.. ·…、n3°、伽來表示延遲參數的32 訊號產生器介於0與31之間的整數)之後,控制 哭135中可存有5Ϊ應的控制訊號_ (―般而言,控制訊號產生 idb中了存有一對知表,該對照 來 f ]tf CTRL ) 14〇 «;;: 出訊號S猶,理想上而古,卜μη士认山 铢就认木產生輸 要比輸入訊號、中的;降中的下降緣(或上升緣)應該 T 牛緣(或上升緣)延遲κ/τ的時間。 ιιοΐί遲或是環境參數(例如溫度)的改變,延遲模組 態不同,此時若使用控制訊===會變的與設計時所假設的理想狀 外,如先前所述,純=f具有正確她的輸出訊號^。另 錯的線賴聽在。⑽每—個不同她間必須具有不 ^對夕相位波形產生器1〇〇之輸出訊號S〇UT的相 ;;;:;":ίΙ5 ^ 別的方法讀夕她_產m行她校正的工作。 11 200536268 【發明内容】 因此本發明的一個目的係在於提供一種可校正相位的多相位波形產生 為及相關的相位校正方法。 根據以下的實施例,本發明所提出的多相位波形產生器係包含有一多相 位波形產生模組以及一校正模組。該多相位波形產生模組係用來接收一輸 入訊號,並依據一延遲參數改變該輸入訊號之相位以產生一輸出訊號。該 校正模組則係電連接於該多相位波形產生模組,用來產生對應於一第一、 弟一預疋成號之第一、弟二參考值;依據該第一、第二參考值來決定對鹿 一測試延遲參數之理想相位數值;以及,依據該理想相位數值來校正該多 鲁 相位波形產生模組。 人 另外,根據以下的實施例,本發明所提出的校正方法則係用來對一多相 位波形產生器進行相位校正的工作。該多相位波形產生器係用來接收一輪 入訊號,並依據一延遲參數改變該輸入訊號之相位以產生一輸出訊號,該 方法則包含有以下步驟··產生對應於一第一預定訊號之第一參考值;產生 對應於一第二預定訊號之第二參考值;依據該第一、第二參考值來決定對 應一測試延遲參數之理想相位數值;以及,依據該理想相位數值來校正該 多相位波形產生器。 Λ
【實施方式】 請參閱圖二,圖二為本發明之多相位波形產生器的第一實施例示意 圖。本實施例中的多相位波形產生器2〇〇包含有一延遲模組21〇、一選^模 組230、以及一校正模組250。延遲模組21〇係類似於圖一中的延遲模組 110,選擇模組230則類似於圖一中的選擇模組13〇 (不同之處係在於圖二 中的選擇模組230可以被校正,校正的方式則將於後文中說明,在此不多 作資述)。另外,為了說明上的方便,以下將以τ/32作為相位變化的最小 12 200536268 單位為例來說明本實施例中的多相位波形產生器2〇〇。 本貫施例中的校正模、组250包含有-相位量測模組咖卩及一控制模植 28〇。由於所,生的值會與所接收到之訊號的相位狀況有對應關係,故此 处以相位夏測模組」(phase measuring m〇duie)來作為圖二中裝置%〇 的名稱,圖二例子中相位量測模組26〇包含有一平均電路262 (平^電路 262可以疋-低通渡波器)、一反相器264、一平均電路咖(平均電路咖 ,可是-低通濾波II)、-減法器跡以及—至數轉換器(anai〇gt〇 digital converter , ADC) 270 。 斤在進行才又正工作時,首先,挑選具有明確相位的一第一予員定訊號&與一 第,預定訊號s2,例如:資料形樣(data pattern)為__〇· · ^·· 的訊號的相位就相當明確,週期性地包含有丨週期的高狀態與2週期的低 狀態;資料形樣為11011_......的訊號的相位亦相當明確,週期性地包 含有^週期的高狀態與1週期的低狀態。電路會紐別使用第—預定訊號 ^與第二預定訊號S2作為輸入訊號SlN,並控制選擇模組23〇直接以輸入訊 號SIN作為輸出訊號S·,量測此時減法器268所產生的類比電壓值假設 二值刀別4帛參考電壓VR1與—第二參考電壓I),將之轉換為數位模 式(亦即將第-參考電壓VR1轉換成一第一參考值、將第二參考電壓VR2轉換 成=二參考值)後存入控制模組哪之中(當然亦可以直接使用類比電 路來处理VR1與VR2,只是此時的電路會較為複雜,但亦為熟習此項技術者所 能设計出來的),以作為校正的基準。 假設第-預定訊號S1的資料形樣(data pattern)係為 100100100...... ’則以其作為輸入訊號Sm時,輸入訊號SiN中就會週期性 地包ΐ有1丁的局狀態(電位為Vll)與2T的低狀態(電位為VL)(當然,高 低狀態可以相反,此處僅用作舉例說明,並非本發明之限制條件h假設第 二預定訊號S2的資料形樣係糸! 1ηηηι 1Λ # ϋ
0士认―…像係為110110110……’則以其作為輪入訊號SIN r輸入减sIN中就會週期性地包含有2T的高狀態(電位為Vh)與1T的 13 200536268 低狀悲(電位為Vt)。理想上來講’在上述兩種情形下,第―參考電壓^ 應該會等於(VrVH)/3 ’第二參考電壓Vk則應該要等於(VH—vf)/3。 此時,使用第-參考電壓Vri與-第二參考電壓Vk作為基準,以内插的 運算方式,就可以決定妹使料-預定碱Si作為輸人織&時,分別 以m、化、......、伽這些值作為延遲參數時,減法器268所應產生的理想 電壓值Vl、V2、……、V31 ’其個別輸入就270後的輸出結果稱為理想相 位數值。各個理想電壓值與相對應之延遲參數的關係如圖三所示(當缺, 若使用外插的方式計算出圖三代與Vr2兩點_狀線段延伸出各點的理 想電壓值,亦是一種可行的作法)。 里測出第-茶考電壓vR1與第二參考電壓Vrz,並計算出理想電壓值Vi、 :.與十、V31之後’控制模組280即可開始對控制訊號產生器235進行校 η說,在針對延遲參數ηκ (κ _介於i與31之_整數)進行 权,日寸,電路可以仙第-預定訊號Si作為輸人訊號Sm,並制延遲束數 1控號產生器235利用内建的對照表產生出控制訊號CTRL (假 ^ ’則多工器⑽即會依據延遲訊號D,來產生輸出訊 _出此時減法器268所產生之實際電壓%, 應該會週期性也包含有((32細2)τ的嶋與而口 V,的點廡J的低狀恶,*貫際電壓[職該要等於理想電壓Vk (亦即 κ的.·场輕洛在圖三所示理想的電壓對延遲參數隱線31〇上)。 對照表不見得是夠準確衣的%也1^素^響,控制訊號產生器235内建的 於VK,g卩矣-常w 、σ也尤Vk與^之間可能會有差異,若Vk,大
fa;L I S'N 於輪入替的VK小於Vk,即表示延遲訊號D”落後 控制訊號產生器235中的對:表f制模組28G即可修正儲存於 …、矛 又I遲芩數ηκ所對應到之控制訊號ctrl 14 200536268 的狀態,直到減法器268所產生的實際電壓Vk,最接近於理想 舉例來說,當vK’大於Vk時,控制模組28G可以將控制訊號^l雜能自 cm戈7嶋广、gtrl_3延遲訊號二、 為止(當'然,也可以不用-個個延遲單元215依序f試直^ 據^與㈣輪巨,直接以比率換算,將控 電壓VK,最接㈣ 狀心(叙δ又疋CTRL】-3)儲存於控制訊號產生器235中 多工ί 240 時,其即會產生亂3作為控制訊號來控制 21〇 Ρ可Γ朗每—個不同的㈣參數η分舰行校正之外,在延遲模組 21〇中母-個延遲單元215的一致性很好時(亦即每一 ===_同)’ _侧解—鑛纖正,再^ ί== ϋΐΓϊ參數的校正程序’如此—來可以更加減少校正 ㈣要9 m +/ '兄’右权正的結果顯示延遲參數ηι所對應的控制訊號 必須利用延遲訊號Ds來產生下降緣(或上升緣)落 ίΐ = 之下降緣(或上升緣)τ/32時間的輪出訊號s_),則對應 所謂庳ΐί參數nw (其巾W=2〜31)而言,CTRLsx遗可能就是延遲參數 ^控制訊號,此時系統可以直接以CTRLm來作為控制訊號,並 + 268所產生的貫際電壓v/是否就是最接近於理想電壓%的 235° 「是」’則控制模組280即可將CTRLM儲存於控制訊號產生器 「,、…、4表内(此處係儲存於延遲參數nw所對應到的攔位);若結果為 W ^5 ^CTRLs^^fi kfUfl嬈的狀悲,直到Vw’最接近於Vw為止。 太杂=圖四’圖四為本發明之多相位波形產生器的第二實施例示意圖。 貝也列中的多相位波形產生器400與圖二所示的多相位波形產生器20() 15 200536268 ^有大致上相同的電路架構,不同點則在於:圖四中的相位量測模組權 。中僅包含有-平均電路462(可以是—低通誠器)以及—類比至數位轉換 盗470 ’除此之外,圖二與圖四兩個電關運作原理實際上是相同的。雖缺 圖四的電,賴比較簡單’但以目位量測模組的量測結果(即類比至 數位轉換1§47()之輸出訊號)的雜訊抗擾性(11(^1_如卻會出圖 一所不的電路架構梢差。 而類比電路並非實現她量顺組的唯—作法,在數位電路料的速度 夠快的情形下,使職位電路來作為相位量繼組亦是可行的作法。此時, 直接使用類比至數位轉換器以高的取樣頻率將輸出訊號s· 果,計算出對應於輸出訊號‘之平均電壓的數位值即可。上 的基本原理仍與前文對圖二所做的敘述相似,故在此不多作資述。 接下來請參關五,圖五為本發明所提出之多相位波形產生器相位校正 方法的Γ蝴流糊。為了酬上的方便,此祕配合圖二所示的裝置 架構來詳細說明圖五中的各個步驟: 步驟510 :,測對應於-第一預定訊號&的第一參考值。此處係以第一預 定^虎&作為多相位波形產生器的輸入訊號&,並控制多 工益240直接以第-預定訊號&作為輸出訊號s·。假設第一預 定訊號Sl的資料型樣(㈣Pattern)係為1〇〇1〇_ , 則輸入訊號S,4會週期性地包含有叫高狀態(電位為P 與2T的低狀態(電位為ν〇 (當然,高低狀態可以相反,此處 僅^作舉兄明’並非本發明之限制條件),理想上減法器268 所輸出之第-參考電壓Vri會等於(Vl—Vh)/3,該第—參考值係 為由類比至數位轉換器270所輸出,對應於第一參 的數位佶。 16 1 200536268 畚 步驊510:量挪對應於一第二 定訊號&作為多柏你、、/ I 21第二參考值。此處係以第二預 工器240直接以[預,產生器2〇G的輸入訊號心,並控制多 刊直接U弟一預定訊號& ^ 定訊號S2的資料型樣係為则〇11,輸出假設弟二預 會週期性地包含有......,則輸入訊號S,N中 位為V小理相上狀‘恕(電位㈣與π的低狀態(電 (㈣/3 ;ί減輪出之第二參考電崎等於 出,對應料錄—〇所輪 ^ 530 : 且以你炎 、… 苐預疋矾號&作為輸入訊號;,
Vk應該要數法器268所輸出之理想電髮 夕扭相士 ( Κ) 2] 32 ’因此,對應於延遲參數Πκ 比至財崎騎應麵想M VK的數健(亦即類 比至數位轉換器27〇所應輪出的數位值)。 步驟540 : 使用該等理想相位數值來校正該多相位波形產生器。舉例來 試延遲參數ηκ進行校正時,可以使用第—預定訊號 」來作為夕相位波形產生器的輪入訊號S,N,並以測試延遲 麥,ηκ來控制選擇模组23〇修改輸入號SiN的她,此時由減 法器268所輸出之實際電壓為Vk,,由類比至數位轉換器27〇 所輸出^應於實際電壓Vk,的數位值則為此時的實際相位數 值。假設在未校正前的情形下,控制訊號產生器235會對應延 遲參數ηκ產生控制訊號CTRLj來控制多工器24〇,多工器24〇則 依據第J個延遲訊號Dj來產生輸出訊號Squt,並由控制模組280 來檢測該理想相位數值與該實際相位數值的差異狀況,以對控 制成號產生為235進行校正。若該理想相位數值不等於該實際 相位數值的原因是因為仏,大於Vk,則控制模組28()可以將控 制訊號CTRL的狀態自CTRL·依序改變為CTRLn、CTRLw、 17 200536268 CTKLj~3........依序依據延遲訊號Dh、Dh或D】-3......來產 生輪出汛號Squt (即相當於修改輪出訊號&υτ之下降緣落後於輸 諕SIN之下降緣的延遲時間),直到該實際相位數值最接近 "亥理想相位數值為止(當然,也可以不用一個個延遲單元215 依序嘗=,本方法亦可直接依據Vk,與Vk之間的差距,直接以 比率換异,將控制訊號^^!^改變成最可能的狀態),並將最終 讓實際^壓值W最接近理想電壓值Vk之控制訊號CTRL的狀態 (假設是CTRL·-3)儲存於控制訊號產生器235中對照表内(此 處係儲存於延遲參數瓜所對應到的攔位),等到電路開始正常操 作時,當控制訊號產生器235接收到延遲參數瓜時,其即會產 生CTRL·-3作為控制訊號來控制多工器mo。 雖然在4文中係配合圖二的裝置架構來說明圖五流程圖中的各個步 驟,然而,以其他類型的裝置架構亦可以用來實現本發明所提出的方法, 因此本發明所提出之方法不應受特定之裝置架構限制其專利範圍。 —以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之 等變化與修飾,皆應屬本發明專利之涵蓋範圍。 二
【圖式簡單說明】 圖式之簡單說明 圖一為習知技術一多相位波形產生器的示意圖。 圖二為本發明之多相位波形產生器的第一實施例示意圖。 圖二為依據二參考電壓來決定各延遲參數所對應之理想電壓值的示意圖。 圖四為本發明之多相位波形產生器的第二實施例示意圖。 。 圖五為本發明之多相位波形產生器相位校正方法的一實施例流程圖。 18 200536268 圖式之符號說明 100 、 200 、 400 多相位波形產生器 110、210、410 延遲模組 115、215、415 延遲單元 130、230、430 選擇模組 135 、 235 、 435 控制訊號產生器 140、240、440 多工器 250 、 450 校正模組 260 、 460 相位量測模組 262、266、462 平均電路 264 反相器 268 減法器 270 、 470 類比至數位轉換器 280 、 480 控制模組 310 理想的電壓對延遲參數關係線
19

Claims (1)

  1. 200536268 拾、申請專利範圍: 1· 一種多相位波形產生器,其包含有: 一多相位波形產生模組,用來接收一輸入訊號,並依據一延遲參數改 變該輸入訊號之相位以產生一輸出訊號;以及 一校正模組,電連接於該多相位波形產生模組,用來產生對應於一第 一、第二預定訊號之第一、第二參考值;依據該第一、第二參考 值來決定對應一測試延遲參數之理想相位數值;以及,依據該理 想相位數值來校正該多相位波形產生模組。 2.如申請專利範圍第1項所述之多相位波形產生器,其中該多相位波形鲁 產生模組係包含有: 一延遲模組,用來延遲該輸入訊號以產生複數個延遲訊號;以及 選擇杈組,電連接於該延遲模組,用來依據該測試延遲參數,自該 f數個延遲巾選擇丨-測試延遲訊號,並依據制試延遲訊 號來產生一測試輸出訊號。 3. 4. =申請專利範圍第2項所述之多相位波形產生器,其中欲產生該第 二,’該選擇模組係直接以該第―、第二預定訊號作為 该輸出訊號。 门 tli專利範圍第2項所述之多相位波形產生器,其中該校正模_ -相^測模電連接於該選擇模組以接收該輸出訊號,用 一该,一、弟二參考值與一實際相位數值;以及 -控制模組’鞠位量賴組,时依據鄕— 值,決定對應該測試延遲參數之理想相位數值,並比較节^ 延立遲:該實際她麵以校正該物物所對應i實i 20 200536268 ’、鲁:亥選麻組以祕—預定訊號作為該輪出訊號時,該相位量 、Ί ,係產生對應$第_預定訊號之第_參考值;於該選擇模组 亥預定減作為該輸出訊麟,該相位量測模組係產生對 二^第—預々减之第二茶考值:於該選擇模組以該測試輸出訊 乍,輸出訊號時,該相位量測模組係產生對應該測試輸出訊 龙之貫際相位數值。 5. ===範圍第4項所述之多相位波形產生器,其中該相位量測模 平句兒路t連接於该選擇模組,用來量測該輸出訊號之平均電壓; 以及 類比^位轉換器’電連接於該平均電路與該控繼組,用來依據 =輪出訊號之平均電壓產生該第„、第二參考值與該實際相位數 值, 其中=第-參考值係對應於該第—預定訊號之平均電壓;該第二參 對應於該第二預定訊號之平均籠;該實際相位數值係對 應於σ亥測试輸出訊號之平均電壓。 6. 圍第5項所述之多相位波形產生器,其中該平均電路係 為一低通濾波器。 7. 範圍第4項所述之多相位波形產生器,其中該相位量測模 接於卿模組,用來產生該輸出訊號之反相訊號; H 連㈣該縣触,时魅織纽號之平均 一 mi路’電連接於該反相11,用來產生該反相訊號之平均電 -減法器,電連接於該第―、第二平均魏,时赴該輸出訊號之 21 200536268 ,平均電壓與該反相訊號之平均電壓間之電壓差;以及 一類^至數位轉換器,電連接於該減法器與該控制模組,用來依據該 =訊號之平均輕與該反她號之平均電壓間之電壓差產生該 弟一、第二參考值與該實際相位數值; Λ 其中*於該選擇模組以該第一預定訊號作為該輸出訊號時,該類比至 ^轉換H係、產生該第—參考值;於該選擇模組以該第二預定訊 〜作為該輸出訊號時,該類比至數位轉換器係產生該第二參考 t於該選擇模組以該測試輪出訊號作為該輸出訊號時,該類比 至數位轉換器係產生該實際相位數值。 8 如申請專利顧第7所述之純錢難生器 平均電路皆為低通濾波器。 似弟― 9 如申請專纖圍第丨顯狀多她波職生H巾娜 號的每N個位元中係包含有X個對應於—第—邏輯值之位元兮: 預定訊號的每N個位元中係包含有χ+1個對應於該第一 值^弟元: 10. 相位波形產生器之方法,該多相位波形產生器係用來接 收輸入汛號,並依據一延遲參數改變 、 出訊號,該方法包含有: 〜亥輪入喊之相位以產生-輸 產生對應於一第一預定訊號之第一參考值· 產生對應於一第二預定訊號之第二參考值; 依據該第一、第二參考值來決定對庫一 & 值;以及 嚴測试延遲參數之理想相位數 依據該理想相位數值來校正該多相位波形產生哭。 11. 如申請專利範圍第10項所述之方法,复 正該多相位波形產生器的步驟係包含有、中,依據該理想相位數值來校 以一測試輸入訊號作為該輸入訊號,倍 文用忒夕相位波形產生器依據該 22 200536268 測試延遲參數將該測試輸入訊號之至少一邊緣延遲一實際延遲時 間以產生一測試輸出訊號; 產生對應該測試輸出訊號之實際相位數值;以及 比較該實際相位數值與該理想相位數值以校正該多相位波形產生器。 12·如申請專利範圍第U項所述之方法,其中,比較該實際相位數值與該 理想相位數值以校正該多相位波形產生器的步驟係包含有:/、/ 改變該測^遲參數所對應之實際延遲時間,直到對應剌試輸出訊 號之貫際相位數值最接近該理想相位數值為止。 13·如申請專利範圍第η項所述之方法,其中: "玄第參考值係對應於該第一預定訊號之平均電壓; 該f二參考值係對應於該第二預定訊號之平均電壓;以及 該實際相位數值係對應於該測試輸出訊號之平均電壓。 14. 如=請專利範圍弟11項所述之方法,其中: 該弟值ί對應於—第—電壓差,其巾,該第—電壓差係為該第 該第二參與;^相訊號的平均電壓之間的電壓差; 尔5丁應於一第二電壓差,苴中, 帝 S定訊號的平均電壓與其反相訊謝均ϋ的ί壓該第 產,以及 王 該貫際相位數值係對應於一實 測試輸出訊號的平均该貫際電壓差係為該 差。 _ %4'舁其反相訊號的平均電壓之間的電壓 如甲請專利範圍第11項所述之方法,其中: 該輪出訊號,^細咖該帛―預定訊號作, 該第-參考值;輪出魏之平均電壓所對應之數位值也 15. 200536268 於產生该第二麥考值的步驟中,該方法係使用該第二預定訊號作為嗲 輸出訊號,並量測該輸出訊號之平均電壓所對應之數位值作為^ 弟—參考值,以及 訊號之平 於產生該實際相錄值的步射,該方法係制制試輪出前 均電壓所對應之數位值作為該實際相位數值。 。 16. 如申請專利範圍第12項所述之方法,其中: 於產生該第-參考值的步驟巾,該方法係使職第―預定訊號作為該 ^出訊,’產生該輸出訊號與其反相訊號的第-與第二平均電' 壓、’亚量測該第-、第二平均電壓之間的電壓差所對應之數位 作為該第'一參考值; 於產^第了參考值的步驟中,該方法係使用該第二預定訊號作為該 =几,’產生该輸出訊號與其反相訊號的第三與第四平均電 ^亚Γ ’翁第二、第四平均電壓之間的電壓差所對應之數位值 乍為该苐二參考值;以及 於產2實際相t數值的步财,财㈣妓制試輸丨訊號與其 :5ίΐ#υ的第五與第六平均賴,並制該第五、第六平均電壓 的电[差所對應之數位值作為該實際相位數值。 其中,該測試輸入訊號係等於該 17.如申請專利範圍第u項所述之方法, 第一預定訊號。 18. N個位元中係包含有;;“邏輯值之位元;該第二預定訊號的每 ^ +1個對應於該第一邏輯值之位元。 24
TW093112121A 2004-04-30 2004-04-30 Multiphase waveform generator capable of phase calibration and related phase calibration method TWI233263B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093112121A TWI233263B (en) 2004-04-30 2004-04-30 Multiphase waveform generator capable of phase calibration and related phase calibration method
US10/908,147 US7099788B2 (en) 2004-04-30 2005-04-28 Multiphase waveform generator capable of performing phase calibration and related phase calibration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093112121A TWI233263B (en) 2004-04-30 2004-04-30 Multiphase waveform generator capable of phase calibration and related phase calibration method

Publications (2)

Publication Number Publication Date
TWI233263B TWI233263B (en) 2005-05-21
TW200536268A true TW200536268A (en) 2005-11-01

Family

ID=35188184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093112121A TWI233263B (en) 2004-04-30 2004-04-30 Multiphase waveform generator capable of phase calibration and related phase calibration method

Country Status (2)

Country Link
US (1) US7099788B2 (zh)
TW (1) TWI233263B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9866208B2 (en) * 2015-06-15 2018-01-09 Microsoft Technology Lincensing, LLC Precision measurements and calibrations for timing generators
US11283435B2 (en) 2018-12-19 2022-03-22 Rambus Inc. Adjustment of multi-phase clock system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450293B2 (ja) * 2000-11-29 2003-09-22 Necエレクトロニクス株式会社 クロック制御回路及びクロック制御方法
JP3761858B2 (ja) * 2002-10-16 2006-03-29 株式会社半導体理工学研究センター クロック信号発生回路
JP4159338B2 (ja) * 2002-10-18 2008-10-01 日本テキサス・インスツルメンツ株式会社 書き込みパルス生成回路
TWI237249B (en) * 2003-06-20 2005-08-01 Mediatek Inc Write pulse generator with alignment calibration
KR101030768B1 (ko) * 2004-08-26 2011-04-27 삼성전자주식회사 소비전력이 적고 고주파 동작이 가능한 광범위 지연동기루프 회로 및 이를 구비하는 광학 구동 시스템

Also Published As

Publication number Publication date
US20050246141A1 (en) 2005-11-03
TWI233263B (en) 2005-05-21
US7099788B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
JP6085523B2 (ja) 半導体装置及び半導体装置の動作方法
CN111327298B (zh) 一种超高精度数字脉冲信号产生电路及方法
CN101233420B (zh) 定时发生器及半导体试验装置
KR101046245B1 (ko) 듀티 보정 회로
JPWO2008032695A1 (ja) Ad変換器およびad変換方法
CN105718404A (zh) 一种基于fpga的方波发生器及方法
CN112789834A (zh) 用于多路复用发射机的误差检测和补偿
JP5525914B2 (ja) ランプ波生成回路および固体撮像装置
CN111028768A (zh) 信号产生装置、驱动芯片、显示系统与led显示的驱动方法
JPH0682573A (ja) 時間間隔検出回路
TW200422814A (en) Delay producing method, delay adjusting method based on the same, and delay producing circuit and delay adjusting circuit applied with them
KR20110102417A (ko) 타이밍 발생기, 시험 장치 및 테스트 레이트의 제어 방법
TW200536268A (en) Multiphase waveform generator capable of phase calibration and related phase calibration method
JPH07283701A (ja) タイミング発生装置
US7606340B2 (en) Phase detection device and method thereof
CN108650069B (zh) 一种序列生成方法及系统
CN110632975B (zh) 一种序列信号生成方法及装置
TW202046647A (zh) 數位類比轉換器裝置和數位類比轉換方法
JP3578325B2 (ja) 信号補間回路
TW200826507A (en) Sample circuit and sample method thereof
TWI552528B (zh) 時脈產生裝置
JP4632696B2 (ja) 電子装置試験用の試験パルス生成方法とシステム
JPH04129332A (ja) 逐次比較型a/d変換装置
JPWO2010116737A1 (ja) A/d変換装置
JP2672691B2 (ja) Daコンバータ