CN112789834A - 用于多路复用发射机的误差检测和补偿 - Google Patents

用于多路复用发射机的误差检测和补偿 Download PDF

Info

Publication number
CN112789834A
CN112789834A CN201980063691.0A CN201980063691A CN112789834A CN 112789834 A CN112789834 A CN 112789834A CN 201980063691 A CN201980063691 A CN 201980063691A CN 112789834 A CN112789834 A CN 112789834A
Authority
CN
China
Prior art keywords
error
clock
transmitter
quadrature
duty cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980063691.0A
Other languages
English (en)
Inventor
N·R·多帕拉普迪
E·伊洛伽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MACOM Technology Solutions Holdings Inc
Original Assignee
MACOM Technology Solutions Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MACOM Technology Solutions Holdings Inc filed Critical MACOM Technology Solutions Holdings Inc
Publication of CN112789834A publication Critical patent/CN112789834A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/15—Performance testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种提供用于多路复用发射机的误差检测和补偿的不同方面。例如，系统可以包括误差检测器电路和占空比校正电路。所述误差检测器电路被配置为测量与发射机相关联的时钟的占空比误差以基于时钟模式生成误差检测器输出，所述时钟模式用于由所述发射机响应于所述定义的位模式而生成的输出。占空比校正电路被配置为基于误差检测器输出来调整与发射机相关联的时钟。附加地或可替代地，所述误差检测器电路被配置为响应于所述定义的位模式来测量同相时钟与正交时钟之间的正交误差。附加地或可替代地，该系统可以包括正交误差校正电路，该正交误差校正电路被配置为用于基于正交误差来调整同相时钟与正交时钟之间的相移。

Description

用于多路复用发射机的误差检测和补偿
技术领域
本发明总体上涉及电子电路，并且更具体地涉及发射机电路。
背景技术
随着对更高数据速率的需求日益增加，发射机的运行速度持续增加。在示例中，可以在经由互补金属氧化物半导体(CMOS)工艺制造的发射机中采用多路复用器。然而，常规的高速全速率复用器耗电，并且在高频时钟分配电路中造成许多实现挑战。此外，常规的半速率多路复用架构对时钟占空比误差敏感。此外，四分之一速率多路复用器对关于时钟的占空比误差和正交误差两者敏感。因此，可以改进常规多路复用器和/或采用多路复用器的常规发射机。
发明内容
在示例实施例中，一种用于减少与多路复用发射机相关联的误差的系统包括误差检测器电路和占空比校正电路。所述误差检测器电路被配置为测量与发射机相关联的时钟的占空比误差，以基于时钟模式生成误差检测器输出，所述时钟模式用于由所述发射机响应于定义的的位模式而生成的输出。占空比校正电路被配置为基于误差检测器输出来调整与发射机相关联的时钟。
在另一示例实施例中，一种用于减少与多路复用发射机相关联的误差的系统包括误差检测器电路和正交误差校正电路。所述误差检测器电路被配置为测量与发射机相关联的同相时钟和正交时钟之间的正交误差，以基于时钟模式生成误差检测器输出，所述时钟模式用于由所述发射机响应于定义的位模式而生成的输出。正交误差校正电路被配置为基于正交误差来调整同相时钟与正交时钟之间的相移。
在又一示例实施例中，一种方法包括向发射机提供第一定义的位模式。该方法还包括确定与提供给发射机的同相时钟的占空比失真相关联的第一误差数据。此外，该方法包括基于第一误差数据调整发射机的同相时钟。该方法还包括基于与正交时钟的占空比失真相关联的第二误差数据来调整发射机的正交时钟，第二误差数据是响应于提供给发射机的第二定义的位模式来确定的。
附图说明
图1示出了根据本文描述的各个方面的系统的示例非限制性实施例。
图2示出了根据本文所描述的各个方面的多路复用核心的示例非限制性实施例。
图3示出了根据本文所描述的各个方面的误差检测电路的示例非限制性实施例。
图4示出了根据本文所描述的各个方面的正交误差校正电路的示例非限制性实施例。
图5示出了根据本文所描述的各个方面的占空比校正电路的示例非限制性实施例。
图6示出了根据本文所描述的各个方面的数字逻辑电路的示例非限制性实施例。
图7示出了根据本文所描述的各个方面的时序图的另一个示例非限制性实施例。
图8示出了用于多路复用发射机的误差检测和补偿的方法的示例非限制性实施例的流程图。
图9A-B示出了用于多路复用发射机的误差检测和补偿的方法的另一个示例非限制性实施例的流程图。
具体实施方式
参考附图描述本文中的公开，其中贯穿全文，相同的附图标记用于指代相同的元件。在以下描述中，出于解释的目的，阐述了许多具体细节以便提供对本发明的透彻理解。然而，显而易见的是，在没有这些具体细节的情况下，可以实践不同公开的方面。在其他实例中，众所周知的结构和设备以框图形式示出，以便于描述本发明。
高速移动连接、云计算、存储应用等的出现已经显著增加了对运营商网络以及数据中心中的更高数据传输速度的需求。为了提供更高的数据传送速度，光收发器可以采用PAM-4和/或前向误差校正(FEC)方案来实现超过例如单-λ通信光纤上的100Gbps的数据速率。或者，相干收发器可采用双极化和/或更高阶的调制方案来支持例如超过400Gbps/λ的数据速率。在这两种情况下，可以采用使用多路复用器的高速发射机。多路复用器是从一组信号(例如，接收为输入的一组信号)选择信号且输出选定信号的电子装置。在高速多路复用发射机中，多路复用器可以用于在较低速度输入信号之间顺序选择，以便以更高速度产生组合输出。为了实现这一点，需要高速时钟创建和分配。然而，由于随着运行速度的增加而增加的误差(例如，增加的占空比误差和/或增加的正交误差)，高速时钟生成和/或高速时钟分布通常难以用常规收发器和/或常规多路复用器实现。
为了解决这些和/或其他问题，本文描述的一个或更多个实施例为多路复用发射机提供误差检测和/或误差补偿，其相对于传统技术和/或传统发射机提供多个益处。例如，可提供互补金属氧化物半导体(CMOS)多路复用发射机电路实现，其可增加运行速度和/或减少误差。在一方面，可提供用于高速串行链路的CMOS四分之一速率多路复用发射机。在实施例中，通过采用本文所描述的一个或更多个实施例，可以提供对占空比误差和/或正交误差的检测和补偿。例如，可以在发射机的输出处采用占空比检测器电路。在校准模式期间，可以通过控制切换逻辑将定义的位模式应用于发射机输入的输入，并且可以将占空比检测器输出反馈给一组误差校正电路(例如，一组占空比校正电路和/或一组正交误差校正电路)。例如，可在发射机输出处测量误差以便补偿数据路径以及时钟路径中的任何误差。此外，相同的检测器可以用于校正正交误差和占空比误差。在某些实施例中，可以在第一校准模式期间对用于发射机的同相时钟执行占空比校正，可在第二校准模式期间对发射机的正交时钟执行占空比校正，和/或在第三校准模式期间可在同相时钟与正交时钟之间执行正交误差校正。由此，能够提高多路复用发射机的性能。另外，可以减少与多路复用发射机相关联的误差。例如，与多路复用发射机相关联的占空比误差和/或正交误差可被减小。此外，可以实现多路复用发射机的增加的操作速度同时还减少误差。
现在转向图1，示出了根据本文描述的各个方面的系统100的示例、非限制性实施例的框图。系统100可以是发射机系统，例如多路复用发射机系统。在实施例中，系统100可以是具有正交误差检测和/或占空比检测的多路复用发射机系统。系统100包括发射机102。发射机102可以包括多路复用器核心104和输出缓冲级106。发射机102可以接收数据信号D0-D3的集合。例如，发射机102可以接收数据信号DO、数据信号D1、数据信号D2和数据信号D3。数据信号D0-D3的集合可以是例如具有定义数量的位的数据流的集合。在实施例中，数据信号D0-D3的集合可以是伪随机二进制序列数据流的集合。例如，数据信号D0-D3的集合可以是特定数据速率(例如，对于56Gbps发射机为14GHz等)的单位数据流。然而，应当理解，数据信号D0-D3的集合可以被格式化为不同类型的数据流。串行器108可以将DIN信号(例如，图1中所示的DIN)转换成数据信号D0-D3的集合。DIN信号可以是例如低速并行数据流。在一个实施例中，DIN信号可以包括64位。照此，在一非限制性示例中，串行器108可以是64：4串行器。然而，应当理解，在某些实施例中，DIN信号可以包括另一数量的位。此外，应当理解，在某些实施例中，串行器108可以是不同类型的串行器。在一个实施例中，串行器108可以以特定采样速率对DIN信号进行采样以生成数据信号D0-D3的集合。在实施例中，由串行器108提供的数据信号D0-D3的集合可以是定义的位模式。例如，由串行器108提供的数据信号D0-D3的集合可以是诸如“1100”、“0110”、“1010”、“1001”、“0011”等的四位定义的位模式。在某些实施例中，数据信号D0-D3的集合的值可以取决于由发射机102实施的校准模式的类型。
发射机102的多路复用器内核心104可以将数据信号D0-D3的集合转换成第一输出数据流DOUTP(例如，图1中所示的DOUTP)和第二输出数据流DOUTM(例如，图1中所示的DOUTM)。在一方面中，第一输出数据流DOUTP可相对于第二输出数据流DOUTM反相。在另一方面，第一输出数据流DOUTP和第二输出数据流DOUTM可以是多路复用器核心104的差分输出。多路复用器核心104可以是例如互补金属氧化物半导体(CMOS)多路复用器。例如，多路复用器核心104可以是CMOS四分之一速率多路复用器。在非限制性实例中，多路复用器核心104可对应于4：1多路复用器。发射机102的输出缓冲级106可以处理第一输出数据流DOUTP和第二输出数据流DOUTM用于传输。例如，输出缓冲器级106可以驱动第一输出数据流DOUTP和第二输出数据流DOUTM。输出缓冲级106可以是例如具有差分输入和差分输出的差分电路。在一方面，输出缓冲器级106可以增加第一输出数据流DOUTP和第二输出数据流DOUTM的功率而不更改第一输出数据流DOUTP和第二输出数据流DOUTM的值。在一个示例中，第一输出数据流DOUTP可以是10Gb/s的第一数据流，并且第二输出数据流DOUTM可以是10Gb/s的第二数据流。而且，第一输出数据流DOUTP和第二输出数据流DOUTM可以是不同的数据信号。然而，应当理解的是，第一输出数据流DOUTP和/或第二输出数据流DOUTM可以是不同类型的数据信号。
系统100还包括误差检测器电路110和数字逻辑电路112。误差检测器电路110可以监测发射机102的差分输出。在实施方式中，误差检测器电路110可以测量与发射机102相关联的时钟的占空比误差，以基于由发射机102响应于与数据信号D0-D3的集合相关联的定义的位模式生成的第一输出数据流DOUTP和/或第二输出数据流DOUTM的时钟模式生成误差检测器输出(例如，图1中所示的误差检测器输出)。例如，误差检测器电路可以测量与发射机102相关联的同相时钟(例如，I_CLK)的占空比误差，以基于由发射机102响应于与数据信号D0-D3的集合相关联的定义的位模式而生成的第一输出数据流DOUTP和/或第二输出数据流DOUTM的同相时钟模式来生成误差检测器输出。附加地或可替代地，误差检测器电路可测量与发射机102相关联的正交时钟(例如，Q_CLK)的占空比误差，以基于由发射机102响应于与数据信号D0-D3的集合相关联的定义的位模式而生成的第一输出数据流DOUTP和/或第二输出数据流DOUTM的正交时钟模式来生成误差检测器输出。照此，误差检测器电路110可以确定与第一输出数据流DOUTP和/或第二输出数据流DOUTM相关联的误差。
在实施例中，误差检测器电路110可以是占空比检测电路，其确定与第一输出数据流DOUTP和/或第二输出数据流DOUTM相关联的占空比误差。在一方面中，误差检测器电路110可接收第一输出数据流DOUTP和第二输出数据流DOUTM。此外，误差检测器电路110可以测量第一输出数据流DOUTP和/或第二输出数据流DOUTM的占空比误差。在实施例中，误差检测器电路110可以使用比较器来测量与第一输出数据流DOUTP和/或第二输出数据流DOUTM相关联的占空比误差。例如，误差检测器电路110可以比较第一输出数据流DOUTP和第二输出数据流DOUTM。在另一方面，误差检测器电路110可生成误差检测器输出。误差检测器输出可以包括与第一输出数据流DOUTP和/或第二输出数据流DOUTM相关联的误差的结果。例如，误差检测器输出可以指示与第一输出数据流DOUTP和/或第二输出数据流DOUTM相关联的误差的类型。附加地或可替代地，误差检测器电路110可以是正交误差检测电路，其确定与第一输出数据流DOUTP和/或第二输出数据流DOUTM相关联的正交误差。例如，误差检测器电路110可以响应于与数据信号D0-D3的集合相关联的定义的位模式来测量与第一输出数据流DOUTP和/或第二输出数据流DOUTM相关联的同相时钟和正交时钟之间的正交误差。
在另一方面，误差检测器电路110可以基于误差检测器输出生成N位模式(例如，图1中所示的N-位模式)。N位模式可以是用于执行与发射机102相关联的正交误差校正和/或占空比校正的位的集合。例如，正交误差校正电路114、正交误差校正电路115、占空比校正电路116和/或占空比校正电路117可以接收N位模式。正交误差校正电路114可以校正与同相时钟I_CLK(例如，图1所示的I_CLK)和/或正交时钟Q_CLK(例如，图1所示的Q_CLK)相关联的正交误差。类似地，正交误差校正电路115还可以校正与同相时钟_ICLK和/或正交时钟Q_CLK相关联的正交误差。占空比校正电路116可以校正与同相时钟I_CLK和/或正交时钟Q_CLK相关联的占空比失真。类似地，占空比校正电路117可以校正与同相时钟I_CLK和/或正交时钟Q_CLK相关联的占空比失真。
在实施例中，占空比校正电路116和/或占空比校正电路117可以基于误差检测器输出和/或N位模式来调整与发射机102相关联的同相时钟I_CLK和/或正交时钟Q_CLK。例如，占空比校正电路116和/或占空比校正电路117可以基于由误差检测器输出指示的占空比误差量和/或N位模式来调整与发射机102相关联的同相时钟I_CLK和/或正交时钟Q_CLK。附加地或可替代地，正交误差校正电路114和/或正交误差校正电路115可以基于误差检测器输出和/或N位模式来调整同相时钟I_CLK与正交时钟Q_CLK之间的相移。例如，正交误差校正电路114和/或正交误差校正电路115可以基于由误差检测器输出指示的正交误差量和/或N位模式来调整同相时钟I_CLK与正交时钟Q_CLK之间的相移。照此，基于N位模式，可以修改提供给发射机102的多路复用器核心104的一个或更多个时钟(例如，图1中所示的CLOCK(S))。在实施例中，正交误差校正电路114可以是同相时钟正交误差校正电路，正交误差校正电路115可以是正交时钟正交误差校正电路，占空比校正电路116可以是同相时钟占空比校正电路，并且占空比校正电路117可以是正交时钟占空比校正电路。在某些实施例中，可经由与占空比校正电路116相关联的时钟缓冲器118和/或与占空比校正电路117相关联的时钟缓冲器119来数字地延迟一个或更多个时钟，以管理提供给发射机102的多路复用器核心104的一个或更多个时钟的上升时间和/或下降时间。在实施例中，一个或更多个时钟可包括四分之一速率时钟信号的集合。例如，一个或更多个时钟可包括第一四分之一速率时钟信号(例如，CK4_0)、第二四分之一速率时钟信号(例如，CK4_90)、第三四分之一速率时钟信号(例如，CK4_180)和第四四分之一速率时钟信号(例如，CK4_270)。在某些实施例中，该一个或更多个时钟可以控制多路复用器核心104的一个或更多个传输门。
在某些实施例中，可以执行校准模式，其中，经由数据信号D0-D3的集合将不同的定义的位模式提供给发射机102以确定与发射机102相关联的误差。例如，误差检测器电路110可以测量与发射机102相关联的时钟的占空比误差，以基于由发射机102响应于与数据信号D0-D3的集合相关联的定义位模式的反相版本而生成的第二输出的第二时钟模式来生成第二误差检测器输出。另外，误差检测器电路110可以确定第一误差检测器输出和第二误差检测器输出的平均值。此外，误差检测器电路110可以基于第一误差检测器输出和第二误差检测器输出的平均值来调整与发射机102相关联的时钟(例如，同相时钟I_CLK和/或正交时钟Q_CLK)。
在某些实施例中，误差检测器电路110和/或数字逻辑电路112的各方面可以构成体现在一个或更多个机器内的一个或更多个机器可执行部件，例如，体现在与一个或更多个机器相关联的一个或更多个计算机可读介质(或媒质)中。当由一个或更多个机器(例如，一个或更多个计算机、一个或更多个计算设备、一个或更多个虚拟机等)执行时，一个或更多个此类组件可以致使一个或更多个机器执行所描述的操作。例如，误差检测器电路110和/或数字逻辑电路112可以包括用于存储计算机可执行组件和指令的存储器和/或可以与用于存储计算机可执行组件和指令的存储器通信。此外，误差检测器电路110和/或数字逻辑电路112可以包括处理器和/或可以与处理器通信，以促进系统对指令(例如，计算机可执行组件和指令)的操作。
现在参见图2，示出了根据本文描述的各个方面的系统200的示例非限制性实施例的框图。系统200包括多路复用器核心104。多路复用器核心104可以包括多路复用器202。多路复用器202可以接收数据信号D0-D3的集合。另外，多路复用器202可接收一个或更多个时钟。例如，数据信号D0-D3的集合可以包括数据信号DO、数据信号D1、数据信号D2和数据信号D3。数据信号D0-D3的集合可以是例如具有定义数量的位的数据流的集合。在一个示例中，数据信号D0-D3的集合可以是伪随机二进制序列数据流的集合。例如，数据信号D0-D3的集合可以是特定数据速率(例如，对于56Gbps发射机为14GHz等)的单位数据流。多路复用器202可以将数据信号D0-D3的集合多路复用到第一输出数据流DOUTP中。并且，多路复用器202可以将数据信号D0-D3的集合多路复用到第二输出数据流DOUTM中。在实施例中，数据信号D0-D3的集合可以是定义的位模式。例如，数据信号D0-D3的集合可以是四位定义的位模式，诸如“1100”、“0110”、“1010”、“1001”、“0011”等。在实施例中，数据信号D0-D3的集合的值可以取决于由发射机102执行的校准模式的类型。
现在参见图3，示出了根据本文描述的各个方面的系统300的示例非限制性实施例的框图。系统300包括误差检测器电路110。误差检测器电路110可以包括电阻器302、电容器304、电阻器306、电容器308、比较器310和/或数字累加器312。电阻器302和电容器304可对应于第一RC滤波器。此外，电阻器306和电容器308可对应于第二RC滤波器。在一方面，第一输出数据流DOUTP可被提供给电阻器302。此外，电阻器302可电耦合到电容器304和比较器310。可以将第二输出数据流DOUTM提供给电阻器306。此外，电阻器306可电耦合到电容器308和比较器310。电容器304还可电耦合到电容器308和电接地。比较器310可以将第一输出数据流DOUTP(例如，由与电阻器302和电容器304相关联的第一RC滤波器处理的第一输出数据流DOUTP)与第二输出数据流DOUTM(例如，由与电阻器306和电容器308相关联的第二RC滤波器处理的第二输出数据流DOUTM)进行比较。在一方面中，与电阻器302和电容器304相关联的第一RC滤波器可生成第一输出数据流DOUTP的平均值。此外，与电阻器306和电容器308相关联的第二RC滤波器可以生成第二输出数据流DOUTP的平均值。这样，在某些实施例中，比较器310可以将第一输出数据流DOUTP的平均值与第二输出数据流DOUTM的平均值进行比较。基于第一输出数据流DOUTP与第二输出数据流DOUTM的比较，比较器310可以生成比较器输出(例如，图3中所示的比较器输出)。例如，比较器输出可以包括指示第一输出数据流DOUTP与第二输出数据流DOUTM的比较的数据。在示例中，比较器310可以确定第一输出数据流DOUTP的平均值与第二输出数据流DOUTM的平均值之间的差分平均值是正还是负。比较器输出可以被提供给数字累加器312。数字累加器312可以将比较器输出转换为误差检测器输出。在实施例中，误差检测器输出可以是N位模式。例如，数字累加器312可累加比较器输出以获得与误差检测器输出相关联的N位模式。与误差检测器输出相关联的N-位模式可以是例如N-位字。在实施例中，数字累加器312可以采用线性搜索来将比较器输出转换为误差检测器输出(例如，与误差检测器输出相关联的N-位模式)。在另一个实施例中，数字累加器312可以被实现为采用二进制搜索来将比较器输出转换为误差检测器输出(例如，与误差检测器输出相关联的N位模式)的连续近似寄存器。
现在参见图4，示出了根据本文描述的各个方面的系统400的示例非限制性实施例的框图。系统400包括正交误差校正电路402。正交误差校正电路402可以对应于正交误差校正电路114和/或正交误差校正电路115。正交误差校正电路402可以包括相位内插器404和相位内插器406。相位内插器404可以是I时钟相位内插器。相位内插器404可接收同相时钟I_CLK和正交时钟Q_CLK。此外，相位内插器404可以接收定义的代码(例如，图4中所示的定义的代码)。定义的代码可以是定义的N位值。基于同相时钟I_CLK、正交时钟Q_CLK和所述定义的代码，相位内插器404可以生成经修改的I_CLK(例如，图4中所示的经修改的I_CLK)。经修改的I_CLK可以是同相时钟I_CLK的修改版本。例如，同相时钟I_CLK的相位和/或延迟可由相位内插器404修改以生成经修改的I_CLK。相位内插器406可以是Q时钟相位内插器。相位内插器406可以接收同相时钟I_CLK和正交时钟Q_CLK。此外，相位内插器406可以接收N位模式。基于同相时钟I_CLK、正交时钟Q_CLK和N位模式，相位内插器406可以生成经修改的Q_CLK(例如，图4中所示的经修改的Q_CLK)。经修改的I_CLK可以是正交时钟Q_CLK的经修改版本。例如，正交时钟Q_CLK的相位和/或延迟可由相位内插器406修改以生成经修改的Q_CLK。在某些实施例中，经修改的I_CLK和/或经修改的Q_CLK可被提供给占空比校正电路(例如，占空比校正电路116或占空比校正电路117)。附加地或可替代地，经修改的I_CLK和/或经修改的Q_CLK可被提供给发射机102(例如，被提供给发射机102的多路复用器核心104)。例如，经修改的I_CLK和/或经修改的Q_CLK可被包括在被提供给发射机102(例如，被提供给发射机102的多路复用器核心104)的一个或更多个时钟中。
现在参见图5，示出了根据本文描述的各个方面的系统500的示例性、非限制性实施例的框图。系统500包括占空比校正电路502。在实施例中，占空比校正电路502可以对应于占空比校正电路116。在另一实施例中，占空比校正电路502可以对应于占空比校正电路117。占空比校正电路502可以包括电流模式逻辑(CML)缓冲器504和数模转换器(DAC)505。在占空比校正电路502对应于占空比校正电路116的实施例中，CML缓冲器504可以接收经修改的I_CLK。可替代地，在占空比校正电路502对应于占空比校正电路117的实施例中，CML缓冲器504可以接收经修改的Q_CLK。在某些实施例中，经修改的I_CLK和/或经修改的Q_CLK可由CML缓冲器504处理以管理经修改的I_CLK和/或经修改的Q_CLK的上升时间和/或下降时间。DAC505可接收N位模式。DAC505可以将N位模式从数字信号转换成模拟信号。占空比校正电路502还可以包括反相器506和反相器508。在占空比校正电路502对应于占空比校正电路116的实施例中，反相器506可以采用经由电阻器510的电阻反馈来将经修改的I_CLK(例如，电流模式逻辑输入时钟)转换成用于发射机102的第一CMOS时钟CKOUTP(例如，图5中所示的CKOUTP)。另外，反相器508可以采用经由电阻器512的电阻反馈来将经修改的I_CLK(例如，电流模式逻辑输入时钟)转换成用于发射机102的第二CMOS时钟CKOUTM(例如，图5中所示的CKOUTM)。在占空比校正电路502对应于占空比校正电路117的替换实施例中，反相器506可以采用经由电阻器510的电阻反馈来将经修改的Q_CLK(例如，电流模式逻辑输入时钟)转换成用于发射机102的第一CMOS时钟CKOUTP。另外，反相器508可采用经由电阻器512的电阻反馈以将经修改的Q_CLK(例如，电流模式逻辑输入时钟)转换成用于发射机102的第二CMOS时钟CKOUTM。第一CMOS时钟CKOUTP和第二CMOS时钟CKOUTM可以被包括在例如提供给多路复用器核心104的一个或更多个时钟中。在某些实施例中，占空比校正电路502还可以包括电容器514和/或电容器516。电容器514可电耦合到CML缓冲器504。此外，电容器514可电耦合到反相器506、电阻器510和电阻器518。电阻器518还可电耦合到DAC505。电容器516可电耦合到CML缓冲器504。此外，电容器516可电耦合到反相器508、电阻器512和电阻器520。电阻器520还可电耦合到DAC505。
在实施例中，第一CMOS时钟CKOUTP和/或第二CMOS时钟CKOUTM的占空比可以取决于N位模式的值。在一个方面，N位模式可以是占空比校正电路502的阈值电压。例如，占空比校正电路502可以是CML-CMOS转换器，并且N位模式可以是CML-CMOS转换器的阈值电压。这样，通过数字地调整N位模式的值，可以调整第一CMOS时钟CKOUTP和/或第二CMOS时钟CKOUTM的占空比。在某些实施例中，占空比校正电路502还可以包括反相器522和/或反相器524。反相器522可被配置为关于从反相器506接收到的数据信号(例如，经修改的I_CLK的反相版本或经修改的Q_CLK的反相版本)执行逻辑求反。例如，反相器522可以被配置为非逻辑门，其反相经修改的I_CLK的反相版本或经修改的Q_CLK的反相版本以提供第一CMOS时钟CKOUTP的。此外，反相器524可以被配置为用于对从反相器508接收的数据信号(例如，经修改的Q_CLK的反相版本或经修改的Q_CLK的反相版本)执行逻辑求反。例如，反相器524可以被配置为非逻辑门，其反相经修改的Q_CLK的反相版本或经修改的Q_CLK的反相版本以提供第二CMOS时钟CKOUTM。
现在参见图6，示出了根据本文描述的各个方面的系统600的示例非限制性实施例的框图。系统600包括数字逻辑电路112。数字逻辑电路112可以包括交换机602、交换机604、交换机606和交换机608。数字逻辑电路112可以接收由误差检测器电路110生成的误差检测器输出。例如，数字逻辑电路112可以接收与由误差检测器电路110生成的误差检测器输出相关联的N位模式。基于误差检测器输出，数字逻辑电路112可以生成提供给正交误差校正电路114、正交误差校正电路115、占空比校正电路116和/或占空比校正电路117的N位模式。例如，基于误差检测器输出，数字逻辑电路112可以配置交换机602，交换机604、交换机606和交换机608，以生成提供给正交误差校正电路114、正交误差校正电路115、占空比校正电路116和/或占空比校正电路117的N位模式。在一方面中，数字逻辑电路112可基于误差检测器输出而断开或闭合交换机602、断开或闭合交换机604、断开或闭合交换机606，以及断开或闭合交换机608。在另一方面，数字逻辑电路112可以是解多路复用器，其基于正交误差校正电路114、正交误差校正电路115、占空比校正电路116和/或占空比校正电路117的操作模式，将与误差检测器输出相关联的输入连接至与N位模式相关联的输出之一。例如，在第一操作模式(例如，模式＝00)期间，与误差检测器输出(例如，由误差检测器输出提供的N位模式)相关联的数字逻辑电路112的输出610可以被提供给占空比校正电路116，在第二操作模式(例如，模式＝01)期间，与误差检测器输出(例如，由误差检测器输出提供的N位模式)相关联的数字逻辑电路112的输出612可以被提供给占空比校正电路117，在第三操作模式(例如，模式＝10)期间，与误差检测器输出(例如，由误差检测器输出提供的N位模式)相关联的数字逻辑电路112的输出614可以被提供给正交误差校正电路114，并且在第四操作模式(例如，模式＝11)期间，与误差检测器输出(例如，由误差检测器输出提供的N位模式)相关联的数字逻辑电路112的输出616可以被提供给正交误差校正电路115。
现在参见图7，示出了根据本文描述的各个方面的时序图700的示例非限制性实施例。时序图700包括用于时钟信号CK4_90的时序数据702。时钟信号CK4_90可以是例如被包括在被提供给发射机102的多路复用器核心104的一个或更多个时钟信号中的时钟信号。时序图700还包括时钟信号CK4_0的时序数据704。时钟信号CK4_0可以是例如包括在提供给发射机102的多路复用器核心104的一个或更多个时钟信号中的另一时钟信号。时序图700还包括用于输出数据流DOUT的时序数据706。与定时数据706相关联的输出数据流DOUT可以是例如由发射机102的多路复用器核心104生成的输出数据流。例如，与定时数据706相关联的输出数据流DOUT可以对应于输出数据流DOUTP和/或输出数据流DOUTM。在示例中，定时数据706可以由位模式“1010”表示。时序图700还包括用于输出数据流DOUT的时序数据708。与定时数据708相关联的输出数据流DOUT可以是例如由发射机102的多路复用器核心104生成的输出数据流。例如，与定时数据708相关联的输出数据流DOUT可以对应于输出数据流DOUTP和/或输出数据流DOUTM。在示例中，定时数据708可以由位模式“1100”表示。时序图700还包括用于输出数据流DOUT的时序数据710。与定时数据710相关联的输出数据流DOUT可以是例如由发射机102的多路复用器核心104生成的输出数据流。例如，与定时数据710相关联的输出数据流DOUT可以对应于输出数据流DOUTP和/或输出数据流DOUTM。在示例中，定时数据710可以由位模式“0110”表示。
在某些实施例中，本公开中解释的系统、装置或过程的方面(例如，系统100、系统200、系统300、系统400、系统500和/或系统600的方面)可以构成体现在一个或更多个机器内的一个或更多个机器可执行部件，例如，体现在与一个或更多个机器相关联的一个或更多个计算机可读介质(或媒质)中。当由一个或更多个机器(例如，一个或更多个计算机、一个或更多个计算设备、一个或更多个虚拟机等)执行时，一个或更多个此类组件可以致使一个或更多个机器执行所描述的操作。例如，系统(例如，系统100、系统200、系统300、系统400、系统500和/或系统600)可以包括用于存储计算机可执行组件和指令的存储器。此外，系统(例如，系统100、系统200、系统300、系统400、系统500和/或系统600)可以包括处理器以促进系统对指令(例如，计算机可执行组件和指令)的操作。
鉴于上述示例系统，参见图8的流程图以及图9A和图9B可以更好地了解可以根据所描述的主题实现的方法。尽管出于简化解释的目的，这些方法被示出和描述为一系列框，应当理解和认识到，所要求保护的主题内容不受框的次序的限制，因为一些框可按与本文所描绘和描述的顺序不同的顺序发生和/或与其他框并发地发生。此外，并非所有示出的框都是实现下文描述的方法所需要的。
参照图8，示出了用于多路复用发射机的误差检测和补偿的方法800的示例性非限制性实施例的流程图。方法800可在框802处开始，在框802处，(例如，由串行器108)将第一定义的位模式提供给发射机。例如，第一定义的位模式可以是“1100”位模式。在实施例中，可以在所述发射机的校准模式期间将第一定义的位模式提供给发射机。发射机可以包括例如接收第一定义的位模式的多路复用器核心。在某些实施例中，发射机可以经由数据信号的集合接收第一定义的位模式。
在框804，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与提供给发射机的同相时钟的占空比失真相关联的第一误差数据。例如，可以分析由发射机响应于第一定义的位模式而生成的输出的同相时钟模式，以确定同相时钟的占空比失真。在实施例中，第一误差数据可以包括对与由发射机生成的输出的同相时钟模式相关联的占空比失真的测量。附加地或可替代地，第一误差数据可包括N位模式，其可用作反馈以调整同相时钟占空比以补偿占空比失真。
在框806，(例如，通过占空比校正电路116和/或占空比校正电路117)基于第一误差数据调整用于发射机的同相时钟。例如，可基于第一误差数据来调整CML-CMOS转换器的阈值电压，以调整提供给发射机的同相时钟的占空比。
在框808，(例如，由串行器108)将第二定义的位模式提供给发射机。例如，第二定义的位模式可以是“0110”位模式。在实施例中，可以在发射机的校准模式期间将第二定义的位模式提供给发射机。在某些实施例中，发射机可以经由数据信号的集合接收第二定义的位模式。
在框810，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与提供给发射机的正交时钟的占空比失真相关联的第二误差数据。例如，可以分析由发射机响应于第二定义的位模式而生成的输出的正交时钟模式，以确定正交时钟的占空比失真。在实施例中，第二误差数据可以包括对与由发射机生成的输出的正交时钟模式相关联的占空比失真的测量。附加地或可替代地，第二误差数据可包括N位模式，其可用作反馈以调整正交时钟占空比以补偿占空比失真。
在812，(例如，通过占空比校正电路116和/或占空比校正电路117)基于第二误差数据调整用于发射机的正交时钟。例如，CML-CMOS转换器的阈值电压可基于第二误差数据来调整，以调整提供给发射机的正交时钟的占空比。
在814，(例如，由串行器108)将第三定义的位模式提供给发射机。例如，第三定义的位模式可以是“1010”位模式。在实施例中，可以在发射机的校准模式期间将第三定义的位模式提供给发射机。在某些实施例中，发射机可以经由数据信号的集合接收第三定义的位模式。
在816，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与同相时钟和正交时钟之间的正交误差相关联的第三误差数据。例如，可以将由发射机响应于第三定义的位模式而生成的输出的同相时钟模式与由发射机响应于第三定义的位模式而生成的输出的正交时钟模式进行比较，以确定正交误差。在实施例中，第三误差数据可以包括与同相时钟模式和正交时钟模式相关联的正交误差的测量值。附加地或可替代地，第三误差数据可包括N位模式，其可用作相位内插器的反馈以补偿正交误差。
在818，(例如，由正交误差校正电路114和/或正交误差校正电路115)基于第三误差数据调整同相时钟与正交时钟之间的相移。例如，可基于第三误差数据调整相位内插器的Q时钟相位内插器值以补偿正交误差。
参照图9A，示出了用于多路复用发射机的误差检测和补偿的方法900的示例性非限制性实施例的流程图。方法900可在框902处开始，在框902处，(例如，由串行器108)将第一定义的位模式提供给发射机。例如，第一定义的位模式可以是“1100”位模式。在实施例中，可以在发射机的校准模式期间将第一定义的位模式提供给发射机。发射机可以包括例如接收第一定义的位模式的多路复用器核心。在某些实施例中，发射机可以经由数据信号的集合接收第一定义的位模式。
在框904，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与提供给发射机的同相时钟的占空比失真相关联的第一误差数据。例如，可以分析由发射机响应于第一定义的位模式而生成的输出的同相时钟模式，以确定同相时钟的占空比失真。在实施例中，第一误差数据可以包括与由发射机生成的输出的同相时钟模式相关联的占空比失真的测量。附加地或可替代地，第一误差数据可包括N位模式，其可用作反馈以调整同相时钟占空比以补偿占空比失真。
在框906，(例如，由串行器108)将第一定义的位模式的反相版本提供给发射机。例如，第一定义位模式的反相版本可以是“0011”位模式。在实施例中，可以在发射机的校准模式期间将第一定义的位模式的反相版本提供给发射机。在某些实施例中，发射机可以经由数据信号的集合接收第一定义位模式的反相版本。
在框908，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与提供给发射机的同相时钟的占空比失真相关联的第二误差数据。例如，可以分析由发射机响应于第一定义位模式的反相版本而生成的输出的同相时钟模式，以确定同相时钟的占空比失真。在实施例中，第一误差数据可以包括测量与由发射机生成的输出的同相时钟模式的反相版本相关联的占空比失真。附加地或可替代地，第一误差数据可包括N位模式，其可用作反馈以调整同相时钟占空比以补偿占空比失真。
在910，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与第一误差数据和第二误差数据的平均值相关联的第三误差数据。
在912，(例如，由占空比校正电路116和/或占空比校正电路117)基于第三误差数据调整用于发射机的同相时钟的占空比。例如，可以基于第三误差数据调整CML-CMOS转换器的阈值电压，以调整提供给发射机的同相时钟的占空比。
在914，(例如，由串行器108)将第二定义的位模式提供给发射机。例如，第二定义的位模式可以是“0110”位模式。在实施例中，可以在发射机的校准模式期间将第二定义的位模式提供给发射机。在某些实施例中，发射机可以经由数据信号的集合接收第二定义的位模式。
在916，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与提供给发射机的正交时钟的占空比失真相关联的第四误差数据。例如，可以分析由发射机响应于第二定义的位模式而生成的输出的正交时钟模式，以确定正交时钟的占空比失真。在实施例中，第四误差数据可以包括测量与由发射机生成的输出的正交时钟模式相关联的占空比失真。附加地或可替代地，第四误差数据可包括N位模式，其可用作反馈以调整正交时钟占空比以补偿占空比失真。
在918，(例如，由串行器108)将第二定义的位模式的反相版本提供给发射机。例如，第二定义位模式的反相版本可以是“1001”位模式。在实施例中，可以在发射机的校准模式期间将第二定义位模式的反相版本提供给发射机。在某些实施例中，发射机可以经由数据信号的集合接收第二定义位模式的反相版本。
现在参见图9B，进一步示出了方法900的实例、非限制性实施例的流程图。方法900可以在框920处继续，其中，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与提供给发射机的正交时钟的占空比失真相关联的第五误差数据。例如，可以分析由发射机响应于第二定义位模式的反相版本而生成的输出的正交时钟模式，以确定正交时钟的占空比失真。在实施例中，第五误差数据可以包括测量与由发射机生成的输出的正交时钟模式相关联的占空比失真。附加地或可替代地，第五误差数据可以包括N位模式，N位模式可以用作反馈以调整正交时钟占空比以补偿占空比失真。
在922，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与第四误差数据和第五误差数据的平均值相关联的第六误差数据。
在924处，(例如，由占空比校正电路116和/或占空比校正电路117)基于第六误差数据调整用于发射机的正交时钟的占空比。例如，可以基于第六误差数据调整CML-CMOS转换器的阈值电压，以调整提供给发射机的正交时钟的占空比。
在926，(例如，由串行器108)将第三定义的位模式提供给发射机。例如，第三定义的位模式可以是“1010”位模式。在实施例中，可以在发射机的校准模式期间将第三定义的位模式提供给发射机。在某些实施例中，发射机可以经由数据信号的集合接收第三定义的位模式。
在928，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与同相时钟和正交时钟之间的正交误差相关联的第七误差数据。例如，可以将由发射机响应于第三定义的位模式而生成的输出的同相时钟模式与由发射机响应于第三定义的位模式而生成的输出的正交时钟模式进行比较，以确定正交误差。在实施例中，第七误差数据可以包括与同相时钟模式和正交时钟模式相关联的正交误差的测量。另外或替代地，第七误差数据可以包括N位模式，其可以用作相位内插器的反馈以补偿正交误差。
在930，(例如，通过串行器108)将第三定义的位模式的反相版本提供给发射机。例如，第三定义的位模式的反相版本可以是“0101”位模式。在实施例中，可以在发射机的校准模式期间将第三定义的位模式的反相版本提供给发射机。在某些实施例中，发射机可以经由数据信号的集合接收第三定义位模式的反相版本。
在932，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与同相时钟和正交时钟之间的正交误差相关联的第八误差数据。例如，可以将由发射机响应于第三定义位模式的反相版本而生成的输出的同相时钟模式与由发射机响应于第三定义位模式的反相版本而生成的输出的正交时钟模式进行比较，以确定正交误差。在实施例中，第八误差数据可以包括与同相时钟模式和正交时钟模式相关联的正交误差的测量值。附加地或可替代地，第八误差数据可包括N位模式，其可用作相位内插器的反馈以补偿正交误差。
在934，(例如，由误差检测器电路110和/或数字逻辑电路112)确定与第七误差数据和第八误差数据的平均值相关联的第九误差数据。
在936，(例如，由正交误差校正电路114和/或正交误差校正电路115)基于第九误差数据调整同相时钟与正交时钟之间的相移。例如，可基于第九误差数据调整相位内插器的Q时钟相位内插器值以补偿正交误差。
虽然不需要，但所公开的主题的一些方面可部分经由操作系统实施，以供设备或对象的服务的开发者使用，和/或包含在结合所公开的主题的组件操作的应用软件内。软件可以在由一个或更多个计算机(诸如投影显示设备、查看设备或其他设备)执行的计算机可执行指令(诸如程序模块或组件)的一般上下文中描述。本领域技术人员将理解，所公开的主题可以用其他计算机系统配置和协议来实践。
贯穿本说明书对“一个实施例”、“实施例”、“实例”、“所公开的方面”、或“一方面”的引用意味着结合该实施例或方面描述的具体特征、结构、或特性包括在本公开的至少一个实施例或方面中。因此，短语“在一个实施例中”、“在一个方面中”或“在实施例中”在贯穿本说明书的各个地方的出现不一定全部是指同一实施例。此外，特定特征、结构或特性可以在各种公开的实施例中以任何合适的方式组合。
如本文中所利用的，术语“部件”、“系统”、“引擎”、“架构”等旨在指计算机或电子相关实体，或者是硬件、硬件和软件的组合、软件(例如，在执行中)、或固件。例如，组件可以是一个或更多个晶体管、存储器单元、晶体管或存储器单元的布置，门阵列、可编程门阵列、专用集成电路、控制器、处理器，在处理器上运行的进程、访问半导体存储器或与半导体存储器接口连接的对象、可执行程序、程序或应用程序，计算机等，或者它们的合适组合。部件可以包括可擦除编程(例如，至少部分地存储在可擦除存储器中的处理指令)或硬编程(例如，在制造时烧录到不可擦除存储器中的处理指令)。
作为说明，从存储器和处理器执行的过程都可以是组件。作为另一实例，架构可包含电子硬件(例如，并行或串行晶体管)的布置、处理指令和处理器，其以适合于电子硬件的布置的方式实施处理指令。此外，架构可以包括单个部件(例如，晶体管、栅极阵列、......)或部件的布置(例如，晶体管的串联或并联布置、与程序电路连接的栅极阵列、电源线、电接地、输入信号线和输出信号线等)。系统可以包括一个或更多个组件以及一个或更多个架构。一个示例系统可以包括交换机块架构，其包括交叉的输入/输出线和传输门晶体管以及电源、信号发生器、通信总线、控制器、I/O接口、地址寄存器等。应了解，预期定义中的一些重叠，且架构或系统可为独立组件，或另一架构、系统等的组件。
除了前述内容之外，所公开的主题可以被实现为使用典型的制造、编程或工程技术来生产硬件、固件、软件或其任何合适的组合以控制电子设备来实现所公开的主题的方法、装置或制品。在此使用的术语“装置”和“制品”旨在涵盖电子装置、半导体装置、计算机、或可从任何计算机可读装置、载体或介质访问的计算机程序。计算机可读介质可以包括硬件介质或软件介质。另外，该介质可包括非瞬态介质或传输介质。在一个实例中，非暂时性媒体可包含计算机可读硬件媒体。计算机可读硬件介质的具体实例可包括但不限于磁存储设备(例如，硬盘、软盘、磁带…)、光盘(例如，致密盘(CD)、数字通用盘(DVD)…)、智能卡和闪存设备(例如，卡、棒、密钥驱动器…)。计算机可读传输介质可包括载波等。当然，本领域技术人员将认识到，在不脱离所公开的主题的范围或精神的情况下，可以对该配置进行许多修改。
上述内容包括本发明的实例。当然，出于描述本主题创新的目的，不可能描述部件或方法的每个可想到的组合，但是本领域普通技术人员可以认识到本主题创新的许多进一步的组合和排列是可能的。因此，所公开的主题旨在涵盖落入本公开的精神和范围内的所有此类更改、修改和变化。此外，就在详细描述或权利要求书中使用术语“包括”、“包括”、“具有”或“具有”及其变体而言，此类术语旨在以与术语“包括”类似的方式是包括性的，因为“包括”在权利要求书中用作过渡词时被解释。
此外，词语“示例性”在此用于意指用作示例、实例或说明。本文中描述为“示例性”的任何方面或设计不一定被解释为比其他方面或设计优选或有利。相反，词语示例性的使用旨在以具体方式呈现概念。如在本申请中所使用的，术语“或”旨在表示包括性的“或”，而不是排他性的“或”。也就是说，除非另外指明或从上下文中清楚可见，“X采用A或B”旨在意指任何自然的包含性排列。即，如果X采用A；X采用B；或X采用A和B两者，则在任何前述情况下满足“X采用A或B”。此外，如在本申请和所附权利要求中使用的冠词“一个/一种(a)”和“一个/一种(an)”总体上应被解释为意指“一个或更多个/一种或更多种”，除非另外指明或从上下文中清楚看出是针对单数形式。
此外，已经就对电子存储器内的数据位的算法或过程操作来呈现了详细描述的一些部分。这些过程描述或表示是本领域的技术人员采用的机制，以将其工作的实质有效地传达给其他等同的技术人员。在此，过程通常被认为是导致期望结果的自相一致的动作序列。这些行为是需要物理量的物理操纵的那些。典型地，尽管不是必须的，这些量采取能够被存储、转移、组合、比较、和/或以其他方式操纵的电和/或磁信号的形式。
主要出于普遍使用的原因，已经证明将这些信号称为位、值、元素、符号、字符、项、数字等是方便的。然而，应该记住，所有这些和类似的术语都与适当的物理量相关联，并且仅仅是应用于这些量的方便的标签。除非另有明确说明或从前述讨论中显而易见，否则应了解，贯穿所揭示的标的物，利用诸如处理、计算、计算、确定或显示等术语的讨论是指处理系统的动作和过程，和/或类似的消费者或工业电子设备或机器，其操纵或变换被表示为电子设备的寄存器或存储器内的物理(电气和/或电子)量的数据，在机器和/或计算机系统存储器或寄存器或其他此类信息存储装置内被类似地表示为物理量的其他数据，传输和/或显示装置。
关于由上述部件、架构、电路执行的不同功能，过程等，用于描述此类部件的术语(包括对“手段”的引用)旨在对应，除非另外指明，否则是指执行所描述的组件的指定功能的任何组件(例如，功能等效物)，即使结构上不等同于所公开的结构，该结构执行在此所展示的这些实施例的示范性方面的功能。另外，虽然可能已关于若干实施例中的仅一者揭示特定特征，但此特征可与其他实施例的一个或一个以上其他特征组合，如对于任何给定或特定应用可能所要和有利的。还将认识到，实施例包括具有用于执行不同过程的动作和/或事件的计算机可执行指令的系统以及计算机可读介质。

Claims (15)

1.一种用于减少与多路复用发射机相关联的误差的系统，包括：
误差检测器电路，其被配置为测量与发射机相关联的时钟的占空比误差，以基于由所述发射机响应于定义的位模式而生成的输出的时钟模式来生成误差检测器输出；以及
占空比校正电路，其被配置为基于所述误差检测器输出来调整与所述发射机相关联的所述时钟。
2.根据权利要求1所述的系统，其中，所述误差检测器电路被配置为测量与所述发射机相关联的同相时钟的所述占空比误差，以基于由所述发射机响应于所述定义的位模式而生成的所述输出的同相时钟模式来生成所述误差检测器输出。
3.根据权利要求1所述的系统，其中，所述误差检测器电路被配置为测量与所述发射机相关联的正交时钟的所述占空比误差，以基于由所述发射机响应于所述定义的位模式而生成的所述输出的正交时钟模式来生成所述误差检测器输出。
4.根据权利要求1所述的系统，其中，所述误差检测器电路被配置为响应于所述定义的位模式来测量同相时钟与正交时钟之间的正交误差，并且
还包括正交误差校正电路，其被配置为基于所述正交误差来调整所述同相时钟与所述正交时钟之间的相移。
5.根据权利要求1所述的系统，其中，所述误差检测器输出是第一误差检测器输出，所述时钟模式是第一时钟模式，并且所述输出是第一输出，并且其中所述误差检测器电路被配置为测量与所述发射机相关联的所述时钟的占空比误差，以基于由所述发射机响应于所述定义的位模式的反相版本而生成的第二输出的第二时钟模式而生成第二误差检测器输出。
6.根据权利要求5所述的系统，其中，所述误差检测器电路被配置为确定所述第一误差检测器输出和所述第二误差检测器输出的平均值，并且所述占空比校正电路被配置为基于所述第一误差检测器输出和所述第二误差检测器输出的所述平均值来调整所述时钟。
7.一种用于减少与多路复用发射机相关联的误差的系统，包括：
误差检测器电路，其被配置为测量与发射机相关联的同相时钟和正交时钟之间的正交误差，以基于由所述发射机响应于定义的位模式而生成的输出的时钟模式来生成误差检测器输出；以及
正交误差校正电路，其被配置为基于所述正交误差来调整所述同相时钟与所述正交时钟之间的相移。
8.根据权利要求7所述的系统，其中，所述误差检测器电路被配置为测量与所述发射机相关联的所述同相时钟的占空比误差，以生成所述误差检测器输出，并且
还包括占空比校正电路，其被配置为基于所述占空比误差来调整与所述发射机相关联的所述同相时钟。
9.根据权利要求7所述的系统，其中，所述误差检测器电路被配置为测量与所述发射机相关联的所述正交时钟的占空比误差，以生成所述误差检测器输出，并且
还包括占空比校正电路，其被配置为基于所述占空比误差来调整与所述发射机相关联的所述正交时钟。
10.根据权利要求7所述的系统，其中，所述误差检测器输出是第一误差检测器输出，所述时钟模式是第一时钟模式，并且所述输出是第一输出，并且其中所述误差检测器电路被配置为测量所述同相时钟与所述正交时钟之间的正交误差，以基于由所述发射机响应于所述定义的位模式的反相版本而生成的第二输出的第二时钟模式而生成第二误差检测器输出。
11.根据权利要求10所述的系统，其中，所述误差检测器电路被配置为确定所述第一误差检测器输出和所述第二误差检测器输出的平均值，并且所述正交误差校正电路被配置为基于所述第一误差检测器输出和所述第二误差检测器输出的所述平均值来调整所述同相时钟与所述正交时钟之间的相移。
12.一种方法，包括：
将第一定义的位模式提供给发射机；
确定与提供给所述发射机的同相时钟的占空比失真相关联的第一误差数据；
基于所述第一误差数据调整所述发射机的所述同相时钟；以及
基于与所述正交时钟的占空比失真相关联的第二误差数据调整所述发射机的正交时钟，所述第二误差数据是响应于提供给所述发射机的第二定义的位模式而确定的。
13.根据权利要求12所述的方法，还包括：
将第三位模式提供给所述发射机。
14.根据权利要求12所述的方法，还包括：
确定与所述同相时钟和所述正交时钟之间的正交误差相关联的第三误差数据。
15.根据权利要求14所述的方法，还包括：
基于所述第三误差数据调整所述同相时钟与所述正交时钟之间的相移。
CN201980063691.0A 2018-09-27 2019-09-19 用于多路复用发射机的误差检测和补偿 Pending CN112789834A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/143,493 2018-09-27
US16/143,493 US10784845B2 (en) 2018-09-27 2018-09-27 Error detection and compensation for a multiplexing transmitter
PCT/US2019/051839 WO2020068533A1 (en) 2018-09-27 2019-09-19 Error detection and compensation for a multiplexing transmitter

Publications (1)

Publication Number Publication Date
CN112789834A true CN112789834A (zh) 2021-05-11

Family

ID=68085018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980063691.0A Pending CN112789834A (zh) 2018-09-27 2019-09-19 用于多路复用发射机的误差检测和补偿

Country Status (4)

Country Link
US (2) US10784845B2 (zh)
EP (1) EP3857831A1 (zh)
CN (1) CN112789834A (zh)
WO (1) WO2020068533A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309876B2 (en) * 2019-11-18 2022-04-19 Macom Technology Solutions Holdings, Inc. Digitally programmable analog duty-cycle correction circuit
US10972108B1 (en) * 2019-12-06 2021-04-06 Qualcomm Incorporated Systems and methods for reduction of in-phase and quadrature-phase (IQ) clock skew
US11121851B2 (en) * 2019-12-28 2021-09-14 Texas Instruments Incorporated Differential sensing circuit for clock skew calibration relative to reference clock
KR20210140875A (ko) * 2020-05-14 2021-11-23 삼성전자주식회사 멀티 위상 클록 생성기, 그것을 포함하는 메모리 장치, 및 그것의 멀티 위상클록 생성 방법
KR20220057820A (ko) 2020-10-30 2022-05-09 삼성전자주식회사 메모리 장치 및 시스템
US20220200781A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Wide-range inductor-based delay-cell and area efficient termination switch control
KR20230052554A (ko) 2021-10-13 2023-04-20 삼성전자주식회사 딜레이 회로 및 이를 포함하는 클록 에러 보정 장치
CN114124252B (zh) * 2022-01-21 2022-04-19 苏州浪潮智能科技有限公司 高速差分信号校正系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083473A (zh) * 2006-05-30 2007-12-05 富士通株式会社 使用滤波模式对施加给信号的补偿进行调节的系统及方法
US20130346721A1 (en) * 2011-04-22 2013-12-26 Rambus Inc. Memory components and controllers that calibrate multiphase synchronous timing references
CN105075136A (zh) * 2013-01-10 2015-11-18 诺基亚技术有限公司 处置信号

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298807B2 (en) * 2003-02-11 2007-11-20 Rambus Inc. Circuit, apparatus and method for adjusting a duty-cycle of a clock signal in response to incoming serial data
EP2323305A3 (en) 2004-09-27 2012-08-15 Sharp Kabushiki Kaisha Radio transmission device
US7965736B2 (en) 2005-08-24 2011-06-21 Qualcomm Incorporated Transmission of multiplex protocol data units in physical layer packets
PL1961143T3 (pl) 2005-12-09 2016-09-30 Transmisja na wielu kanałach przestrzennych ze sterowaniem szybkością
KR100763849B1 (ko) * 2006-08-10 2007-10-05 삼성전자주식회사 멀티 위상 클럭 신호들간의 위상 스큐를 감소시키는 위상보정 회로, 그 방법 및 상기 회로를 구비하는 반도체 장치
DE102008029353A1 (de) 2008-06-20 2009-12-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Zuweisen und Schätzen von Übertragungssymbolen
AU2009294302A1 (en) 2008-09-18 2010-03-25 Telefonaktiebolaget L M Ericsson (Publ) Spatial multiplexing communication system with enhanced codeword mapping with flexible rate selection on each spatial layer and with single HARQ process
EP2456096B1 (en) 2009-07-17 2018-04-04 Huawei Technologies Co., Ltd. Method and apparatus for recovering optical channel transport unit k frame, and system for transmitting optical channel transport unit k frame
KR101068572B1 (ko) * 2010-07-06 2011-10-04 주식회사 하이닉스반도체 듀티 보정 회로
US8416001B2 (en) * 2011-04-08 2013-04-09 Altera Corporation Techniques for reducing duty cycle distortion in periodic signals
US9237001B1 (en) * 2014-01-20 2016-01-12 Altera Corporation Method and apparatus to calibrate duty cycle distortion
US9236853B2 (en) * 2014-02-04 2016-01-12 Fujitsu Limited Digital duty cycle correction
US9602082B2 (en) * 2015-07-30 2017-03-21 Xilinx, Inc. Offset insensitive quadrature clock error correction and duty cycle calibration for high-speed clocking
US10680592B2 (en) * 2017-10-19 2020-06-09 Xilinx, Inc. Quadrature clock correction circuit for transmitters
US11115177B2 (en) * 2018-01-11 2021-09-07 Intel Corporation Methods and apparatus for performing clock and data duty cycle correction in a high-speed link
US10699669B2 (en) * 2018-03-02 2020-06-30 Samsung Display Co., Ltd. Method and apparatus for duty-cycle correction in a serial data transmitter
US10712770B1 (en) * 2018-07-23 2020-07-14 Xilinx, Inc. Clock phase aligner for high speed data serializers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083473A (zh) * 2006-05-30 2007-12-05 富士通株式会社 使用滤波模式对施加给信号的补偿进行调节的系统及方法
US20130346721A1 (en) * 2011-04-22 2013-12-26 Rambus Inc. Memory components and controllers that calibrate multiphase synchronous timing references
CN105075136A (zh) * 2013-01-10 2015-11-18 诺基亚技术有限公司 处置信号

Also Published As

Publication number Publication date
US20200106429A1 (en) 2020-04-02
WO2020068533A1 (en) 2020-04-02
US10784845B2 (en) 2020-09-22
EP3857831A1 (en) 2021-08-04
US20210006238A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
US20210006238A1 (en) Error detection and compensation for a multiplexing transmitter
US11309876B2 (en) Digitally programmable analog duty-cycle correction circuit
KR102570800B1 (ko) 작동 중의 샘플러 오프셋 캘리브레이션
JP5363428B2 (ja) 閉ループ・クロック訂正方法および閉ループ・クロック訂正制御システム適応装置
JP5671752B2 (ja) タイミング再生のための装置、システムおよび方法
US7817767B2 (en) Processor-controlled clock-data recovery
US7840831B2 (en) Methods of reducing skew between multiphase signals and related phase correction circuits
US8570881B2 (en) Transmitter voltage and receiver time margining
TWI678073B (zh) 用於多線多相介面中的時鐘資料恢復的校準模式和工作循環失真校正
CN105874715B (zh) 相位内插和旋转装置和方法
US10355684B2 (en) Calculation code generation circuit and digital correction circuit including the same
KR20190106688A (ko) 반속/사분속 복합 판정 궤환 등화기 및 표시 장치
US8594263B2 (en) Sampling clock selection module of serial data stream
US8982999B2 (en) Jitter tolerant receiver
US9444657B2 (en) Dynamically calibrating the offset of a receiver with a decision feedback equalizer (DFE) while performing data transport operations
CN114556784A (zh) 正交时钟偏斜校准电路
US9698808B1 (en) Phase measurement and correction circuitry
US20060215787A1 (en) Data receiver including a transconductance amplifier
US10700888B2 (en) CMOS quarter-rate multiplexer for high-speed serial links
US9490821B2 (en) Glitch less delay circuit for real-time delay adjustments
US11569806B2 (en) Duty cycle adjustment circuit with independent range and step size control
US11881281B2 (en) Dual reference voltage generator, equalizer circuit, and memory
Amaya et al. A digital offset reduction method for dynamic comparators based on phase measurement
US20220407674A1 (en) Clock recovery training
US20240162921A1 (en) Spur and image suppression in a radio frequency signal generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination