CN114124252B - 高速差分信号校正系统 - Google Patents

Abstract

本发明实施例涉及一种高速差分信号校正系统，该系统包括：异或门电路，分别对接收的第一电平信号和第二电平信号进行逻辑运算预处理后，输出三条支路的电平信号；滤波电路，对第五电平信号进行滤波处理，获取第六电平信号；信号反转电路，将第六电平信号进行反转，获取第七电平信号；第一信号处理电路，根据第四电平信号和第五电平信号，获取第八电平信号，以及根据第四电平信号和第七电平信号，输出第九电平信号；第二信号处理电路，根据第八电平信号和第九电平信号，输出与第三电平信号的相位相反的第十电平信号。通过该方式，即使输入信号存在高速差分信号PN skew，在信号接收端也可以对其进行消除。

Description

高速差分信号校正系统

技术领域

本发明实施例涉及电子电路技术领域，尤其涉及一种高速差分信号校正系统。

背景技术

高速差分信号如今已经广泛地运用到服务器、PC、手机等行业领域，高速差分信号由两根信号组成，信号P与信号N，高速设计时，对这两根信号有着相应的规范要求，例如P与N的长度需要等长，不能够出现大的传输时间差，这样会有可能导致整个系统的崩溃。

在实际的开发设计中，PN等长做法普遍的方式是，在设计PCB板卡时，对高速信号的P和N进行等长规制的设定，让其在PCB板卡上Trace走线物理长度保持一致，但这也只是在物理长度上等长，但传输时间P与N能否真正做到等时，仍旧不完全确定，因为PCB板卡材质是由玻纤布及树脂组成，这就导致P与N在传输的过程中所经历的介质不完全一致，也就导致P与N周围的介电常数值不一样，这样他们在介质中传输的时延也就不同，虽然看似PCB板卡上做到了等长，实际P与N并不完全是同时到达接收端。

而且，高速信号的板卡往往密度很大，要想在PCB上对PN信号进行物理等长，需要对P或者N进行绕线，但是往往PCB板卡上面并没有足够的空间进行绕线，从而让设计师对整个板卡进行空间压缩，挤出绕线空间，这样就大大增加了人工成本，而且还需要对PCB材质进行合理选择，选取扁平布材质的PCB，减少PN之间的传输速度差异，减少PN之间的传输延时，这往往就导致设计成本的提升。

发明内容

本申请提供了一种高速差分信号校正系统，以解决现有技术中对于消除高速差分信号的方案本身，并不能完全消除差分信号，且现有技术方案增加人工成本，以及设计成本等的技术问题。

第一方面，本申请提供了一种高速差分信号校正系统，该系统包括：

异或门电路，用于分别对接收的第一电平信号和第二电平信号进行逻辑运算预处理后，输出三条支路分别对应的电平信号，其中，第一条支路对应第三电平信号，第二条支路对应第四电平信号，第三条支路对应第五电平信号；

滤波电路，用于对第五电平信号进行滤波处理，获取第六电平信号；

信号反转电路，用于将第六电平信号进行反转，获取与第六电平信号相位相反的第七电平信号；

第一信号处理电路，用于根据第四电平信号和第五电平信号，获取第八电平信号，以及根据第四电平信号和第七电平信号，输出与第八电平信号的相位相反的第九电平信号；

第二信号处理电路，用于根据第八电平信号和第九电平信号，输出与第三电平信号的相位相反的第十电平信号，其中，第三电平信号为高速差分信号校正系统的第一输出电平信号，第十电平信号为高速差分信号校正系统的第二输出电平信号。

本申请实施例提供的上述技术方案与现有技术相比具有如下优点：

本申请实施例提供的高速差分信号校正系统，异或门电路，分别对接收的第一电平信号和第二电平信号进行逻辑运算预处理后，输出三条支路分别对应的电平信号。滤波电路，对第五电平信号进行滤波处理，用以确保第五电平信号确实为真正的高电平信号，非噪声纹波电平信号。信号反转电路，用于将第六电平信号进行反转，获取与第六电平信号相位相反的第七电平信号。第一信号处理电路，用于根据第四电平信号和第五电平信号，获取第八电平信号，以及根据第四电平信号和第七电平信号，输出与第八电平信号相位相反的第九电平信号。而第二信号处理电路，用于根据第八电平信号和第九电平信号，输出与第三电平信号的相位相反的第十电平信号。其中，第三电平信号为整个系统的其中一路输出信号，而第十电平信号为整个系统的另一路输出信号。因此，通过高速差分信号校正系统的第一电平信号和第二电平信号，不论输入的信号的相位如何（相位相同或者相反），都能够保证输出的电平信号相位相反。通过该方式，即使输入信号存在高速差分信号PN skew，在信号接收端也可以对其进行消除。而这种消除并不涉及人工对于PCB设计，也不会对PCB材质进行硬性要求，因此适应性更加广泛，而且不会增加人工成本以及设计成本等。

附图说明

图1为本发明实施例提供的一种高速差分信号校正系统结构示意图；

图2为本发明提供的异或门电路的一种可实现的具体结构示意图；

图3为本发明提供的滤波电路的一种可实现的具体结构示意图；

图4为本发明提供的信号反转电路的一种可实现的具体结构示意图；

图5为本发明提供的第一信号处理电路的一种可实现的具体结构图；

图6为本发明提供的第二信号处理电路的一种可实现的具体结构示意图；

图7为本发明提供的高速差分信号校正系统的一种可实现的整体电路结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为便于对本发明实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本发明实施例的限定。

针对背景技术中所提及的技术问题，本申请实施例提供了一种高速差分信号校正系统，具体参见图1所示，图1为本发明实施例提供的一种高速差分信号校正系统结构示意图，该系统包括：异或门电路10、滤波电路20、信号反转电路30、第一信号处理电路40，以及第二信号处理电路50。

异或门电路10，用于分别对接收的第一电平信号和第二电平信号进行逻辑运算预处理后，输出三条支路分别对应的电平信号，其中，第一条支路对应第三电平信号，第二条支路对应第四电平信号，第三条支路对应第五电平信号；

滤波电路20，用于对第五电平信号进行滤波处理，获取第六电平信号；

信号反转电路30，用于将第六电平信号进行反转，获取与第六电平信号相位相反的第七电平信号；

第一信号处理电路40，用于根据第四电平信号和第五电平信号，获取第八电平信号，以及根据第四电平信号和第七电平信号，输出与第八电平信号的相位相反的第九电平信号；

第二信号处理电路50，用于根据第八电平信号和第九电平信号，输出与第三电平信号的相位相反的第十电平信号，其中，第三电平信号为高速差分信号校正系统的第一输出电平信号，第十电平信号为高速差分信号校正系统的第二输出电平信号。

在一个具体的例子中，假设信号接收端接收到的第一电平信号为1，第二电平信号为1。也即是说，接收端接收到的两个电平信号相同，存在高速差分信号PN skew。高速差分信号PN skew是指，高速差分信号P与N这两根信号不等长，也就是bit位到达接收端时，P和N所用时间不同，如果P和N所用时间相同，那么接收到的P和N会相位相反。这种差异会造成多种问题的产生，例如PN不同时到达会带来更多的共模噪声，以及接收端做差时，极有可能产生错误的判断，会对整个系统都产生极其严重的影响。

未解决该问题，首先通过本申请实施例系统中的异或门电路10后，分别对第一电平信号和第二电平信号进行逻辑运算预处理，输出三条支路分别对应的电平信号。

可选的，第一条支路的对应的第三电平信号与第一电平信号相位相同，第二条支路对应的第四电平信号的相位根据第一电平信号和第二电平信号的相位确定；第三条支路对应的第五电平信号的相位与第二电平信号的相位相同。

在一个可选的例子中，异或门电路10可以包括如下部件，具体参见图2所示，图2示意出了异或门电路10的一种可实现的具体结构示意图，包括：第一电压滤除电路C1、第二电压滤除电路C2，以及异或门电路U1。

在一个具体的例子中，第一电压滤除电路为电容C1、第二电压滤除电路电容C2。

其中，第一电压滤除电路C1，用于将第一电平信号P中的直流电压滤除掉，输出第三电平信号；

第二电压滤除电路C2，用于将第二电平信号N中的直流电压滤除掉，输出第五电平信号；

异或门电路U1，用于对分别经过滤除处理后的第一电平信号P和第二电平信号N执行异或处理，获取第四电平信号。

也即是说，如上所介绍的例子，经过异或门电路10处理后，获取的第三电平信号依然是1，第四电平信号是经过异或门电路U1处理后的信号，所以第四电平信号为0，第五电平信号也依然是1。

然后，利用系统中的滤波电路20对第五电平信号进行滤波处理。其目的在于保证输出的电平信号为真正的高电平信号，而非噪声纹波。由此可以避免当第二电平信号为纹波噪声时，造成后面的误输出。

在一个可选的例子中，具体参见图3所示，图3示意出了滤波电路20的一种可实现的具体结构示意图。

滤波电路20可以包括如下结构：第一比较器U2、第一电阻R1和第二电阻R2；

第一比较器的第一输入端与异或门电路10的第一输出端电连接（图3中未显示，具体可以参见下文即将说明的附图7），比较器的第二输入端分别电连接第一电阻R1和第二电阻R2；比较器的输出端电连接信号反转电路30（图3中未显示，具体可以参见下文即将说明的附图7），用于输出第六电平信号；

第一电阻R1和第二电阻R2的另一端均接地。

其中，第一比较器U2没有反馈电阻，处于非线性状态，正极输入端接VCC，负极输入端接-VCC。只要选择合适的第一电阻R1与第二电阻R2的阻值，即可让第一比较器U2的反向输入端电压（本申请实施例中，是第二输入端电压）小于正向输入端电压（本申请实施例中，是第一输入端电压）。

在一个可选的例子中，例如设计第一电阻R1的阻值和第二电阻R2的阻值相同。此时，第一比较器U2的反向输出电压为0.5VCC。而正输入为1VCC，自然第一比较器U2的输出电平信号为高电平信号。如此一来，可以确保当第二电平信号为真正的高电平信号，而非噪声纹波（如果第二电平信号为噪声纹波，那么其电压一般小于0.5VCC，那么第一比较器U2输出的电平信号b必然为0）时，第一比较器U2的输出同样为高电平信号。

当然，第一电阻R1和第二电阻R2的值也可以不设置为相同，但是其设定的值，必要保证当第二电平信号为高电平时，第一比较器U2输出的第六电平信号同样为高电平。当第二电平信号为低电平时，第一比较器U2输出的第六电平信号同样为低电平信号，防止误判情况发生。

信号反转电路30，用于对第六电平信号进行反转，获取与第六电平信号相位相反的第七电平信号。例如上文所提及第六电平信号b为1，那么，经过信号反转电路30后，获取的第七电平信号为0。

在一个可选的例子中，具体参见图4所示，图4中示意出信号反转电路30的一种可实现的具体结构示意图。

包括：第二比较器U3、第三电阻R3、第四电阻R4、第五电阻R5；

其中，第三电阻R3的一端电连接滤波电路20的输出端（图4中未显示，具体可以参见下文即将说明的附图7）；第三电阻R3的另一端电连接第二比较器U3的第一输入端；

第四电阻R4的一端电连接第二比较器U3的第二输入端，第四电路的另一端接地；

第五电阻R5作为第二比较器U3的负反馈，第五电阻R5的一端电连接第二比较器U3的输出端，另一端电连接第二比较器U3的第一输入端；

第二比较器U3的输出端，作为信号反转电路30的输出端，电连接第一信号处理电路40（图4中未显示，具体可以参见下文即将说明的附图7），用于输出第七电平信号。

具体的，第二比较器U3有负反馈电阻（第五电阻R5）的存在，所以第二比较器U3处 于线性放大状态，满足虚短虚断的属性，即第二比较器U3的正向和反向输入端处电流为0， 正向与反向输入处电压值相等，由此等式条件可得第七电平信号

，此时，只要 选择合适的第四电阻R4和第五电阻R5，让其输出d=-b，即输出d为0，即R4=R5。

第一信号处理电路40，用于根据第四电平信号以及第五电平信号，获取第八电平信号。

在一个可选的例子中，具体参见图5所示，图5示意出了第一信号处理电路40的一种可实现的具体结构图。包括第一晶体管Q1、非门逻辑电路U4，以及第二晶体管Q2。

第一晶体管Q1的栅极电连接异或门电路U1的输出端（图5中未显示，具体可以参见下文即将说明的附图7）；第一晶体管Q1的漏极电连接第二电压滤除电路C2的输出端；

第一晶体管Q1的源极，作为第一信号处理电路40的第一输出端，电连接第二信号处理电路50（图5中未显示，具体可以参见下文即将说明的附图7），用于输出第八电平信号；

非门逻辑电路U4的一端电连接异或门电路U1的输出端（图5中未显示，具体可以参见下文即将说明的附图7）；

非门逻辑电路U4的另一端电连接第二晶体管Q2的栅极；

第二晶体管Q2的漏极电连接信号反转电路30（图5中未显示，具体可以参见下文即将说明的附图7）；

第二晶体管Q2的源极作为第一信号处理电路40的第二输出端，电连接第二信号处理电路50（图5中未显示，具体可以参见下文即将说明的附图7），用于输出第九电平信号。

在一个具体的例子中，第一晶体管Q1的栅极电连接异或门电路U1的输出端，也即是第一晶体管Q1的栅极输入的是第四电平信号，如上所介绍的例子中，第四电平信号为0。

第一晶体管Q1的漏极电连接第二电压滤除电路C2的输出端，也即是第一晶体管Q1的漏极输入的电平信号为第五电平信号1。但是考虑到第一晶体管Q1的栅极输入的信号为0，所以第一晶体管Q1截止。第一晶体管Q1的源极作为第一信号处理电路40的第一输出端输出的第八电平信号为0。

而非门逻辑电路U4的一端电连接以后们电路的输出端，所以非逻辑门电路的输出信号为1，另一端电连接第二晶体管Q2的栅极，第二晶体管Q2的栅极输入信号为1。

第二晶体管Q2的漏极电连接信号反转电路30，如上所介绍的例子，信号反转电路30输出的信号为0，所以第二晶体管Q2导通。而第二晶体管Q2的源极作为第一信号处理电路40的第二输出端，所输出的第九信号为0，也即是第八电平信号和第九电平信号的相位相反。

第二信号处理电路50，用于根据第八电平信号和第九电平信号，输出与第三电平信号的相位相反的第十电平信号。

在一个可选的例子中，具体参见图6所示，图6中示意出了第二信号处理电路50的一种可实现的具体结构示意图。

第二信号处理电路50包括：第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11，以及第三比较器U6；

第六电阻R6的一端接地，另一端与第九电阻R9的一端电连接；

第九电阻R9的一端电连接第一信号处理电路40的第一输出端（图6中未显示，具体可以参见下文即将说明的附图7）；第九电阻R9的另一端分别电连接第八电阻R8的一端，以及第三比较器U6的第一输入端；

第八电阻R8的另一端电连接第一信号处理电路40（图6中未显示，具体可以参见下文即将说明的附图7）的第二输出端，以及第七电阻R7的一端，第七电阻R7的另一端接地；

第三比较器U6的第二输入端分别电连接第十电阻R10的一端，以及第十一电阻R11的一端；第三比较器U6的输出端，作为第二信号处理电路50的输出端，用于所输出第十电平信号；

第十电阻R10的另一端接地；

第十一电阻R11作为第三比较器U6的负反馈电路，另一端电连接第二信号处理电路50的输出端。

其中，第八电平信号1在第六电阻R6的下拉作用下变为0。通过第九电阻R9输入到第三放大器的正向输入端（第三放大器的第一输入端），第九电平信号0通过第八电阻R8输入到第三放大器的正向输入端，而第三放大器的反向输入端是通过第十电阻R10接地的，所以第三放大器的输出端，作为第二信号处理电路50的输出端输出的第十电平信号为0（即使有第十一电阻R11作为第三比较器U6的负反馈电路，连接第三放大器的反向输入端，也不会影响结果）。

其中，第三电平信号为高速差分信号校正系统的第一输出电平信号，为高电平1，第十电平信号为高速差分信号校正系统的第二输出电平信号为低电平0。

由此可知，综上高速差分信号校正系统，完全保证最终接收的两路信号为相位相反的信号，那么当相位相反的两路信号做差时，则可以消除高速差分信号PN skew。

以上，仅仅是列举出第一电平信号为1，第二电平信号同样为1的情况。而在下文中，为了能够更加精确的验证本申请提供的高速差分信号校正系统可以保证最终输出的信号为相位相反的两路信号，进而方便后续消除高速差分信号，以下文中两路信号分别为不同情况为例，进行进一步的辅助说明。具体参见图7所示，图7示意出了高速差分信号校正系统的一种可实现的整体电路结构示意图。图7中的具体结构介绍可以参见图1至图6所示，这里不再赘述。

本部分将以信号包括P信号和N信号为例进行说明。假设接收端接收到的P信号和N信号时，在时间上并非同时接收到，而是N信号滞后P信号一段时间，即PN存在skew。

具体参见图7所示，在T1时刻，输入P为0，N为高逻辑电平1（即VCC），分别经过第一电压滤除电路C1以及第二电压滤除电路C2，滤除偏置直流电压之后，进入异或门U1。由于U1为异或门，所以输出的第四电平信号a为逻辑高电平1，输出a一路经过非门U4，U4输出c为逻辑0电平，一路输入给Q1的栅极，因此Q1导通。由于c为0，因此Q2栅极为0，Q2截止。因此R9的左边f 为1，R8的左边g被R7下拉到地，因此为0。f和g作为U6的两个输入端，由于R11为U6的负反馈电阻，因此U6处于线性放大，满足虚短虚断的条件，即运放U6的正向和反向输入电流为0，正向输入和反向输入处的电压值相等。可得：

那么，选择合适的R8，R9，R10，以及R11，让其输出h=g+f为1，因此T1时刻是输出信号，第三电平信号Pout为0，第十电平信号Nout为1，满足PN互为相反数。

在T2时刻，P为1，N为1，因此此时不满足PN互为相反数，这是由于PN skew导致的。 此时U1异或门输出a为0，U4输出c为1，Q2导通。由于a为0，因此Q1截止，由于U2没有反馈电 阻，因此U2处于非线性状态，选择合适的R1与R2阻值（阻值相等），让U2的反向输入端电压为 0.5VCC ，这样即确保此时的N高电平为真正高电平，而非噪声纹波。由于第二比较器U3有R5 负反馈电阻的存在，因此第二比较器U3处于线性放大状态，满足虚短虚断的属性，即第二比 较器U3的正向与方向输入端处电流为0，正向与反向输入处电压值相等，由此等式条件可得

，选择合适的R4，R5，让其输出d=-b，即输出d为0，因此此时g为0，f由于R6的下 拉作用也为0 ，因此h=f+g=0，因此输出N为0。因此综上，此时Pout为1，Nout为0，PN互为相反 数。

在T3时刻，此时P为1，N为0。同理，a为1，U4的反向逻辑输出c为0，那么Q2截止，g为被R7下拉至0。N为0，a为1，Q1导通，因此f为0，因此输出h=g+f=0，因此输出N为0，综上，Pout为1，Nout为0，PN互为相反数。

在T4时刻，P为0，N为0，此时异或门U1的输出a为0，因此Q1截止，U4的反向逻辑输出c为1，因此Q2导通，由于N为0，此时U2的正向输入端小于反向输入端，因此输出b为0，由前面公式可得d=-b，因此输出d为1，因此g为1，所以U6的输出h=g+f=1，因此此时N为1，综上，Pout为0，Nout为1，此时P和N仍互为相反数。

综上可知，无论接收端接收到的信号P为0或1，N为0或1，任何情况下，最终经过高速差分信号校正系统输出的两路信号都是互为相反数的两路信号。

在一个可选的例子中，防纹波电路还包括：第一滤波电容C4以及第二滤波电容C5；

第一滤波电容C4的一端电连接第一比较器U2的正电源端，另一端接地；

第二滤波电容C5的一端电连接第二电阻R2的另一端，另一端接地。

可选的，信号反转电路30还包括：第三滤波电容C3；

第三滤波电容C3的一端电连接第二比较器U3的输出端，第三滤波电容C3的另一端电连接第一信号处理电路40。

可选的，第二信号处理电路50还包括：第四滤波电容C6；

第四滤波电容C6的一端分别电连接第十电阻R10的一端，以及第三比较器U6的正极电源端。

以上结构具体参见图7所示，滤波电容就是起到滤波的作用。所以这里不再过多赘述。

本发明实施例提供的一种高速差分信号校正系统，异或门电路，分别对接收的第一电平信号和第二电平信号进行逻辑运算预处理后，输出三条支路分别对应的电平信号。滤波电路，对第五电平信号进行滤波处理，用以确保第五电平信号确实为真正的高电平信号，非噪声纹波电平信号。信号反转电路，用于将第六电平信号进行反转，获取与第六电平信号相位相反的第七电平信号。第一信号处理电路，用于根据第四电平信号和第五电平信号，获取第八电平信号，以及根据第四电平信号和第七电平信号，输出与第八电平信号相位相反的第九电平信号。而第二信号处理电路，用于根据第八电平信号和第九电平信号，输出与第三电平信号的相位相反的第十电平信号。其中，第三电平信号为整个系统的其中一路输出信号，而第十电平信号为整个系统的另一路输出信号。因此，通过高速差分信号校正系统的第一电平信号和第二电平信号，不论输入的信号的相位如何（相位相同或者相反），都能够保证输出的电平信号相位相反。通过该方式，即使输入信号存在高速差分信号PNskew，在信号接收端也可以对其进行消除。而这种消除并不涉及人工对于PCB设计，也不会对PCB材质进行硬性要求，因此适应性更加广泛，而且不会增加人工成本以及设计成本等。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种高速差分信号校正系统，其特征在于，所述系统包括：

异或门电路，用于分别对接收的第一电平信号和第二电平信号进行逻辑运算预处理后，输出三条支路分别对应的电平信号，其中，第一条支路对应第三电平信号，第二条支路对应第四电平信号，第三条支路对应第五电平信号；

滤波电路，用于对所述第五电平信号进行滤波处理，获取第六电平信号；

信号反转电路，用于将所述第六电平信号进行反转，获取与所述第六电平信号相位相反的第七电平信号；

第一信号处理电路，用于根据所述第四电平信号和所述第五电平信号，获取第八电平信号，以及根据所述第四电平信号和所述第七电平信号，输出与所述第八电平信号的相位相反的第九电平信号；

第二信号处理电路，用于根据所述第八电平信号和所述第九电平信号，输出与所述第三电平信号的相位相反的第十电平信号，其中，所述第三电平信号为所述高速差分信号校正系统的第一输出电平信号，所述第十电平信号为所述高速差分信号校正系统的第二输出电平信号。

2.根据权利要求1所述的系统，其特征在于，所述异或门电路，包括：第一电压滤除电路、第二电压滤除电路，以及异或门电路；

所述第一电压滤除电路，用于将所述第一电平信号中的直流电压滤除掉，输出所述第三电平信号；

所述第二电压滤除电路，用于将所述第二电平信号中的直流电压滤除掉，输出所述第五电平信号；

所述异或门电路，用于对分别经过滤除处理后的第一电平信号和第二电平信号执行异或处理，获取所述第四电平信号。

3.根据权利要求1或2所述的系统，其特征在于，所述滤波电路包括第一比较器、第一电阻和第二电阻；

所述比较器的第一输入端与所述异或门电路的第一输出端电连接，所述比较器的第二输入端分别电连接所述第一电阻和所述第二电阻；所述比较器的输出端电连接所述信号反转电路，用于输出所述第六电平信号；

所述第一电阻和所述第二电阻的另一端均接地。

4.根据权利要求3所述的系统，其特征在于，所述第一电阻的阻值与所述第二电阻得到阻值相等。

5.根据权利要求1或2所述的系统，其特征在于，所述信号反转电路包括：第二比较器、第三电阻、第四电阻、第五电阻；

其中，所述第三电阻的一端电连接所述滤波电路的输出端；所述第三电阻的另一端电连接所述第二比较器的第一输入端；

所述第四电阻的一端电连接所述第二比较器的第二输入端，所述第四电阻 的另一端接地；

所述第五电阻作为所述第二比较器的负反馈，所述第五电阻的一端电连接所述第二比较器的输出端，另一端电连接所述第二比较器的第一输入端；

所述第二比较器的输出端，作为所述信号反转电路的输出端，电连接所述第一信号处理电路，用于输出所述第七电平信号。

6.根据权利要求2所述的系统，其特征在于，第一信号处理电路，包括：第一晶体管、非门逻辑电路，以及第二晶体管；

所述第一晶体管的栅极电连接所述异或门电路的输出端；所述第一晶体管的漏极电连接所述第二电压滤除电路的输出端；

所述第一晶体管的源极，作为所述第一信号处理电路的第一输出端，电连接所述第二信号处理电路，用于输出所述第八电平信号；

所述非门逻辑电路的一端电连接所述异或门电路的输出端；

所述非门逻辑电路的另一端电连接所述第二晶体管的栅极；

所述第二晶体管的漏极电连接所述信号反转电路；

所述第二晶体管的源极作为所述第一信号处理电路的第二输出端，电连接所述第二信号处理电路，用于输出所述第九电平信号。

7.根据权利要求1或2所述的系统，其特征在于，第二信号处理电路，包括：第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻，以及第三比较器；

所述第六电阻的一端接地，另一端与所述第九电阻的一端电连接；

所述第九电阻的一端电连接所述第一信号处理电路的第一输出端；所述第九电阻的另一端分别电连接所述第八电阻的一端，以及所述第三比较器的第一输入端；

所述第八电阻的另一端电连接所述第一信号处理电路的第二输出端，以及所述第七电阻的一端，所述第七电阻的另一端接地；

所述第三比较器的第二输入端分别电连接所述第十电阻的一端，以及所述第十一电阻的一端；所述第三比较器的输出端，作为所述第二信号处理电路的输出端，用于所输出所述第十电平信号；

所述第十电阻的另一端接地；

所述第十一电阻作为所述第三比较器的负反馈电路，另一端电连接所述第二信号处理电路的输出端。

8.根据权利要求3所述的系统，其特征在于，所述滤波电路 还包括：第一滤波电容以及第二滤波电容；

所述第一滤波电容的一端电连接所述第一比较器的正电源端，另一端接地；

所述第二滤波电容的一端电连接所述第二电阻的另一端，另一端接地。

9.根据权利要求5所述的系统，其特征在于，所述信号反转电路还包括：第三滤波电容；

所述第三滤波电容的一端电连接所述第二比较器的输出端，所述第三滤波电容的另一端电连接所述第一信号处理电路。

10.根据权利要求7所述的系统，其特征在于，所述第二信号处理电路还包括：第四滤波电容；

所述第四滤波电容的一端分别电连接所述第十电阻的一端，以及所述第三比较器的正极电源端。

Images