TW200531068A - Sense amplifier and method for generating variable reference level - Google Patents
Sense amplifier and method for generating variable reference level Download PDFInfo
- Publication number
- TW200531068A TW200531068A TW094106393A TW94106393A TW200531068A TW 200531068 A TW200531068 A TW 200531068A TW 094106393 A TW094106393 A TW 094106393A TW 94106393 A TW94106393 A TW 94106393A TW 200531068 A TW200531068 A TW 200531068A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- cell
- level
- power supply
- semiconductor memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Landscapes
- Read Only Memory (AREA)
Description
20〇531〇68 九、發明說明: 本申請案主張於2004年3月10號提出申請之韓國專 利申請案第2004-16253號和2004年7月20號向韓國智慧 財產局提出申請之韓國專利申請案第2004-56509號的優 先權,該專利申請案所揭露之内容完整結合於本說明書中。 【發明所屬之技術領域】 本發明是關於一種半導體記憶裝置的感測放大器,特 別是關於一種感測放大器以及改變感測放大器中參考準位 的方法’此感測放大器用於偵測資料。 【先前技術】 隨著記憶體容量不斷增加的趨勢,在位元線電壓轉變 到穩定準位之前,由於相對弱的資料訊號和長時間的延 遲,讀入資料會出現失敗。由於這個原因,當經由減少位 元線的延遲時間而要求較低的電源準位時,記憶體裝置通 常使用感測放大器來放大資料的訊號準位,以便提供更穩 定的讀入操作。一種藉由感測放大器讀入資料的範例技 術,揭露於2000年7月4號公佈的美國專利申請案第 6,084,797號中,名為“讀入多準位記憶胞的方法”。 通常,感測放大器在核心胞的讀入操作期間,將從核 心胞偵測到的核心胞電流Ic與參考胞電流Ir比較,此Ir 具有預定的準位。依據比較結果,確定感測的核心是工作 胞(on-cell)還是停止胞(off-cell)。舉例而言,如果核心 胞電流Ic小於參考胞電流Ir ’認為核心胞是停止胞D〇。 如果核心胞電流Ic大於參考胞電流〗忍為核心胞是工作 200531068 16273pif.doc 胞D1。在此確定期間,核心胞電流(I〇n和I〇ff,即工作 胞電流和停止胞電流)和參考電流(Iref,即參考胞電流 Ir)的變化,Ic、lr可以由下面的電源電壓的函數確定。 圖1是表示參考胞電流和核心胞電流變化的曲線圖, 這兩個電流是半導體記憶裝置中的變化的電源電壓的函 數。 如圖1所示,當核心胞是停止狀態(D〇)時,核心胞 停止電流I〇ff小於參考胞電流Iref。但是,當基於核心胞 的電氣特性(參照圖1的箭頭1的陰影部分),將高電壓 電源加到電路上時,胞電流和參考電流Iref之間的差逐漸 減少。由於在高電壓HVcc環境中與參考電壓比較缺少感 測範圍,核心胞停止電流l0ff不足以致能感測放大器的讀 入操作。反之,當核心胞條件地處於工作狀態(D1)時, 核心胞工作電流I〇n大於參考電流Iref,由於核心胞的電 氣特性(參照圖1的箭頭2的陰影部分),在低電壓條件 LVCC下,來自參考電流^#的範圍差減少。另外,在此情 況下,感測放大器難以偵測核心胞的工作狀態。 【發明内容】 本發明關注於一種感測放大器以及防止由於減少的範 圍電壓造成的讀入失敗的方法,本發明隨著操作電壓的變 化’從變化的參考胞準位(例如參考胞電流或參考胞電壓) 中哉別有效資料,確保足夠的工作電流和停止電流範圍。 一方面,本發明關注於半導體記憶裝置的一種感測放 大态’包括:參考胞準位控制單元,依照半導體記憶裝置 6 200531068 16273pif.doc 的電源電_變化而改㈣於識別資料的參考胞準位,不 論電源電B何變化,均可保證朗㈣時有足夠的工作 =和停止電流範圍;核心胞準㈣測器,感測半導體記 fe裝置的核心胞準位;比較器,經由比較核心胞準位和參 考胞準位而識別儲存在核心胞中的資料。 。在一個實施例中,參考胞控制單元包括··參考準位控 制器,響應比較電壓產生多個參考準位控制電壓,並依據 預定的電阻比從電源電壓分出多個電壓;參考準位產生 為,響應多個參考準位控制電壓,選擇地轉換成多個參考 電流,並響應參考電流總和產生參考胞電流。 在另一個實施例中,當電源電壓減少到低於比較電壓 時’參考胞控制單元減少參考胞電流以增加參考胞電流和 工作胞電流之間的差異;當電源電壓升高到高於比較電壓 時,參考胞控制單元增加參考胞電流以增加參考胞電流和 停止胞電流之間的差異。 . 在另一個實施例中,參考準位控制器包括:比較電壓 產生為,從變化的電源電壓得到固定的準位,以此固定的 準位輸出比較電壓;電壓分配器,藉由多個連在電源電壓 和地之間的電阻,依據預定的來自變化的電源電壓的電阻 比,提供多個分壓;控制電壓產生器,當對應的分壓高於 比較電壓時,輸出每個參考準位控制電壓。 在另一個實施例中,控制電壓產生器包括:多個比較 單元,用於將分壓與比較電壓進行比較。 在另一個實施例中,當分壓高於比較電壓時,控制電 7 200531068 16273pif.doc 壓產生為增加被啟動的參考準位控制電壓的數目;當分壓 低於比較兒壓時,控制電壓產生器減少被啟動的參考準位 控制電壓的數目。 ,另一個實施例中,參考準位產生器包括:參考電流 產生單元1生第一參考電济L,用為產生參考胞電流之參 考;轉換單元,回應從參考準位控制器提供的多個參考準 位控制電壓,有選擇地輸出多個第二參考電流,用作改變 • 料胞電流,·參考準位輸出單元,提供第_和第二參考電 流的總和,作為送到比較器的參考胞準位。 在另一個實施例中,第一參考電流和每個第二參考電 流具有彼此相同的準位。 在另一個實施例中,轉換單元包括:多個轉換電晶 體,響應多個參考準位控制電壓,有選擇地驅動多個第: 參考電流。 在另一個實施例中,每個轉換電晶體具有與半導體記 憶裝置的核心胞相同的操作特性。 φ 在另一個實施例中,每個轉換電晶體是NMOS或是 PMOS電晶體。 在另一個實施例中,轉換電晶體是快閃記憶胞電晶 體。 曰 在另一個實施例中,參考胞準位控制單元包括:表 準位控制H,響應比較電壓產生多個參考準位控制電壓, 依據預定的電阻比,產生從電源電壓分出的多個電壓·來 考準位產生器,響應多個參考準位控制電壓,有選擇地^ 8 200531068 接多個電阻,經由將電源電壓除以選擇地連接的電阻的組 合阻值,產生參考胞電壓。 在另一個實施例中,當電源電壓減少到低於比較電壓 時,麥考胞控制單元減少參考胞電壓以增加參考胞電流和 工作胞電流之_差異;當電源電壓升高到高於比較電壓 時,參考胞控制單元增加參考胞電壓以增加參考胞電流和 停止胞電流之間的差異。 隹另一
只她例T,茶考準位控制器包括··比較電壓 產生器’從變化的電源賴得到固㈣準位,以此固定的 準位輸出比較電壓;電壓分配器,藉由多個連在電源霞 和地之間的電阻’依據預定的來自變 個分壓:控制㈣產生器,當對應的分壓L 乂电ι日守,輸出母個參考準位控制電壓。 在另個實施例中,控制電麼產生器包括:多個比較 早凡用於將分壓與比較電壓進行比較。 在另-個實施例中,當分壓高於比較電㈣ 的參考準位控侧“目;;分】 ==控制電壓產生器減少被啟動的參考準位 產生中’參考準位產生器包括:參考電流 i王早兀包括弟一輪出電阻;鞋施昆;伽 __叫—=二 d 9 200531068 16273pif.doc 阻的組合阻值而產生的。 辦,實施例巾,轉換單元包括:多個轉換電晶 體a應夕個茶考準位控制電壓,有選擇地將望一^ 出電阻與第一輸出電阻並聯。 u弟一輸 ,另’實施财,每個轉換電晶體具有 k I置的核錢相同的操作特性。 ¥體a己 或是 在另一個實施例中,每個轉換電晶體是nm PMOS電晶體。 b 在另 個貫施例中,轉換電晶體是快閃記憶 胞電 曰曰 另一方面,本發明關注於半導體記憶裝置中 :,法,包括以下步驟:(a)依照半導體記憶裝置^命雷 壓的變變參考胞準位,不論電壓如何變^ 2證識财料時有足夠的卫作胞和停止胞範 ; "V體記縣置的核心胞準位;以及⑻經由比較核心二進 位和茶考胞準位而識·存在核心、胞巾的資料。X y 在一個實施例中,步驟(a)包括以下步驟 ,電壓中產生固定準位的比較電壓;(a_2= 2比的電源電壓除以多個電阻得到的電壓,與比較電屋 5較結果產生多個參考準位控制電壓;(a_3) (::)ί庫轉⑼壓,轉換成多個參考電流;以及 心轉換1的參考電流的組合,產生參考胞電流。 $ι丨W 2另上個男'轭例中,在步驟(a_3)中,當電源電壓減少 * 一;比較電壓時,被啟動的參考電流數目減少,而當電 200531068 16273pif.doc 源電壓升高到高於比較電壓時,被啟動的參考電流數目增 加。 在另一個貫施例中,在步驟(a_3)中,轉換過的參考電 流是從電晶體產生的,此電晶體具有與核心胞相同的操作 特性。 在另-個貫施例巾,在步驟⑻巾,當電源電壓減少到 低於比較電壓時,參考胞f流減少以增加參考胞電流和工 作胞電流之間的差異;當電源電壓升高到高於比較電壓 時,參考胞電流增加以增加參考胞電流和停止胞電流之間 的差異。 在另-個貫施例+,步驟⑷包括以下步驟:㈤)從電 源電壓的變化中產生固定準位的比較電壓;(a_2)使用預定 的電阻比,將電源電壓除以多個電阻得到分壓;(a_3)響應 比較結果,將分壓與比較電壓比較,並產生多個參考準位 控制電壓;(a-4)響應多個參考準位控制電壓,有選擇地連 接多個輸出電阻;以及(a-5)經由將電源電壓除以輸出電阻 的組合電阻比’產生參考胞電流。 在另-個κ施例中’在步驟(a_4)中,當電源電壓減少 到低於比較電壓日守,輸出電阻的組合電阻增加,當電源電 壓升高到高於^較電壓時,輸出電阻的組合電阻減少; 在另-D例中,在步驟⑻中,當電源電壓減少到 低於比較電壓時’,切胞電壓減少以增加參考胞電壓和工 作胞電流之間的域;而當㈣電壓升高職於比較電壓 0$,參考胞電力17以增加參考胞電麼和停止胞電流之間 200531068 16273pif.doc 的差異 另一個方面,本發明關注於—種產生參考準位的方 法’經由將參考胞電流與核心胞電流進行比較,以識別儲 存在+導體記憶裝置L中的:#料, 驟:⑻響應從半導體記憶裝置的電源電 = 個參考準位控制電壓’並依據預定的電阻= 電源電壓分出電壓;以及(b)響應參考準位㈣電壓,
換成多個參考電流,應轉換過的參考電流的組 參考胞電流。 另一個方面,本發明關注於—種產生參考準位的方 法,經由將參考胞電壓與核心胞電壓進行比較,以識別儲 存在半導體記憶裝置核心胞中的資料,此方法包括以下步 驟:(a)響應從半導體記憶裝置的電源電壓產生的比較電 壓,產生多個參考準位控制電壓,並依據預定的電阻比從 電源電壓分出電壓;以及(b)響應參考準位控制電壓調整輸 出電阻的阻值,並回應調整過的阻值產生參考胞電壓。 另一個方面,本發明關注於一種產生參考準位的方 法,經由將參考胞電流與核心胞電流比較,以識別儲存在 半導體記憶裝置核心胞中的資料,此方法包括以下步驟: (a)從半導體記憶裝置的電源電壓的變化中,以固定準位產 生比較電壓;(b)依據預定的電阻比,將電源電壓除以多個 電阻,響應比較電壓和分壓產生多個參考準位控制電壓; (c)響應參考準位控制電壓轉換多個參考電流;以及(d)響應 轉換過的參考電流的組合以產生參考胞電流。 12 200531068 16273pif.doc 另一個方面’本發明關注於一種產生參考準位的方 法’經由將參考胞電壓與核心胞電壓比較,以識別儲存在 半導體記憶裝置核心胞中的資料,此方法包括以丁步驟: ⑻從半導體記憶裝置的電源電壓的變化中,以固定準位產 生比較電壓;(b)依據預定的電阻比,將電源電壓除以多 個電阻,響應比較電壓和分壓產生多個參考準位控制電 壓;(c)響應參考準位控制電壓,有選擇地連接多個輸出^ 阻;以及(d)經由將電源電壓除以輸出電阻的組合阻抗而產 生參考胞電壓。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下。 、σ 【實施方式】 現在詳細參照本發明的實施例,在附圖中繪示其範 例,其中相似的參照號始終指相似的元件。. ^ 下面描述實施例,參照圖示解釋本發明。 “本發明的感測放大器基於從半導體記憶裝置的電源 電壓分出的電壓和内部產生的預定的比較電壓,改變參考 胞準位(例如:參考胞電流或參考胞電壓)。結果是:在 低,源電壓的條件下,由較低的參考胞準位足以得到工作 l範圍同時,在咼電源電壓的條件下,由較高的參考胞 準位足以得到停止胞範圍。 ^ 圖2是根據本發明的較佳實施例的感測放大器的方塊 示意圖。 200531068 16273pif.doc 參照圖2,本發明的感測放大器200是由參考胞準位 控制單元210、核心胞準位偵測器270、比較器290組成。 參考胞準位控制單元210參照電壓Vrl2、Vr23、···,將參 考胞準位(參考胞電流Ir或參考胞電屢Vr )輸出到比較器 290,這些電壓Vrl2、Vr23、…是從半導體記憶裝置的電 源電壓Vcc分出的,比較電壓Vcomp由内部產生。核心 胞準位偵測器270從半導體記憶裝置的核心胞感測核心胞 準位(核心胞電流Ic或核心胞電壓Vc),然後將感測到 的核心胞準位輸出到比較器290。比較器290將從參考胞 準位控制單元21〇提供的核心胞準位Ic或Vc,與從核心 ,準位偵測器270提供的參考胞準位虹或〜進^比較, k而識別儲存在核心胞中的資料。 :考胞準位轉換器包括參考準位控制哭120和參 =位產生器240。參考準位控制器12G將從^電麼細 的電壓Vrl2、Vr23與具有預定準位的比較電壓Vc〇mp 〜=比較。作為比較結果,產生多個參考準位㈣電壓 v 參考準位控制為120回應多個參考準位控制電壓 咖d〇N來轉換電流或電壓,從而產生參考準位以或
Ir或二^小於比較糕VCGmP時,參考準位 者電、7^厂传更從而增加與卫作胞準位的差異。另外, 0=壓⑽纽味紅―,參考準位^或 以得到用^與停止鮮位的差異。結果是,足 i用於感心作胞和停止解位的範圍,以適當地識 14 200531068 16273pif.doc 別有效資料,從而防止由於別的方式電壓範圍不足而出現 的讀入失敗。 圖3是根據本發明的較佳實施例,繪示感測放大器 200、包含在感測放大器200中的核心胞準位偵測器27〇 和比較态290的電路圖。當改變參考胞電流Ir時,圖3示 範地表示電路結構。 參照圖3,比較器290由第一 PMOS電晶體MP1和 第一 NMOS電晶體MN1組成,將兩者的電流通路串聯連 接在電源電壓Vcc和地之間。在第一 PMOS和NMOS電 晶體’ MP1和MN1之間安置一個輸出節點SAOUT。 第一 PMOS電晶體MP1響應從核心胞準位偵測器270 提供的核心胞電流Ic,藉由控制端子(即閘電極)給輸出 節點SAOUT充電。第一 NMOS電晶體MN1響應從參考 胞準位控制單元210提供的參考胞電流lr,藉由控制端子 (即閘電極)給輸出節點SAOUT放電。輸出節點SAOUT 上的輸出訊號是使用核心胞電流Ic和參考胞電流lr充電放 電的結果,作為給核心胞的識別過的資料,每個Ic和lr 是通過第一 PMOS和NMOS電晶體MP1和MN1的。換句 話說,比較器290實施的操作是:將流經第一 PMOS電晶 體MP1的核心胞電流ic與流經第一 NMOS電晶體MN1 的參考胞電流lr進行比較。作為其比較結果,當核心胞電 流Ic小於參考胞電流ir時,將核心胞識別為處於停止狀態 D〇,當核心胞電流Ic大於參考胞電流lr時,將核心胞識 別為處於工作狀態D1。 15 200531068 16273pif.doc
核心胞準位制器27G包括第二PM ㈣MP2和顧2,將兩者的電流通路串聯連接在電^ 壓Vcc和地之間。 丈设牡电碌電 第二NM0S電晶體藉由控制端子(即間 回應記«置的字猶電壓Vwl,並與字元線電壓 致地輸出核心胞電流Ic。第二PM〇s電晶體Mp2 : 極連接在電源電壓Vee和第二N聰電晶體囊之間电 通¥連到第- PMOS電晶體MP1的控制端子,與 PMOS電晶體Μρι形成電流鏡電路。經由電流鏡學路 (CUrrent mirr〇r 1〇叩),將從第二 NMOS 電晶體 產 生的核心胞電流送到比較器謂。這裡,儘管未在圖 3表示,比較器290的第一 NM〇s電晶體MN1回應參考 胞電流Ir,此Ir是從參考準位控制單元2丨〇經由電流鏡環 路,按照與核心胞準位偵測器27〇 一樣的方式產生的,將 在下面結合圖11描述這此。 ' 圖4是根據本發明的另一實施例,繪示感測放大器 300、包含在感測放大裔3〇〇中的核心胞準位偵測器 和比較器390的電路圖。當改變參考胞電流Ir時,圖4示 範地表示電路結構。 圖4所示的電路結構和操作類似與圖3的,只是核心 胞準位偵測器370的電晶體ST1是快閃記憶胞類型的電晶 體。 半V體㊁己1思t置的核心胞由圖3繪示的習知]VIOS電 晶體MN2或圖4繪示的快閃記憶胞電晶體ST1組成。在
(E 16 200531068 16273pif.doc 此月况下’構成核心胞準位憤測器' 27〇或37㈣電晶體與 核心胞的是-樣的。結果是,可以有效地改變參考胞電流 Ir同時保持自身核心胞的特性。 圖5疋根據本發明的另一實施例,繪示感測放大器 400包含在感測放大器400中的核心胞準位偵測器470 和比,器490的電路圖。當改變參考胞電壓Vr、時,圖5 也示範地表示電路結構。 參照圖5,比較器490由差分放大器組成,此放大器 =一個輸入端子,從核心胞準位偵測器47〇接收核心胞電 壓Vc,另一個輸入端子,從參考胞準位控制單元41〇接收 參考胞電壓Vr。比較器490將核心胞電壓Vc與參考胞電 壓Vr比較。如果核心胞電壓Vc高於參考胞電壓,輸出 多而子SAOUT產生值“1”作為感測的結果。如果核心胞電壓 Vc低於參考胞電壓vr,輸出端子SA〇UT產生值“〇,,作為 感測的結果。 ' 核心胞準位偵測器470包括第一 PMOS和NMOS電 晶體MP1和MN1,其電流通路串聯連接在電源電壓Vcc 和地之間。 第一 NMOS電晶體MN1回應字元線電壓Vwl建立核 心胞電壓Vc,其相當於字元線電壓Vw卜將Vwl施於其 控制端子(即閘電極)。將第一 PMOS電晶體MP1的電 流通路串聯在電源電壓Vcc與第一 NMOS電晶體MN1的 電流通路之間。第一 PMOS電晶體MP1藉由其閘電極回 應核心胞電壓Vc。另外的細節將在下面參照圖13描述。 ⑧ 17 200531068 16273pif.doc 圖6是根據本發明的另一實施例,繪示感測放大器 5〇〇、包含在感測放大器500中的核心胞準位偵測器570 和比車父為590的電路圖。當改變參考胞電壓Vr時,圖6 示範地表示電路結構。 圖6所示的電路結構和操作與圖$類似,只是核心胞 準位偵測器570的電晶體ST1是快閃記憶胞類型的電晶 體。 半導體記憶裝置的核心胞由圖5纟會示的習知MOS電 晶體或圖6繪示的快閃記憶胞電晶體組成。在此情況下, 構成核心胞準位偵測器470或57〇的電晶體與核心胞的是 樣的。結果是,可以有效地改變參考胞電壓Vr同時保 持自身核心胞的特性。 圖7是當將參考準位控制器應用於調整參考胞電流Ir 和芩考胞電壓Vr的準位時,繪示圖2至圖6所示的參考 準位控制器120的電路圖。 參知圖7 ’參考準位控制器12〇包括比較電塵產生器 121和控制電壓產生器123。比較電壓產生器121以固定的 準位輸出比較電壓Vcommp,控制電壓產生器123輸出多 個參考準位控制電壓VdG丨〜V綱以改變參考胞電流Ir。 比較電壓產生器121是由第一、第二電阻rxi和 Rx2、第一、第二NMOS電晶體MN11和MN12和第一 PMOS電晶體MP11組成,其中第一、第二電阻和Rx2 串如到電源電壓Vcc,第一、第二NMOS電晶體MN11和 MN12連接在第二電阻Rx2和地電壓之間,第一 pM〇s電 200531068 16273pif.doc 晶體MP11連接在電阻RX1、RX2的接觸節點和地電壓之 間。將第一 PMOS電晶體MP11的控制端子(即:閘電極) 耦合在第二電阻RX2和第一 NMOS電晶體MN11之間的 接觸節點。將第一 NMOS電晶體MN11的控制端子(即: 閘電極)耦合在電阻Rxl和Rx2之間的接觸節點。將第二 NMOS電晶體MN12的控制端子(即閘電極)耦合到電源 電壓Vcc。 如果響應電源電壓準位的減少,而以預定的準位產生 比較電壓Vcomp,則響應由第一電阻Rxi設置的比較電壓 Vcomp,而開啟第一 NMOS電晶體MN11,同時響應減少 的電源電壓Vcc而開啟第二NMOS電晶體MN12。在第一 第二電晶體MN11和MN12啟動之後,第一、第二nm〇S 電晶體MN11和MN12隨著放電操作,逐漸降低比較電壓 Va)mp和應用於第一 PMOS電晶體MP11的控制端子上的 電壓。如果應用於第一 PMOS電晶體MP11上的電壓低於 預定的準位,則第一 PMOS電晶體MP11啟動,開始給比 較電壓Vcomp充電。在此方式下,由於補充充電和放電操 作,比較電壓Vcomp保持固定準位,而不被外部環境變化 的影響。將此操作產生的比較電壓Vcomp用作給感測放大 器的操作建立參考準位的電壓(即:當調節參考胞電流的 準位時,所提到的電壓)。 控制電壓產生器123由多個電壓偵測器1251〜1254 和電壓分配器127組成。電壓分配器127依據預定的比率, 用串聯在電源電壓Vcc和地之間的多個電阻R1〜R5,經 19 200531068 16273pif.doc 由劃分電源電壓Vcc而建立電壓Vrl2〜Vr45。電壓偵測器 感測由電阻R1〜R5設置的分壓Vrl2〜Vr45,然後經由將 分壓Vrl2〜Vr45與比較電壓Vcomp進行比較而輸出參考 準位控制電壓VdQ丨〜VdG4。圖7示範地表示四個電壓彳貞測 器’可以根據應用需要而修改電壓偵測器和電阻的數目、 電阻的阻值、相關的比率。 圖8是圖7所示的電壓偵測器125x( 1251〜1254)的 詳細電路圖。圖9是繪示比較電壓Vcomp和電壓Vrl2〜 Vr45除以電阻的特性的曲線圖,此比較電壓和電壓除以電 阻是作為變化的電源電壓Vcc的函數。圖1〇是繪示作為 變化的電源電壓Vcc的函數的電壓偵測器1251〜1254、 VdO 1〜V _的輸出值的曲線圖。 參照圖8,電壓偵測器i25x包括第一輸入端子、第二 輸入端子和輸出端子,其中第一輸入端子從電壓分配器 127接收分壓Vrxy (vrl2〜Vr45中的一個),第二輸入端 子k比較電壓產生器121接收比較電壓Vc〇mp,從輸出端 子將參考準位控制電壓Vd〇x (ν_〜ν綱中的一個)應用 於參考準位產生器121。 每個電壓偵測器125x包括第一第二PM0S電晶體 γΡ21和MP22、第一第二NM〇S電晶體丽21和MN22、 第二NMOS電晶體MN23、第四NMOS電晶體MN24,形 成電流鏡環路,其中第一、第二PM〇s電晶體Mp2i和 MP22的電流通路端點連接到電源電壓Vcc,其控制端子 (即閘電極)共同耦合;第一、第二NM〇s電晶體 20 200531068 16273pif.doc 和MN22的電流通路連接到PM〇s電晶體·21和娜22 的電流通路的其他端點;第三NM〇s電晶體MN23的電流 通路通常連接到NMOS電晶體MN21和MN22的電流通路 的其他端點;第四NMOS電晶體MN24的電流通路連接在 第二NMOS電晶體MN23的另一端點和地之間。將第二 NMOS電晶體MN22的控制端子(閘電極)用作第一輸入 端子,接收分壓Vrxy,同時將第一 NMOS電晶體MN21 的控制端子(閘電極)用作第二輸入端子,接收比較電壓
Vcomp。將第一 PMOS 和 NMOS 電晶體 MP21 和 MN21 的電流通路接觸點用作輸出端子,從此端子產生參考準位 控制電壓Vd〇x。 參照圖8至圖10,現在接下來描述電壓偵測器125χ 的操作。 首先,電壓偵測器125χ的第二NMOS電晶體ΜΝ22 藉由其控制端子(即:第一輸入端子),回應由電壓分配 器127提供的分壓Vrxy。當從電源電壓Vcc設置的分壓 Vrxy大於預定電壓時,打開第二NMOS電晶體MN22,以 一個準位引起一電流,此電流對應於輸入到此的分壓 Vrxy 〇 將流經第二NMOS電晶體MN22的電流藉由第一、 第二PMOS電晶體MP21和MP22的電流鏡環路傳輸到第 一 PMOS電晶體MP21,給電壓偵測器I25x的輸出端子充 電。同時,第一 NMOS電晶體MN21回應藉由第二輸入端 子提供的比較電壓Vcomp,朝第三第四NMOS電晶體 21 200531068 16273pif.doc ]^N23和MN24引起—電流,給輸出端子%放電。結果 是,依據輸出端子(即:分壓Vrxy和比較電壓Vc〇mp的 比較結果)的充放電操作的結果,確定參考準位控制電壓 Vd〇x。 在圖9中,由箭頭1〜4指示的位置代表電壓偵測器 f5x(即1251〜1254)開始以高準位產生參考準位控制電 壓Vdox (即Vd(H〜Vd04)的時間點。圖10中由箭頭!〜4 指示的位置也代表從電壓偵測器125χ產生的參考準位控 制電壓Vd〇x,產生的時間點是由圖9中的箭頭i〜4指示 的。正如從圖9和圖1〇可以看出,由每個電壓偵測器1251 〜1254產生的參考準位控制電壓VdGi〜VdQ4開始於低準 =,當電源電壓Vcc達到由箭頭指示的點時(即,如果分 壓Vrxy咼於比較電壓Vcomp),其迅速增加到高準位。 由於第三、第四NMOS電晶體MN23和MN24的控 制端子麵合到電源電壓Vcc上,所以電晶體MN23和MN24 保持啟動。因此,第三第四NMOS電晶體MN23和MN24 操作為電流池(currentsinks),將此處的電流導入地。 如上述,回應充電和放電在輸出端子的電流量,來確 疋由電壓偵測為125x產生的參考準位控制電壓VdGx,此 電流量依賴於分壓Vrxy和比較電壓vcomp。例如,當起 於電源電壓Vcc的分壓Vrxy低於比較電壓vc〇mp時,在 輸出端子積聚的電荷量小於從輸出端子放電的電荷量,從 而以低準位產生參考準位控制電壓VdGX。否則,當起於電 源電壓Vcc的分壓Vrxy高於比較電壓vc〇mp時,在輸出 22
200531068 16273pif.doc 端子積聚的電荷量大於從輪出端子放電的電荷量,從而以 高準位產生參考準位控制電壓V祖。結果是,源電麼 Vcc在相對高的準位時,增加了產生高準位參考準位护制 準位%,增加了產生低準位參考準位控制電壓的電壓 器的數目。 ' 圖11是圖3所示的參考準位產生器24〇的詳細電路 圖,圖12是圖4所示的參考準位產生器34〇的詳細電路 圖。圖11和圖12是可應用於改變參考胞電流^情況的範 圖12的電路與圖η的結構和操作一樣,只是參考準 =產生器340的電晶體ST31〜ST35 {快閃記憶胞類型的 電晶體。T面討論圖11電路的詳細操作。目12電路 作與圖11的一樣,因此不再討論。 ’、 麥照圖η,參考準位產生器24〇包括轉換單元犯、 翏考準位發生單元施和參考準位輸出單元247。 雷厭準1發生早兀246輸出對應於記憶裝置的字元線 W的多考電流Icr。轉換單元245回應從參考準位 fG提供的參考準位控制電壓ν_〜v_,有選擇 地輸出多個參考電流^每_具有與從參考準位發 提供的參考電流Icr 一樣的電流準位。參考準位輸 一247累加參考準位發生單元μ6的參考電流icr和 炎去= 245的參考電流的選出的電流,然後將累加後的 多考電k Ir提供給比較器290 〇 ⑧ 23
200531068 16273pif.doc 二ΡΜΓΚ *仃呆作’茶考準位輪出單元247包括第一、第 ΐ〜人日體ΜΡ31和ΜΡ32,其控制端子(閘電極) t吊、、“ ’以形成電流鏡環路,第_ NM0S電晶體圆】 Μ合到比較1129G的第—N廳電晶體丽1 的才工制鈿子,以形成電流鏡環路。 將第-PMOS電晶體MP31藉由其電流通路的一端連 接到電源電壓Vee,通常,藉由其電流通路的另-端和其 控制端子連接到參考準位發生單S 246和轉換單元2衫。 將第:PMOS電晶體MP32藉由其電流通路的—端連接到 電,電壓VCC。第三PM0S t晶體MP32的控制端子搞合 到第一 PMOS電晶體MP31的控制端子,與第一 PM〇s電 晶體MP31形成電流鏡環路,藉由其輸出來自轉換單元泌 和參考準位發生單元246的電流之和,作為參考胞電流 Ir。第一 PMOS電晶體MP32的電流通路的另一端通常連 到一個電流通路和第一 NM0S電晶體MN31的控制端子。 第一 NM0S電晶體MN31將電流之和(即:參考胞電流Ir) 傳送到比較器290。 ’丨 換句話說,第一第二PM0S電晶體MP31和MP32經 由電流反射給第一 NM0S電晶體MN31提供電流之和,例 如參考胞電流Ir。然後,第一 NM0S電晶體MN31將參考 胞電流Ir從第一第二PM0S電晶體MP31和MP32,經由 電流鏡環路傳送到比較器290的第一 NM0S電晶體MN1。 參考準位發生單元246具有第二NM0S電晶體 MN32,藉由其電流通路的一端連到第一 pm〇s電晶體 ⑧ 24 200531068 16273pif.doc MP31的電流通路的另一端,此Mp31包含在參考準位輸 出單元247中。第二NMOS電晶體MN32藉由其控制端子 (閘電極)回應記憶裝置的字元線電壓VW1,輸出對應於 字元線電壓Vwl的參考電流Icr。流經第二NM〇s電晶體 MN32的參考電流lcr用於產生參考胞電流Ir。 轉換單元245包括多個轉換電晶體MN33〜MN36, 其有選擇地輸出與參考電流Icr準位相同的多個參考電 流,此Icr是由參考準位發生單元246提供的。 多個轉換電晶體MN33〜MN36藉由其電流通路,盥 包含在參考準位發生單元246中的第二NMOS電晶體 MN32的電流通路並聯,並回應從其控制端子(閘電極) 應用的多個控制電壓vdol〜Vd〇4,有選擇地輸出與參考電 流Icr準位相同的多個參考電流,此Icr是從第二nm〇s 電晶體MN32提供的。舉例而言,當參考準位控制電壓v d〇x是高準位時,每個轉換電晶體MN33〜MN36打開,輸 出參考電流,其與第二NMOS電晶體MN32產生的一樣。 否則,每個轉換電晶體關上,以便當參考準位控制電壓v d〇x是低準位時,沒有任何電流流經之。 由參考準位輸出單元247產生的參考胞電流Ir是由參 考準位發生單元246的參考電流Icr與轉換電晶體MN33 〜MN36的參考電流之和組成的。舉例而言,如果轉換電 晶體MN33〜MN36全關,則轉換單元245的參考胞電流 Ir與從芩考準位發生單元246產生的參考電流Icr 一樣(即 Ir=Icr)。如果轉換電晶體應33〜丽36全開,則轉換單 25 200531068 16273pif.doc 兀245的參考胞電流Ir與參考準位發生單元246的泉考電 流1cr與轉換電晶體MN33〜MN36的參考電流之和一樣 (即 Ir=Icr+4* Icr=5* Icr) 〇 如上述,本發明的感測放大器200依照從電壓偵測器 1251:1254提供的控制電壓VdGi〜VdQ4,輸出—個準位^ 變的參考胞電流ir。在此情況下,當電源電壓Vcc處於相 對低準位時’這引起更少的控制電壓ν_〜ν_被啟動, φ ,當電源電壓Vcc處於相對高準位時,這引起很多控制電 壓vd01〜被啟動。因此,隨著電源電壓Vcc變ς,參 考胞電流Ir減少’以致能(enable)工作胞範圍是足夠的。 還有,當電源電壓Vcc處於相對高準位時,參考胞電流& 增加,以致能停止胞範圍是足夠的。 捷 圖13是圖5所示的參考準位產生器物的電路圖。 圖14是圖6所示的參考準位產生器54()的電路圖。圖u =圖14所示的電路是可應用於改變參考胞電壓%情況的 範例。 釀 圖14的電路與圖13的結構和操作—樣,只是參考準 位產生540的電日日體ST31〜ST35是快閃記憶胞類型的 電晶體。下面討論圖13電路的詳細操作。目14電路的操 作與圖13的一樣,因此不再討論。 參照圖13,參考準位產生器44〇是由轉換單元料5, 參考準位發生單元446和參考準位輸出單元447組成。 參考準位發生單元446包括第—電阻Rx卜第一 NMMOS電晶體MN3卜第二電阻Rx2,他們串聯在電源 ⑧ 26 200531068 16273pif.doc 電壓Vcc和地之間。第一 NMMOS電晶體MN31輸出一電 壓作為參考胞電壓Vr,此電壓是由第一電阻Rxi從電源電 壓Vcc分出來的。 參考胞電壓Vr基本上是由第一電阻Rxi和第二電阻 Rx2的值嫁定的,依據本發明的參考準位產生器440也經 由利用電阻Rll、R12、R13和R14進一步調節參考胞電 壓Vr,這些電阻是由轉換單元445控制的,與第一電阻 Rxl並聯。 轉換單元445包括多個並聯在第一節點N1和第二節 點N2之間的轉換電路4451〜4454,N1安置在電源電壓 Vcc和第一電阻Rxl之間,N2安置在第一 NMOS電晶體 MN31和第二電阻RX2之間。每個轉換電路由一個電阻(例 如R11 )和一個NMOS電晶體(例如MN32)構成。包含 在轉換電路4451〜4454中的每個NMOS電晶體MN32〜 MN35操作為轉換,每個都回應控制訊號vd01〜VdG4。舉 例而言,如果來自參考準位控制器120的參考準位控制電 壓VdGl〜Vd〇4中有一個選擇的輸入訊號,參照參考準位控 制電壓有選擇地打開NMOS電晶體MN32〜MN35,有選 擇地將電阻R11〜R14與第一電阻Rxl並聯。因此,輸出 到比較器490的參考胞電壓Vr是由第一電阻Rxl和轉換 單元445的電阻Rii〜RH之間的並聯電阻比確定的。結 果疋,本發明的感測放大器4〇〇輸出參考胞電壓Vr是可 、交的’其依據由每個電壓偵測器1251〜1254提供的控制電 壓Vd()1〜V綱而變化。 ⑧ 27 200531068 16273pif.doc 這裡,如果電源電壓V c c減少到低準位,為了減 聯搞合到參考準位發生單元446的第一電阻Rxl的電^ 數目,啟動的控制電壓Vd()1〜Vd()4數目也減少。結果θ, 由於電源電壓Vee降低,參考胞電壓Vi>也降低以保^ 夠的工作胞範圍。否則,隨著電源電壓VCC升高到高準=, 為了增加並聯耦合到參考準位發生單元446的第—電阬 Rxl的電阻的數目,啟動的控制電壓ν_〜ν_數目= • 加,果是’由於電源電壓Vcc升高,參考胞電壓%: 升问以保證足夠的停止胞範圍。 圖15是根據本發明繪示識別感測放大器的資料和改 雙參考準位的方法的流程圖。圖16和圖17是根據本發明, 繪示感測放大器中的參考胞電流和電壓卜和Vr的變X化的 曲線圖’ Ir和Ir是變化的電源電壓VCC的函數。 參知圖15,首先,為了識別儲存在核心胞中的資料, 本發明的感測放大器’例如感測放大器1 〜5〇〇中的一 個’藉由參考胞準位控制單元,例如11〇〜51()中的一個, • 將半導體記憶裝置的電源電壓Vcc按預定的電阻比劃分成 多個電壓。從分出的電壓Vrl2〜Vr45和半導體記憶裝置 内部產生的比較電壓Vcomp中,產生變化的參考準位,即 參考胞電流Ir或參考胞電壓Vr (步驟11〇〇)。其次,藉 由核心胞準位偵測器,例如170〜570中的一個,偵測半導 體a己丨思裝置的核心胞準位(核心胞電流Ic或核心胞電壓 Vc)(步驟1700)。其次,經由在比較器中,例如19〇〜 590中的一個,比較核心胞準位和參考胞準位,而識別儲 28 200531068 16273pif.doc 存在核心胞中的資料(步驟1900)。 具體的,感測放大器的參考胞準位控制單元,例如n〇 〜510中的一個,產生固定準位的比較電壓Vc〇mp以改變 參考準位(步驟1200)。參考胞準位控制單元也經由將分 壓Vrxy與比較電壓Vcomp進行比較,產生參考準位控制 電壓Vd〇x (即Vd〇丨〜VdG4),此Vrxy是從電源電壓Vcc, 用多個電阻、以預定的電阻比的電壓分配環路而得到的(步 φ 驟1250)。其次,參考胞準位控制單元回應從參考準位控 制器120提供的參考準位控制電壓VdGx,有選擇地轉換^ 個電阻R11〜RU (步驟剛),依據轉換操作的結果修 改參考準位(步驟145〇)。 如上述,根據本發明的感測放大器參照比較電壓 Vcomp,控制電壓偵測器1251〜1254的輸出,此% 是在半導體記憶裝置的内部得到的,分壓Vrl2〜Vr45 a 以預定的電阻比起始於半導體記憶裝置的電源電壓;^ 調整應用於當電源電壓Vcc的電壓分配上的電阻比、婉由 # 回應從電壓偵測器1251〜1254提供的多個控制電壓I 〜Vd(M而控制多個轉換電晶體的開/關操作,來改變參考= 從而’如圖16和17所示,當電源電壓*處於低準 位時,參考胞電流和電壓Ir和%相對較低,以致能工 胞範圍是;m當f源電壓Vee處於高準位 時’參考胞電流和電壓Ir和Vr相對較高,也致能停止 範圍是足夠的。 ^ 29 200531068 16273pif.doc 如上述,根據本發明的感測放大器以及感測儲存在核 心胞中的資料的方法,其優點是,萬一在電源電壓相對低 的情況下’依靠較低的參考準位而確保足夠的工作胞範 圍,萬一在電源電壓相對高的情況下,依靠較高的參考準 位而確保足夠的停止胞範圍。此特性避免使用別的方式 時’萬一在用於感測的電壓範圍減少的情況下,出現的讀 入失敗。 #
雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1繪示參考電流和核心胞電流變化的曲線圖,這兩 個電流是半導體記憶裝置中的變化的電源電壓的函數。δ 圖2是根據本發明的感測放大器的方塊示意圖。 圖3至圖6是根據本發明繪示感測放大器、包含在感 測放大裔中的核心胞準位偵測器和比較器的電路圖。 圖7是根據本發明繪示圖2至圖6的參考準位控制哭 圖8是根據本發明之圖7的電壓偵測器的電路圖。 圖9是繪示比較電壓和電壓除以電阻的特性的曲線 圖,此比較電壓和電壓除以電阻是作為變化的電源電壓的 函數。 圖10是繪示作為變化的電源電壓的函數的電壓偵則 30 200531068 16273pif.doc 器的輸出值的曲線圖。 圖11是根據本發明之圖3所示的參考準位產生器的 電路圖。 圖12是根據本發明之圖4所示的參考準位產生器的 電路圖。 圖13是根據本發明之圖5所示的參考準位產生器的 電路圖。 φ 圖14是根據本發明之圖6所示的參考準位產生器的 電路圖。 圖15是根據本發明繪示識別感測放大器的資料和改 變參考準位的方法的流程圖。 圖16是根據本發明繪示感測放大器中的參考電流行 為的曲線圖。 圖17是根據本發明繪示感測放大器中的參考電壓行 為的曲線圖。 · 【主要元件符號說明】 • Ion :工作胞電流
Iref :參考電流 Ioff :停止胞電流 D0 :停止狀態 D1 :工作狀態 Vcc :電源電壓 Ic/Vc :核心胞電流/電壓 Ir/Vr :參考胞電流/電壓 31 200531068 16273pif.doc
Vrxy :電源電壓Vcc的分壓 Icr :參考電流 Vcomp :比較電壓 220、120 :參考準位控制器 240、340、440、540 :參考準位產生器 290、390、490、590 :比較器 270、370、470、570 :核心胞準位偵測器 Vd〇i〜Vd〇N : N個參考準位控制電壓 1251〜1254 :電壓偵測器 200、300、400、500 :感測放大器 210、310、410、510 :參考胞準位控制單元 121 :比較電壓產生器 123 :控制電壓產生器 127 :電壓分配器 245、 345、445、545 :轉換單元 246、 346、446、546 :參考準位發生單元 • 247、347 :參考準位輸出單元 1251〜1254 :電壓偵測器 MP1、MP2、MP11、MP12、MP21、MP22、MP31、 MP32 : PMOS電晶體 MN1、MN2、MN11、MN12、MN21、MN22、MN23、 MN24、MN31、MN32、MN33、MN34、MN35、MN36 : NMOS電晶體 ST1、ST31、ST32、ST33、ST34、ST35 :快閃記憶 a 32 200531068 16273pif.doc 胞類型的電晶體
Rxl、Rx2、R1 〜R5、R11 〜R14 :電阻 Vwl :字元線電壓 SAOUT :輸出節點 m、N2 ··節點
33
(I
Claims (1)
- 200531068 16273pif.doc 十、申請專利範圍: 1·一種半導體記憶裝置的感測放大器,包括: 一參考胞準位控制單元,依照該半導體記憶裝置的電 源電壓的變化而改變用於識別資料的一參考胞準位,不論 電源電壓如何改變,皆能確保識別資料時有足夠的工作胞 和停止胞範圍; 一核心胞準位偵測器,感測該半導體記憶裝置的一核 心胞準位;以及 一比較器,經由比較該核心胞準位和該參考胞準位而 識別儲存在該核心胞中的資料。 2·如申請專利範圍第丨項所述之半導體記憶裝置的感 測放大器,其中該參考胞控制單元包括: 一參考準位控制器,響應比較電壓產生多個參考準位 控制電壓,並依據預定的電阻比從該電源電壓中分出多個 電壓;以及 . 一參考準位產生器,響應多個參考準位控制電壓而選 擇地轉換多個參考電流,並響應參考電流之總和以產生參 考胞電流。 3·如申請專利範圍第2項所述之半導體記憶裝置的感 測放大器’其中當該電源電壓減少到低於該比較電壓時, 該參考胞控制單元減少參考胞電流以增加參考胞電流和工 作胞電流之間的差異;當該電源電壓升高到高於該比較電 壓時’該參考胞控制單元增加參考胞電流以增加參考胞電 流和停止胞電流之間的差異。 34 200531068 16273pif.doc 4.如申請專利範圍第2賴述之 測放大器,其中該參考準位控制器包括:U衣置的感 -比較電壓產生器,從該電源電壓之 準位,以朗定的準位輪出齡較電壓; <化_固疋的 -電壓分配器,藉由多個連在該電 電阻,依據預定的來自該電源電壓變化的 個分壓;以及 $阻比’提供多 -控制電壓產生器,當對 時,輸出每個參考準位控制電壓。於该比較電壓 5·如申請專利範圍帛 = 測放大器,其中該控制電壓產生器包括2 = 於將該些分壓與觀較電壓進行比較。固崎早凡,用 6.^申μ翻圍第4項所述之半 、 測放大器’其中當該分壓高於該比較電壓二§己c感 產生器增加被啟動的參考準位 =,②控制電壓 低於該比較電壓時,該批挪 =、々數目;當該分壓 準位控制電壓的數目。"工电 生器減少被啟動的參考 項所述 測放大器’其中該參考準位產生器包括導—的感 -參考電流產生單元,產生 參考胞電流時之參考; > 考免流,作為產生 轉換單元,響應從該參 考準位控制電壓,選擇地輸出ί二:=的:個參 變參考胞電流;以及 ^亏庵机,用以改 35 200531068 16273pif.doc =考準位輸出單元,提供第—和第二參考電流的總 和,作為迗到該比較器的參考胞準位。 8·如申請專利範圍第7項所述之半導體記憶 測放大器,其中該第—參考電流和每個第二參 & 彼此相同的準位。 兒概,、有 9·=申請專利範圍第7項所述之半導體記憶裝置的感 測放大為,其中該轉換單元包括多個轉換電晶體,響應多 φ 個參考準位控制電壓,有選擇地驅動多個第二參考。 1〇·如申請專利範圍第9項所述之半導體記憶裝=的 感測放大器,其中每個轉換電晶體具有與該半導體記憶裝 置的核心胞相同的操作特性。 u心、 11·如申請專利範圍第10項所述之半導體記憶裝置的 感測放大器,其中每個轉換電晶體是NMOS或是PM〇s 電晶體。 12·如申請專利範圍第1〇項所述之半導體記憶裝置的 感測放大器,其中該些轉換電晶體是快閃記憶胞電晶體。 • 13·如申請專利範圍第1項所述之半導體記憶的 感測放大器,其中該參考胞準位控制單元包括: 一參考準位控制器,響應一比較電壓以產生多個參考 準位控制電壓,依據預定的電阻比,產生從該電源電壓分 出的多個電壓;以及 、 77 一參考準位產生器,響應多個參考準位控制電壓而選 擇地連接多個電阻,經由將該電源電壓除以選擇地連接= 電阻的組合阻值,產生參考胞電壓。 、36 200531068 16273pif.doc 、、:14·如申請專利範圍第13項所述之半導體記憶裝置的 感測放大器,其中當該電源電墨減少到低於該比較電壓 時,該參考胞控制單元減少參考胞電壓以增加參考胞電流 和工!^電流之間的差異;#該電源㈣升高到高於該比 幸乂包壓日守,该芩考胞控制單元增加參考胞電壓以增加參考 胞電流和停止胞電流之間的差異。 、、:15·如^申請專利範圍第13項所述之半導體記憶裝置的 感測放大益,其中該參考準位控制器包括: 一比較電壓產生器,從變化的電源電壓得到固定的準 位,以此固定的準位輸出比較電壓; 電壓分配為,藉由多個連在該電源電壓和地之間的 電阻’依據預定的來自該電源電壓之變化的電阻比,提供 多個分壓;以及 一仏制電壓產生器,當對應的分壓高於該比較電壓 時,輸出母倘參考準位控制電壓。 16.如申請專利15項所述之半導體記憶装置的 感測放大11 ’其巾該控制電壓產生ϋ包括多個比較單元, 用於將分壓與該比較電壓進行比較。 如申請專利朗$ 15項所述之半導體記憶裝置的 感測放大為,其中當分壓高於該比較電壓時,該控制電壓 產f闕加被啟動的參考準位㈣電壓的數目; 於4比電壓時,雜制電壓產0減 準 位控制電壓的數目。 “ €旱 18·如申巧專利關帛13項所述之半導體記憶裝置的200531068 16273pif.doc 感測放大态,其中該參考準位產生器包括: 一蒼考^產生單元,包括第_輸出電阻;以及 去^ ’冑應從該參轉处制11提供的多個參 考準位壓,選擇地將多個第二輪出電阻並聯到第一 輸出電阻’其中參考胞電壓是經由將該電源電壓除以第一 輸出電阻和多個活動的第二輸出電阻的組合阻值而產生 的0 19·如申明專利範圍第1 $項所述之半 感測放大器,其中該轉換單元包括多個轉換電晶體^響應 多個參考準位控制電壓,選擇地將多個第二輸出電阻與^ 一輸出電阻並聯。 、20.如申請專利範圍第19項所述之半導體記憶裝置的 感測放大器,其中每個轉換電晶體具有與該半導體記憶裝 置的核心胞相同的操作特性。 21·如申請專利範圍第2〇項所述之半導體記憶裝置的 感測放大器’其中每個轉換電晶體是NMOS或是PMOS 電晶體。 22·如申請專利範圍第2〇項所述之半導體記憶裝置的 感測放大器’其中該些轉換電晶體是快閃記憶胞電晶體。 23.—種在半導體記憶裝置中感測資料的方法,包括以 下步驟: (a)依照半導體記憶裝置的電源電壓的變化而改變參 考胞準位’不論電源電壓如何變化,均可保證識別資料時 有足夠的工作胞和停止胞範圍; 38 200531068 16273pif.doc (b) 感測該半導體記憶裝置的核心胞準位;以及 (c) 經由比較核心胞準位和參考胞準位而識別 核心胞中的資料。 & 24. 如申請專利範圍第23項所述之在半導體記憶裝置 中感測資料的方法,其中步驟(a)包括以下步驟·· (a-Ι)從變化的該電源電壓中產生固定準位的一 電壓; & (a-2)依據預定的電阻比的該電源電壓除以多個電阻 得到的電壓,與該比較電壓比較,並響應比較結果以 多個參考準位控制電壓; i (a-3)響應多個參考準健制電壓,轉換成多個 流;以及 > ^电 (a-4)響應轉換過的參考電流的組合,以產生參考胞電 流。 25. 如申請專利範圍第24項所述之在半導體記憶 中感測資料的方法,其中在步驟㈣中,當該電源電壓 少到低於該比較電壓時,被啟動的參考電流數目減少 當該電源電壓升高到高於舰較電壓時,被啟動的 流數目增加。 /电 26:如申請專利_第24項所述之在半導體記憶 中感測貢料的方法’其巾在步驟(a_3)巾,轉換過的 =從電晶體產生的’此電晶體具有與核心胞相同的操作 27·如申請專利範圍第23項所述之在半導體記憶裝置39 200531068 16273pif.doc 中感測資料的方法,其中在步驟(幻中,當該電源電壓減少 到低於該比較電壓時,參考胞電流減少以增加參考胞電流 和工作胞電流之間的差異;當該電源電壓升高到高於該比 較電壓時,參考胞電流增加以増加參考胞電流和停止胞電 流之間的差異。 28·如申請專利範圍第23項所述之在半導體記憶裝置 中感測資料的方法,其中步驟(a)包括以下步驟··(a-Ι)從該電源電壓之變化中產生固定準位的一比較 電壓; (a-2)使用預定的電阻比,將該電源電壓除以多個電阻 得到分壓; (a-3)響應比較結果,將分壓與該比較電壓比較,並產 生多個參考準位控制電壓; (a-4)響應多個參考準位控制電壓,有選擇地連接多個 輸出電阻;以及 (a-5)經由將該電源電壓除以輸出電阻的組合電阻 比,產生參考胞電流。 j申叫專利範圍第28項所述之在半導體記憶裝置 中感測貝料的方法,其中在步驟(心4)中,當該電源電壓減 少到低於,亥比車父電壓日夺,該輸出電阻的組合電阻增加,當 電壓升高到高於該比較電壓時, 電阻減少。 、3目=^ 4專利㈣第2 8項所述之在半導體記憶裝置 S、貝;的方法,其中在步驟⑻中,當該電源電壓減少 200531068 16273pif.doc 到低於該比較電壓時,參考胞電壓減少以增加參考胞電壓 和工作胞電流之間的差異;而當該電源電壓升高到高於該 比較電壓時,參考胞電壓增加以增加參考胞電壓和停止胞 電流之間的差異。 31 · —種產生參考準位的方法,經由將參考胞電流與核 心胞電流進行比較,以識別儲存在半導體記憶裝置核心胞 中的資料,此方法包括以下步驟: (a) 響應從該半導體記憶裝置的電源電壓產生的一比 # 較電壓,產生多個參考準位控制電壓,並依據預定的電阻 比從該電源電壓分出電壓;以及 (b) 響應參考準位控制電壓,以轉換多個參考電流,並 響應轉換過的參考電流的組合產生參考胞電流。 32.—種產生參考準位的方法,經由將參考胞電壓與核 心胞電壓進行比較,以識別儲存在半導體記憶裝置核心胞 中的資料,此方法包括以下步驟: · ”(胃a)響應從該半導體記憶裝置的電源電壓產生的一比 φ 軏電壓,產生多個參考準位控制電壓,並依據預定的電阻 b匕從該電源電壓分出電壓,·以及 (b)響應參考準位控制電壓,以調整輸出電阻的阻值, 旅響應調整過的阻值產生參考胞電壓。 33·種產生參考準位的方法,經由將參考胞電流與核 心月包電流比較,以識別儲存在半導體記憶裝置核心胞中的 資料,此方法包括以下步驟: (a)伙半‘體記憶裝置的變化的電源電壓中,以恒定準 41 200531068 16273pif.doc 位產生比較電壓; (b)依據預定的電阻比,將多個電阻,響 應比較電厂堅和分壓產生多倘參電壓; (C)回應蒼考準位控制電壓轉換多個參考電流;以及 (d)響應轉換過的參考電流的組合產生參考胞電流。 3 4 · —種產生參考準位的方法,經由將參考胞電壓與核 心胞電壓比較,以識別儲存在半導體記憶裝置核心胞中的 資料,此方法包括以下步驟: (a) 從該半導體記憶裝置的電源電壓的變化中,以固定 準位產生比較電壓; (b) 依據預定的電阻比,將該電源電壓除以多個電 阻,響應該比較電壓和分壓而產生多個參考準位控制電壓; (c) 響應參考準位控制電壓,選擇地連接多個輸出電 阻;以及 (d) 經由將該電源電壓除以輸出電阻的組合阻抗而產 生參考胞電壓。 42
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040016253A KR100634169B1 (ko) | 2004-03-10 | 2004-03-10 | 가변형 기준레벨 발생 기능을 가진 센스 앰프 및 그 방법 |
KR1020040056509A KR100697271B1 (ko) | 2004-07-20 | 2004-07-20 | 가변형 기준레벨 발생 기능을 가진 전압 센스 앰프 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200531068A true TW200531068A (en) | 2005-09-16 |
TWI258768B TWI258768B (en) | 2006-07-21 |
Family
ID=34921814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094106393A TWI258768B (en) | 2004-03-10 | 2005-03-03 | Sense amplifier and method for generating variable reference level |
Country Status (2)
Country | Link |
---|---|
US (1) | US7283413B2 (zh) |
TW (1) | TWI258768B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7999576B2 (en) | 2007-10-11 | 2011-08-16 | Hynix Semiconductor Inc. | Sense amplifier control circuit |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006329814A (ja) * | 2005-05-26 | 2006-12-07 | Denso Corp | ボード上に実装された回路の検査方法 |
JP4942990B2 (ja) * | 2005-12-12 | 2012-05-30 | パナソニック株式会社 | 半導体記憶装置 |
US7613047B2 (en) * | 2006-10-05 | 2009-11-03 | International Business Machines Corporation | Efficient circuit and method to measure resistance thresholds |
US8085615B2 (en) | 2006-12-29 | 2011-12-27 | Spansion Llc | Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line |
US7755922B2 (en) * | 2006-12-29 | 2010-07-13 | Spansion Llc | Non-volatile resistance changing for advanced memory applications |
US7881100B2 (en) * | 2008-04-08 | 2011-02-01 | Micron Technology, Inc. | State machine sensing of memory cells |
TWI475565B (zh) * | 2012-09-06 | 2015-03-01 | Univ Nat Chiao Tung | 靜態隨機存取記憶體的控制電路及其操作方法 |
KR20140141131A (ko) * | 2013-05-31 | 2014-12-10 | 에스케이하이닉스 주식회사 | 집적회로 |
KR102508532B1 (ko) * | 2016-05-02 | 2023-03-09 | 삼성전자주식회사 | 감지 증폭기 및 이를 포함하는 메모리 장치 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1221018B (it) * | 1985-03-28 | 1990-06-21 | Giulio Casagrande | Dispositivo per verificare celle di memoria in funzione del salto di soglia ottenibile in fase di scrittura |
JPH0969293A (ja) | 1995-08-30 | 1997-03-11 | Nec Corp | 多値センスアンプ回路 |
KR19980046509A (ko) | 1996-12-12 | 1998-09-15 | 김광호 | 외부전원전압 변화에 안정된 동작을 가지는 반도체 메모리 장치 |
KR100255937B1 (ko) | 1997-08-26 | 2000-05-01 | 윤종용 | 소형 기어 조립장치 |
EP0945869B1 (en) | 1998-03-27 | 2004-11-17 | STMicroelectronics S.r.l. | Method for reading a multiple-level memory cell |
KR100373854B1 (ko) | 1999-10-01 | 2003-02-26 | 삼성전자주식회사 | 강유전체 커패시터의 분극 상태 변화에 따라 가변되는기준 전압을 발생하는 기준 회로를 갖는 강유전체 랜덤액세스 메모리 장치 |
US6392916B1 (en) | 1999-10-01 | 2002-05-21 | Samsung Electronics Co., Ltd. | Circuit for providing an adjustable reference voltage for long-life ferroelectric random access memory device |
KR100335767B1 (ko) | 1999-12-29 | 2002-05-09 | 박종섭 | 플래쉬 메모리 장치 |
KR100344832B1 (ko) | 2000-03-23 | 2002-07-20 | 주식회사 하이닉스반도체 | 멀티레벨 플래시 메모리 장치 |
KR100359854B1 (ko) | 2000-09-05 | 2002-11-07 | 주식회사 하이닉스반도체 | 센스 앰프 |
TW486392B (en) | 2000-09-29 | 2002-05-11 | Air Prod & Chem | Solvent blend for use in high purity precursor removal |
US6493266B1 (en) * | 2001-04-09 | 2002-12-10 | Advanced Micro Devices, Inc. | Soft program and soft program verify of the core cells in flash memory array |
TWI249744B (en) * | 2002-03-25 | 2006-02-21 | Macronix Int Co Ltd | Trim circuit and method for tuning a current level of a reference cell in a flash memory |
ITMI20030075A1 (it) * | 2003-01-20 | 2004-07-21 | Simicroelectronics S R L | Amplificatore di rilevamneto parallelo con specchiamento della corrente da misurare su ogni ramo di riferimento. |
-
2005
- 2005-03-03 TW TW094106393A patent/TWI258768B/zh not_active IP Right Cessation
- 2005-03-09 US US11/076,788 patent/US7283413B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7999576B2 (en) | 2007-10-11 | 2011-08-16 | Hynix Semiconductor Inc. | Sense amplifier control circuit |
Also Published As
Publication number | Publication date |
---|---|
US7283413B2 (en) | 2007-10-16 |
US20050201171A1 (en) | 2005-09-15 |
TWI258768B (en) | 2006-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200531068A (en) | Sense amplifier and method for generating variable reference level | |
US6424585B1 (en) | Semiconductor memory device with a voltage down converter stably generating an internal down-converted voltage | |
CN1700354B (zh) | 用于产生可变参考电平的读出放大器及方法 | |
JP2994540B2 (ja) | ヒューズ・プログラマブル降圧回路 | |
JPH11296241A (ja) | 内部電圧発生回路 | |
JP2849356B2 (ja) | 半導体チップのバーンイン電圧感知回路 | |
TW201740387A (zh) | 用於一源極隨耦器電壓調節器之一負載電流控制電路之設備及方法 | |
KR20130093352A (ko) | 전원 공급 회로 및 전원 공급 방법 | |
JPH0667740A (ja) | 半導体装置 | |
JP2008283850A (ja) | 電源回路及び電源制御方法 | |
JP2008301042A (ja) | 発振回路及び半導体装置 | |
EP1505467A2 (en) | Voltage reference generator providing an output voltage lower than the bandgap voltage | |
JP2002008374A (ja) | 電圧降圧回路 | |
JP2005174351A (ja) | 半導体装置および電源電圧発生回路 | |
US11342906B2 (en) | Delay circuits, and related semiconductor devices and methods | |
TW200522083A (en) | Power-up circuit in semiconductor memory device | |
JP4495854B2 (ja) | 半導体メモリ装置及びそれの読み出し方法 | |
JP2003196979A (ja) | 半導体メモリ素子の電圧発生装置 | |
US7973526B2 (en) | Reference voltage generator having improved setup voltage characteristics and method of controlling the same | |
US9620177B2 (en) | Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method | |
TW541528B (en) | Bootstrap circuit | |
CN108389598B (zh) | 反相器钳位的灵敏放大器电路 | |
JPH1092199A (ja) | 内部電圧発生回路 | |
US6480053B1 (en) | Semiconductor device having an internal power supply circuit | |
KR100697271B1 (ko) | 가변형 기준레벨 발생 기능을 가진 전압 센스 앰프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |