TW200529451A - Liquid crystal display unit - Google Patents
Liquid crystal display unit Download PDFInfo
- Publication number
- TW200529451A TW200529451A TW093136866A TW93136866A TW200529451A TW 200529451 A TW200529451 A TW 200529451A TW 093136866 A TW093136866 A TW 093136866A TW 93136866 A TW93136866 A TW 93136866A TW 200529451 A TW200529451 A TW 200529451A
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- liquid crystal
- display unit
- crystal display
- gate
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims description 86
- 239000010408 film Substances 0.000 claims description 61
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 abstract description 12
- 230000035515 penetration Effects 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 59
- 238000000034 method Methods 0.000 description 16
- 239000003795 chemical substances by application Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 11
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- -1 nitride nitride Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- CKYTZHDJEGOFGH-UHFFFAOYSA-O [N+](=O)([O-])[O-].[Hf].[NH4+] Chemical compound [N+](=O)([O-])[O-].[Hf].[NH4+] CKYTZHDJEGOFGH-UHFFFAOYSA-O 0.000 description 1
- JSGVVGXYIXCAHJ-UHFFFAOYSA-O [N+](=O)([O-])[O-].[Os].[NH4+] Chemical compound [N+](=O)([O-])[O-].[Os].[NH4+] JSGVVGXYIXCAHJ-UHFFFAOYSA-O 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
200529451 九、發明說明: 一、 【發明所屬之技術領域】 本發明係關於液晶顯示單元,尤其關於主動式矩陣液晶顯示 口口 一 早兀。 二、 【先前技術】 使用薄膜電晶體(以下簡稱TFT)作為切換元件的主動式矩 ,液晶顯示單元,已被廣泛地使用。像這樣的主動式矩陣液晶顯 示單元’包含:基板,於其上配置有閘極配線、沒極配線、TF丁、 像素電極等(以下稱為TFT基板);對向基板,於其上配置有彩色 濾光片(color filter)、黑色矩陣(blackmatrix)等;液晶,插入該 等基板間。將一電壓供應至TFT基板上的電極與對向基板上的g 極間 '或供應至多數的TFT基板上的電極間,會導致液晶分子 向,藉以控制以像素對像素為基準的透光率。 刀于轉 圖1、2A及2B顯示一揭露於日本專利公開第8_·⑽铋直
垂直父叉,且於該專間插入有閘極絕緣膜3。 低匕3 ·遗明絕緣基板1 ;閘 及汲極配線6,與閘極配線2 緣膜3。於關;献姑。η k
200529451 於沒極配線6與閘極配線2。形成由翻導電_氧化銦錫(IT〇) 等所構成的像素電極9 ’俾使其與源極電極7部分重疊,並且將用 以保護基板表面的賴(passivation)層8,形成在像 及 源極電極7上。 依此方式,為了要驅動矩陣陣列的TFT11,TFT基板極 配線2與汲極配線6配置成彼此垂直。如果TFT基板係且有反堆 疊式(—-血踩_)結構丁?丁11時,沒極配線6會形成在 開極配線2的上方。酿配線6係姻猶等沈積例如〇 屬 —般皆知’ 濺敝積Cr膜不夠緻密(d_), 尤其在覆蓋一階梯部(step)的那區域是报粗_。再 無法提供適當的階梯部覆蓋率(Step coverage)的,因此,預定^構
St,產生之金屬膜’在閘極絕緣膜3之因閘極配線2 幸表面上會比較薄。因此,當使用—抗餘劑圖 ί ΠίΓ )’來濕蝕刻已沈積的且為構成汲極配線6的金 ’在P自梯部_表面處完成侧處理較快速,而且侧劑 絕緣膜3與在階梯部之金屬賴的界面,結果就 會造成汲極配線6斷裂的問題。 後利公開$8·330592號’揭示了一種避免因為在配 之階梯部所造成的上層配線之綱缺陷的方法。 6 ^雷第議592號,如圖3所示,設置槪極配線 及m 祕電極7下方的_配線2 (_電極2A) 反側形成有突起部。該專利記载了韻刻劑的滲 下方二pH大起部拉長,因此,可以防止汲極配線6因位在 生斷裂狀線2與半導體層所形成的階梯部’而於階梯部處發 改盖=ί顯ΐ單元,閘極配線與汲極配線傾向製成較薄的,以 ^14^及極配線變得愈薄,_劑的渗透路徑會變得短, ίίΐ= ίΐ:裂。此外,為了減少閘極配_及極配線間 寄生電令’ k佳的情況係,盡可能使在交叉點處的_配線愈薄。 200529451 然而,於上述日本專利公開第8-330592號,從未提及突起部的尺 寸。依曰本專利公開第8_330592號所記載,該等突起部形成在閘 極配線2上’且並不能提供充分地延伸蝕刻劑的滲透路徑。另外, 因為從閘極配線2向外延伸的突起部,係形成沿著汲極配線6,配 線間的寄生電容就會增加。 再者,於上述日本專利公開第8-33〇592號,由其圖3可看出, 閘極配線2具有實質上垂直的侧面,且此反映於汲極配線6。因 此’;及極配線6也形成具有垂直側面之階梯部。汲極配線6係由 金屬膜所構,,更具體而言係由Cr膜所構成。於階梯部的側面處, 金,膜被覆蓋不充分,使得該金屬膜比在其他剩餘區域的金屬膜 更薄,因此該金屬膜容易被钱刻劑滲入。因此,即使將突起部形 成在閘極配線2上以延長姓刻劑的渗透路徑,也難以可靠地防止 汲極配線6斷裂。 如上所述,如果將汲極配線設薄以改善液晶顯示單元的清晰 度,則不僅必須最佳化閘極配線與沒極配線交叉點處之閘極配線 的二維結構,也必須依照汲極配線的寬度最佳化該處之三維結構。 三、【發明内容】 本發明係有鑑於此情況而想出者,本發明之首要目的在於, 提供一種主動式矩陣液晶顯示單元,其能可靠地防止配線在下侧 配線(閘極配線)與上侧配線(汲極配線)的交叉點處斷裂。 一依據本發明之液晶顯示單元具有一 TFT基板,該TFT基板包 含·透明絕緣基板;下侧第1配線及上側第2配線,配置在該透 明絕緣,板上,且彼此垂止交叉;薄膜電晶體,形成在由該第j 配線及苐2配線所包圍的每個區域。在該τρτ基板上,沿著第2 配線延伸的一個以上的凹部,係被形成在位於與第2配線交叉點 之附近的第1配線的至少一側。、 、 … 此外,依據本發明之液晶顯示單元具有一 TFr基板,該TF丁 基板包含透明絕緣基板;下側第〗配線及上側第2配線,配置在 200529451 該透明絕緣基板上’且彼此垂止交叉;薄膜電晶體,形成在被第! 配線及第2配線所包圍的每個區域。在該TFT基板上,沿著第2 配線延伸且其深度大於或等於第2配線之寬度的一個或以上的凹 部,係被形成在位於與第2配線交叉點之附近的第1配線的至少 一側邊。 於上述依據本發明之液晶顯示單元,將凹部係形成在位於與 苐2配線父叉點之附近的弟1配線的每》—侧邊’該凹部之沿著第2 配線延伸的2個或以上的側邊,可以落在位於第2配線正下方的 區域内。再者,可以將兩個凹部係形成在位於與第2配線交叉點 之附近區域的第1配線的每一側邊,沿著第2配線延伸之兩凹部 的鄰接側邊,可以落在位於第2配線正下方的區域内。 另外’依據上述本發明液晶顯不單元,較佳的情況係,Τρτ 基板上的第1配線係由堆疊多數種的金屬所構成的,而且使第i 配線的側面成一預定傾斜角度的推拔形(taper)。金屬堆疊係由 A1或A1合金的下側層、及Mo或M〇合金的上侧層所構成的。第 1配線側面的推拔角(taper angie )較佳的情況係落在3〇度至 度之間。 々以如此方式,依據本發明液晶顯示單元,形成在117丁基板上 之第1配、線(閘極配線)内的凹部’會適切地拉長韻刻劑^ 路徑,因此,即使汲極配線的寬度小,也能具可靠度地防止 配線斷裂。另外’因為閘極配線係由M0及…兩層所構,且 ΐί問極配線側面成推拔形,所以可以使絲配線_梯部較不 質惡化及在階梯部的沒極酉己線厚度的減 i m果,蝕刻劑的滲透較不容易發生,因此能夠 地防止汲極配線斷裂。 q r罪度 四、【實施方式】 200529451 中,TFT基板上的閘極配線具有一個或以上的凹郜,該凹部形成 於閘極配線和汲極配線交又點附近區域的閘極配線的至少一侧, 並沿著汲極配線延伸。該凹部的深度大於或等於該汲極配線的寬 度。再者,該閘極配線的係由兩層所構成的,該兩層的下側層係 為A1與A1合金,該兩層的上側層係為M〇或M〇合金。為了最佳 化閘極配線的二維結構與三維結構,而使閘極配線的侧面成推拔 形(ta^er)。於依據本發明之液晶顯示單元,該凹部具有足夠的深 ^,形成在與該汲極配線交叉點之附近區域的該閘極配線的側 邊,且該凹部會適切地拉長蝕刻劑的滲透路徑。另外,因為使閘 極酉己線的_成推拔形,所以可贿姐減線與難配線交叉 點處的錄S碟的階梯部較不㈣,而且也可以抑制品質亞化及 巧梯部峡極配線厚度的減少。結果,錢具較高可靠^ 巧汲極配線期極配線交叉點處極配線斷裂。於下述 詳細地說明依據本發明實施例之液晶顯示單元。 (第1實施例) 式來==料1技狀絲式矩㈣晶齡單元,參照圖 4 λ4,為*依本發明第1實施例㈣顯示單元的剖面圖。參昭圖 液晶顯示單元,具有:透賴緣基板1;開極電 膜3,J化石圖不)’形成在透明絕緣Μ上;間極絕緣 構成,且形成在透明絕緣基板1與閘極電極2Α 由it和間極配線係由兩層所構成的,該兩層其中之一
成,該兩層的另-層由M〇或M。合金二 ,極絕緣膜3上,設有島狀的半導體層, Z
Jo = S極電極2A上的TFT的半導體層之㈣日子層4 i極雷Ίϋ,分’移去以形成通道部分。沒極電極Μ及 絕緣膜上、域祕雜6A _形成。秘4 極 200529451 及源極電極7係由Q_等金屬_構·。TFT係㈣極電極2A、 閘極絕緣膜3、及包含a-Si子層4、n+a-Si子層5的半導體層、没 極黾極6A及源極電極7所構成的。圖4所示之tft為一反堆聶 ,結構的TFT。於TFT上’配置有由氮化石夕等所構成的保護膜 (passivation film) 8。於保護膜8上,形成由IT〇膜等所構成的 · 像素電極9。像素電極9係經由保護膜8内的接觸孔連接於源極電 極7。再者’由聚醯亞胺等所構成的配向層15係配置在保護膜 含像素電極9)上,以此方式形成TFT基板。 配置有對向基板俾使面對TFT基板。該對向基板包含:透明 絕緣基板20 ;彩色濾、光片2卜用以顯示RGB顏色,且形成在透 明絕緣基板20上;透明電極23,由IT〇膜所構成的。於對向基 _ 板上,將黑色矩陣22形成在對應於TFT基板上之TFT與配線的 區域上,並將配向層24形成在透明電極23上。 另外,液晶層25係插入在τττ基板與對向基板間,以此方 來形成依據本發明第1實施例之液晶顯示單元。 圖一5為依本發明第丨實施例液晶顯示單元iTFT基板的俯視 圖,顯不其閘極配線及汲極配線交叉點附近的結構。 5之Η、線的剖面圖。圖6B為沿圖5之心祕J上圖'為圖二 至7E為顯不TFT基板之製造方法的步驟的剖面圖;而圖8至12 為顯,依此實施例之閘極配線之結構的變化的俯視圖。 第1,參照圖5、6A、6B,將針對主動式矩陣液晶顯示單元 之TFT基板的結構,加以說明。於透明絕緣基板丨上,閉極配線 2具有一個或以上的凹部13,該凹部13呈預定的形狀,形成在閘 極配線2與汲極配線6交叉點附近區域的閘極配線2之至少一側。 於圖1所示之習知液晶顯示單元的TFT基板上,由於閘極配 線2,汲極配線6係具有形成橫越寬度的階梯部,且其問題在於: * ,刻劑會沿著階梯部向下滲透汲極配線6,導致汲極配線6的斷 裂。為避免此問題,拉長蝕刻劑的滲透路徑是有效的,於日本專 利公開第8-330592號,閘極配線2的突起部形成在其與汲極配線 11 200529451 ^交叉點處的_配線2的侧邊’該突起部係
伸,糟以拉長在閘極配線2上之階梯部❻、B 配線6 L 没極配線6的滲透路徑。然而,當沒極輯^ ^ =下/參, ;r92 ^ :有大起。卩,要確保具足夠長度的蝕刻 =,是_難的。另外,像_極配線=起部 會增加閘極配線與&極配線重疊的區域,導致增加 係开門Ξ據ΐ實,’呈預定形狀的一個或以上的凹部13, 配線6交叉點附近區域的閘極配線2 ϊ配一個皆沿汲極配線6延伸,且皆具有大於或等於ί ΪΪΪί 罙度。畴13形狀,對於減少_配線2與沒極 Ιΐΐί ίϊί間的寄生電容具有貢獻。另外,凹部13會充分地 ϋίίΐ渗透錢極配線的滲透路徑,該滲透路徑係形成於在 閘極配線上方所形成的汲極配線上之階梯部上。 =然j長的蝕刻劑滲透路徑會更具優勢,但考慮到閘極配線2 ^度、製造、或設計的限制時凹部13不能太深。另—方面,本 Ϊίϊΐ證實了 :⑽雜透路徑具有大約大於3做極配線6 見度的長度,就可以有利地防止汲極配線6的斷裂。 本發明U的深度係大於或等於沒極配線:度因:二 =部的數量與配置,俾使沿汲極配線6延伸的凹部13的至少兩侧 邊,係洛在沒極配線6的下方。 ,者’傳統習知的TFT基板係使用Cr、Ta等,作為閉極配線 =材料ϋ藉由雜沈積像這樣的金屬產生__微細柱狀金屬 陣列的結構(以下稱為柱狀結構)。因此,若使用例如硝酸鈽銨的 對已沈積的金屬進行濕侧,則其飯刻所造成的侧面係 為實貝上垂直的。垂直的侧面反映在上層的汲極配線上,致使汲 ^配線變得有可能會斷裂。因此,依據本實施例,閘極配線2係 兩層所構成的,其中一層係由八丨與八丨合金所構成的,另一層 12 200529451 係由Mo或Mo合金所構成的,且使用混合磷酸、硝酸、醋酸而成 的混合酸液,蝕刻該材料,藉以使閘極配線2的侧面形成預定傾 斜角度的推拔形。使閘極配線2的侧面形成推拔形,會使橫越閘 極配線2的没極配線上的階梯部較不陡靖,因此會抑制没極配線6 的斷裂。推拔形化(tapered)的侧面的傾斜角(亦即,界於基板 平面與閘極配線2的侧面間的角度)愈小,汲極配線6上的階梯 部會愈不陡峭。另一方面,該傾斜角愈小,要控制閘極配線2的 尺寸和形狀就會愈困難。因此,於本實施例中,該傾斜角落在3〇 度至80度間,且較佳的情況係落在4〇度至5〇度間。 圖5所示之閘極配線2的凹部13的形狀僅是示例,其本質在 於:一個或以上之深度大於或等於該汲極配線6之寬度的、而且 沿著該汲極配線6延伸的凹部,係被形成在位於該閘極配線2與 該汲極配線6交叉點之附近區域的該閘極配線2的至少一側。圖8 為顯示凹部13僅形成在閘極配線2的一個侧邊的一示例。圖9為 顯示一凹部13形成在閘極配線2的每一個侧邊的一示例。於形成 多數的凹部13的情況下,凹部13並不一定需要具有相同的形狀, 且具有不同寬度的凹部13也可以形成如圖1〇所示般,或者形成 在閘極配線2之對向侧邊的凹部13,也可以具有不同的形狀。再 者,凹部13或界於凹部π間的突起部,也可以不是單純的矩形。 例如,突起部亦可為具有較寬頂端如圖U所示、十字形狀頂端、 或由平行於汲極配線6之線、及垂直於汲極配線6的線、以及和 汲極配線6成傾斜的線之結合所形成的頂端,如圖丨2所示。 於圖5中,將僅形成在閘極配線2與汲極配線6交叉點之附 近區域的凹部13、以及TFT部11的閘極電極2A ,構成與習知的 相同。其原因在於,汲極電極6A與源極電極7比汲極配^線6寬, 因此即使沒有形成凹部13也可提供足夠長的蝕刻劑滲透路徑。另 一原因在於,閘極電極2A複雜的結構會導致局部集中的電場,也 許會影響TFT 11的操作。較小的凹部13也可以形成在1^111的 閘極電極2A内。 200529451 推招;二^線2與閘極電極2A的侧面,形成預定傾斜角度的 將島二J ° Γ線2與汲極配線6交叉點處以及TFT的區域, 絕绫膜子層4與n+a_Si子層5的半導體層形成於閘極 子# 4以幵U、曾^區域中,移去部分的nVSi子層5與a_Si 66 a/成通道°卩。汲極電極6A與源極電極7係配置在通道部 雪m ,該汲極電極6A係連接於汲極配線6。TFT係由閘極
辦拔# ΑΛ、閑極絶緣膜3、半導體層、源極電極7及没極電極6A ,成的。於TFT上,形顧於賴基絲面祕麵8,並移 源極電極7上的保護膜8的一部分來形成接觸部1〇。於保護 游主上’形成由透明導電賴IT〇等所構成的像素電極9,且該 像素電極9係經由接觸部1〇而連接於源極電極7。 一本發明^特徵在於,交叉於汲極配線6之部分閘極配線2的 ^維結構與三維結構。本發明並不限制構成要素的形狀、結構、 製造方法,該構成要素係指除了閘極配線2外的構成要素,即包 含閘極絕緣層3、包括a-Si子層4與n+ a-Si子層5的半導體層、 汲極配線6、保護膜8、像素電極9、對向基板、液晶。再者,本 發明之特徵在於,兩種朝不同方向延伸的配線之下側配線的結 構。於將半導體層插入於上側閘極配線與下側汲極配線間的正堆 疊式(formard-staggered) TFT的情況中,係將上述之閘極配線2 的結構應用於汲極配線。 於此,將參照圖式7A至7E,針對依據本發明之液晶顯示單 元的TFT基板的製造方法,來加以說明。第一如圖7A所示,例 如利用濺鍍在由玻璃等所構成的透明絕緣基板1上,分別相繼地 沈積A1與Mo大約200nm至大約100nm,藉以形成將作為閘極電 極與閘極配線的金屬膜。然後,利用已知的光刻技術在金屬膜上 形成第1抗蝕劑圖案12A,並使用第1抗蝕劑圖案12A作為遮罩, 進行濕姓刻形成閘極配線2、及連接於閘極配線2的閘極電極2A。 該蝕刻劑可以係由磷酸、硝酸、醋酸混合而成的。 然後,如圖7B所示,例如使用電漿CVD,沈積大約500!^ 200529451 之由氮化矽所構成的閘極絕緣膜3,然後分別沈積構成TFT 11之 半導體層的a-Si子層4與n+a_Si子層5,該等膜厚分別大約為 300nm與大約於50nm。接著,形成第2抗蝕劑圖案12B,並利用 該第2抗蝕劑圖案12B當作遮罩,進行乾蝕刻以圖案化a_Si子層 4與n+a-Si子層5,藉以形成島狀的半導體層。 曰 然後’如圖7C所示,例如利用濺鍍沈積Cr大約200nm,並 於該已沈積的Cr膜上,形成第3抗蝕劑圖案12C,利用該第3抗 敍劑圖案12C當作遮罩,以使用例如硝酸鈽銨的蝕刻劑進行濕餘 刻,藉以形成汲極配線6、汲極電極6A、源極電極7。 在,,如上所述因為Cr膜具有柱狀結構(columnarstructure), 而且該等行列(c〇lumns)設成不同的方向特別是在階梯部,對& 膜進行如上所述濕蝕刻是粗糙的。於利用濺鍍沈積金屬的情況 下,結果若表面為平面的話,金屬膜會具有均勻厚度。然而,若 在表面有一階梯部的話,沈積金屬會投射陰影在階梯部的側面, 結果薄膜在階梯部的側面的厚度會比在平面區域的厚度薄。因 此,在階梯部的側面钱刻程序完成的比較快,而且餘刻劑有可能 會沿^階梯部^側面滲透,而造成汲極配線6的斷線。然而,依 據本實施例,係使閘極配線2的麻形成推拔形,俾使閘極配線 士的P皆梯部較不陡山肖。結果,抑制了品質的惡化及没極配線6厚 又的減少,也抑制了蝕刻劑向下對汲極配線6滲透。另外,因 ,極配線2具有-個或以上呈預定形狀_部13,因此設有足夠 巧的侧劑渗透路控’也可以抑制韻刻劑在階梯部之彎曲滲 透。依此方法,可有利地防止閘極配線斷線。 / 然後,例如利用乾姓刻除去nVsi子層5、—子層4的 7刀,以對沒極配線6與源極電極7間的通道區域進行曝光。 然後,如圖7D所示,例如利用電裂CVD,沈積由氮化
St膜ί ί Ξ=ηηι。接著’在保護膜8上形成第4抗蝕劑 =接=弟4抗_120當作遮罩,以除去保護 200529451 如膜=+幼I抗蝕劑圖案12D,如圖7E所示,.利用濺鍍形成例 罩對&〇、胺%咖的IT〇膜,並使用第5抗細圖案12E當作遮 仃濕働卜藉以形成像素電極9。像素電極9係經 由接觸部10連接於源極電極7。 後’除去抗钱劑圖案12E,並藉由將配向膜設置在整平表 ηίΐΐΓΐ蚊方向的配向程序,藉以完成TFT基板。面對TFT 二1:2強二二ΐ板係構成如圖4所示。於透明絕緣基板20上,形成 ”、、不哥糸於像素之RGB顏色的彩色濾光片21,並將里色矩陣 & tft概姆丄,上二 f所構成的透明電極。於透明電極上運用配向層24,完成對 。該配向層24係有受一預定方向的配向程序。然後,將間 ,子(spacer)朝在對向基板上,該間隙子例如係由直捏行々至 的無機微粒狀物質所構成的,接著將基板貼合在—起。間隙 子,基板間具有所希望的職,且液晶係插人於該間關。以此 方式,完成依據本實施例之主動式矩陣液晶顯示單元。 如上所述,於依據本實施例之液晶顯示單元中,當形成閘極 配線2,彳喊以上之深度大於鱗於該沒極配線G之寬度的、 而巧著該沒極配線6延伸的凹部13,係被形成在位於與該汲極 配秦6父叉點之附近區域的閘極配線2的至少一側。形成在閘極 配線j上的凹部π,在該閘極配線2與該汲極配線6交又點之 近適當地拉長了蝕刻劑向下對汲極配線6滲透的路徑。再者,該 閘極配線的係由兩層所構成的,該兩層的下侧層係由Al4A^ 金所構成的,該兩層的上侧層係由Mo或Mo合金所構成的,而且 使該閘極配線2的侧面形成預定傾斜角度的推拔形。因為, 閘極配線2的側面成推拔形,而可以使形成在閘極配線2上之 極絕緣膜表面的階梯部,較不會陡峭。結果,也可以抑制品質二 惡化及在與閘極配線2交叉點處之汲極配線6之厚度的減^貝而 可以具可靠度地防止汲極配線斷線。 ’夕 (實施例2 ) 16 200529451 於以下,將針對依據第2實施例之主動式矩陣液晶顯示單元, 參照圖13至16來加以說明。圖13為依本發明第2實施例液晶顯 示單元之TFT基板的俯視圖,顯示其閘極配線及沒極配線交叉點 附近的結構。圖14A為沿圖13之Π-Π線的剖面圖。圖14B為沿 圖13之IV-IV線的剖面圖。圖15A至15E為概略地顯示製造依本 發明第2實施例之液晶顯示單元的TFT基板之方法的一步驟的剖 面圖;而圖16為顯示第2實施例之優點的圖表。 於依據上述本發明第1實施例之液晶顯示單元的情況下,TFT 基板係由五道光刻步驟製造而成的,如圖7八至兀所示(亦即, 圖案化閘極電極及閘極配線的步驟;圖案化半導體層的步驟;圖 案化波極電極及汲極配線的步驟;圖案化接觸部的步驟;及圖案 化像素電極的步驟)。為減少液晶顯示單元的價格,最好係減少步 驟數量。如果在閘極配線2與汲極配線6交叉點以外的部分,殘 留有半導體層,這是不會產生問題的。依據本實施例,係利用一 個抗姓劑圖案’來圖案化a_Si層、没極電極、没極配線的,並以 四道光刻步驟製造TFT基板。於此,依據本實施例之液晶顯示單 元的對向基板’係構成相同如圖4所示之構造,並將其說明省略。 現在將參照圖式說明本實施例。 參照圖13、14A、14B,於依據本實施例之TF丁基板的透明 絕緣基板1上’閘極配線2具有一個或以上的凹部u,該凹部η 呈預疋的形狀’形成在與沒極配線6交叉點附近區域的閘極配線2 之至少一側。形成在透明絕緣基板丨的閘極配線2與閘極電極 2A,具有呈預定傾除角度的側面。在沒極配線$下侧的TFT區域 内,將没極電極6A、源極電極7、包含a-Si子層4與η4" a-Si子層 5的半導體層,形成在閘極絕緣膜3上。將TFT區域内的n+a_Si 子層5與a-Si子層4的一部分除去形成通道部。在通道部的對向 側:形成連接於汲極配線6的汲極電極6A、與源極電極7,並於 該等上配置用以保護基板表面的保護膜8。再者,除去源極電極7 上之保濩膜8的一部分以形成接觸部ι〇,並將由IT〇等之透明導 17 200529451 電膜所構成的像素電極9,形成在每個像素區域及接觸部10。 於本實施例中,本發明也不限制構成要素的形狀、結構、製 造方法’該構成要素係指除了閘極配線2外的構成要素,即包含 閘極絕緣膜3、包括a-Si子層4與n+ a-Si子層5的半導體層、没 極配線6、保護膜8、像素電極9、對向基板、以及液晶。於將半 導體層插入於上侧閘極配線與下侧汲極配線間的正堆疊式Tpp的 情況中,係將上述之反堆疊式TFT的閘極配線2的結構應用於汲 極配線。 將參照圖15A至15E,針對依據本實施例液晶顯示單元之TFT 基板的製造方法,加以說明。第一,如上述第1實施例所述,例 如利用濺鍍,在由玻璃等所構成的透明絕緣基板1上,沈積大約 200nm的A1或A1合金,然後沈積大約100nm的M〇或M〇合金。 利用已知的光刻技術在已沈積的金屬膜上形成第1抗蝕劑圖案 12A。使用第1抗蝕劑圖案12A作為遮罩,並利用蝕刻劑,例如 由磷酸、硝酸、醋酸混合而成的混合酸液,對該金屬膜進行濕蝕 刻。一個或以上之沿著該没極配線6延伸的、而且深度大於或等 於該汲極配線6之寬度的凹部13,係被形成在位於之後將要盘該 汲極配線6交叉點之附近區域的閘極配線2的至少一侧。使該閘 極配線2與閘極電極2A的侧面,形成具30度至8〇度間的傾斜角 度的推拔形,較佳的情況係為40度至5〇度之間。 然後
—形成牛導體層與汲極配線6。依據本實施例,半導體 與沒極S说6 ’係下·序巾之—個錢_絲形成的。: 體^ ’如圖15A所示,例如使用電聚CVD等,沈積大約懸 t 構成的間極絕緣膜3,然後相繼地於閘極絕緣膜] 上,沈積構成TFT 11之半導體層的a_Si子層4與η+ 約為·腿與大約為5〇nm,且接著‘尤: 、、、、m的Cr,然後,在Cr膜上形成抗蝕劑圖宰 ; (reticle ^ 覆盍通運部的遮光區域具有等於或小於解析度極限加臓^ 18 200529451 resolution)的寬度,藉以使通道部的抗蝕劑圖案·12F薄於比豆他 區域。另外,也可以使用一種在覆蓋通道部具有半透明區域&光 罩°
然後,如圖15B所示,利用抗蝕劑圖案12F當作遮罩,並使 用例如__銨㈣域咖來進行祕刻,形成祕配線6、沒 極電極6A、源極電極7。於本實施射,因使閉極配線的侧面形 成推拔形,俾使汲極配線、汲極電極、源極電極的侧面,較不陡 峭。因此,抑制了品質的惡化及汲極配線6之厚度的減少,也抑 制了蝕刻劑向下對汲極配線6渗透。另外,因為閘極配線2具有 一個或以上呈預定形狀的凹部13,因此設有足夠長度的滲透路护 用以使侧劑向下對汲極配線6滲透,而且還可以抑制射^ P皆梯部之f曲的渗透。S此,可贿獅社閉極配線斷線。 然後’接著進行濕姓刻,如圖15C所示,並利用乾钱刻圖案 化a-Si子層4與n+a-Si子層5形成半導體層。 一 然後,如圖15D所示,進行例如氧電聚灰化(〇xygenpla_ ashing)的乾蝕刻,直到通道上薄的抗蝕劑完全被除去為止。接著, 蝕刻通道區域上的Cr (於本實施例對^進行二次蝕刻程序),然 後如圖15E所示,利用乾侧除去n+ a-Si子層5與}沿子層4的、 一部分,以對通道區域進行曝光。
之後如第1實施例,例如利用電聚CVD,沈積由氮化石夕構成 的保護膜8大約200nm,接著,除去保護膜8的一部分形成接 部ίο。然後’利用濺鍍在整個表面上沈積膜厚大約5〇譲的ιτ〇 膜’並對ΙΤΟ膜進行圖案化,以形成係為透明電極的像素電極9。 且像素電極9與源極電極7係經由接觸部1〇而彼此相連接。 ^上所述,於依據本實施例之液晶顯示單元中,一個或以上 之沿著遠汲極配線6延伸的、而且深度大於或等於該汲極配線之 寬度的凹部13,係被形成纽於讀賴上侧的祕配線 點之附近區域的閘極配線2的至少—側。形成在閘極配線2 凹部13,係適當地拉長了侧劑向下對汲極配線6渗透的路徑。 19 200529451 再者,因該閘極配線2的係由兩層所構成的,該兩層的下側層係 由A1或A1合金所構成的,該兩層的上侧層係由M〇或皿〇合金所 構成的’而且使該閘極配線2的侧面形成預定傾斜角度的推拔幵j, 因此’可以抑制品質的惡化及在階梯部之汲極配線6之厚度的^ 少,而可以具可靠度地防止汲極配線斷線。 量,依據本實施例之TFT基板與利用習知方法(其中,閘極 配線2係由Cr所構成的,且在閘極配線2與沒極配線6的交又點, 沒有形成凹部與突起部)來製造的丁!^基板,其汲極配線斷線的 發生比率,其結果顯示於圖。如由圖16可知,習知tft基板 汲極配線的斷線發生比率為4·2% (每48個像素有2個缺陷的像 素同時依據本發明之TFT基板汲極配線的斷線發生比率為〇.7% (母150個像素有1個缺陷的像素)。由此結果,證實了依據本發 明之ΊΤΤ基板係能有效率地抑制沒極配線的斷線。 雖然已說明的實施例係有關於具有反堆疊式、通道蝕刻型 J^annel-etched) TFT的液晶顯示單元,但本發明並不限定於該 等實施例,且可以應用於通道保護型(channd_pr〇tected)液晶顯 不單元、或具有正堆疊式TFT的液晶顯示單元。再者,雖然已說 明的實施例係有關於主動式矩陣液晶顯示單元,其中 係形成在對向基板上,但本發明並不限定於該等^施例,I也可 以應用於CF在TFT上的結構(CF on TFT stmcture),立中彩色減 光片係形成在TFT基板上。 ’、 " 以上雖然已就本發明之某些較佳實施例加以說明,但應了解 ,疋,本發騎包含的發明標的,並不局限於該等特定的實施例。 ,在不麟本發财請專娜目之精神絲.的情況下, 天曰之發明;^的應包含所有替代、變化、均等的實施態樣。 五、【圖式簡單說明】 圖,顯示其閘極
圖、1為習知液晶顯示單元之TFT基板的俯視 配線及汲極配線交叉點附近的結構。 20 200529451 圖2A為沿圖1之I -1線的剖面圖。 圖2B為沿圖1之Π-Π線的剖面圖。 圖3為習知液晶顯示單元iTFT基板的俯視圖,顯示其閘極 配線及汲極配線交叉點附近的結構。 八 圖4為依本發明第1實施例液晶顯示單元的剖面圖。 圖f為依本發明第1實施例液晶顯示單元之TFT基板的俯視 圖’顯示其閘極配線及没極配線交叉點附近的結構。 圖6A為沿圖5之I -1線的剖面圖。 圖6B為沿圖5之Π-Π線的剖面圖。
圖7A為概略地顯示依本發明第1實施例之液晶顯示單元 TFT基板之製造方法的一步驟的剖面圖。 圖7B為概略地顯示依本發明第丨實施例之液晶顯示單元 TFT基板之製造方法的一步驟的剖面圖。 圖7C為概略地顯示依本發明第丨實施例之液晶顯示單元的 TFT基板之製造方法的一步驟的剖面圖。 圖7D為概略地顯示依本發明第丨實施例之液晶顯示單元 TFT基板之製造方法的一步驟的剖面圖。 圖7E為概略地顯示依本發明第丨實施例之液晶顯示單元 TFT基板之製造方法的一步驟的剖面圖。
、圖8為顯示依本發明第丨實施例的閘極配線之結構的變化的 圖9為顯不依本發明第i實施例_極配線之結構的變 俯視圖。 變化的 ,10為顯TF依本發明第丨實施_閘極配線之結構的 俯視圖。 俯視圖 ^為”、、員示依本發明第1實施例的閘極配線之結構的變化的 _. 為頁示依本發明第1實施例的閘極配線之結構的變化的 调^祝圖。 21 200529451 圖13為依本發明第2實施例的液晶顯示單元之TFT基板的俯 視圖,顯示其閘極配線及汲極配線交又點附近的結構。 圖14A為沿圖13之HMII線的剖面圖。 ° 圖14B為沿圖13之IV-IV線的剖面圖。 πτ 示依本發明第2實施例之液晶顯示單元的 TFT基板之製造方法的一步驟的剖面圖。 TFT 地顯示依本發明第2實施例之液晶顯示單元的 TFT基板之衣方法的一步驟的剖面圖。 抓ffl2 f 單元的 TFT 實關―元的 TFT 本發日㈣2實施例之液晶顯示單元的 TFT基板之製造方法的—步驟的剖面圖。 之優=6圖^_本發㈣2實施例讀錄料元的TFT基板 元件符號說明: I :透明絕緣基板 3:閘極絕緣膜 4 : a-Si 子層 _ 5 : n+ a-Si 子層 6:汲極配線 6A :汲極電極 7·源極電極 · 8 :保護膜 9:像素電極 1〇 :接觸部
II : TFT 22 200529451 12A :第1抗蝕劑圖案 12B ··第2抗蝕劑圖案 12C :第3抗蝕劑圖案 12D :第4抗蝕劑圖案 12E ··第5抗蝕劑圖案 12F :抗蝕劑圖案 13 :凹部 14 :光罩 15 :配向層 2:閘極配線 20 :透明絕緣基板 21 :彩色濾光片 22 :黑色矩陣 23 :透明電極 24 :配向層 25 :液晶層 2 A :問極電極
Claims (1)
- 200529451 十、申請專利範圍: 1· 一種液晶顯示單元,包括一 TFT基板,該TFT基板包含: 透明絕緣基板; ,1配線,配置在該透明絕緣基板上; 第2配線,配置於該第i配線上方,且該第2配線與該第工 配線交叉; 薄膜電晶體,形成於由該第丨配線及該第2配線所包圍的每 個區域,其中-個或—個以上之沿著該第2配線延伸的凹部,係 被形成在位於與該第2配線交叉點之附近區域的第丨配線的至少 一侧02·如申請專利範圍第丨項所述之液晶顯示單元,其中,該凹 部的深度大於或等於該第2配線的寬度。 3二如,請專利範圍第丨項所述之液晶顯示單元,其中,該凹 部之二或二^上的側邊,位在該第2配線之正下方的區域内。 4·如申請專利範圍第丨項所述之液晶顯示單元,其中,形成 有兩該凹部’且沿著帛2 線延伸之兩個該凹部的鄰接侧邊, 係位在該第2配線正下方的區域内。 5·如申請^利範圍第1項所述之液晶顯示單元,其中,該第 1配線係由堆衫數麵金朗構成的,且使該第丨配線的侧面成 姑姑开4。 6·如申請專利範圍第5項所述之液晶顯示單元,其中,該| 1配線的該金屬堆疊係由兩層所構成的,該兩層中的下&層係柄 η 合,的第!金屬所構成的,該兩層中的上侧層係由運 自Mo和Mo合金的第2金屬所構成的。7·如申請專利範圍第5項所述之液晶顯示單元,其中, 1配線的該側面的推拔角,係落在3〇度至8〇度之間。 8·如申請專利範圍第丨項所述之液晶顯示單元,財,該第 1配線係為閘極配線,該第2配線係為汲極配線。 9·如申請專利範圍第8項所狀液晶齡單元,其中,將閑 24 200529451 極絕緣膜及半導體層形成在該閘極配線與該汲極配線之間,且該 閘極絕緣膜係設置在該半導體層的下侧。 10·如申請專利範圍第9項所述之液晶顯示單元,其中,該半 導體層具有下侧a-Si子層和上側η+a-Si子層。 十一、圖式:25
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401964A JP2005164854A (ja) | 2003-12-01 | 2003-12-01 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200529451A true TW200529451A (en) | 2005-09-01 |
| TWI247431B TWI247431B (en) | 2006-01-11 |
Family
ID=34725724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093136866A TWI247431B (en) | 2003-12-01 | 2004-11-30 | Liquid crystal display unit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7511301B2 (zh) |
| JP (1) | JP2005164854A (zh) |
| KR (1) | KR100683288B1 (zh) |
| CN (1) | CN100432807C (zh) |
| TW (1) | TWI247431B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4016709B2 (ja) * | 2002-04-26 | 2007-12-05 | 日本電気株式会社 | オーディオデータの符号変換伝送方法と符号変換受信方法及び装置とシステムならびにプログラム |
| KR20060042425A (ko) * | 2004-11-09 | 2006-05-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR100715780B1 (ko) * | 2005-06-20 | 2007-05-08 | 박상수 | 탄성 가변형 침대 매트리스 |
| KR20070019457A (ko) * | 2005-08-12 | 2007-02-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치 |
| KR101190071B1 (ko) * | 2005-12-29 | 2012-10-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN100412671C (zh) * | 2006-03-30 | 2008-08-20 | 友达光电股份有限公司 | 液晶显示装置 |
| KR101234138B1 (ko) * | 2006-05-18 | 2013-02-18 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| TWI501319B (zh) | 2008-12-26 | 2015-09-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| WO2012070498A1 (ja) * | 2010-11-25 | 2012-05-31 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
| JP5696030B2 (ja) | 2011-12-20 | 2015-04-08 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US9646923B2 (en) * | 2012-04-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
| TWI681233B (zh) | 2012-10-12 | 2020-01-01 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法 |
| TWI528074B (zh) * | 2014-03-28 | 2016-04-01 | 群創光電股份有限公司 | 顯示面板 |
| KR102326555B1 (ko) * | 2015-04-29 | 2021-11-17 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102514409B1 (ko) * | 2015-09-15 | 2023-03-28 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102568776B1 (ko) | 2016-03-28 | 2023-08-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN105633102B (zh) * | 2016-04-05 | 2018-11-09 | 京东方科技集团股份有限公司 | 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置 |
| KR102473069B1 (ko) * | 2018-01-02 | 2022-12-01 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR102091764B1 (ko) | 2018-02-09 | 2020-03-24 | 김형민 | 매트리스용 쿠션 |
| CN109545823A (zh) * | 2018-10-23 | 2019-03-29 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、该阵列基板的制备方法及显示面板 |
| KR102030505B1 (ko) | 2019-05-21 | 2019-10-10 | 김빛나 | 공기층이 형성된 소파 |
| FR3106238B1 (fr) * | 2020-01-13 | 2023-10-20 | New Imaging Tech | Détecteur d’image à collection électronique latérale |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236266A (ja) | 1984-05-10 | 1985-11-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP3109860B2 (ja) | 1991-06-07 | 2000-11-20 | 三菱電機株式会社 | 多層配線 |
| JP2814814B2 (ja) * | 1992-01-30 | 1998-10-27 | 日本電気株式会社 | 薄膜トランジスタ基板 |
| JPH05259300A (ja) * | 1992-03-13 | 1993-10-08 | Sony Corp | 半導体装置 |
| JPH08330592A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 薄膜トランジスタおよび液晶表示装置 |
| JP3617719B2 (ja) * | 1996-04-15 | 2005-02-09 | 株式会社東芝 | 液晶表示装置 |
| JP3126661B2 (ja) * | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH1078591A (ja) | 1996-09-05 | 1998-03-24 | Hitachi Ltd | 液晶表示装置 |
| JPH10221704A (ja) * | 1997-02-07 | 1998-08-21 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH1184421A (ja) * | 1997-09-10 | 1999-03-26 | Sharp Corp | アクティブマトリクス基板及びそれを用いた液晶パネル |
| JP4156115B2 (ja) * | 1998-12-25 | 2008-09-24 | シャープ株式会社 | マトリクス配線基板及び液晶表示装置用基板 |
| JP3503685B2 (ja) * | 1999-08-30 | 2004-03-08 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| JP3074274B1 (ja) | 1999-10-13 | 2000-08-07 | 財団法人工業技術研究院 | 液晶ディスプレイのtft製造方法 |
| US6583829B2 (en) * | 2000-03-06 | 2003-06-24 | Hitachi, Ltd. | Liquid crystal display having an opening in each pixel electrode corresponding to each storage line |
| JP4954366B2 (ja) * | 2000-11-28 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| FR2826766B1 (fr) * | 2001-06-29 | 2003-10-31 | Thales Avionics Lcd | Matrice active de transistors en couches minces ou tft pour capteur optique ou ecran de visualisation |
| JP2003172946A (ja) * | 2001-09-28 | 2003-06-20 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| JP2003302654A (ja) * | 2002-04-12 | 2003-10-24 | Hitachi Ltd | 表示装置 |
| EP1365277B1 (en) * | 2002-05-21 | 2011-07-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR101046927B1 (ko) * | 2004-09-03 | 2011-07-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
-
2003
- 2003-12-01 JP JP2003401964A patent/JP2005164854A/ja active Pending
-
2004
- 2004-11-29 KR KR1020040098432A patent/KR100683288B1/ko not_active Expired - Fee Related
- 2004-11-30 TW TW093136866A patent/TWI247431B/zh not_active IP Right Cessation
- 2004-12-01 US US11/000,153 patent/US7511301B2/en not_active Expired - Fee Related
- 2004-12-01 CN CNB2004100982904A patent/CN100432807C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050161670A1 (en) | 2005-07-28 |
| KR20050053000A (ko) | 2005-06-07 |
| CN1624550A (zh) | 2005-06-08 |
| KR100683288B1 (ko) | 2007-02-15 |
| JP2005164854A (ja) | 2005-06-23 |
| US7511301B2 (en) | 2009-03-31 |
| CN100432807C (zh) | 2008-11-12 |
| TWI247431B (en) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200529451A (en) | Liquid crystal display unit | |
| TWI387108B (zh) | 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法 | |
| US8110830B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| US6218221B1 (en) | Thin film transistor with a multi-metal structure and a method of manufacturing the same | |
| US8298878B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| CN100399169C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| TWI396885B (zh) | 線路結構,製造線路之方法,薄膜電晶體基板,以及製造薄膜電晶體基板之方法 | |
| US20070295967A1 (en) | Active matrix tft array substrate and method of manufacturing the same | |
| JP5190593B2 (ja) | 薄膜トランジスタ基板及びこの製造方法、並びに薄膜トランジスタ基板これを備えた液晶表示パネル | |
| US8860898B2 (en) | Array substrate and liquid crystal display | |
| CN100440014C (zh) | 液晶显示器的阵列基板及其制造方法 | |
| CN102955301B (zh) | 用于液晶显示装置的阵列基板及其制造方法 | |
| CN102033370B (zh) | 液晶显示基板及其制造方法 | |
| CN100420035C (zh) | 薄膜晶体管阵列衬底及其制造方法 | |
| KR20090046300A (ko) | 금속 배선 및 그 형성 방법 | |
| KR102248837B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| JP4360519B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN103941448B (zh) | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 | |
| TWI333279B (en) | Method for manufacturing an array substrate | |
| KR20100116006A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US20130323470A1 (en) | Conductive structure for panel and manufacturing method thereof | |
| WO2011108050A1 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| US7920220B2 (en) | Display pixel, display apparatus having an image pixel and method of manufacturing display device | |
| JP5032188B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0933949A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |