TW200425367A - Flexible circuit board, method for making the same, flexible multi-layer wiring circuit board, and method for making the same - Google Patents
Flexible circuit board, method for making the same, flexible multi-layer wiring circuit board, and method for making the same Download PDFInfo
- Publication number
- TW200425367A TW200425367A TW093113076A TW93113076A TW200425367A TW 200425367 A TW200425367 A TW 200425367A TW 093113076 A TW093113076 A TW 093113076A TW 93113076 A TW93113076 A TW 93113076A TW 200425367 A TW200425367 A TW 200425367A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit board
- flexible circuit
- wiring
- wiring layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims abstract description 249
- 239000011229 interlayer Substances 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims description 55
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 229920002803 thermoplastic polyurethane Polymers 0.000 claims description 40
- 239000004433 Thermoplastic polyurethane Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 229920006259 thermoplastic polyimide Polymers 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000009719 polyimide resin Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 7
- 229920001169 thermoplastic Polymers 0.000 claims description 6
- 150000001412 amines Chemical class 0.000 claims description 3
- REYFJDPCWQRWAA-UHFFFAOYSA-N antazoline Chemical compound N=1CCNC=1CN(C=1C=CC=CC=1)CC1=CC=CC=C1 REYFJDPCWQRWAA-UHFFFAOYSA-N 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 33
- 229910052802 copper Inorganic materials 0.000 description 31
- 239000010949 copper Substances 0.000 description 31
- 239000012790 adhesive layer Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000004416 thermosoftening plastic Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001281 polyalkylene Polymers 0.000 description 1
- 229920001228 polyisocyanate Polymers 0.000 description 1
- 239000005056 polyisocyanate Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
200425367 ⑴ 玖、發明說明 【發明所屬之技術領域】 本發明係關於例如I C、L S I等之電子裝置構裝用之可 撓性多層配線電路基板所使用之可撓性電路基板,和其之 製造方法、以及使用該可撓性電路基板之可撓性多層配線 電路基板、和其之製造方法。 【先前技術】 本申請案申請人就可撓性多層配線電路基板之製造方 法’開發有,在凸塊形成用之銅層(厚度,例如爲100 M m )之一主面例如藉由電鍍形成例如由鎳所成之蝕刻阻 障層(厚度,例如爲1 // m ),進而,將在該蝕刻阻障層 之主表面形成導體電路形成用之銅箔(厚度,例如爲18 μ m )之三層構造的金屬構件當成基材使用,將其予以加 工,製造具有多數之層間連接用凸塊之配線電路基板,將 其與其他的配線電路基板連接,以獲得可撓性多層配線電 路基板之技術,關於該發發完成的技術,例如在日本專利 特願2000-230142 (日本專利特開2002-43506號公報)、 特願2002-664 10號公報等之申請中加以提出。另外,三 層構造的金屬構件也可藉由重疊3片之金屬板予以輥軋等 而形成。 第5 (A)圖、(B )圖係依序顯示具有該層間連接用凸 塊之可撓性電路基板’和其他的可撓性電路基板之連接工 程剖面圖。 -5- (2) (2)200425367 如要說明該工程,則首先,如第5 (A)圖所示般,令 二個可撓性電路基板1 0 0以及1 〇 2之其之一主面相面對。 1 0 6係構成一方之可撓性電路基板1 〇 〇之銅層,在該銅層 1 〇 6的一主面形成有多數之凸塊]0 8。Π 0係介於該凸塊 1 0 8之基部和銅層1 〇 6之間,例如由鎳所成之蝕刻阻障層 ,係爲了藉由選擇性地蝕刻形成在銅層1 0 6上之凸塊形成 用銅層以形成凸塊之時,該銅層1 0 6不被蝕刻所形成者。 另外,在此選擇性蝕刻後,以各凸塊1 0 8爲遮罩,此蝕刻 阻障層1 0 6受到飩刻故,殘留在各凸塊1 0 8之基部。 1 1 2係層間絕緣膜,在成爲其之心部的非熱可塑性聚 亞醯胺層114之兩面形成薄的接著材層116、116者,一 方之接著材層1 1 6係將層間絕緣膜1 1 2接著在前述銅層 I 〇 6用者,另一接著材層1 1 6係將層間絕緣膜1 1 2接著於 其他的可撓性電路基板1 02者。該接著材層1 1 6和1 1 6皆 是由熱可塑性聚亞醯胺樹脂層所成。 120係另一方之可撓性電路基板102之銅層,122係 形成在該銅層120之一主面之凸塊,124係形成在該凸塊 1 2 2之基部的蝕刻阻障層,1 2 6係層間絕緣膜,在非熱可 塑性聚亞醯胺樹脂層1 2 8之上下形成有作爲與銅箔之接著 層之熱可塑性聚亞醯胺層1 3 0、1 3 0。1 3 2係形成在該層間 絕緣膜1 2 6上之配線膜。該配線膜1 3 2之至少一部份係與 前述一方之可撓性電路基板1 〇〇的凸塊1 22的頂面連接。 接著,如第5 ( B )圖所示般,藉由可撓性電路基板 ]〇2之各凸塊1 08的頂面與可撓性電路基板I 02之對應該 -6 - (3) (3)200425367 各凸塊1 08之配線1 32匹配,令可撓性電路基板1 〇〇與可 撓性電路基板1 02對位而加壓以及加熱,以令熱可塑性聚 亞醯胺層1 1 6流入配線膜間1 3 2而積層,藉此,令該二個 可撓性電路基板1 0 〇以及1 0 2 —體化,以獲得可撓性多層 配線電路基板1 04。 可是,在前述之習知的可撓性多層配線電路基板104 中,存在有會在前述第2之可撓性電路基板1 〇2的各配線 膜1 3 2間產生空隙1 3 4的問題。 此空隙1 3 4係一種氣孔,成爲層間剝離之原因,水分 滲透,在施加有電壓之情形,產生銅之遷移,結果成爲損 及作爲基板之功能的原因。 另外,在設配線膜1 3 2爲可撓性多層配線電路基板 1 04之厚度方向的中心時,上下方向的層構造並非對稱( 線性對稱)故,也有做好的可撓性多層配線電路基板1 04 產生變形之缺點。 因此,本申請案發明人在追究該空隙104產生的原因 後,了解到原因在於:熱可塑性樹脂層1 1 6薄之故,並非 塡埋電路圖案間,即1 3 2、1 3 2間之充分量的熱可塑性聚 亞醯胺樹脂。 即前述第1之可撓性電路基板1 0 0的層間絕緣膜1 I 2 的兩面之接著材層1 1 6皆是相同厚度,例如爲5 μ m之程 度。此厚度雖係將層間絕緣膜1 1 2的熱硬化性樹脂層U 4 接著於銅層1 06之凸塊形成面的充分厚度,但是,爲了將 非熱硬化性聚亞醯胺樹脂層1 ] 4接著於可撓性電路基板 -7- (4) (4)200425367 1 02側,成爲塡充各配線膜1 32、1 32間’即電路圖案之 間隙的容量故,在不足夠之厚度的情形,其結果爲,無法 由流入配線膜1 3 2、] 3 2間的間隙之接著材層1 1 6所全部 塡埋,知道因而產生空隙1 3 4。 而且,遂有以此爲原因,在所作成之可撓性電路基板 產生變形之不良。 即在將配線膜1 3 2當成可撓性多層配線電路基板1 04 之厚度方向的中心時,上下方向之層構造由於空隙1 3 4之 故,不成爲對稱(線性對稱)故,所作成之可撓性多層配 線電路基板1 04成爲變形基板。 本發明係爲了解決此種問題之發明,目的在於提供在 積層於其他的可撓性電路基板時,在其之配線膜間不會產 生空隙之可撓性電路基板,進而,提供令複數之可撓性電 路基板在其間不產生空隙而積層之可撓性多層配線電路基 板,進而,目的在於提供不會因空隙而產生變形之可撓性 多層配線電路基板。 【發明內容】 申請專利範圍第丨項之可撓性電路基板,係一種在配 線層或配線層形成用金屬層的表面部直接或藉由蝕刻阻障 層而形成有多數的凸塊,在前述配線層或配線層形成用金 屬層的凸塊形成面之沒有形成前述凸塊之部份,設置有於 非熱可塑性聚亞醯胺層的兩面形成有作爲接著劑之熱可塑 性聚亞醯胺層之層間絕緣膜,前述各凸塊的頂面係連接在 -8 - (5) (5)200425367 其他的可撓性電路基板的配線膜之可撓性電路基板,其特 徵爲:比起前述層間絕緣膜之配線層或配線層形成用金屬 側的熱可塑性聚亞醯胺層,其相反側之熱可塑性聚亞醯胺 層較厚。 申請專利範圍第2項之可撓性電路基板之製造方法, 其特徵爲:準備在配線層或配線層形成用金屬層的表面部 直接或藉由蝕刻阻障層而形成複數的凸塊者,加壓、加熱 在非熱可塑性聚亞醯胺層之兩面形成作爲接著劑之厚度不 同的熱可塑性聚亞醯胺層之層間絕緣膜,令薄的熱可塑性 聚亞醯胺層朝向前述凸塊形成面而以前述各凸塊所貫穿, 予以加壓接著在前述配線層或配線層形成用金屬層的凸塊 形成面。 申請專利範圍第3項之可撓性多層配線電路基板,其 特徵爲由:在配線層或配線層形成用金屬層的表面部直接 或藉由蝕刻阻障層而形成有多數的凸塊,在前述配線層或 配線層形成用金屬層的凸塊形成面之沒有形成前述凸塊之 部份,設置有於非熱可塑性聚亞醯胺層的兩面形成有作爲 接著劑之熱可塑性聚亞醯胺層之層間絕緣膜,比起該層間 絕緣膜之配線層或配線層形成用金屬層側之熱可塑性聚亞 醯胺樹脂層,設該相反側之熱可塑性聚亞醯胺層較厚之可 撓性電路基板,和與前述可撓性電路基板有別之可撓性電 路基板’至少在一主面形成有配線層,該配線層之至少一 部份係連接於前述各凸塊之頂面,而且,在前述一主面的 配線層間係成爲塡充了前述厚的熱可塑性聚亞醯胺層之狀 (6) (6)200425367 態之可撓性電路基板所成。 申請專利範圍第4項之可撓性多層配線電路基板之製 造方法,其特徵爲:準備在配線層或配線層形成用金屬層 的表面部直接或藉由蝕刻阻障層而形成有多數的凸塊,在 前述配線層或配線層形成用金屬層的凸塊形成面之沒有形 成前述凸塊之部份,設置有於非熱可塑性聚亞醯胺層的兩 面形成有作爲接著劑之熱可塑性聚亞醯胺層之層間絕緣膜 ,比起該層間絕緣膜之配線層或配線層形成用金屬層側之 熱可塑性聚亞醯胺樹脂層,設該相反側之熱可塑性聚亞醯 胺層較厚之第1可撓性電路基板,和至少在一主面形成有 比前述厚的熱可塑性聚亞醯胺層薄之配線層之第2可撓性 電路基板,進行令前述第2可撓性電路基板之兩表面的配 線膜與前述二個之第1可撓性電路基板的各凸塊頂面連接 之同時,在前述第2可撓性電路基板之配線膜間塡充前述 第1可撓性電路基板之厚的一方的熱可塑性聚亞醯胺層之 加熱加壓處理。 申請專利範圍第5項之可撓性多層配線電路基板之製 造方法,其特徵爲:準備在配線層或配線層形成用金屬層 的表面部直接或藉由蝕刻阻障層而形成有多數的凸塊,在 前述配線層或配線層形成用金屬層的凸塊形成面之沒有形 成前述凸塊之部份,設置有於非熱可塑性聚亞醯胺層的兩 面形成有作爲接著劑之熱可塑性聚亞醯胺層之層間絕緣膜 ,比起前述層間絕緣膜之配線層或配線層形成用金屬層側 之熱可塑性聚亞醯胺樹脂層,設該相反側之熱可塑性聚亞 -10- (7) (7)200425367 醯胺層較厚之二個第】可撓性電路基板,和在表裡面形成 有配線層之第2可撓性電路基板,進行令前述第2可撓性 電路基板之兩表面的配線膜與前述二個之第〗可撓性電路 基板的各凸塊頂面連接之同時,在前述第2可撓性電路基 板之配線膜間塡充前述第1可撓性電路基板之厚的一方的 熱可塑性聚亞醯胺層之加熱加壓處理。 【實施方式】 以下,依序圖示實施形態來詳細說明本發明。 第1圖(A )〜(D)係依工程順序顯示本發明之可撓性 電路基板之第1實施形態之製造方法的剖面圖。 依工程順序說明這些工程。 (A )準備含凸塊之金屬構件2,令該凸塊形成面側 面對層間絕緣膜9。第1圖(A )係顯示該狀態。 此處,首先說明金屬構件2。4係銅層(厚度例如爲 1 8 # m ),被選擇性地蝕刻而成爲配線膜。6係藉由例如 由鎳所成之蝕刻阻障層(厚度例如爲1 V m ) 8而形成在 該銅層4之一主面,例如由銅所成之凸塊[底部(基部) 之直徑例如爲 〇.15mm,最小配置間距例如爲0.5mm,高 度在此階段例如爲8 0 // m],成爲層間連接手段。 1 〇係層間絕緣膜,由:成爲心部之非熱可塑性聚亞 醯胺層(厚度例如爲2 0 μ m ) 1 2,和形成在該非熱可塑性 聚亞醯胺層I 2之前述金屬構件2側之面,由熱可塑性聚 亞醯胺層所成之接著層(厚度例如爲2.5 // m ) 1 4,和形 -11 - (8) (8)200425367 成在該非熱可塑性聚亞醯胺層1 2之相反於金屬構件2側 之面,由熱可塑性聚亞醯胺層所成之接著層(厚度例如爲 2.5/im) 16,和進而積層在該接著層16上之接著層(厚 度例如爲1 7 // m ) 1 6 a所形成。 在接著層〗6上進而積層接著層16a,是由於要作成 非熱可塑性聚亞醯胺層1 2之相反於金屬構件2側之接著 所必要之厚度故,塗佈爲與作爲接著層1 6所必要之厚度 (例如2〜3 // m )相同厚度者之取得容易故,所以設爲使 用別的熱可塑性薄板。因此,在可準備將熱可塑性聚亞醯 胺樹脂層塗佈爲非對稱厚度者之情形下,並不需要接著層 1 6 a 〇 另外,所謂必要之厚度係指在以本製造方法所製造之 可撓性電路基板和其他的可撓性電路基板積層時,藉由接 著層1 6之加熱熔解、加壓流入而可充分塡埋該其他的可 撓性電路基板的表面之配線膜間成爲沒有空隙,可以積層 二個可撓性電路基板之容量的厚度。 1 8係保護膜,2 0係緩衝材,前述層間絕緣膜1 〇係藉 由該緩衝材2 0而被金屬構件2所加壓、加熱,緩衝材2 0 係達成保護凸塊形狀之功能,另外,保護膜1 8係保護積 層有層間絕緣膜1 0之金屬構件2的表面之膜。 (B )接著,對層間絕緣膜1 〇施加壓力、熱量,令其 密接於金屬構件2。第1圖(b )係顯示藉由該加壓、加 熱而密接之狀態。 (C )之後,去除緩衝材2 〇,進行硏磨,令各凸塊6 -12- (9) (9)200425367 的頂面露出。第1圖(C )係顯示之後之狀態。 (D)接著,去除前述保護膜]8。第1圖(D )係顯 示去除了該保護膜I 8之狀態。 藉此,完成本發明之可撓性電路基板的第1實施形態 22 〇 如依據此種可撓性電路基板2 2,由層間絕緣膜1 0的 相反於金屬構件2側之熱可塑性聚亞醯胺樹脂所成之接著 層1 6、1 6 a的疊合厚度係在與該可撓性電路基板(4 0 )( 參考第3圖)積層而構成可撓性多層配線電路基板(5 0 ) (參考第3圖)時,可充分塡充與前述凸塊6連接側之面 的配線膜間(4a、4a間)(參考第3圖)之容量的厚度 ,藉此,不會產生空隙[參考以第5圖(B )之符號1 3 4所 示之部份]。 另外,配線板之上下方向的剖面構造係以配線膜4a( 參考第3圖)爲中心,熱可塑性聚亞醯胺層、非熱可塑性 聚亞醯胺層、配線膜幾乎成爲對稱故,可以提供變形少之 可撓性多層配線電路基板。 第5圖(A )〜(F)係依工程順序顯示與前述可撓性電 路基板22積層之可撓性電路基板的一例(40 )之製造方 法的剖面圖。 依工程順序說明這些工程。 (A )例如,準備與第1圖所示之金屬構件2相同構 造的金屬構件3 2。此構造、製造方法已經說明過之故, 省略其說明。另外,本金屬構件32的凸塊6a係比第1圖 -13- (10) (10)200425367 (D )所示之可撓性電路基板2 2的凸塊(例如,8 〇 # m ) 6稍低,例如爲6 Ο // m之程度。 而且,令由在非熱可塑性聚亞醯胺樹脂層(厚度例如 爲20 // m )之兩面形成熱可塑性聚亞醯胺樹脂層(厚度例 如爲約2.5 // m ) 1 4 a、1 6 a所成之層間絕緣膜3 4面對該金 屬構件3 2的凸塊形成面,可藉由保護膜1 8以及緩衝材 2 0而予以加壓、加熱令其接著。第2圖(A )係顯示該面 對之狀態。 另外,由在此金屬構件3 2之前述非熱可塑性聚亞醯 胺樹脂層(厚度例如爲約2 0 // m ) 1 2 a的兩面形成熱可塑 性聚亞醯胺樹脂層(厚度例如爲約2 · 5 // m ) 1 4 a、1 6 a所 成之層間絕緣膜3 4,例如具有與第5圖所示之習知的可 撓性電路基板1 〇〇的層間絕緣膜1 1 2同樣的構造,係三層 構造。當然,成爲心部之非熱可塑性聚亞醯胺樹脂層12 的兩面之接著層1 4a和1 6a的厚度係相同,不進行令相反 於銅層側之接著層1 6a比銅層側之接著層1 4a厚之工程。 (B )接著,藉由加壓、加熱,令層間絕緣膜34與金 屬構件3 2密接。第2圖(B )係顯示藉由該加壓、加熱而 密接之狀態。 (C )之後,去除緩衝材20,進行硏磨,令各凸塊6 的頂面露出。第2圖(C )係顯示之後之狀態。 (D)接著,去除前述保護膜18,爲了積層而令之後 被選擇性地蝕刻以成爲配線膜之銅層3 6面對去除金屬構 件3 2之其之保護膜1 8後之面。第2圖(D )係顯示令該 -14 - (11) (11)200425367 銅層3 6與其面對後之狀態。 (E )接著,如第2圖(E )所示般,藉由加壓、加 熱,在積層有層間絕緣膜1 8之金屬構件3 2的其之層間絕 緣膜1 8的表面積層銅層3 6 ’以令其與凸塊6a接觸。 (F )接著,如第2圖(F )所示般,藉由選擇性地蝕 刻前述銅層4 (形成有凸塊6a之配線層),形成配線膜 4a。如此,完成與以第1圖所示方法所製造之可撓性電路 基板積層之可撓性電路基板40 ° 第3圖(A )〜(C)係依工程順序顯示積層以第1圖所 示方法所製造之可撓性電路基板2 2 [參考第1圖(D )] ’ 和以第2圖所示方法所製造之可撓性電路基板4 0 [參考第 1圖(E ) 、 ( F )],以製造本發明之可撓性多層配線電 路基板之第1實施形態(50)之方法的一例之剖面圖。 依工程順序說明這些之工程。 (A )如第3圖(A )所示般,準備可撓性電路基板 22和可撓性電路基板40,可撓性電路基板22之凸塊6形 成面(層間絕緣膜3 4形成面)面對可撓性電路基板4 0之 配線膜4a的形成面,令凸塊6和配線膜4a之相對應者彼 此匹配對位,令可撓性電路基板22面對可撓性電路基板 4 0° (B )接著,如第3圖(B )所示般,加壓、加熱可 撓性電路基板2 2於可撓性電路基板4 0,令各凸塊6連接 於與其對應之配線膜4 a。如此一來,可撓性電路基板2 2 的層間絕緣膜]〇之接著層1 6、1 6 a係藉由其之可塑性, -15- (12) (12)200425367 以熱而進入各配線膜4a、4a間的間隙,塡埋其間,此二 個可撓性電路基板22和可撓性電路基板40成爲堅固且其 間無空隙而積層之狀態。 藉此,可以完成積層可撓性電路基板22和可撓性電 路基板40之可撓性多層配線電路基板50。 (C )之後,藉由選擇性地蝕刻可撓性多層配線電路 基板5 0之兩面的銅層4以及3 6,如第3圖(C )所示般 ,形成配線膜4b以及36a。 如前述般,第3圖所示之可撓性多層配線電路基板 5 〇係形成爲,可撓性電路基板2 2之層間絕緣膜1 0的相 反於銅層4側之接著層1 6、1 6a比與其之凸塊6連接的可 撓性電路基板4 0之配線膜4 b厚故,在藉由加壓、加熱以 積層可撓性電路基板22時’此二個可撓性電路基板22和 40成爲堅固且其間無空隙[參考第5圖(B )之附上符號 1 3 4之部份]而所積層之狀態。 因此,可以提供不會由於空隙導致劣化之可撓性多層 配線電路基板5 0 ’另外,可以獲得以銅配線膜4 a爲中心 之上下方向的剖面構造幾乎對稱(線性對稱)’變形少之 可撓性電路基板。 第4圖(A ) 、 ( B )係依工程順序顯示準備圖案化 以第2圖所示方法所製造之可撓性電路基板40[參考第1 圖(E ) 、 ( F )]之配線膜形成用銅層3 6,以形成配線膜
3 a者,在該可撓性多層配線電路基板4 0的兩面積層以第 ]圖所示方法所製造之可撓性電路基板22 [參考第1圖(D -16- (13) (13)200425367 )],以製造可撓性多層配線電路基板5 2之方法(本發明 之可撓性多層配線電路基板之製造方法的第2實施形態) 之剖面圖。 依工程順序說明這些工程。 (A )如第4圖(A )所示般,準備一個可撓性電路 基板40,和二個可撓性電路基板22a(上側之可撓性電路 基板)、22b (下側之可撓性電路基板)。可撓性電路基板 40並非第4圖(F )所示狀態之基板,而係由第2圖(F )所示狀態進而圖案化銅層3 6以形成配線膜3 6 a之狀態 。此是在積層前需要圖案化以形成配線膜3 6a的關係。 對於此,各可撓性電路基板22a、22b係準備如第1 圖(D )所示狀態之基板。 而且,可撓性電路基板22a、22b的凸塊6形成面( 層間絕緣膜1 〇形成面)與可撓性電路基板4 0的兩面之配 線膜4a以及3 6a之各形成面相向,凸塊6和配線膜4a以 及3 6a的相對應者彼此匹配對位,令可撓性電路基板40 的兩面面對可撓性電路基板2 2 a以及2 2 b。第4圖(A ) 係顯示該面對狀態。 (B )接著,加壓、加熱可撓性電路基板2 2 a、2 2 b於 可撓性電路基板4 0之兩面,令各凸塊6連接於與其對應 之配線膜4a、3 6a。如此一來,在此之同時,可撓性電路 基板22a以及22b的層間絕緣膜10之接著層16、16a ( 參考第]圖)係藉由其之熱可塑性,進入各配線膜4 a、 4a、3 6a、3 6b間的間隙,塡充其間,此二個可撓性電路 -17- (14) (14)200425367 基板2 2 a、2 2 b和可撓性電路基板4 〇成爲堅固且其間無空 隙而積層之狀態。 藉此,可以完成積層可撓性電路基板22a ' 22b和可 撓性電路基板4 0之可撓性多層配線電路基板5 2 ° 之後,藉由選擇性地蝕刻可撓性多層配線電路基板 5 0之兩面的銅層4,得以形成配線膜(未圖示出)° 因此,如依據本實施形態例,可以提供層數比第3圖 所示之形態例多,且與第3圖所示形態例相同,沒有由於 空隙所致之變形的可撓性多層配線電路基板5 2。另外’ 如依據本實施形態例,在設可撓性電路基板4 0爲上下方 向的中心之情形,上下方向之剖面構造幾乎爲對稱(線性 對稱),可以獲得變形少之可撓性電路基板52。 產業上之利用可能性 如依據申請專利範圍第1項之可撓性電路基板,由於 層間絕緣膜之相反於金屬構件側之接著層的厚度做得厚些 故,與該別的可撓性電路基板積層以構成可撓性多層配線 電路基板時,該接著層之容量大故,能夠獲得塡充與凸塊 連接側之面的配線膜間所需要的充分量之流入接著層。因 此,可以提供沒有空隙,而且變形少之可撓性多層配線電 路基板。 如依據申請專利範圍第2項之可撓性電路基板之製造 方法,準備形成有複數之凸塊的金屬構件,加壓接著在非 熱可塑性聚亞醯胺層之兩面形成作爲接著劑之厚度不同的 -18- (15) (15)200425367 熱可塑性聚亞酿fe層之層間絕緣膜於該凸塊形成面,令薄 的熱可塑性聚亞醯胺層朝向前述凸塊形成面而以前述各凸 塊所貫穿故,可以獲得申請專利範圍第1項之可撓性電路 基板。 如依據申請專利範圍第3項之可撓性多層配線電路基 板,申請專利範圍第1項之可撓性電路基板係與該別的可 撓性電路基板積層而令其之凸塊與別的可撓性電路基板的 表面之配線膜連接所成,如前述般,申請專利範圍第1項 之可撓性電路基板的層間絕緣膜之相反於金屬構件側之接 著層的厚度比較厚,比和本身積層之別的可撓性電路基板 的配線膜還厚故,可令前述可撓性電路基板間沒有空隙。 因此,可以防止由於空隙所致之可撓性多層配線電路基板 之變形等所引起之可靠性的降低。 如依據申請專利範圍第4項之可撓性多層配線電路基 板之製造方法,申請專利範圍第1項之可撓性電路基板( 第1可撓性電路基板)和別的可撓性電路基板(第2可撓 性電路基板)係相互積層爲該申請專利範圍第1項之可撓 性電路基板(第1可撓性電路基板)的凸塊和別的可撓性 電路基板(第2可撓性電路基板)的表面之配線膜連接故 ,可以獲得申請專利範圍第3項之可撓性多層配線電路基 板。 如申請專利範圍第5項之可撓性多層配線電路基板’ 申請專利範圍第1項之可撓性電路基板(第】可撓性電路 基板)2個和別的可撓性電路基板(第2可撓性電路基板 -19- (16) (16)200425367 )係相互積層爲該申請專利範圍第i項之可撓性電路基板 (第1可撓性電路基板)的凸塊和別的可撓性電路基板( 第2可撓性電路基板)的表面之配線膜連接故,可以獲得 層數比申請專利範圍第3項之可撓性多層配線電路基板多 之可撓性多層配線電路基板。 而且,申請專利範圍第I項之可撓性電路基板的層間 絕緣膜之相反於金屬構件側之接著層的厚度厚些,比與其 本身積層之別的可撓性電路基板(第2可撓性配線電路基 板)之配線膜厚故,可令第1和第2之可撓性電路基板間 沒有空隙。因此,可以達成能夠防止由於空隙所致之可撓 性多層配線電路基板之變形等所引起的可靠性降低的效果 【圖式簡單說明】 第1圖係依工程順序顯示本發明之可撓性電路基板之 第1實施形態之製造方法的剖面圖。 第2圖係依工程順序顯示與以第1圖所示之方法所製 造的本發明之可撓性電路基板之前述第I實施形態積層之 別的可撓性電路基板之製造方法的剖面圖。 第3圖係依工程順序顯示積層以第1圖所示之方法所 製造之本發明的可撓性電路基板之前述第1實施形態’和 以第2圖之方法所製造之可撓性電路基板,以製造本發明 之可撓性多層配線電路基板之第1實施形態之方法的剖面 圖。 -20- (17) (17)200425367 第4圖係依工程順序顯示積層以第1圖所示之方法所 製造之本發明的可撓性電路基板之前述第1實施形態’和 以第2圖之方法所製造之可撓性電路基板,以製造本發明 之可撓性4層配線電路基板之第2實施形態之方法的剖面 圖。 第5圖係依工程順序顯示習知例之可撓性多層配線電 路基板之製造方法的剖面圖。 主要元件對照表 2 :金屬構件 4 :銅層 6 :凸塊 8 :蝕刻阻障層 1 〇 :層間絕緣膜 1 2 :非熱可塑性聚亞醯胺層 1 4 :接著層 1 6 :接著層 1 6 a :接著層 1 8 :保護膜 2 〇 :緩衝材 2 2 :可撓性電路基板 2 2 a、2 2 b :可撓性電路基板 3 2 :金屬構件 3 4 :層間絕緣膜 -21 - (18) (18)200425367 3 6 :銅層 3 6 a :配線膜 4 0 :可撓性電路基板 5 0 :可撓性多層配線電路基板 5 2 :可撓性多層配線電路基板 1 〇 〇 :可撓性電路基板 102 :可撓性電路基板 1 0 6 :銅層 1 0 8 :凸塊 1 1 0 :蝕刻阻障層 1 1 2 :層間絕緣膜 1 1 4 :非熱可塑性聚亞醯胺層 1 1 6 :接著材層 1 20 :銅層 1 2 2 :凸塊 1 2 4 :蝕刻阻障層 1 2 6 :層間絕緣膜 1 2 8 :非熱可塑性聚亞醯胺層 1 3 0 :熱可塑性聚亞醯胺層 1 3 2 :配線膜 1 3 4 :空隙 -22-
Claims (1)
- (1) (1)200425367 拾、申請專利範圍 1 . 一種可撓性電路基板,是針對在配線層或配線層 形成用金屬層的表面部直接或藉由蝕刻阻障層而形成有多 數的凸塊, 在前述配線層或配線層形成用金屬層的凸塊形成面之 沒有形成前述凸塊之部份,設置有於非熱可塑性聚亞醯胺 層的兩面形成有作爲接著劑之熱可塑性聚亞醯胺層之層間 絕緣膜, 前述各凸塊的頂面係連接在其他的可撓性電路基板的 配線膜之可撓性電路基板,其特徵爲: 比起前述層間絕緣膜之配線層或配線層形成用金屬側 的熱可塑性聚亞醯胺層,其相反側之熱可塑性聚亞醯胺層 較厚。 2 . —種可撓性電路基板之製造方法,其特徵爲: 準備在配線層或配線層形成用金屬層的表面部直接或 藉由蝕刻阻障層而形成複數的凸塊者, 加壓接著在非熱可塑性聚亞醯胺層之兩面形成作爲接 著劑之厚度不同的熱可塑性聚亞醯胺層之層間絕緣膜於前 述配線層或配線層形成用金屬層的凸塊形成面,令薄的熱 可塑性聚亞醯胺層朝向前述凸塊形成面而以前述各凸塊所 貫穿。 3 . —種可撓性多層配線電路基板,其特徵爲由: 在配線層或配線層形成用金屬層的表面部直接或藉由 蝕刻阻障層而形成有多數的凸塊,在前述配線層或配線層 -23- (2) (2)200425367 形成用金屬層的凸塊形成面之沒有形成前述凸塊之部份, 設置有於非熱可塑性聚亞醯胺層的兩面形成有作爲接著劑 之熱可塑性聚亞醯胺層之層間絕緣膜,比起該層間絕緣膜 之配線層或配線層形成用金屬層側之熱可塑性聚亞醯胺樹 脂層,設該相反側之熱可塑性聚亞醯胺層較厚之可撓性電 路基板’ 和與前述可撓性電路基板有別之可撓性電路基板,至 少在一主面形成有配線層,該配線層之至少一部份係連接 於前述各凸塊之頂面,而且,在前述一主面的配線層間係 成爲塡充了前述厚的熱可塑性聚亞醯胺層之狀態之可撓性 電路基板所成。 4. 一種可撓性多層配線電路基板之製造方法,其特 徵爲: 準備在配線層或配線層形成用金屬層的表面部直接或 藉由蝕刻阻障層而形成有多數的凸塊,在前述配線層或配 線層形成用金屬層的凸塊形成面之沒有形成前述凸塊之部 份,設置有於非熱可塑性聚亞醯胺層的兩面形成有作爲接 著劑之熱可塑性聚亞醯胺層之層間絕緣膜,比起該層間絕 緣膜之配線層或配線層形成用金屬層側之熱可塑性聚亞醯 胺樹脂層,設該相反側之熱可塑性聚亞醯胺層較厚之第1 可撓性電路基板, 和至少在一主面形成有比前述厚的熱可塑性聚亞醯胺 層薄之配線層之第2可撓性電路基板, 進行令前述第2可撓性電路基板之前述一主面之前述 -24 - (3) (3)200425367 配線層的至少一部份與前述各凸塊的頂面連接之同時,在 前述一主面之配線層間塡充前述厚的一方的熱可塑性聚亞 醯胺層之加熱加壓處理。 5 . —種可撓性多層配線電路基板之製造方法,其特 徵爲: 準備在配線層或配線層形成用金屬層的表面部直接或 藉由蝕刻阻障層而形成有多數的凸塊,在前述配線層或配 線層形成用金屬層的凸塊形成面之沒有形成前述凸塊之部 份,設置有於非熱可塑性聚亞醯胺層的兩面形成有作爲接 著劑之熱可塑性聚亞醯胺層之層間絕緣膜,比起前述層間 絕緣膜之配線層或配線層形成用金屬層側之熱可塑性聚亞 醯胺樹脂層,設該相反側之熱可塑性聚亞醯胺層較厚之二 個第1可撓性電路基板, 和在表裡面形成有配線層之第2可撓性電路基板, 進行令前述第2可撓性電路基板之兩表面的配線膜與 前述二個之第1可撓性電路基板的各凸塊頂面連接之同時 ,在前述第2可撓性電路基板之配線膜間塡充前述第1可 撓性電路基板之厚的一方的熱可塑性聚亞醯胺層之加熱加 壓處理。 - 25-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003133005A JP2004335934A (ja) | 2003-05-12 | 2003-05-12 | フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法。 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200425367A true TW200425367A (en) | 2004-11-16 |
TWI245354B TWI245354B (en) | 2005-12-11 |
Family
ID=33432185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093113076A TWI245354B (en) | 2003-05-12 | 2004-05-10 | Flexible circuit board, method for making the same, flexible multi-layer wiring circuit board, and method for making the same |
Country Status (7)
Country | Link |
---|---|
US (1) | US20070170598A1 (zh) |
EP (1) | EP1626615A4 (zh) |
JP (1) | JP2004335934A (zh) |
KR (1) | KR20060018220A (zh) |
CN (1) | CN1788530A (zh) |
TW (1) | TWI245354B (zh) |
WO (1) | WO2004100630A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI640236B (zh) * | 2016-04-29 | 2018-11-01 | 鵬鼎科技股份有限公司 | 多層柔性電路板及其製作方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100752672B1 (ko) * | 2006-09-06 | 2007-08-29 | 삼성전자주식회사 | 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지 |
JP5512578B2 (ja) * | 2011-03-14 | 2014-06-04 | 日本メクトロン株式会社 | ビルドアップ型多層フレキシブル回路基板の製造方法 |
US9153550B2 (en) * | 2013-11-14 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design with balanced metal and solder resist density |
KR102493463B1 (ko) | 2016-01-18 | 2023-01-30 | 삼성전자 주식회사 | 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법 |
US11419213B2 (en) * | 2019-03-26 | 2022-08-16 | Western Digital Technologies, Inc. | Multilayer flex circuit with non-plated outer metal layer |
CN110275579B (zh) * | 2019-04-28 | 2020-05-22 | 重庆莹帆精密五金有限公司 | 一种便于散热的电脑主机箱 |
CN112839451B (zh) * | 2019-11-25 | 2022-09-20 | 鹏鼎控股(深圳)股份有限公司 | 软硬结合板的制作方法及软硬结合板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2817947B2 (ja) * | 1989-05-11 | 1998-10-30 | ジャパンゴアテックス株式会社 | 多層印刷回路基板用接着シート |
JPH06283866A (ja) * | 1993-03-30 | 1994-10-07 | Nitto Denko Corp | 多層回路基板およびその製造方法 |
JPH09199635A (ja) * | 1996-01-19 | 1997-07-31 | Shinko Electric Ind Co Ltd | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ |
JP2000068295A (ja) * | 1998-08-25 | 2000-03-03 | Tomoegawa Paper Co Ltd | 電子部品用接着フィルム |
JP2001111189A (ja) * | 1999-10-12 | 2001-04-20 | North:Kk | 配線回路基板とその製造方法 |
TW512467B (en) * | 1999-10-12 | 2002-12-01 | North Kk | Wiring circuit substrate and manufacturing method therefor |
JP4322402B2 (ja) * | 2000-06-22 | 2009-09-02 | 大日本印刷株式会社 | プリント配線基板及びその製造方法 |
JP2002305378A (ja) * | 2000-07-06 | 2002-10-18 | Sumitomo Bakelite Co Ltd | 多層配線板およびその製造方法ならびに半導体装置 |
US6459046B1 (en) * | 2000-08-28 | 2002-10-01 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method for producing the same |
JP3628313B2 (ja) * | 2002-05-27 | 2005-03-09 | 株式会社東芝 | 印刷配線板およびその製造方法 |
-
2003
- 2003-05-12 JP JP2003133005A patent/JP2004335934A/ja active Pending
-
2004
- 2004-05-10 US US10/556,139 patent/US20070170598A1/en not_active Abandoned
- 2004-05-10 CN CNA2004800127331A patent/CN1788530A/zh active Pending
- 2004-05-10 KR KR1020057021392A patent/KR20060018220A/ko not_active Application Discontinuation
- 2004-05-10 TW TW093113076A patent/TWI245354B/zh not_active IP Right Cessation
- 2004-05-10 WO PCT/JP2004/006248 patent/WO2004100630A1/ja active Application Filing
- 2004-05-10 EP EP04732012A patent/EP1626615A4/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI640236B (zh) * | 2016-04-29 | 2018-11-01 | 鵬鼎科技股份有限公司 | 多層柔性電路板及其製作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004335934A (ja) | 2004-11-25 |
EP1626615A4 (en) | 2007-08-22 |
US20070170598A1 (en) | 2007-07-26 |
EP1626615A1 (en) | 2006-02-15 |
WO2004100630A1 (ja) | 2004-11-18 |
CN1788530A (zh) | 2006-06-14 |
TWI245354B (en) | 2005-12-11 |
KR20060018220A (ko) | 2006-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4045143B2 (ja) | 配線膜間接続用部材の製造方法及び多層配線基板の製造方法 | |
KR100962837B1 (ko) | 다층 프린트 배선 기판 및 그 제조 방법 | |
WO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
TWI555451B (zh) | 電路基板、電路基板的製造方法及電子機器 | |
JP2008160042A (ja) | 多層基板 | |
WO2007114111A1 (ja) | 多層配線基板とその製造方法 | |
JP2002076578A (ja) | プリント配線板及びその製造方法 | |
TWI245354B (en) | Flexible circuit board, method for making the same, flexible multi-layer wiring circuit board, and method for making the same | |
JPH08195561A (ja) | 多層印刷配線板及びその製造方法 | |
JP2006313932A (ja) | 多層回路基板とその製造方法 | |
JP4443543B2 (ja) | 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法 | |
JP3946114B2 (ja) | 多層回路配線基板の製造方法 | |
TWI412313B (zh) | 多層印刷配線板及其製法 | |
JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP3953433B2 (ja) | 多層配線板の製造方法 | |
JP2012243829A (ja) | 多層プリント配線板およびその製造方法 | |
JP2004031476A (ja) | 電子部品内蔵多層プリント基板及びその製造方法 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP2007027504A (ja) | 多層配線基板の製造方法及び製造装置並びに多層配線基板 | |
JPH09116264A (ja) | プリント配線板における導体回路形成用金属材料の貼り付け方法 | |
JP2009038191A (ja) | 多層配線基板とその製造方法 | |
JP2006041299A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP2006179679A (ja) | フレキシブルプリント配線板及びその製造方法 | |
TW554653B (en) | Manufacturing process of multi-layer circuit board using prepreg and solid-state organic insulative thin layer as the adhesive layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |