TW200403806A - Semiconductor device - Google Patents

Description

200403806 玖、發明說明 【發明所屬之技術領域】 本發明係關於半導體裝置，其具有將內連線作爲電極之 電容元件。 【先前技術】 在近年來的1 /4微米設計規則的半導體裝置中，以內連 線構造的細微化以及抑制信號延遲爲目的，逐漸增大其內 連線的低電阻化之重要性。爲了能滿足其等兩項要求，多 用銅（C u )作爲金屬內連線材料，取代先前的銘（a丨）內連線。 相對於此，隨著半導體裝置的多功能化，可望在內連線 部分上附加 MIM 電容兀件（MIM Capacitor:Metal Insulator Metal Capacitor)。圖21是顯示某一例先前技術的半導體 裝置構造，其具有MIM電容元件。在此，顯示內連線相互 間具有MIM電谷兀件的內連線構造以及內連線相互間通 過接觸孔予以連接的常規內連線構造之兩種，以便說明簡 單。 該半導體裝置在砂基板1上具有第一層間絕緣膜2，並 且在其上更具有第二層間絕緣膜3。在第二層間絕緣膜3 上形成有以銅爲材料的第一內連線1 1及1 〇 1。在第二層間 絕緣膜3上形成有第三層間絕緣膜4。另外，在第三層間 絕緣膜4及形成於該第三層間絕緣膜4上之接觸孔內，形 成有以鋁爲材料的第二內連線1 2及1 0 2。另外，在第一內 連線11上形成有MIM電容元件13，且第二內連線12通 過接觸孔連接至MIM電容元件1 3上。亦即，MIM電容元 326\專利說明書(補件)\92-07\92107981 200403806 件1 3 ’將第一內連線1 1作爲下層電極，而第二內連線i 2 則作爲上層電極。相對於此’第二內連線1 〇 2，通過形成 於第三層間絕緣膜4上的接觸孔，連接至第一內連線1 i 上。亦即，在該圖中，其左側顯示：在第一內連線n和第 二內連線1 2之間具有ΜIΜ電容元件1 3之內連線構造，而 右側顯示：第一內連線1 〇 1和第二內連線1 〇 2，均通過接 觸孔予以接觸的常規內連線構造。此外，在第三層間絕緣 膜4及第二內連線1 2及1 02上，均形成有鈍態膜5。 下面，針對圖2 1所示的先前技術的半導體裝置之製程， 加以說明。首先，在矽基板1上，形成第一層間絕緣膜2、 弟一^層間絕緣膜3以及以銅爲材料的第—*內連線11、1〇1。 在此，銅不同於鋁，其不易採用乾式蝕刻來進行加工，因 此若在第一內連線1 1、1 0 1的材料爲銅的情形下，一般採 用鑲嵌法來形成其等。亦即，組合CVD法或回鈾、CMP 法等，形成第一層間絕緣膜2及第二層間絕緣膜3之後， 再來採用光微影及乾式蝕刻來形成溝渠，用以在第二層間 絕緣膜3上形成第一內連線1 1、1 〇 1。然後，採用濺鍍法 來沉積成爲銅的阻障膜（擴散防止膜）之TaN膜或TiN膜之 後，再利用電鍍法或CVD法來形成銅以塡入該溝渠。之 後，採用CMP法的硏磨來去除第二層間絕緣膜3上的剩餘 銅及阻障膜，使得在該溝渠內形成第一內連線n、1 〇 i。 此時’第一內連線1 1、1 0 1及第二層間絕緣膜3的上面成 爲平面。亦即，第一內連線1 1、1 〇 1的上面及第二層間絕 緣膜3的上面的高度固定，並且，第一內連線n、1 〇丨的 8 326\專利說明書(補件)\92-07\92107981 200403806 上面高度及第二層間絕緣膜3上面高度相同。 其次，利用濺鍍法或CVD法，將用來構成MIM電容元 件1 3的三層膜，形成於第一內連線1 1、1 〇 1及第二層間絕 緣膜3上。該三層膜，一般係以高熔點金屬膜1 3 a、1 3 c 夾介電質膜1 3 b所構成者，例如作爲高熔點金屬膜1 3 a、 1 3c，可舉TiN或TaN等，作爲介電質膜13b，可舉SiO或 SiN、SiON等。圖22顯示將用來構成MIM電容元件13 的高熔點金屬膜13a、13c及介電質膜13b(下稱三層膜）形 成於第一內連線1 1、1 0 1及第二層間絕緣膜3上面。如上 述般，第一內連線1 1、1 01及第二層間絕緣膜3上面，均 爲平面且相同高度，故可使在其上所形成的三層膜上面亦 呈平面。 並且，通過對於上述三層膜進行定義圖案，以使MIM電 谷兀件1 3形成於第一內連線1 1上。 更且，組合CVD法或回蝕法、CMP法，形成第三層間 絕緣膜4 ’再採用光微影及乾式蝕刻來將接觸孔，開口形 成於第一內連線1 1上方（MIM電容元件13上方處）及第一 內連線1 0 1上。之後，將鋁膜沉積於該接觸孔及第三層間 絕緣膜4上，再進行定義圖案，以形成第二內連線1 2、丨〇 2。 最後’形成鈍態膜5以覆蓋第三層間絕緣膜4及第二內連 線 12、 102。 附帶而言’雖然在圖2 1中以採用鋁材料而作爲第二內連 線1 2、1 02的內連線爲例加以說明，但亦可爲與第一內連 線相同的銅爲材料者。如上述般，銅不同於鋁，其不易採 9 3 26\專利說明書(補件)\92-〇7\92107981 200403806 用乾式；Μ刻來進行加工，故亦採用鑲嵌法來形成銅材料的 弟一內連線1 2 a、1 〇 2 a。此時，形成第三層間絕緣膜4之 ί轰’再將接觸孔形成於該第三層間絕緣膜4上，繼之形成 用來形成第二內連線1 2 a、1 0 2 a的溝渠。然後，沉積銅的 阻*障膜之後’以銅塡入接觸孔及溝渠而形成。之後，去除 胃二*層間絕緣膜4上面的剩餘銅及阻障膜，以形成第二內 連線1 2 a、1 〇 2 a。如此，連續地形成接觸孔和內連線溝渠， 並同時以內連線材料來塡入其等（亦即，同時形成接觸件和 內連線）的技藝’被稱雙層鑲嵌法（d u a 1 _ d a m a s c e n e )。 【發明內容】 (發明所欲解決之問題） 當定義出用來構成MIM電容元件13的三層膜之圖案 時’必須將根據定義圖案所形成的MIM電容元件1 3，準 確地形成於第一內連線i i上。換言之，必須準確地進行 MIM電容元件1 3和第一內連線n之間的定位（對準）。爲 此’必須在定義圖案的光微影製程中，以光學性檢測到第 一內連線1 1的位置。然而，高熔點金屬膜1 3 a、1 3 c不使 光透過’並且，根據上述先前技術的製程，平面狀地形成 三層膜上面，故無法以光學性檢測第一內連線1 1的位置。 結果，造成難以準確地進行Μ IΜ電容元件1 3和第一內連 線11之間的對準之問題。 例如，由於未得以準確地進行ΜΙΜ電容元件1 3和第一 內連線1 1之間的對準，故若ΜΙΜ電容元件1 3偏離第一內 連線1 1時，造成在ΜΙΜ電容元件1 3邊緣部會增大漏電之 10 326\專利說明書(補件)\92-07\92107981 200403806 問題。結果，造成半導體裝置的特性劣化、降低工作可靠 性。 本發明爲了解決上述問題而成，目的在於：可提供一種 半導體裝置，具有電容元件，該電容元件將銅內連線作爲 下層電極，準確地進行電容元件和下層電極之間的對準之 半導體裝置及其製造方法。 (解決問題之手段） 申請專利範圍第1項所述的半導體裝置，其特徵爲，具 有：層間絕緣膜，形成於半導體基板上，且上面高度固定； 形成於上述層間絕緣膜內的內連線；電容元件，形成於上 述內連線上，且將上述內連線作爲下層電極；其中上述內 連線的上面與上述層間絕緣膜的上面高度互相不同。 申請專利範圍第2項所述的半導體裝置，如申請專利範 圍第1項所述的半導體裝置，其中上述內連線的高度，係 高於上述層間絕緣膜的上面高度，上述內連線，係由低於 上述層間絕緣膜的上面高度之第一層、及高於上述層間絕 緣膜的上面高度之第二層所構成的雙層構造。 申請專利範圍第3項所述的半導體裝置，如申請專利範 圍第1或2項所述的半導體裝置，其中上述內連線的上面 和上述層間絕緣膜的上面高度相差爲5 Onm以上。 申請專利範圍第4項所述的半導體裝置，其特徵爲，具 有：形成於半導體基板上的層間絕緣膜；形成於上述層間 絕緣膜內的內連線；電容元件，形成於上述內連線上，且 將上述內連線作爲下層電極；其中在上述內連線之上面具 11 326\專利說明書(補件)\92-07\92107981 200403806 有凹陷部。 申請專利範圍第5項所述的半導體裝置，如申請專利範 圍第4項所述的半導體裝置，其中上述凹陷部之深度爲 5 0 n m以上。 申請專利範圍第6項所述的半導體裝置，其特徵爲，具 有：形成於半導體基板上的層間絕緣膜；對準標記，材料 與形成於上述層間絕緣膜內的內連線及上述內連線相同； 以及電容元件，形成於上述內連線上，且將上述內連線作 爲下層電極；其中在上述對準標記之上面具有凹陷。 申請專利範圍第7項所述的半導體裝置，如申請專利範 圍第6項所述的半導體裝置，其中上述凹陷部之深度爲 5 0 n m以上。 申請專利範圍第8項所述的半導體裝置，如申請專利範 圍第1至7項中任一項所述的半導體裝置，上述內連線係 以銅爲材料。 【實施方式】 (第一實施形態） 圖1是用來針對根據第一實施形態所做的半導體裝置的 架構加以說明之圖式。圖中，在同於圖2 1的元件上，附有 與其相同符號。此外，第一內連線1 1、1 〇 1均爲銅內連線， 而第二內連線1 2、1 02則爲鋁內連線。在此，圖左側顯示 的內連線構造中，第一內連線1 1和第二內連線1 2之間具 有ΜIM電容元件1 3，右側顯示的常規內連線構造中，第 一內連線1 0 1和第二內連線1 02通過接觸孔予以連接。 12 326\專利說明書(補件)\92_〇7\92丨〇798 j 200403806 如該圖所示，第二層間絕緣膜3上面的高度固定，而第 一內連線1 1的上面高度，高於第二層間絕緣膜3的上面高 度。亦即，第一內連線1 1的上面高度與第二層間絕緣膜3 的上面高度互相不同。 下面，針對根據本實施形態的半導體裝置之製程，加以 說明。首先，採用與上述的先前技術的半導體裝置的製程 相同製程，將第一層間絕緣膜2、第二層間絕緣膜3及第 一內連線1 1、1 0 1形成於矽基板1上。由於第一內連線1 1、 1 〇 1是以銅爲材料，故利用鑲嵌法來形成之。因此，能使 第一內連線1 1、1 0 1及第二層間絕緣膜3上面成爲平面， 如圖2所示。 其次，在第一內連線1 1、1 0 1及第二層間絕緣膜3之間 得以確保蝕刻選擇性，其以僅對於第二層間絕緣膜3進行 選擇性蝕刻爲例而言，例如採用乾式蝕刻，對於第一內連 線1 1、1 〇 1及第二層間絕緣膜3上面進行蝕刻。藉此，能 使第二層間絕緣膜3較深蝕刻，使得第二層間絕緣膜3的 上面高度，低於第一內連線1 1、1 0 1的上面高度。此時， 第二層間絕緣膜3的上面高度和第一內連線1 1、1 〇 1的上 面高度相差，亦即第二層間絕緣膜3的上面和第一內連線 11、101的上面段差，以大於50nm較佳。 繼之’採用灘鑛法或C V D法，將用來構成ΜIΜ電谷兀 件13的三層膜（高熔點金屬膜13a、13c及介電質膜13b) 形成於第一內連線1 1、1 01及第二層間絕緣膜3上面。亦 即，依序形成高熔點金屬膜1 3 a、介電質膜1 3 b、高熔點金 13 326\專利說明書(補件)\92-07\92107981 200403806 屬膜1 3 c。此時，第二層間絕緣膜3的上面高度，及第一 內連線1 1、1 0 1的上面高度不相同，故能在其上所形成的 三層膜上面且與第一內連線1 1、1 〇 1相對應的位置處，形 成階差，如圖3所示。 接著，通過對於上述三層膜利用乾式蝕刻進行定義圖 案，以將MIM電容元件13形成於第一內連線11上。當進 行定義圖案時，亦進行光微影製程，此時亦能以光學性檢 測三層膜的階差位置。該階差，形成於與第一內連線1 1、 1 0 1的位置相對應的位置處，故根據階差的位置，可檢測 到第一內連線1 1的位置。因而，可準確地進行MIM電容 元件1 3和第一內連線1 1之間的對準。 結果，可準確地形成對於三層膜進行定義圖案而形成的 ΜIM電容元件13。換言之，可防止MIM電容元件13偏離 第一內連線1 1，更可抑制半導體裝置的特性劣化或降低工 作可靠性。 之後，如同先前技術形成第三層間絕緣膜4，將接觸孔 開口形成於第一內連線11上方（ΜΙΜ電容元件13上方處） 及第一內連線1 0 1上。之後，將鋁膜沉積於該接觸孔及第 三層間絕緣膜4上，再進行定義圖案，以形成第二內連線 1 2、1 02。最後，形成鈍態膜5以覆蓋第三層間絕緣膜4 及第二內連線1 2、1 02。通過上述製程，使得形成圖1所 示的半導體裝置。 附帶而言，雖然在上述說明中以採用鋁材料而作爲第二 內連線1 2、1 02的內連線爲例加以說明，但亦可爲與第一 326\專利說明書(補件)\92-〇7\92107981 14 200403806 內連線相同的銅爲材料者。如上述般，銅不同於鋁，其不 易採用乾式触刻來進行加工，故亦採用鑲嵌法來形成銅材 料的第二內連線12a、1〇2a。此時，形成第三層間絕緣膜4 之後’再採用雙層鑲嵌法來將接觸孔形成於第一內連線i i 上方（MIM電容元件13上方處）及第一內連線ι〇1上，繼之 形成用來形成第二內連線l2a、l〇2a的溝渠。然後，沉積 銅的阻障膜之後’形成銅以塡入該接觸孔及溝渠。之後， 去除第三層間絕緣膜4上面剩餘的銅及阻障膜，以形成第 二內連線 1 2 a、1 0 2 a。 另外’關於銅材料的第二內連線12a、102a之形成技藝 而言’並不限於雙層鑲嵌法，當然亦可採用如個別形成接 觸件和內連線的單層鑲嵌法。 (第二實施形態） 圖5是用來針對根據第二實施形態所做的半導體裝置的 架構加以說明之圖式。圖中，在同於圖21的元件上，附有 與其相同符號。此外，第一內連線1 1、1 〇 1均爲銅內連線， 而第二內連線1 2、1 02則爲鋁內連線。 如該圖所示，第二層間絕緣膜3上面的高度固定，而第 一內連線1 1的上面高度，低於第二層間絕緣膜3的上面高 度。亦即，第一內連線1 1的上面高度與第二層間絕緣膜3 的上面高度互相不同。 下面，針對根據本實施形態的半導體裝置之製程，加以 說明。首先，採用與上述的先前技術的半導體裝置的製程 相同製程，將第一層間絕緣膜2、第二層間絕緣膜3及第 15 326\專利說明書(補件)\92-07\92107981 200403806 一內連線1 1、1 0 1形成於砂基板1上。由於第一內連線1 1、 1 0 1是以銅爲材料，故利用鑲嵌法來形成之。因此，能使 第一內連線1 1、1 0 1及第二層間絕緣膜3上面成爲平面， 如圖6所示。 其次，在第一內連線1 1、i i及第二層間絕緣膜3之間 得以確保蝕刻選擇性，例如採用可僅對於第一內連線1 1、 1 〇 1進行蝕刻的濕式鈾刻，對於第一內連線11、1 0 1及第 二層間絕緣膜3上面進行蝕刻。藉此，能使第一內連線1 1、 1 〇 1較深飩刻，使得第一內連線11、1 〇 1的上面高度，低 於第一內連線1 1、1 0 1的上面高度。此時，第二層間絕緣 膜3的上面高度和第一內連線i丨、1 0丨的上面高度相差， 亦即第二層間絕緣膜3的上面和第一內連線1 1、1 0 1的上 面段差，以大於50nm較佳。 繼之，如同第一實施形態，將用來構成MIM電容元件 13的三層膜（高熔點金屬膜13a、13c及介電質膜13b)形成 於第一內連線1 1、1 01及第二層間絕緣膜3上面。亦即， 依序形成高熔點金屬膜13a、介電質膜13b、高熔點金屬膜 1 3 c。此時，第二層間絕緣膜3的上面高度，及第一內連線 1 1、1 0 1的上面高度不相同，故能在其上所形成的三層膜 上面且與第一內連線1 1、1 〇 1相對應的位置處，形成階差， 如圖7所示。 接著，通過對於上述三層膜利用乾式蝕刻進行定義圖 案，以將ΜIM電容元件1 3形成於第一內連線1 1上。當進 行定義圖案時所進行的光微影製程，亦能以光學性檢測三 16 326\專利說明書(補件)\92-07\92107981 200403806 層膜的階差位置。該階差，形成於與第一內連線1 1、i 〇 1 的位置相對應的位置處，故根據階差的位置，可檢測到第 一內連線1 1的位置。因而，可準確地進行ΜΙΜ電容元件 1 3和第一內連線1 1之間的對準。 結果’可準確地形成對於三層膜進行定義圖案而形成的 ΜΙΜ電容元件13。換言之，可防止ΜΙΜ電容元件1 3偏離 第一內連線1 1，更可抑制半導體裝置的特性劣化或降低工 作可靠性。 之後，如同第一實施形態，形成第三層間絕緣膜4及第 二內連線1 2、1 02。最後，形成鈍態膜5以覆蓋第三層間 絕緣膜4及第二內連線1 2、1 02。通過上述製程，使得形 成圖5所示的半導體裝置。 附帶而言，雖然在上述說明中以採用鋁材料而作爲第二 內連線1 2、1 02的內連線爲例加以說明，但亦可爲與第一 內連線相同的銅爲材料者。圖8是顯示其架構的圖式。以 銅爲原材料的第二內連線12a、102a係以鑲嵌法（雙層鑲嵌 法或者單層鑲嵌法）所形成。 (第三實施形態） 圖9是用來針對根據第三實施形態所做的半導體裝置的 架構加以說明之圖式。圖中，在同於圖2 1的元件上，附有 與其相冋付號。此外，第一內連線1 1、1 0 1均爲銅內連線， 而第二內連線1 2、1 02則爲鋁內連線。 如該圖所示，第一內連線1 1係爲雙層構造，由：形成於 第二層間絕緣膜3內的第一層1 1 a、和其上的第二層1 1 b 17 326\專利說明書(補件)\92-07\92107981 200403806 所構成。換言之，第一層1 1 a位於比第二層間絕緣 上面高度更下面的位置，第二層1 1 b則位於比第二 緣膜3上面的高度更上面的位置。因此，第一內連 的上面高度，比第二層間絕緣膜3的上面高度更高 話說，第一內連線1 1上面和第二層間絕緣膜3的上 互相不同。 下面，針對根據本實施形態的半導體裝置之製程 說明。首先，於矽基板1上，以鑲嵌法形成第一層 膜2、第二層間絕緣膜3、第一內連線1 1的第一層 第二層1 1 b。此時，如圖10所示，使第一內連線1 一層1 1 a、第二層1 1 b、第一內連線1 0 1及第二層間 3上面成爲平面。 其次，在第一內連線11的第一層11a、第一內連 及第二層間絕緣膜3之上形成虛設絕緣膜6。然後 嵌法在虛設絕緣膜6內的第一層1 1 a上形成第二層 藉此，能如圖1 1所示形成雙層構造的第一內連線 時，第二層間絕緣膜3上面和第一內連線1 1上面白 差，亦即第二層lib的厚度，以大於50nm較佳。 繼之，以乾式蝕刻將虛設絕緣膜6去除，於第一 1 1、1 0 1及第二層間絕緣膜3上面，形成用來構成 容元件13的三層膜（高熔點金屬膜13a、13c及介霄 13b)。此時，第二層間絕緣膜3的上面高度，及第 線1 1的上面高度不相同，故能在其上所形成的三g 面，如圖1 2所示在對應於第一內連線1 1的位置上 326\專利說明書(補件)\92-07\92107981 膜3的 層間絕 線11 。換句 面高度 ，加以 間絕緣 1 la和 1的第 絕緣膜 線101 ，以鑲 lib， 11。此 5高度 內連線 MIM電 [質膜 一內連 i膜上 形成階 18 200403806 差。 接著，通過對於上述三層膜利用乾式触刻進行定義圖 案，以將MIM電容元件13形成於第一內連線11上。當進 行定義圖案時所進行的光微影製程’亦能以光學性檢測三 層膜的階差位置。該階差，形成於與第一內連線1 1的位置 相對應的位置處，故根據階差的位置，可檢測到第一內連 線1 1的位置。因而，可準確地進行MIM電容元件1 3和第 一內連線1 1之間的對準。 其結果，可準確地形成對於三層膜進行定義圖案而形成 的MIM電容元件13。換言之，可防止MIM電容元件13 偏離第一內連線1 1。亦即，可抑制半導體裝置的特性劣化 或降低工作可靠性。 之後，如同第一實施形態，形成第三層間絕緣膜4及第 二內連線1 2、1 02。最後，形成鈍態膜5以覆蓋第三層間 絕緣膜4及第二內連線1 2、1 02。通過上述製程，使得形 成圖9所示的半導體裝置。 附帶而言，第二內連線1 2、1 02的內連線亦可以銅爲材 料。圖1 3和圖1 4是顯示其架構的圖式。以銅爲原材料的 第二內連線12a、102a係以層鑲嵌法（雙層鑲嵌法或者單層 鑲嵌法）所形成。更進一步說明，圖1 3係表示第二內連線 12a、l〇2a兩者都以雙層鑲嵌法形成的狀況下的架構，圖 1 4係表示分別以單層鑲嵌法形成第二內連線！ 2 a、而以雙 層鑲嵌法形成第二內連線1 〇2a的狀況下的架構。 第二內連線12a、102a兩者都以雙層鑲嵌法形成的狀況 19 326\專利說明書(補件)\92_〇7\92丨〇798} 200403806 下，因爲第一內連線1 0 1上面和MIM電容元件1 3上面的 高度差異較大，在形成接觸孔的蝕刻時，可能有將MIM電 容元件1 3上面過分削去之虞。相對於此，以單層鑲嵌法形 成第二內連線1 2a的狀況下，亦即僅使用內連線形成製程 時’並不伴隨形成接觸孔的蝕刻，故可防止此問題發生， 係爲其優點。 (第四實施形態） 圖1 5是用來針對根據第四實施形態所做的半導體裝置 的架構加以說明之圖式，係在具有以內連線作爲下層電極 的MIM電容元件之半導體裝置上形成對準標記的部分剖 面圖。圖中，在同於圖21的元件上，附有與其相同符號。 此外，對準標記20在其上面具有凹陷部20a。而對準標記 2 0和1 〇 1均以銅爲材料，第二內連線1 02則爲鋁內連線。 下面，針對根據本實施形態的半導體裝置之製程，加以 說明。首先，組合C V D法或回蝕、C Μ P法等，形成第一 層間絕緣膜2及第二層間絕緣膜3之後，再來採用光微影 及乾式蝕刻在第二層間絕緣膜3上，爲形成對準標記20 和第一內連線101及並未圖式的下層電極（第一內連線）而 形成溝渠。此時對準標記20的溝渠比第一內連線1 0 1的溝 渠形成得更深。 然後，在第二層間絕緣膜3上採用鍍金法或CVD法來沉 積銅成爲阻障膜。此時，設定所沉積銅膜的厚度使其不會 將對準標記20的溝渠完全掩蓋。之後，採用CMP法的硏 磨來去除第二層間絕緣膜3上的剩餘銅及阻障膜，藉以在 20 326\專利說明書(補件)\92-07\92107981 200403806 該溝渠內形成對準標記20、第一內連線丨〇 i、及並未圖式 的下層電極。因爲上述沉積銅的製程中所沉積的銅膜厚度 並未完全覆蓋對準標記20的溝渠，故如圖丨6所示，在對 準標記20上面形成凹陷部20a。 繼之，將用來構成MIM電容元件13的三層膜（高熔點金 屬膜13a、13c及介電質膜13b)形成於對準標記20、第一 內連線1 〇 1及第二層間絕緣膜3上面。亦即，首先形成高 熔點金屬膜1 3 a、其次形成介電質膜1 3 b、最後使高熔點金 屬膜1 3c成膜。此時，因對準標記20上面形成有凹陷部 2 0a，故三層膜上面如圖17所示在對應於對準標記20位置 的位置上，形成階差。 接著，通過對於上述三層膜利用乾式蝕刻進行定義圖 案，以將第一內連線1 〇 1上得三層膜去除，同時以所規定 的定義圖案在並未圖式的下層電極（第一內連線）上形成 MIM電容元件。在該定義圖案時的光微影製程中，亦能以 光學性檢測三層膜的階差位置。該階差，形成於與對準標 記2 0的位置相對應的位置處，故根據階差的位置，可檢測 到對準標記2 0的位置。因而，可準確地進行三層膜定義圖 案形成的MIM電容元件和其下層電極之間的對準。 其結果，可準確地在下層電極上形成MIM電容元件。換 言之，可防止ΜIM電容元件偏離下層電極，更可抑制半導 體裝置的特性劣化或降低工作可靠性。 之後，如同先前技術形成第三層間絕緣膜4 ’將接觸孔 開口形成於第一內連線1 0 1上方。之後，在該接觸孔內和 21 326\專利說明書(補件)\92-07\92107981 200403806 第三層間絕緣膜4上形成鋁膜，再進行定義圖案以形成第 二內連線1 〇 2。最後，形成鈍態膜5，形成圖1 5所示的半 導體裝置。 附帶而言，在本實施形態中，亦可以銅爲第二內連線丨〇 2 的材料。圖1 8即爲該情形的圖式。以銅爲原材料的第二內 連線102a係以鑲嵌法（雙層鑲嵌法或者單層鑲嵌法）所形 成。 (第五實施形態） 第四實施形態所示的對準標記2 0，也可轉用作爲第一內 連線11亦即MIM電容元件13的的下層電極。換言之，第 一內連線1 1本身亦可具有作爲對準標記功能的結構。 圖1 9是用來針對根據第五實施形態所做的半導體裝置 的架構加以說明之圖式。圖中，在同於圖2 1的元件上，附 有與其相同符號。而第一內連線1 1、1 0 1以銅爲材料，第 二內連線1 2、1 〇2則以鋁爲材料。在本實施形態中，第一 內連線1 1具有作爲對準標記的功能，其上面具有凹陷部 1 1 c 〇 下面，針對根據本實施形態的半導體裝置之製程，加以 說明。首先，在矽基板1上形成第一層間絕緣膜2及第二 層間絕緣膜3，用鑲嵌法在第二層間絕緣膜3內形成第一 內連線1 1、1 0 1。此時形成第一內連線1 1所用的溝渠，比 形成第一內連線1 0 1所用的溝渠更深，設定所沉積的銅膜 厚度’使其不達到將第一內連線1 1的溝渠完全掩蓋的程 度。其結果，即可形成上面具有凹陷部11c的第一內連線11。 22 326\專利說明書(補件)\92-〇7\92107981 200403806 繼之，和1 和第二層間\ 層膜（高熔點 因爲第一內； 面，在對應；! 接著，通3 案，以在第-第一內連線 面，因爲在Μ 差，故在該ί 來檢測出第-準確地進行 準。 其結果*可 形成ΜΙΜ電 偏離第一內； 低工作可靠] 之後，如| 二內連線1 2 絕緣膜4和； 1 9所示的半 附帶而言 12 、 102的木 的第二內連 第一實施形態同樣的，在第一內連線1 1、1 0 1 絕緣膜3上面，將構成ΜΙΜ電容元件1 3的三 金屬膜1 3 a、1 3 c及介電質膜1 3 b )形成。此時’ 建線1 1上面形成有凹陷部1 1 c，故在三層膜上 玲第一內連線1 1位置的位置上，形成階差。 遇對於上述三層膜利用乾式蝕刻進行定義圖 一內連線1 1上形成M1Μ電容元件1 3。此時， 1 1發揮作爲對準標記的功能。在三層膜的上 討應於第一內連線1 1位置的位置上形成有階 定義圖案時的光微影製程中，可從階差的位置 一內連線1 1 (亦即對準標記）的位置。因此，可 ΜΙΜ電容元件1 3和第一內連線1 1之間的對 ‘準確地在第一內連線11上將三層膜定義圖案 容元件13。換言之，可防止ΜΙΜ電容元件13 建線1 1，更可抑制半導體裝置的特性劣化或降 丨生。 同弟一'貫施形態般形成弟二層間絕緣膜4和第 、1 〇2。最後，形成鈍態膜5，以覆蓋第三層間 第一內連線1 2、1 0 2。經過以上製程來形成圖 導體裝置。 ’在本實施形態中’亦可以銅爲第二內連線 ί料。圖2〇即爲該情形的圖式。以銅爲原材料 線1 2 a、1 0 2 a係以鑲嵌法（雙層鑲嵌法或者單靥 32轉利說明書(補件)\92-〇7\92107981 23 200403806 鑲嵌法）所形成。 (發明之效果） 如依申請專利範圍第1項所述的半導體裝置 線的上面與層間絕緣膜的上面高度互相不同， 線作爲下層電極的電容元件形成步驟中，在構 件的膜上面，對應於內連線位置的位置上形成 在該膜的定義圖案時，能以光學性檢測階差的 檢測出內連線的位置。因而，可準確地進行電 連線（下層電極）之間的對準。其結果，在半導 防止電容元件偏離內連線，更可提升半導體裝 靠性。 如依申請專利範圍第2項所述的半導體裝置 專利範圍第1項所述的半導體裝置中，因爲內 低於上述層間絕緣膜的上面高度之第一層、高 絕緣膜的上面高度之第二層所構成的雙層構造 連線作爲下層電極的電容元件形成步驟中，在 元件的膜上面，對應於內連線位置的位置上形 此，在該膜的定義圖案時，能以光學性檢測階 從而檢測出內連線的位置。因而，可準確地進 和內連線（下層電極）之間的對準。 如依申請專利範圍第3項所述的半導體裝置 專利範圍第1或2項所述的半導體裝置中，內 和層間絕緣膜的上面高度相差大於5 Onm，故在 爲下層電極的電容元件形成步驟中，能以光學 3 26\專利說明書(補件)\92-07\92107981 ί，因爲內連 故在以內連 成該電容元 階差。因此， 位置，從而 容元件和內 體裝置中可 置的工作可 :，係在申請 連線，係由 於上述層間 ，故在以內 構成該電容 成階差。因 差的位置， 行電容元件 :^係在申請 連線的上面 :以內連線作 性檢測構成 24 200403806 該電容元件的膜上之階差的位置。 如依申請專利範圍第4項所述的半導體裝置，因爲內連 線上面具有凹陷部，故在以內連線作爲下層電極的電容元 件形成步驟中，在構成該電容元件的膜上面，對應於內連 線位置的位置上形成階差。因此，在該膜的定義圖案時， 能以光學性檢測階差的位置，從而檢測出內連線的位置。 因而，可準確地進行電容元件和內連線（下層電極）之間的 對準。其結果，在半導體裝置中可防止電容元件偏離內連 線，更可提升半導體裝置的工作可靠性。 如依申請專利範圍第5項所述的半導體裝置，係在申請 專利範圍第4項所述的半導體裝置中，凹陷部的深度大於 5 Onm，故在以內連線作爲下層電極的電容元件形成步驟 中，能輕易以光學性檢測構成該電容元件的膜上之階差的 位置。 如依申請專利範圍第6項所述的半導體裝置，因爲對準 標記上面具有凹陷部，故在以內連線作爲下層電極的電容 元件形成步驟中，在構成形成於對準標記上得該電容元件 的膜上面，對應於內連線位置的位置上形成階差。因此， 在該膜的定義圖案時，能以光學性檢測階差的位置，從而 檢測出內連線的位置。因而，可準確地進行電容元件和內 連線（下層電極）之間的對準。其結果，在半導體裝置中可 防止電容元件偏離內連線，更可提升半導體裝置的工作可 靠性。 如依申請專利範圍第7項所述的半導體裝置，係在申請 25 326\專利說明書(補件)\92-07\92107981 200403806 專利範圍第6項所述的半導體裝置中，凹陷部的深度大於 5 Onm，故在以內連線作爲下層電極的電容元件形成步驟 中，能輕易以光學性檢測構成該電容元件的膜上之階差的 位置。 如依申請專利範圍第8項所述的半導體裝置，在申請專 利範圍第1至7項中任一項所述的半導體裝置中，內連線 係以銅爲材料，故可降低內連線的電阻。此外，在內連線 和電容元件形成時，在構成電容元件的膜上面，對應於對 準標記位置的位置上形成階差。因此，在構成電容元件的 膜的定義圖案時，能以光學性檢測階差的位置，從而檢測 出內連線的位置。 【圖式簡單說明】 圖1是用來針對根據第一實施形態所做的半導體裝置的 架構加以說明之圖式。 圖2是用來針對根據第一實施形態所做的半導體裝置的 製程加以說明之圖式。 圖3是用來針對根據第一實施形態所做的半導體裝置的 製程加以說明之圖式。 圖4是用來針對根據第一實施形態所做的半導體裝置的 變形例的架構加以說明之圖式。 圖5是用來針對根據第二實施形態所做的半導體裝置的 架構加以說明之圖式。 圖6是用來針對根據第二實施形態所做的半導體裝置的 製程加以說明之圖式。 26 326\專利說明書(補件)\92-07\92107981 200403806 圖7是用來針對根據第二實施形態所做的半導體裝置的 製程加以說明之圖式。 圖8是用來針對根據第二實施形態所做的半導體裝置的 變形例的架構加以說明之圖式。 圖9是用來針對根據第三實施形態所做的半導體裝置的 架構加以說明之圖式。 圖1 〇是用來針對根據第三實施形態所做的半導體裝置 的製程加以說明之圖式。 圖1 1是用來針對根據第三實施形態所做的半導體裝置 的製程加以說明之圖式。 圖1 2是用來針對根據第三實施形態所做的半導體裝置 的製程加以說明之圖式。 圖1 3是用來針對根據第三實施形態所做的半導體裝置 的變形例的架構加以說明之圖式。 圖1 4是用來針對根據第三實施形態所做的半導體裝置 的變形例的架構加以說明之圖式。 圖1 5是用來針對根據第四實施形態所做的半導體裝置 的架構加以說明之圖式。 圖1 6是用來針對根據第四實施形態所做的半導體裝置 的製程加以說明之圖式。 圖1 7是用來針對根據第四實施形態所做的半導體裝置 的製程加以說明之圖式。 圖1 8是用來針對根據第四實施形態所做的半導體裝置 的變形例的架構加以說明之圖式。 326\專利說明書(補件)\92-07\92107981 27 200403806 圖19是用 的架構加以言 圖20是用 的變形例的I 圖2 1是顯 構造之一^例 圖22是用 圖23是顯 一例。 (元件符號說 1 2 3 4 5 6 11、 101 11a lib 11c 12 > 102 12a、 l〇2a 13 13a 來針對根據第五實施形態所做的半導體裝置 Ϊ明之圖式。 來針對根據第五實施形態所做的半導體裝置 ^構加以說明之圖式。 示具有MIM電容元件先前技術的半導體裝置 來說明先前半導體裝置之課題之圖式。 示具有MIM電容元件的先前半導體裝置架構 明） 矽基板 第一層間絕緣膜 第二層間絕緣膜 第三層間絕緣膜 鈍態膜 虛設絕緣膜 第一內連線（銅內連線） 第一層 第二層 凹陷部 第二內連線（鋁內連線） 第二內連線（銅內連線） MIM電容元件 高熔點金屬膜 326\專利說明書(補件)\92-07\92107981 200403806 13b 介電質膜 13c 高熔點金屬膜 20 對準標記 20a 凹陷部 326\專利說明書(補件)\92-07\92107981

Claims (1)

1. 200403806 拾、申請專利範圍y U人 . - _ -丄:- 1· 一種半導體裝置，其特徵爲，具有： 層間絕緣膜，形成於半導體基板上，且上面高度固定； 形成於上述層間絕緣膜內的內連線；以及 電容兀件’形成於上述內連線上，且以上述內連線作爲 下層電極；其中 上述內連線的上面與上述層間絕緣膜的上面高度互相 不同。 2.如申請專利範圍第1項之半導體裝置，其中上述內連 線的高度，係高於上述層間絕緣膜的上面高度； 上述內連線，係由低於上述層間絕緣膜的上面高度之第 一層、及高於上述層間絕緣膜的上面高度之第二層所構成 的雙層構造。 3 ·如申請專利範圍第1或2項之半導體裝置，其中上述 內連線的上面和上述層間絕緣膜的上面之高度差爲50nm 以上。 4. 一種半導體裝置，其特徵爲，具有： 形成於半導體基板上的層間絕緣膜； 形成於上述層間絕緣膜內的內連線；以及 電容元件，形成於上述內連線上，且以上述內連線作爲 下層電極；其中 在上述內連線之上面具有凹陷部。 5 .如申請專利範圍第4項之半導體裝置，其中上述凹陷 部之深度爲50nm以上。

   326\專利說明書(補件)\92-07\92107981 30 200403806 6. —種半導體裝置，其特徵爲，具有： 形成於半導體基板上的層間絕緣膜； 對準標記，材料與形成於上述層間絕緣膜內的內連線及 上述內連線相同；以及 電容元件，形成於上述內連線上，且以上述內連線作爲 下層電極；其中 在上述對準標記之上面具有凹陷部。 7. 如申請專利範圍第6項之半導體裝置，其中上述凹陷 部之深度爲50nm以上。 8. 如申請專利範圍第1至7項中任一項之半導體裝置， 其中上述內連線係以銅爲材料。 31 326\專利說明書(補件)\92-07\92107981