TW200403674A - Memory array having 2T memory cells - Google Patents
Memory array having 2T memory cells Download PDFInfo
- Publication number
- TW200403674A TW200403674A TW092114054A TW92114054A TW200403674A TW 200403674 A TW200403674 A TW 200403674A TW 092114054 A TW092114054 A TW 092114054A TW 92114054 A TW92114054 A TW 92114054A TW 200403674 A TW200403674 A TW 200403674A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- storage
- transistor
- word line
- memory
- Prior art date
Links
- 238000003860 storage Methods 0.000 claims abstract description 54
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 6
- 210000004027 cell Anatomy 0.000 description 77
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 230000001066 destructive effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
Description
200403674 玖、發明說明: 【發明所屬之技術領域】 本發明係關於一種具有複數個記憶胞之記憶陣列。 【先前技術】 有眾多不同的習知之記憶胞可用於半導體記憶陣列。— 種廣為習知且已使用的DRAM記憶胞包含一單電晶體及— 耦接至該電晶體之汲極的電容器。由於耦接至該電容器源 極之位元線上具有寄生電容,因此為使作業穩固,該記憶 胞需要一义:電容器。進一步而言,由於讀出係破壞性作 業,因此一讀出作業後須跟隨一重寫作業。 一種具有三個電晶體之記憶胞可自H· Veendrick撰寫 的深亞微米 CMOS ICs”(Deep Submicron CMOS ICs) — 書之英文版第2版第272頁中獲知,該書由Kluwer學院出版 社於2000年出版。該記憶胞使用雙字特定控制線取代單字 線。由於該記憶胞需要3個電晶體,因此與SRAM方案相比, 其實際上導致矽面積縮小不足。 【發明内容】 一般而言,DRAM記憶胞實現緊密型記憶體方案。另一方 面,由於SRAM記憶胞在預設過程之外不需任何額外的遮罩 步驟,因此> 節省成本亦縮短投放市場時間。進一步巧 言,SRAM速度通常較DRAM速度快。 因此本發明之一目的係提供一種具有複數個記憶胞之 記憶陣列,該記憶陣列接近於DRAM之緊密度且可將該緊密 度與SRAM之速度及處理簡捷之優點相組合。 85369 200403674 根據本發明,該目的可藉由如申請專利範圍第1項之記 憶陣列來實現,根據該項專利範圍,每一記憶胞包含: 一儲存電晶體,該儲存電晶體具有一耦接至該陣列之一 子線之汲極、一耦接至該陣列之一位元線之源極及一閘 極,及 一控制電晶體,該控制電晶體具有一耦接至該儲存電晶 體之閘極之汲極'一耦接至該位元線之源極及一耦接至該 字線之閘極。 運用根$ +發明之記憶陣列之記憶胞,負載儲存於該儲 存電晶體之閘極上。由於該閘極瞬間電容作用,該負載產 生一儲存電壓。可啟動該儲存電晶體在讀模態下牽引一電 流。控制電晶體用於啟用或停用該儲存電壓之程式規劃。 因此,本發明可提供—項將1T _記㈣ 3T記憶胞之優點相組合之方案,亦即本發明可提供一具有 非破壞性_讀出的甚小記憶胞。進一步而言,由於本發明之 =胞具有内建放大性且能夠略去復原循環,因 爾的讀出速度潛在地快於傳統型DRAM記情胞。 據實施例如隨附之申請專利範圍所定義。根 嗜字‘及//樣,本發明提供用於將—字線電壓施加至 將一位元線電燃施予該位元線之構件,且進 狀=用於控制該字線電壓以定義記憶胞止 :…制構件。如同申請專利範圍 匕 義,該等靜止狀態為一牽引、 、之進一步疋 態。該字線用^ 健存狀態及一寫狀 、工制該記憶胞之讀、寫及儲存作業模態, 85369 :几線電壓則用於決定因寫作業而產生的儲存電壓。 二明之記憶陣列中所使用的2T記憶胞可處於該等不 及狀態。資料處理所需的基本作業(例如-寫操作 作)需要在該些靜止狀態之間變換。該些作業稱 力、怎作# I藉由該控制構件以控制字線電壓方式 =控制。定義用於控制動態作業的該控制構件之較佳實 列定義於申請專利範圍第4項及第5項中。 曰^據另-較佳實施例’該記憶胞的儲存電日日日體及控制電 曰曰體均使低茂漏M0S電晶體。在另一較佳實施例中,使 用NMOST或PMOST記憶胞。 —根據本發明之另—態樣,可在儲存電晶體之閘極上提供 -額外的對地電容。藉此,在犧牲矽面積之前提下,可改 良刷新週期。 【實施方式】 圖1展示-傳統it (-個電晶體)DRAM記憶胞1〇之佈局 圖。該,憶胞ίο包含一具有一汲極u、—閘極12及一源極 13的單電晶體T。進-步而·r,該記憶胞1()包含_電容器 C,該電容器之第一電極係耦接至汲極11且該電容器第二 電極係耦接至一用於提供輪入電壓(例如一接地電壓)或 -電源電壓:(特定言之,一除以因數2的電源電幻的輸 入終端14。閘極12係輕接至一用於施加一字線電麼Vw〇rd 的字線WL;源極13係耦接至一用於施加一位元線電壓 的位元線BL。沒極11提供一儲存電壓yst。 由於在讀作業期間位元線BL上具有寄生電容’因此為使 85369 200403674 作業具有穩固性,該記憶胞10需要一大電容器C。2T記憶 胞的有效讀出作業產生一放大的電容器效應,藉此可使讀 作業加快。進一步而言,製造有效面積渠溝式電容器需要 額外的遮罩步驟。為使讀出作業具有穩固性,讀出放大器 需階層式擊穿’且合計達儲存胞之平均面積。由於該讀出 係破壞性作業,因此該記憶胞的另一缺點為一讀作業後須 跟隨一重寫作業。 圖2展不一習知3Τ (三個電晶體)記憶胞2〇之佈局圖。 該記憶胞2j)包含三個電晶體T1、Τ2、Τ3。第一電晶體Τ1 之/及極21及第三電晶體T 3之源極2 9均耦接至用於施加一 位元線電壓Vbit的一位元線Bl。第一電晶體π之閘極22 係耦接至用於施加第一控制電壓Vread的第一控制線 CL1。第一電晶體T1之源極23係耦接至第二電晶體T2之汲 極24。第二電晶體Τ2之閘極25係耦接至第三電晶體了3之汲 極27。第二電晶體Τ2之源極26係耦接至一用於提供輸入電 壓的電壓輸入終端20。第三電晶體Τ3之閘極28係耦接至用 於施加第二控制電壓Vwr i t e的第二控制線CL2。閘極2 5提 供一儲存電壓Vst。 如圖2所示,記憶胞20使用雙字專用控制線(亦即,用 於啟動5貝作畫及寫作業的一讀線及一寫線)而非圖1所示 1T記憶胞的單字線。由於總共需要三個電晶體,因此與 SRAM方案相比,記憶胞實際上導致矽面積縮小不足。 圖3展示根據本發明第一實施例之一 2T (兩個電晶體) 記憶胞30之佈局圖。該圖所示為一 NMOST的佈局圖。記憶 85369 -9- 200403674 胞30包含兩個電晶體、一儲存電晶體Ts及一控制電晶體 Tc。儲存電晶體Ts之汲極31係耦接至一字線叽。儲存電晶 體Ts之閘極32係耦接至控制電晶體Tc之汲極34。儲存電晶 體Ts之源極33係耦接至一位元線BL。控制電晶體Tc之閘極 35亦耦接至字線WL。控制電晶體之源極36係耦接至位元 線BL 〇 該記憶胞30之負載儲存於儲存電晶體Ts之閘極節點 32。由於閘極節點32之瞬間電容的作用,負載在該閘極節 點32上產香了儲存電壓vst。可啟動儲存電晶體Ts在讀模 態下牽引一電流。 控制電晶體Tc被配備而得以啟用或停用該儲存電壓Vst 之私式規劃。在字線WL上施加一字線電壓Vw〇rd。藉此, 使用该子線WL來控制記憶胞3 〇的讀、寫及儲存作業模態。 進步而s,在位元線BL上施加一位元線電壓。該位元線 電壓決疋jg寫作業而產生的儲存電壓Vst,有關詳情將在 下文中闡述。 圖4展示本發明之一記憶胞3〇,的另一實施例。圖中所示 為一 PM0ST版本。然而,PM0ST的總體佈局及總體功能與圖 3所示的記憶胞3 0相同。 圖5展示二包含以行列方式排列且較佳相同之複數個記 憶胞的記憶陣列之佈局圖。如圖所示,有κ列記憶胞與字 線WL1、WL2、…、WLK相關聯。每列都包含搞接至字線的Ν 個記憶胞。可將一單獨字線電壓Vw〇rd施加至該字線上。 每列的N個記憶胞構成一個字組冗。進一步而言,構成 85369 -10 - 200403674 記憶胞,且每一行記憶胞係耦接至N個位元線BL〇、 BL1、···、BLN-1中的一特定位元線BL。可將一單獨位元線 電壓Vbit施加至該每一位元線。 下文將圖3所示2T記憶胞變體NM0ST運用在數位應用中 之實施例來闡釋運作原理。然而,應注意··本發明之記憶 胞能儲存一特定範圍内之負載。其允許數位、多值或類比 儲存’或該些儲存原理之任一組合。 根據本發明之2T記憶胞可處於需要分別闡釋的若干種 狀悲。該g批·態稱為“靜止狀態”。該些資料處理所需的 基本作業(例如“寫1”及“讀,,)需在靜止狀態間變換。 忒些作業稱為動態作業”。用字線電壓Vword及儲存電 壓Vst可定義三種靜止狀態。這些狀態為: a) 牽弓丨狀怨· Vss<Vword<Vst-Vt(Vss =接地電壓;vt = 臨界電壓)。在該狀態中,將一電流從位元線通過儲存電 晶體Ts牽-引至字線。該控制電晶體。為“關(〇ff)” 。 b) 儲存狀態:Vst-Vt<Vword<Vst + Vt。儲存電晶體ts 及控制電晶體Tc均為“關(off),,;儲存電壓Vst保持不 變 〇 c) 寫狀態·· Vst + Vt<Vword<Vdd。控制電晶體tc為“開 CopeiO”且赛存電壓vst等於位元線電壓几11:。 圖6展示執行動態作業所需的靜止狀態間之變換: 、 1、讀作業··首先,記憶胞處於儲存狀態S1。藉由將字 線電壓Vword自儲存位準電壓Vstore降低至讀出位準電壓 Vread該記憶胞可變換至牽引狀態S3或儲存/牵引狀熊 85369 -11 - 、:例如,Vread可等於Vss。靜止狀態是否發生變換取決 =儲存電壓值Vst。將通過位線之電流與一參考電流相/比 車乂後,字線電壓Vword變更回Vstore且記憶胞變換回儲存 狀態S1。 a) 讀“0” (變換D12):記憶胞保持儲存狀態且無電流 :過位線。將該情況視作數位“ 〇,,。亦有可將該記憶胞 欠換至牽引狀態以牽引一小於參考電流的電流。 b) 碩‘ 1” (變換D13 ):記憶胞已轉換至牽引狀態S3。 自位元線^弓丨一大於參照電流之電流。將該情況視作數位 "r,〇 2、寫作業··首先,記憶胞處於儲存狀態S1。藉由將字 線電壓Vword自儲存位準電壓Vstore (狀態S4 )增大至寫 入位準電壓Vwrite,該記憶胞可變換至寫狀態S5 (變換 D45)。例如,Vwrite可等於Vdd。儲存電壓Vst等於Vbu。 此後’字學電壓乂¥〇4變更回¥31:〇^值(轉換051)且記憶 胞變換回儲存狀態S1。原則上,儲存電壓vst變為vbit之 最小值或Vdd與Vt之差值,亦即vst變為最小值 (Vbi t,Vdd-Vt) 〇 a) 寫 “ Γ (轉換 D14、D45、D51 ):設定 Vbi t = Vl,則 VI等於(例^ ) Vdd。 b) 寫 “〇” (轉換 D16、D67、D71):設定 Vbit = V0 (狀 態S6、S7 ),則V0夠大,足以防止在未選擇字中通過控制 電晶體Tc發生洩漏。 3、刷新作業:該作業為一讀作業及一寫(重寫)作業 85369 12 200403674 之序列。 圖7展不本發明2T圮憶胞30”之另一實施例,該記憶胞之 佈局與圖3所示記憶胞30之佈局本質上相同。唯一差別在 於儲存電晶體Ts之閘極32上實作一額外電容π,該電容^ 的另一電極係耦接至接地電壓Vss,即在Vst與Vss之間。 該電容C1用於改良刷新週期。 與習知之方案相比,根據本發明之基於DRAM的2T記憶胞 具有可與傳統DRAM方案相媲美的位元密度。能夠採用一預 設作業流夸來生產本發明之2T記憶胞。一傳統DRAM需要增 加額外的遮罩步驟。本發明之基於⑽颜的2T記憶胞能顯著 節省製作成本並縮短投放市場的時間。進一步而言,本發 明之基於DRAM的2Τ記憶胞能與快閃記憶體組合。傳統上, 快閃記憶體之製作不能與傳統DRAM記憶體之製作步驟相 組合。通常,所用SRAM記憶體缺乏替代方案。本發明之π 記憶胞為_此類組合快閃記憶體IC内卯履之一廉價替代方 案。 本發明之基於DRAM的2T記憶胞具有兩個主要優點。第 一,讀出係非破壞性作業。第二,内建放大性可在讀出作 業期間放寬對用於周邊檢測電路的要求。藉此可節省讀出 放大益所佔用之面積。 總之’本發明基於下述概念:使用M〇s電晶體處於‘‘關 (off) 狀的閘極電壓(部分)範圍來控制其他處理作 業。根據本發明,倘若本發明之2 τ記憶胞中程式規劃為 1 ’則N Μ 〇 S電晶體之閘極電壓的“關(0 f ^) ” 區域之較 85369 -13- 200403674 低部分已用於感應電流的浮動。 【圖式簡單說明】 上文已參照圖式較詳細地闡釋本發明,其中 圖1為一習知1T記憶胞之佈局圖, 圖2為一習知之3T記憶胞之佈局圖, 圖3為本發明之一記憶胞之NM0ST佈局圖, 圖4為本發明之一記憶胞之PM0ST佈局圖, 圖5為一記憶陣列之總體佈局圖, 業之說明 圖6所示^為:本發明之不同靜止狀態及動態十 圖’及 圖7展示本發明之一記憶胞的另一實施例。 【圖式代表符號說明】 10 1電晶體DRAM記憶胞 11 汲極 12 閘極 13 源極 BL 位7t>線 WL 字線 20 3電晶體記憶胞 21 1極 22 閘極 23 源極 24 汲極 25 閘極 85369 -14 200403674 26 源極 27 汲極 28 閘極 29 源極 ΤΙ 第一電晶體 Τ2 第二電晶體 Τ3 第三電晶體 CL1 控制線 CL2 摔_制線 30 2電晶體記憶 31 汲極 32 閘極 33 源極 34 汲極 35 閘極 36 源極 Tc 控制電晶體 Ts 儲存電晶體 30, 記憶胞 325 閘—極 35, 閘極 Tc’ 控制電晶體 Ts, 儲存電晶體 W 字 85369 -15 200403674 55 S7 S4 51 56 52 53 D51 D71 D12 D13 30,, 寫 寫 儲存 儲存 儲存 儲存/牽引 牽引 寫,1, 〇, 讀’ 0, 讀’ 1, 記憶胞 85369 -16
Claims (1)
- 200403674 拾、申請專利範圍: 1 ·種具有複數個記憶胞的記憶陣列,其巾每—記憶胞 包含: " 一=存電晶體,該儲存電晶體具有一耦接至該陣列 之一字、線之汲極、一#接至該陣列之一位元線之源極 及一閘極,以及 一控制電晶體,該控制電晶體具有一耦接至該儲存 電晶體之閘極之汲極、一耦接至該位元線之源極及一 耗接至,-字線之閘極。 2·根據申請專利範圍第丨項之記憶陣列,其進一步包括 用於將一字線電壓施加至該字線及/或將一位元線 電壓施加至該位元線之構件,以及 用於控制該字線電壓以便定義記憶胞之三個靜止狀 態之控制構件。 3·根據申_請專利範圍第2項之記憶陣列,其中該控制構件 被調整而得以定義: 牵引狀悲’這是猎由將該字線電壓控制在大於一 接地電壓且小於該儲存電晶體之閘極的一儲存電壓盘 該電晶體的一臨界電壓間之差值所定義之狀雖, 一儲存一狀態,這是藉由將該字線電壓控制在大於今 儲存電壓與該臨界電壓之差值且小於該儲存電壓與該 臨界電壓之和所定義之狀態,及 一寫狀態’這是藉由將該字線電壓控制大於今健^ 電壓與該臨界電壓之和且小於一電源電壓所^ τ疋義之狀 85369 2UU4UJb/44 ·根據申請專利範圍第二 被調整成控制該字線電壓:憶陣列,其中該控制構件 換,及 義為該儲存狀態與該牽引狀態間一轉 換 雨介系定義為該儲存 態間一 轉 根縣甲寻利範圍第4項之記憶陣列 、 - .〜··/. 穴T峨^:刺構件 被調整成將該字線電壓自—儲存位準降低至—讀出位 準而仔以執作業’及將該字線電壓自—儲存位 準增大至一寫入位準而得以執行一寫作業。 6·根據中請專利範圍第i項之記憶陣列,纟中儲存電晶體 及控制電晶體均採用低洩漏M〇s電晶體。 7·根據申_請專利範圍第i項之記憶陣列,其中使用題〇ST 或PMOST記憶胞。 8·根據申請專利範圍第1項之記憶陣列,其中每一記憶胞 都進一步包含一耦接在該儲存電晶體之閘極與接地之 間的電容。 85369
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02077100 | 2002-05-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200403674A true TW200403674A (en) | 2004-03-01 |
TWI289305B TWI289305B (en) | 2007-11-01 |
Family
ID=29558383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092114054A TWI289305B (en) | 2002-05-28 | 2003-05-23 | Memory array having 2T memory cells |
Country Status (9)
Country | Link |
---|---|
US (1) | US7038943B2 (zh) |
EP (1) | EP1512150B1 (zh) |
JP (1) | JP2005527931A (zh) |
CN (1) | CN100541659C (zh) |
AT (1) | ATE479990T1 (zh) |
AU (1) | AU2003230096A1 (zh) |
DE (1) | DE60333998D1 (zh) |
TW (1) | TWI289305B (zh) |
WO (1) | WO2003100788A2 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7880238B2 (en) * | 2008-04-10 | 2011-02-01 | International Business Machines Corporation | 2-T SRAM cell structure and method |
US8164964B2 (en) * | 2009-09-16 | 2012-04-24 | Arm Limited | Boosting voltage levels applied to an access control line when accessing storage cells in a memory |
US8355276B2 (en) * | 2009-11-20 | 2013-01-15 | Arm Limited | Controlling voltage levels applied to access devices when accessing storage cells in a memory |
US8634230B2 (en) * | 2011-01-28 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
KR101944535B1 (ko) * | 2012-03-28 | 2019-01-31 | 삼성전자주식회사 | 반도체 기억 소자 |
KR20140092537A (ko) | 2013-01-16 | 2014-07-24 | 삼성전자주식회사 | 메모리 셀 및 이를 포함하는 메모리 장치 |
US9659944B2 (en) * | 2015-06-30 | 2017-05-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | One time programmable memory with a twin gate structure |
WO2018044456A1 (en) * | 2016-08-31 | 2018-03-08 | Micron Technology, Inc. | Memory cells and memory arrays |
WO2018132250A1 (en) | 2017-01-12 | 2018-07-19 | Micron Technology, Inc. | Memory cells, arrays of two transistor-one capacitor memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry |
CN107678920B (zh) * | 2017-09-27 | 2021-11-23 | 惠州Tcl移动通信有限公司 | 防止动态存储烧坏存储器的方法、存储介质及智能终端 |
US10395752B2 (en) * | 2017-10-11 | 2019-08-27 | Globalfoundries Inc. | Margin test for multiple-time programmable memory (MTPM) with split wordlines |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5066607A (en) * | 1987-11-30 | 1991-11-19 | Texas Instruments Incorporated | Method of making a trench DRAM cell with dynamic gain |
US5995410A (en) * | 1997-06-20 | 1999-11-30 | Micron Technology, Inc. | Multiplication of storage capacitance in memory cells by using the Miller effect |
US5943270A (en) * | 1997-11-26 | 1999-08-24 | Intel Corporation | Two-transistor DRAM cell for logic process technology |
US6246083B1 (en) * | 1998-02-24 | 2001-06-12 | Micron Technology, Inc. | Vertical gain cell and array for a dynamic random access memory |
JP2001290124A (ja) * | 2000-04-07 | 2001-10-19 | Canon Inc | 液晶表示装置 |
US6804142B2 (en) * | 2002-11-12 | 2004-10-12 | Micron Technology, Inc. | 6F2 3-transistor DRAM gain cell |
-
2003
- 2003-05-09 WO PCT/IB2003/001931 patent/WO2003100788A2/en active Application Filing
- 2003-05-09 CN CNB038120100A patent/CN100541659C/zh not_active Expired - Fee Related
- 2003-05-09 AT AT03722939T patent/ATE479990T1/de not_active IP Right Cessation
- 2003-05-09 DE DE60333998T patent/DE60333998D1/de not_active Expired - Lifetime
- 2003-05-09 US US10/515,941 patent/US7038943B2/en not_active Expired - Fee Related
- 2003-05-09 EP EP03722939A patent/EP1512150B1/en not_active Expired - Lifetime
- 2003-05-09 JP JP2004508351A patent/JP2005527931A/ja active Pending
- 2003-05-09 AU AU2003230096A patent/AU2003230096A1/en not_active Abandoned
- 2003-05-23 TW TW092114054A patent/TWI289305B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1512150B1 (en) | 2010-09-01 |
CN1656565A (zh) | 2005-08-17 |
AU2003230096A1 (en) | 2003-12-12 |
CN100541659C (zh) | 2009-09-16 |
DE60333998D1 (zh) | 2010-10-14 |
US7038943B2 (en) | 2006-05-02 |
TWI289305B (en) | 2007-11-01 |
EP1512150A2 (en) | 2005-03-09 |
ATE479990T1 (de) | 2010-09-15 |
WO2003100788A2 (en) | 2003-12-04 |
AU2003230096A8 (en) | 2003-12-12 |
US20050157533A1 (en) | 2005-07-21 |
WO2003100788A3 (en) | 2004-02-26 |
JP2005527931A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3492168B2 (ja) | 不揮発性半導体記憶装置 | |
TWI579842B (zh) | 非揮發性記憶體元件、自非揮發性記憶體元件讀取資料的方法以及自旋力矩轉移磁性隨機存取記憶體元件 | |
US6798686B2 (en) | Semiconductor device | |
JP4606869B2 (ja) | 半導体装置 | |
JP3749851B2 (ja) | 強誘電体半導体メモリ | |
WO2004057621A1 (ja) | Cmis型半導体不揮発記憶回路 | |
US20070170481A1 (en) | Nonvolatile ferroelectric memory device | |
US20050141260A1 (en) | Semiconductor memory device | |
JP2006190395A (ja) | 半導体メモリ | |
JP2005182978A (ja) | 強誘電体メモリ装置及びその駆動方法 | |
JP2000113683A (ja) | 半導体装置 | |
US20040108526A1 (en) | Semiconductor memory device and semiconductor integrated circuit | |
TW200403674A (en) | Memory array having 2T memory cells | |
KR100885717B1 (ko) | 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 동작 방법 | |
KR20090075063A (ko) | 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법 | |
JP2002260381A (ja) | 半導体メモリ装置 | |
JPH11238387A (ja) | 強誘電体メモリ | |
JPH06326272A (ja) | 半導体記憶装置 | |
JP3805987B2 (ja) | 半導体記憶装置 | |
JP4334646B2 (ja) | 半導体記憶装置の制御方法 | |
JP2009230835A (ja) | 強誘電体メモリ | |
KR950008386B1 (ko) | 반도체 기억장치 | |
JP2008181578A (ja) | 不揮発性半導体記憶装置 | |
JP2003187571A (ja) | 不揮発性半導体記憶装置 | |
JP2597767B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |