TW200402191A - Device and system having self-terminated driver and active terminator for high speed interface - Google Patents
Device and system having self-terminated driver and active terminator for high speed interface Download PDFInfo
- Publication number
- TW200402191A TW200402191A TW091133945A TW91133945A TW200402191A TW 200402191 A TW200402191 A TW 200402191A TW 091133945 A TW091133945 A TW 091133945A TW 91133945 A TW91133945 A TW 91133945A TW 200402191 A TW200402191 A TW 200402191A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- transmission line
- self
- transceiver
- impedance
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
200402191 ⑴ 珑、發明說明 (發明說日轉敘明:發晴狀技術領域、先前技術、邮、實财式關式簡單說 發明背景 1 ·發明領域 本發明一般而言係關於高速介面的一收發器與一系統。 更具體而言,本發明係關於一收發器與一高速介面系統: 有效地選擇一輸入阻抗被匹配或大約匹配達到一傳輸線特 有的阻抗的主動式終端電路,而且將該主動式終端電路連 接到該傳輸線;有選擇性連接輸出阻抗被匹配或大約匹配 達到該傳輸線特有的阻抗的自我終止驅動器電路。 2 ·先前技藝的描述 於電腦系統中,由於不斷增加的資料傳輸速率與時鐘 速率,源自阻抗失配的反射波也隨之增加。因此,很難 在高速介面中準確地傳輸與接收資料信號。一般而言, 不管連接該接收器的傳輸線類型為何,傳輸器的輸出阻 抗與接收器的輸入阻抗無法與傳輸線特有的阻抗匹配。 為克服該問題,該傳統的技藝為了低擺動高速而使用一 接收器與一開放及極,以及一種方法,其中阻抗匹配達 到一傳輸線的單一晶片外並聯的終端電阻器,被連接到 該傳輸線的終端線。 圖1說明一種包括複數個收發器的慣用高速介面系統的 方塊圖。複數個收發器10、20、30與40連接到一傳輸線。 於第一收發器10中的一傳輸器12與一接收器15全部被說明 ,但為了方便說明,僅說明該休息的收發器20、30與40中 的接收器25、3 5與45。該系統於每一殘通道與每一接收器 200402191 15、25、35與45中必然有寄生電容cpl,cp2, . . .,_ 。該寄生電容延長傳輸信號的上升或下降時間,而且降低 限制作業的頻率,因而需要外加並聯終端電組器。因此, 該系統有複雜的設計與高組裝的成本。 出阻抗與接收器15、25、35、45的輸人阻抗沒有匹配達 到傳輸線特有的電阻,無法充分地吸收該反射波。因此 當傳輸信號上升或下降的時間被縮短,並增加作業頻 率時’在接收器15, 25’ 35’ 45包括輸入單元的通道上 會增加源自間斷點的反射波。然而,如果傳輸器12的輸 ’明顯地降低接收器15、25、35、45所接收的傳輸信號 的信號完整性。因此,為了改善信號完整性,必需於包 括複數個收發器的高速介面系統中,提供簡單方便的阻 抗匹配或大約匹配β 發明概要 本發明的目的係提供一收發器與一高速介面系統,用以 有選擇性匹配或大約匹配收發器的輸出阻抗與接收器的輸 入阻抗達到傳輸線特有的阻抗,而且有選擇性將一主動式 終%電路連接到該傳輸線’在高作業頻率上,減少反射波 並改善傳輸信號的完整性。 為了完成上述的目的,提供一種經由傳輸線傳輸與接收 信號的收發器,包括:一經由該傳輸線接收輸入信號的接 收器;根據該接收狀況,一有選擇性連接到該傳輸線,與 該接收器並聯的主動式終端電路;根據輸出資料,一輸出 第一電壓與第二電壓的自我終止驅動器電路;以及當該自 200402191
我終止驅動器電路的輸出為第一電壓時,有選擇性將該自 我終止驅動器電路連接到該傳輸線,而該輸出為第二電壓 時’有選擇性將該自我終止驅動器電路或主動式終端電路 連接到該傳輸線的選擇電路,其中結合該接收器與該主動 式終端電路的輸入阻抗,及該自我終止驅動器電路的輸出 阻抗被匹配或大約匹配達到該傳輸線特有的阻抗。 本發明也提供一種包括控制電路的高速介面系統,用 以經由一傳輸與接收信號的傳輸線,控制複數個互連的 收發器,其中該收發器包括一用以匹配或大約匹配輸出 阻抗達到該傳輸線特有的阻抗的自我終止驅動器電路, 與一用以匹配或大約匹配與一傳輸器結合的輸入阻抗達 到該傳輸線特有的阻抗的主動式終端電路;而且其中當 經由該傳輸線傳輸特定電壓位準的信號時,該控制電路 有選擇性啟動該收發器的自我終止驅動器電路,而當從 該傳輸線接收信號時,該控制電路有選擇性啟動該收發 器的主動式終端電路。 圖示的簡述 圖1係說明一慣用的高速介面系統的方塊圖。 圖2係說明根據本發明之一最佳實施例的高速介面系統 的方塊圖。 圖3係根據本發明之一最佳實施例的收發器的電路圖。 圖4係根據本發明之另一最佳實施例的收發器的電路圖。 圖5係根據本發明之一最佳實施例具體化一雙極電壓模 式驅動器電路與一主動式終端機電路的等效電路圖。 200402191
圖6係根據本發明之另-最佳實施例具㈣ 模式驅動ϋ電路與-主動式終端機f路的等效電路圖^ 發明的詳細描述 以詳細描述^範實施例與相關㈣加圖示來說明本發 明,所提出的示範實施例與相關的附加圖示僅用以說明, 但不因而限制本發明。 圖2係一種高速介面系統的方塊圖,其_根據本發明之一 最佳貫施例,經由一傳輸線連接複數個收發器。為了便於 說明,於收發器50中僅說明一自我終止驅動器電路52與一 選擇電路56,而休息收發器6〇 , 7〇 , 8〇的結構與該收發器 5 0相同。 本發明的收發器50包括一自我終止驅動器電路52、一主 動式終端電路54與一選擇電路56。將該自我終止驅動器電 路52顯示為具有一獨立電源1〇與一等效電阻器反〇的等效電 路,以並聯方式連接到一傳輸線ζ〇 ^為了最小化輸出信號 對傳輸線的反射,從傳輸線Ζ〇觀察該自我終止驅動器電路 〕2時,該等效電路的電阻器R〇決定一電阻值R〇 ,使該輸出 阻抗Ro能匹配(Z〇=R〇),或者能大約匹配(5Z()〉R〇 > zG)或 (Z〇/5 < R〇 < ZQ)達到特有的阻抗。自我終止驅動器電路52匹 配或大約匹配收發器50,60,70,80的輸出阻抗達到傳輸 線的特有阻抗。因此,當收發器50,60,70,80將預定位 準的電子信號輸出到傳輸線時,該電路52能明顯地降低由 輸入單元所產生的反射,與一慣用的收發!|.相比較,其中 阻抗無法匹配。 200402191
(5) 主動式終端電路54,64,74 , 84連接到傳輸線,與收發 器各自的接收器15,25,35,45並聯。主動式終端電路54 · ,64,74,84的阻抗被選擇,以匹配或大約匹配結合該等 主動式終端電路54 , 64,74 , 84與該等接收器15 , 25 , 35 ·、 ,45的輸入阻抗達到該傳輸線特有的阻抗z〇。該等主動式 終端電路54,64 , 74,86等於是電阻器反0使自己的端點連 接到端電壓vtt。該自我終止驅動器電路52的輸出阻抗與收 發器50,60’70,80中的主動式終端電路54,64,74,84 φ 的輸出阻抗被匹配或大約匹配達到傳輸線特有的阻抗。因 此,當接收預定位準的電子信號進入一傳輸線時,收發器 50 , 60 , 70 , 80能明顯地降低由輸入單元所產生的反射, ‘ 與一慣用的收發器相比較,其中阻抗無法匹配。 ‘ 一選擇電路56變換收發器50,60,70,80的阻抗,使其 適合於收發系統的電子環境。該收發系統根據電子信號在 一預定位準的輸出狀況進行改變。另一方面,當該收發器 50將一預定位準的電子信號輸出到一傳輸線,輸出阻抗有 選擇性連接該自我終止驅動器電路52或該主動式終端電路 ® 54到該傳輸線。該電路52被匹配或大約匹配達到該傳輸線 特有的阻抗。當該收發器5〇經由該傳輸線接收一預定位準 的電子信號,輸入阻抗有選擇性連接該主動式終端電路54 匹配或大約匹配達到該傳輸線特有的阻抗。 更希望以該選擇電路56有選擇性執行該自我終止驅動器 電路52與該主動式終端電路54之一的選擇作業。根據本發 明的最佳實施例,形成該選擇電路56,以選擇該主動式終 200402191 1 ) 端電路:)4與該自我終止驅動器電路之一,但也能形成該選 擇電路56,同時選擇該主動式终端電路“與該自我終止驅 動态電路。另外,如圖2所顯示,該最佳實施例的選擇電路 被放置與垓傳輸線毗連,但該選擇電路也可被具體化成電 子等效電路,如圖3與4所顯示,玫置與電力導轨毗連。於 該案例中,被動式組件改善終端電路的線性。為了簡化該 收發器的結構,設計該收發器共同使用該自我終止驅動器 電路52與該主動式終端電路54的阻抗裝置的部分結構。該 通用部分不管該選擇電路56的選擇作業為何,固定地連接 到該傳輸線。 下面4明根據本發明的收發器5 〇。首先,於1對1介面的 案例中,資料從該收發器50傳輸到該收發器8〇。該收發器 :)〇的選擇電路56作為一傳輸器,將該自我終止驅動器電路 52或遠主動式終端電路54連接到該傳輸線,以傳輸一預定 位準的電子信號。該收發器80的選擇電路作為一接收器, 連接δ亥主動式終端電路84。於此,該自我終止驅動器電路 个疋由5玄選擇電路連接到該傳輸線。該等收發器與7 Q不 涉及傳輸與接收作業,可將主動式終端電路64與74都連接 到該傳輸線,或者兩者皆不連接到該傳輸線。 更希望’遠收發器8 0作為一接收器,不必將該主動式終 端電路84連接到該傳輸線,而其他不涉及傳輸與接收作業 的收發器60與70,連接大約匹配的主動式終端電路64與74 β因此,本發明能最小化由傳輸線及收發器的與的阻抗 穴配所導致的k號反射,因此提供完整的信號給該收發器 -II- 200402191
,作為一接收器。 於1對N介面的案例中,當輸出一預定電壓的電子信號時 ,該選擇電路56作為一傳輸器,將該自我終止驅動器電路 52或泫主動式終端電路54連接到該傳輸線,而且該等休息 的選擇電路作為接收器,將終端電路連接到該傳輸線。根 據上面的作業,該驅動器電路52的輸出阻抗與該傳輸線特 有的阻抗能被準確地匹配或大約匹配,因而,吸收相當多 源自該傳輸線的反射。此外,分別以並聯方式連接到接收 器25、35,45的終端電路65,75,85,被使用作為晶片中 的終端,因而最小化反射。 於本發明的最佳實施例中,說明電阻器作為一阻抗匹配 的元件。然而,使用如電容器或電感元件的被動元件及如 電晶體的主動元件,能夠匹配或大約匹配阻抗。 本發明的收發器的輸入/輸出阻抗匹配或大約匹配達到 該傳輸線特有的阻抗。因此,具有上面所描述結構的該收 發器能使用於不需殘通道、一外部末端電壓Vtt與一外部終 端電阻Rtt,以連接外部並聯的終端電阻的介面系統。 圖3說明第一最佳實施例的電路圖,其中使用CMOS具體 化本發明的收發器50。該收發器50包括一自我終止驅動器 電路52、一主動式終端電路54與一選擇電路。該自我終止 驅動器電路52可具體化成如MND、MPF與MNF的負極回饋 電路、一偏壓電壓源Vbias與一電晶體MNB。該終端電路54 可具體化成如Rc,Rd的被動式電阻元件、一電晶體MPR與 一末端電壓源Vtt。該選擇電路可具體化成複數個電晶體, 200402191 ⑻ 例如 MPR、MND與 MNF。
根據該第一最佳實施例的電晶體作業如下。如果應用高 位準的輸入電壓Vo,以輸出一預定電壓的電信號給一傳輸 線,通過一前驅動器開啟形成該選擇電路的該NMOS電晶體 MND,而且該負極回饋電路52連接到該使用初始偏壓電流 1〇的傳輸線。於此,形成該選擇電路的PMOS電晶體MPR沒 有被開啟,該終端電路54未連接到該傳輸線。該負極回饋 電路52的電晶體MND有自己的汲極,其中電流量為該偏壓 電壓流1〇減去電晶體MNF與MPF的電流之後所剩下的。
接著,如果應用低位準的輸入電壓Vo,通過一前驅動器 開啟形成該選擇電路的該PMOS電晶體MPR,而且該電路52 將該終端電路54連接到該傳輸線。於此,沒有開啟形成該 選擇電路的該NMOS電晶體MND與MNF。因此,該自我終 止驅動器電路52未連接該傳輸線,該終端電路54的電晶體 MPR伺服作為一等效的電阻,插在該末端電壓Vtt與該傳輸 線之間。該電路54在Vtt與MPR間進一步包括一電阻元件Rc ,而且電阻元件Rd介於MPR與該傳輸線之間。 當本發明的收發器50,60,70,80被使用作為晶片中的 終端電阻器,該主動式終端電路54經由強制外加的控制信 號連接到該傳輸線。於該最佳實施例中,不管該輸入電壓 Vo,為了將該終端電路54連接到該傳輸線,使用一種將外 加控制信號Enable_Act加至插在該前驅動器及選擇電路 MPR與MND之間的電晶體的方法。例如,如果應用高位準 的Enable Act,不管該輸入電壓Vo,開啟該電晶體MPR, -13- 200402191 而且該主動式終端電路54有選擇性連接該傳輸電路。於此 ,為了控制每一收發器,分別從收發器5〇 ϋυ , 70 , 80或 外加的控制器產生Enable_Act。 ' 圖4根據本發明說明收發器的第二最佳實施例的圖示。不 ·, 同於圖3,於該第二最佳實施例中,使用位準移位器 電壓變壓成對應於圖3的Vtt的電壓,而且接著將該電壓加 至該主動式終端電路54。由於上述的結構,不需要將外加 的Vtt加至該電路54,因而簡化收發器5〇, 6〇, 7〇, 8〇的结 籲 構。因為該電路作業與圖3的最佳實施例完全相同,所以不 再說明該電路作業。更希望,當該電路54未連接該傳輸線 時,藉由使用輸入電壓Vo的互補信號以啟動該位準移位器 · ,該範例能夠防止主動式終端電路54中的電力消耗。 圖5說明一最佳實施例,其中將本發明的收發器5〇,6〇 ’ 70,80中的自我終止驅動器電路52與主動式終端電路w 具體化成雙極電流模式電壓。本發明能具體化自我終止驅 動器電路,甚至根據相同的原理在複雜的雙極電流模式驅 動器中作業,而且以並聯方式將一終端電路1〇〇與1〇5連接 · 到每一自我終止驅動器電路與單極電流模式驅動器。例如 ,當輸出信號到一傳輸線時,一收發器將雙極電流模式的 自我終止驅動器電路連接到該傳輸線。當經由該傳輸線或 使用如晶片中的終端接收信號時,該收發器有選擇性將該 主動式終端電路連接到該傳輸線β 圖6发明本發明具體化具有延伸型式的自我終止驅動器 電路與主動式終端電路的另一最佳實施例。根據本發明, -14- 200402191 娜顧Κ·. (ίο) 使用相同的原理,u AiL & π 甲上以f貝用的電壓模式驅動器電路與一慣 用的電流模式驅動器電路具體化一裝置。 如圖读5所顯示,使用_種以㈣或並聯方式連接主動 與被動兀件的方法,具體化一終端電路成為一等效的電阻 。於此,被動元件決定終端電路的線性。 儘官本發明容易受各種改變與替代形式的影響,於此以 圖示與詳細描述的範例具體說明已顯示的實施例。然而, 請瞭解本發明並不受限於所揭露的特定形式。當然,本發 明涵蓋所有屬於本發明的精神與範圍内的改變、等效與替 代物,如定義於該附加的申請專利範圍。 參 如早先的論述,根據本發明的一收發器與一高速介面系 統能夠精確地匹配或大約匹配驅動器電路的輸出阻抗達到 通道阻抗。因此,本發明能夠最小化源自有選擇性使用傳 輸線連接裝置的主動式終端電路,以並聯方式連接該等接 收裔的通道反射,如晶片終端。當在各種類型的傳輸線上 ’以*速傳輸/接收資料,與使用外部並聯終端電阻器的慣 用驅動器電路相比’本發明能改善一高速介面中的信號完 整性。此外,因本發明恰當的使用主動式終端電路,而沒 有使用外部並聯終端電阻器,所以本發明可簡化全部的系 統結構’並降低製造成本。 圖式代表符號說明 10,20,30,40,50,60,70,80 收發器 12, 傳輸器 15,25,35,45 接收器 15- 200402191 (π) cpl,cp2,cpN 寄生電容 52,62,72,82 自我終止驅動器電路 54,64,74,84 主動式終端電路 56 選擇電路 Io 電源 Ro 電阻器 Zo 傳輸線 MND,MPF,MNF,MNB,MPR 電晶體 Vbias 偏壓電壓源 Enable 一 Act 外加控制信號 Rc,Rd 被動式電阻元件 Vtt 末端電壓源 Vo 輸入電壓 Vdd 電壓
rt r; a 广 UD^f D -16-
Claims (1)
- 200402191 拾、.讀.利範屬 1· 一種經由一傳輸線傳輸與接收信號之收發器,其包括: 一經由該傳輸線接收輸入信號的接收器; 一根據該接收狀況,有選擇性連接到該傳輸線,與該 接收器並聯的主動式終端電路; 一根據輸出資料,輸出一第一電壓與一第二電壓的自 我終止驅動器電路;以及 一選擇電路,用以當該自我終止驅動器電路的輸出為 一第一電壓時,有選擇性連接該自我終止驅動器電路到 該傳輸線,而且當該輸出為一第二電壓時,有選擇性將 该自我終止驅動器電路或該主動式終端電路連接到該 傳輸線, 其中結合該接收器與該主動式終端電路的輸入阻抗 ,與该自我終止驅動器電路的輸出阻抗被匹配或大約匹 配達到該傳輸線特有的阻抗。 2·如申請專利範圍第1項之收發器, 其中該自我終止驅動器電路分享該主動式終端電路 的全部或部分結構’因而匹配或大約匹配該自我終止驅 動器電路的輸出阻抗達到該傳輸線特有的阻抗,以及 其中不管該選擇電路的作業,將該主動式終端電路與 該自我終止驅動器電路的通用結構部分連接到該傳輸 線。 3 ·如申请專利範圍第1或2項之收發器,其中當該收發器 沒有傳輸或接收資料時,該選擇電路使用控制信號有選 200402191擇性將該主動式終端電路連接到該傳輸線。 4·如申請專利範圍第3項之收發器,其令由該收發器的一内 部或外部的控制電路產生該等控制信號。 , 5·如申請專利範圍第1或2項之收發器,其中該自我終止.驅 . 動器電路使用-負極回饋電路,匹配或大約匹配輸出阻 抗達到該傳輸線特有的阻抗,而且該主動式終端電路使 用主動元件、被動元件或兩者的組合,匹配或大約匹配 輸入阻抗達到該傳輸線特有的阻抗。 6·如申凊專利範圍第1或2項之收發器,其中用以指示一特 定電壓狀態的第一電壓不是〇v,而係一輸出電壓,而且 用以指示一相反邏輯狀態的第二電壓係〇V。 7 ·如申請專利範圍第1或2項之收發器, 其中該自我終止驅動器電路被具體化成一單極電流 模式驅動器電路、一雙極電流模式驅動器電路、一單極 電壓模式驅動器電路或一雙極電壓模式驅動器電路之一 :以及 其中該主動式終端電路被具體化成一單極主動式終 · 端電路或一雙極主動式終端電路之一。 8 · 一種包括一控制電路之高速介面系統,其用以經由一傳 輸與接收信號的傳輸線,控制複數個互連的收發器並接 收信號, 其中該收發器包括一自我終止驅動器電路,用以匹配 或大約匹配輸出阻抗達到該傳輸線特有的阻抗,與一主 動式終端電路,用以匹配或大約匹配與一傳輸器結合的 -2- 200402191輸入阻抗達到該傳輸線特有的阻抗;以及 其中當經由該傳輸線傳輸特定電壓位準的信號時,該 控制電路有選擇性啟動該收發器的自我終止驅動器電路 ,而且當從該傳輸線接收信號時,該控制電路有選擇性 啟動該枚發器的主動式終端電路。 9· 如申明專利範圍第8項之高速介面系統,其中於一收發器 ’又有、”呈由傳輸線傳輸與接收資料的案例中,該控制電 路有選擇性啟動一主動式終端電路。 10. 如申請專利範圍第8或9項之高速介面系統, 〆、中該收發器將一主冑《終端電路與一接枚器連接 到一傳輸線;以及 其中該控制電路只有在該收發H經由該傳輸線傳輸 :接收資料時,將該主動式終端電路持續連接到該傳輸 ' 且以。亥傳輪器有選擇性連接該自我電 路與該傳輸線。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20010072778 | 2001-11-21 | ||
KR10-2002-0042771A KR100469155B1 (ko) | 2001-11-21 | 2002-07-20 | 고속동작 인터페이스를 위한 능동종단기 및 자체종단구동기를 포함하는 송수신 장치 및 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200402191A true TW200402191A (en) | 2004-02-01 |
TWI320631B TWI320631B (en) | 2010-02-11 |
Family
ID=26639471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091133945A TWI320631B (en) | 2001-11-21 | 2002-11-21 | Device and system having self-terminated driver and active terminator for high speed interface |
Country Status (4)
Country | Link |
---|---|
US (1) | US6937111B2 (zh) |
JP (1) | JP4206731B2 (zh) |
DE (1) | DE10253695A1 (zh) |
TW (1) | TWI320631B (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6690191B2 (en) * | 2001-12-21 | 2004-02-10 | Sun Microsystems, Inc. | Bi-directional output buffer |
CN1826825A (zh) * | 2003-09-10 | 2006-08-30 | 西门子公司 | Gsm装置中作为sim卡接口用的电路配置 |
KR100539252B1 (ko) * | 2004-03-08 | 2005-12-27 | 삼성전자주식회사 | 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템 |
US7173450B2 (en) * | 2004-06-01 | 2007-02-06 | Hewlett-Packard Development Company, L.P. | Bus controller |
US7205789B1 (en) * | 2004-08-26 | 2007-04-17 | Chris Karabatsos | Termination arrangement for high speed data rate multi-drop data bit connections |
US7996590B2 (en) * | 2004-12-30 | 2011-08-09 | Samsung Electronics Co., Ltd. | Semiconductor memory module and semiconductor memory system having termination resistor units |
US8335115B2 (en) * | 2004-12-30 | 2012-12-18 | Samsung Electronics Co., Ltd. | Semiconductor memory module and semiconductor memory system having termination resistor units |
DE102005055886B4 (de) | 2005-11-23 | 2015-03-26 | Austriamicrosystems Ag | Halbleiterkörper, Schaltungsanordnung mit dem Halbleiterkörper und Verfahren |
US20070126462A1 (en) * | 2005-12-05 | 2007-06-07 | Intel Corporation | Enabling multiple memory modules for high-speed memory interfaces |
WO2007117526A2 (en) * | 2006-04-03 | 2007-10-18 | Ati Technologies, Inc. | Low power mode unipolar current/voltage mode interface |
JP4870610B2 (ja) * | 2007-04-18 | 2012-02-08 | シャープ株式会社 | 並列接続トランジスタ |
US7863964B2 (en) * | 2007-12-27 | 2011-01-04 | Northrop Grumman Systems Corporation | Level shifting switch driver on GaAs pHEMT |
KR100943861B1 (ko) * | 2008-06-12 | 2010-02-24 | 주식회사 하이닉스반도체 | 임피던스 매칭된 양방향 멀티 드롭 버스 시스템, 그를이용한 메모리 시스템 및 메모리 모듈 |
KR100991383B1 (ko) | 2008-12-26 | 2010-11-02 | 주식회사 하이닉스반도체 | 반도체 장치의 출력 드라이버 |
TWI407421B (zh) * | 2009-02-17 | 2013-09-01 | Au Optronics Corp | 用於驅動一液晶顯示面板之驅動裝置 |
KR101009348B1 (ko) * | 2009-07-01 | 2011-01-19 | 주식회사 하이닉스반도체 | 반도체 장치 |
JP6015144B2 (ja) * | 2012-06-04 | 2016-10-26 | 富士通株式会社 | 電子機器及び半導体装置 |
US9094068B2 (en) * | 2013-10-11 | 2015-07-28 | Entropic Communications, Llc | Transmit noise and impedance change mitigation in wired communication system |
US10425361B2 (en) | 2017-03-16 | 2019-09-24 | Trane International Inc. | Dynamic allocation of termination resistors in a communication network |
US10530325B1 (en) | 2018-08-30 | 2020-01-07 | Advanced Micro Devices, Inc. | Low loss T-coil configuration with frequency boost for an analog receiver front end |
US10692545B2 (en) | 2018-09-24 | 2020-06-23 | Advanced Micro Devices, Inc. | Low power VTT generation mechanism for receiver termination |
US10749552B2 (en) | 2018-09-24 | 2020-08-18 | Advanced Micro Devices, Inc. | Pseudo differential receiving mechanism for single-ended signaling |
US10461965B1 (en) | 2018-09-28 | 2019-10-29 | Western Digital Technologies, Inc. | Active low-power termination |
US10944368B2 (en) | 2019-02-28 | 2021-03-09 | Advanced Micro Devices, Inc. | Offset correction for pseudo differential signaling |
US11152944B2 (en) | 2019-09-13 | 2021-10-19 | Advanced Micro Devices, Inc. | Termination calibration scheme using a current mirror |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4748426A (en) | 1986-11-07 | 1988-05-31 | Rodime Plc | Active termination circuit for computer interface use |
US4713827A (en) | 1986-11-10 | 1987-12-15 | Ncr Corporation | Terminator for a cmos transceiver device |
US5568064A (en) | 1995-01-23 | 1996-10-22 | International Business Machines Corporation | Bidirectional transmission line driver/receiver |
US5822426A (en) | 1995-06-06 | 1998-10-13 | International Business Machines Corporation | Balanced hybrid circuit |
JPH1020974A (ja) | 1996-07-03 | 1998-01-23 | Fujitsu Ltd | バス構造及び入出力バッファ |
US6222389B1 (en) | 1999-03-25 | 2001-04-24 | International Business Machines Corporation | Assisted gunning transceiver logic (AGTL) bus driver |
US6477205B1 (en) * | 1999-06-03 | 2002-11-05 | Sun Microsystems, Inc. | Digital data transmission via multi-valued logic signals generated using multiple drive states each causing a different amount of current to flow through a termination resistor |
US6501293B2 (en) * | 1999-11-12 | 2002-12-31 | International Business Machines Corporation | Method and apparatus for programmable active termination of input/output devices |
US6577179B2 (en) * | 1999-11-15 | 2003-06-10 | Intel Corporation | Dynamic line termination with self-adjusting impedance |
JP3423267B2 (ja) | 2000-01-27 | 2003-07-07 | 寛治 大塚 | ドライバ回路、レシーバ回路、および信号伝送バスシステム |
US6356106B1 (en) * | 2000-09-12 | 2002-03-12 | Micron Technology, Inc. | Active termination in a multidrop memory system |
US6766155B2 (en) * | 2002-01-24 | 2004-07-20 | Agilent Technologies, Inc. | Fixed termination scheme for differential receiver that compensates for process, voltage, and temperature variations |
-
2002
- 2002-11-14 US US10/293,312 patent/US6937111B2/en not_active Expired - Fee Related
- 2002-11-18 DE DE10253695A patent/DE10253695A1/de not_active Withdrawn
- 2002-11-21 JP JP2002337573A patent/JP4206731B2/ja not_active Expired - Fee Related
- 2002-11-21 TW TW091133945A patent/TWI320631B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20030124989A1 (en) | 2003-07-03 |
DE10253695A1 (de) | 2003-06-26 |
TWI320631B (en) | 2010-02-11 |
JP2003218958A (ja) | 2003-07-31 |
US6937111B2 (en) | 2005-08-30 |
JP4206731B2 (ja) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200402191A (en) | Device and system having self-terminated driver and active terminator for high speed interface | |
US7750666B2 (en) | Reduced power differential type termination circuit | |
US8390317B2 (en) | Bidirectional equalizer with CMOS inductive bias circuit | |
KR101930980B1 (ko) | 전하 주입을 포함한 차동 직렬 신호들을 전달하는 장치들 및 방법들 | |
JP5451772B2 (ja) | データ伝送システム | |
EP2056547A2 (en) | An interface circuit that can switch between single-ended transmission and differential transmission | |
JPH01501275A (ja) | トランシーバ用ターミネータ | |
US8989238B2 (en) | Bi-directional interface circuit having a switchable current-source bias | |
US7501910B2 (en) | Signal transmission circuit, IC package, and mounting board | |
EP1014615B1 (en) | Full duplex transmission | |
US6218854B1 (en) | Data line termination circuits and integrated circuit devices including attenuation circuit and charge/discharge circuit | |
US11984941B2 (en) | Rejection of end-of-packet dribble in high speed universal serial bus repeaters | |
JP2003069413A (ja) | 半導体装置、その駆動方法及びその設定方法 | |
US11310072B2 (en) | Bus transceiver with ring suppression | |
US6604206B2 (en) | Reduced GMII with internal timing compensation | |
US6788102B2 (en) | Transmitter with active differential termination | |
JP2002033775A (ja) | インターフェース回路 | |
US8994403B2 (en) | Apparatus and method for signal transmission over a channel | |
US7262630B1 (en) | Programmable termination for single-ended and differential schemes | |
EP1378997A2 (en) | Output buffer apparatus capable of adjusting output impedance in synchronization with data signal | |
JPH07302144A (ja) | インタフェース回路 | |
JPH04249945A (ja) | 信号伝送方法及び回路 | |
KR100469155B1 (ko) | 고속동작 인터페이스를 위한 능동종단기 및 자체종단구동기를 포함하는 송수신 장치 및 시스템 | |
JPH09247217A (ja) | 信号伝送回路 | |
US11831153B1 (en) | High-bandwidth signal driver/receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |