TW200401395A - Semiconductor device with insulator and manufacturing method therefor - Google Patents

Semiconductor device with insulator and manufacturing method therefor Download PDF

Info

Publication number
TW200401395A
TW200401395A TW091136611A TW91136611A TW200401395A TW 200401395 A TW200401395 A TW 200401395A TW 091136611 A TW091136611 A TW 091136611A TW 91136611 A TW91136611 A TW 91136611A TW 200401395 A TW200401395 A TW 200401395A
Authority
TW
Taiwan
Prior art keywords
film
oxide film
semiconductor device
forming
semiconductor substrate
Prior art date
Application number
TW091136611A
Other languages
English (en)
Inventor
Mahito Sawada
Hiroshi Tobimatsu
Yoshio Hayashide
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200401395A publication Critical patent/TW200401395A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

200401395 五、發明說明α) [發明所屬之技術領域] 本發明係關於半導體裝置及其製造方法’更特定而言 係有關可控制絕緣膜產生孔洞等缺陷之半導體裝置及其製 造方法。 [先前技術] 過去，由半導體記憶裝置等所代表之半導體農置，係 於半導體基板之主表面形成：用以形成場效電晶體等電路 元件之元件形成區；及用以分離該元件形成區之元件分離 構造。在元件分離構造中，包含一種稱之為STI(shaliow T r e n c h I s ο 1 a t i ο η )的構造。第3 6圖至第3 9圖’係說明傳 統半導體裝置之ST I形成方法用之剖面模式圖。參照第3 6 圖至第39圖，說明傳統半導體裝置之STI製造方法。 首先，在半導體基板1 0 1 (參照第3 6圖）之主表面上藉 由熱氧化法形成氧化矽膜1 1 5 (參照第3 6圖）。並利用低壓 氣相沉積法（LPCVD法：Low Pressure Chemical Vapor D e p o s i ΐ i ο η )等於該氧化矽膜11 5上形成氮化石夕膜1 1 6 (參照 第3 6圖）。於氮化矽膜1 1 6上，利用光微影法形成具有圖案 之阻劑膜（無圖示）。利用具有該圖案之阻』膜做為遮罩„ L .族请1 17a至1 17c (參照第 並藉由一般之各向異性蝕刻形成潘 。 36圖）。藉此以獲得第36圖所示之構彝造道n7a至n7c内部延 接著，如第3 7圖所示，形成由牝矽膜丨5 〇。有關氧化 伸至氮化石夕膜11 6之上部表面上之 '四氧基硅烷（TE〇s ) 矽膜1 5 0之形成方法，可適用例如仗 之LPCVD法。
314278.ptd
200401395 -五、發明說明（2) ~' 接著’利用光微影法及乾式蝕刻法（各向異性蝕刻法 丢除位於氮化矽膜Π 6上的氧化矽膜1 5 〇的部分。然後，利 用化學機械研磨法（C Μ P法：Chemical Mechanical Pol i shi ng)平坦化氧化矽膜1 50之上部表面。其結果，如 第3 8圖所示，於溝道11 7 a至1 1 7 c之内部分別獲得充填氧化 矽膜1 5 0 a至1 5 0 c之構造。 ' 接著’利用钮刻法等去除氮化石夕膜1 1 6 (參照第3 8圖） 及氧化矽膜1 1 5 (參照第3 8圖）。其結果，如第3 9圖所示， 於半導體基板1 〇 1之主表面溝道1 1 7 a至1 1 7 c内部，可獲得 •置有構成S T I之氧化矽膜1 5 0 a至1 5 0 c的構造。同時，在 構成該元件分離構造（ST I )之氧化矽膜1 5 0 a至1 5 0 c所分離 之元件形成區中，形成場效電晶體等電路元件。 現今’對於半導體裝置之微細化、高積體化之要求曰 益嚴格。而隨著該種半導體裝置之微細化，上述元件分離 構造之尺寸也必須縮小。為了追求第3 6圖至第3 9圖所示之 ST I構造之微細化，除了形成較傳統之寬度狹小的溝道 1 1 7 a至1 1 7 c (參照第3 7圖）之外’還必須以氧化矽膜1 5 0 (參 聪第3 7圖）充填該寬度狹小之溝道1 1 7a至1 1 7c之内部。在 第3 7圖所示之步驟中，為形成氧化矽膜1 5 0雖利用使用 馨E0S之LPCVD法，但是當溝道1 1 7a至1 1 7c的寬度變窄時， 則如第4 0圖所示，會在溝道1 1 7 a、1 1 7 c内部，於氧化石夕膜 1 5 0中出現形成孔洞1 5 1之情形。 此乃起因於使用上述T E0S之LPCVD法所形成之氧化石夕 膜1 50之段差被覆性不完全之故。換言之，使用TE0S之
314278.ptd 第 8 頁 200401395 五、發明說明（3) LPCVD法，在溝道1 1 7a至1 1 7c内部形成氧化矽膜1 50時，位 於溝道1 1 7 a至1 1 7 c上部之氧化矽膜之膜生長速度較之於溝 道1 1 7 a至1 1 7 c底部之氧化矽膜1 5 0之膜生長速度為快。因 此’在溝道1 1 7 a、1 1 7 c上部，生長於溝道1 1 7 a、1 1 7 c之相 對側壁面上之氧化矽膜1 5 0部分，會較其他部分先行接觸 (藉由氧化矽膜1 5 0，使溝道1 1 7 a、1 1 7 c上部形成閉塞狀 態）。此時’如上述一般，由於溝道1 1 7a、1 1 7c底部之氧 化矽膜1 5 0之膜生長速度相對上較為缓慢，因此如第4 〇圖 所示一般’當溝道1 1 7 a、11 7 c上部被氧化石夕膜所閉塞時溝 道1 1 7 a、1 1 7 c内部將形成孔洞1 5 1。在此，第4 0圖係說明 傳統半導體裝置之問題點用之剖面模式圖，顯示在藉由 LPCVD法所形成之氧化矽膜1 5 〇中形成孔洞之狀態。 該種孔洞1 5 1之形成與否雖係取決於lpcVD法之步驟條 件’但根據發明者檢討的結果，當溝道n 7a、丨丨7c之寬度 (分離寬度）小於0 . 2/z m時，則形成上述孔洞1 5 1之或然率 提高。一旦形成該種孔洞1 5丨，結果將導致形成於溝道 1 1 7 a至1 1 7 c内部之氧化矽膜1 5 〇所構成之元件分離構造之 分離特性劣化。 此外’於寬度狹小之溝道丨丨7 a、丨丨7 c内部形成氧化矽 膜1 5 0 (麥照第3 7圖）之其他方法上，亦可考慮使用高密度 水 C V D法（H D P — C V D法：High Density Plasma Chemical
Vapor Deposition)。根據hdp-CVD法，係於溝道内部形成 氧化矽膜的同時，並於溝道上部蝕刻氧化矽膜。藉此，由 於可降低溝運上部之相對溝道之壁面上所形成之氧化矽膜
314278.ptd
第9頁 200401395 .五、發明說明（4) 車父其他部分先接觸之或然率’故可減少於溝道内部形成孔 洄之危險性。 但是’即使是使用HDP-CVD法，隨著溝道1 1 7a至 11 7c (參照第4 1圖）寬度之變窄，為了抑制上述孔洞之形 成’必須增加#刻成分（加速於溝道丨173至n7c (參照第41 圖）上部触刻氧化矽膜丨5 〇 (參照第4丨圖）時之蝕刻速度）。 其結果’使用HDP-CVD法形成氧化矽膜150(參照第41圖） 時’如第4 1圖所示’於溝道丨丨73至u 7c上部，不單是氧化 石> 膜1 5 0，有時甚至連氮化矽膜n 6、氧化矽膜π 5乃至半 體基板1 0 1都會被蝕刻。第4 1圖係說明傳統半導體裝置 之問題點之剖面模式圖，顯示使用HDP-CVD法形成氧化矽 膜1 5 0之情形。 此時，係於半導體基板1 〇 1之溝道1 1 7 a至1 1 7 c上部形 成切削部1 5 2。當該種切削部1 5 2形成時，會導致形成於溝 道1 1 7 a至1 1 7 c内部之氧化矽膜1 5 0所構成之元件分離構造 之分離特性劣化。而根據發明者之檢討結果，可一面抑制 產生上述切削部1 5 2，一面以氧化矽膜1 5 0填充溝道1 1 7a至 1 1 7c内部之溝道1 1 7a至11 7c的寬度係以0 . 1 2# m程度為 限。 % 此外，使用上述LPCVD法或HDP-CVD法所形成之氧化矽 膜1 5 0 (參照第4 0圖、第4 1圖）較諸於藉由熱氧化法（藉由熱 氧化矽膜形成氧化矽膜之方法）所得之氧化矽膜，其膜中 之雜質含量大，且其組成不穩定之情形較多。因此，使用 上述LPCVD法或HDP-CVD法所形成之氧化矽膜之膜質較諸於
314278.ptd 第10頁 200401395 五、發明說明（5) 利用熱氧化法所得之氧化矽膜之膜質粗劣之故，導致使用 上述LPCVD法等所形成之元件分離構造的分離特性亦產生 劣化。該種分離特性之劣化係隨著溝道Π 7a至1 1 7c之寬度 愈小愈形顯著。 [發明内容] 本發明之目的，係提供一種半導體裝置及其製造方 法，具備有：可藉由無孔洞等缺陷之良好膜質之絕緣膜填 充微細之溝道内部，以顯現良好之分離特性之元件分離構 造。 依據本發明之一態樣之半導體裝置，係具備有半導體 基板與分離絕緣體。於半導體基板之主表面形成溝道。分 離絕緣體乃利用熱氧化法形成於溝道内部，係用以於半導 體基板之主表面分離元件形成區。上述分離絕緣體係多數 之氧化膜層之疊層體。 根據上述作法，並由後述之製造方法得知，於溝道之 内部形成膜厚較溝道之寬度為小的矽晶膜等氧化膜層之原 料膜後，可藉由反覆進行該矽晶膜等膜之熱氧化步驟，獲 得本發明絕緣體。此外，在形成上述氧化膜層之原料矽晶 膜等時，由於可利用段差被覆性極佳的成膜方法，因此可 降低因溝道上部阻塞而產生孔洞等缺陷之危險性。 依據本發明之另一態樣之半導體裝置，係具備：半導 體基板與絕緣體。半導體基板具有形成凹凸部之主表面。 絕緣體，形成於凹凸部上，係由包含η型雜質元素之多數 氧化膜層之疊層體所形成。
314278. ptd 第11頁 200401395 -五、發明說明（6) 此時，由於可藉由η型雜質元素捕集驗性金屬等雜質 刼子，因此可抑制氧化膜層中之雜質原子之擴散。藉此， 可抑制鹼性金屬等雜質原子所導致之半導體元件之特性劣 化。 , 依據本發明之另一態樣之半導體裝置之製造方法，係 具有：半導體基板之準備步驟；及絕緣體形成'步驟。在半 導體基板之準備步驟中，係準備其主表面形成有凹凸部之 半導體基板。在絕緣體形成步驟中，利用化學氣相沉積法 於凹凸部上形成矽晶膜之步驟；及藉由使矽晶膜氧化而形 φ氧化矽膜之步驟係以交替方式反覆進行多次。 根據上述方法，於凹部内部形成其膜厚較凹凸部之凹 部免度為小的發晶膜寺氧化膜層之原料碎晶膜後’藉由反 覆進行氧化該矽晶膜之步驟，可獲得具有本發明之絕緣體 之半導體裝置。 [實施方式] 以下根據圖式說明本發明之實施形態。另外以下圖式 中之同一或相等部分乃附以同一爹考號碼而省略其說明。 第1實施形態 參照第1圖說明依據本發明半導體裝置之第1實施形 如第1圖所示半導體裝置係具備：以包圍元件形成區 之方式形成於半導體基板1之主表面之分離絕緣體2 a至 2 c ;於該絕緣體之分離絕緣體2 a至2 c所分離之元件形成區 中，形成於半導體基板1之主表面上、作為電路元件用的
314278.ptd 第12頁 200401395 五、發明說明（7) 場效電晶體；與該場效電晶體之源極/汲極區8 a、8 b電性 連接之配線1 4 a、1 4 b。具體而言’在半導體基板1之主表 面上，分離絕緣體2a至2c係如前述一般，以包圍元件形成 區之方式形成。該分離絕緣體2a至2c，具有被稱之為 STI(Shall〇w Trench Isolation)之構造。 分離絕緣體2 a ’係藉由以層狀疊層而成之多數氧化膜 層之氧化膜3 a至5 a之疊層體，構成於形成於半導體基板t 之主表面之溝道i 7 a内部。氧化膜3 3至5 a，係沿著溝道i 7 a 之内壁方向延伸形成。換言之，氧化膜3a係以覆蓋溝道 1 7 a之側壁及底壁之方式形成於溝道1 7 a之内部。於氧化膜 形成氧化膜4a，於氧化膜“上形成氧化膜5a。如所述 $ ’係藉由疊層為多數層狀之氧化膜3 3至5 a所形成之疊 層體’使溝道1 7a之内部形成填充狀態。 m 2 ^，分離絕緣體2 b ’係由氧化膜3匕至7 b之疊層體所 氧化膜層以填充的方式配置在形成於半導體基板/ 省之溝道1 7b内部。具體而言，氧化膜3b係以覆蓋溝 ^ 4b。之側壁及底壁之方式形成。於氧化膜3b上形成氧化 仆眩氧化膜4b上形成氧化膜5b。於氧化膜5b上形成氧 ' 。於氧化膜6 b上形成氧化膜7 b。 化膜4 c。 麵所】外:分離絕緣體2 c ’同樣係由氧化膜3 c至5 c之疊層 /主表面的氧化膜層以填充的方式配置在形成於半導體基板 噌^ 之溝這1 7 c内部。具體而言，氧化膜3 c係以覆蓋溝 几时，側壁及底壁之方式配置。並於氧化膜3 c上配置氧 而於氧化膜4 c上配置氧化膜5 c
200401395 五、發明說明（8) 在由分離絕緣體2 a、2 b所包圍之元件形成區中，係隔 著'閘極絕緣膜9於半導體基板1之主表面上配置閘極電極 1 0。以包夾閘極絕緣膜9下之通道區的方式於半導體基板1 之主表面形成源極/没極區8 a、8 b。並藉由閘極電極1 0、 閘_極絕緣膜9及源極/汲極區8 a、8 b形成場效電晶體。 於半導體基板1之主表面上形成層間絕緣膜1 1，以覆 蓋上述場效電晶體。層間絕緣膜1 1中，於位於源極/汲極 區8 a、8 b上的區域中形成有接觸孔1 2 a、1 2 b。接觸孔 12 a' 1 2 b内部係分別由導電體膜1 3 a、1 3 b所充填。在位於 $電體膜1 3 a、1 3 b上之區域，於層間絕緣膜1 1之上部表面 上係分別配置配線1 4 a、1 4 b。另外，在層間絕緣膜1 1之上 部表面上，尚配置其他配線之配線1 4c至1 4e。配線1 4a、 1 4 b，係分別介由導電體膜1 3 a、1 3 b而與源極/没極區8 a、 81)做電性連接。 根據上述作法，亦可由後述之製造方法得知，於溝道 1 7 a至1 7 c之内部形成膜厚較溝道1 7 a至1 7 c之寬度為更小的 多結晶梦晶膜後’措由反覆進行該多結晶秒晶膜·之熱氧化 步驟，可獲得本發明之分離絕緣體2 a至2 c。而在形成上述 多結晶矽晶膜時，由於可利用段差被覆性佳的成膜方法， 鲁此可降低因溝道7 a至7 c上部阻塞而形成孔洞等缺陷之危 險性。 此外，由於藉由熱氧化法所形成之氧化膜3 a至3 c、4 a 至4c、5a至5c、6b、7b之膜質優於利用LPCVD或HDP-CVD法 等所形成之氧化膜之膜質，故可實現具有優良分離特性之
314278.ptd 第14頁 200401395 五、發明說明（9) 分離絕緣體2 a至2 c。 接著，參照第2圖至第1 3圖說明第1圖所示之半導體裝 置之製造方法。 首先，於半導體基板1 (參照第2圖）之主表面上，藉由 熱氧化法形成薄氧化矽膜1 5 (參照第2圖）。然後利用低壓 氣相沉積法（以下稱之為LPCVD法（Low Pressure Chemical Vapor Deposition))等成膜方法，形成氮化石夕膜16(參照 第2圖）。藉此，以獲得第2圖所示之構造。 接著，利用光微影法與蝕刻法於應形成半導體基板1 之分離絕緣體2a至2c (參照第1圖）之區 '域上進行形成溝道 17a至17c (參照第3圖）之步驟。藉由進行上述半導體基板 之準備步驟，而獲得如第3圖所示之構造。 接著，使用第4圖所示之半導體製造裝置，以形成構 成分離絕緣體2 a至2 c之氧化膜3 a至3 c、4 a至4 c、5 a至5 c、 6b、7b (參照第1圖）。以下簡述第4圖所示之半導體製造裝 置之構成。 如第4圖所示，半導體製造裝置之成膜裝置2 0，係具 備有：反應容器2 1 ;設置於反應容器2 1内部之供氣頭2 3 ; 配置於反應容器2 1内部與供氣頭2 3呈相對位置之加熱器 2 2 ;以及介由供氣頭2 3對反應容器2 1内部供給反應氣體之 反應氣體供給機構。反應氣體供給機構，如第4圖所示， 係包含：與供氣頭2 3連接之多數配管；設置於該多數配 管，用以控制反應氣體之供給量或供給之開始與停止之閥 門2 4a至24d、2 6a至2 6d、2 7a至2 7d;以及質量流量控制裝
314278.ptd 第15頁 200401395 .五、發明說明（10) 置2 5 a至2 5 d。質量流量控制裝置2 5 a至2 5 d係用於控制甲硅 校氣體（SiH4氣體）、氧氣（02氣體）、氫氣（H2氣體）以及氮 氣（N 2氣體）之流量。 此外，反應容器2 1，連接有用以使環境氣體由反應容 器2 1内部排出之排出配管。該棑出配管中設有壓力控制閥 門2 8。此外，上述加熱器2 2，尚具備有用以將被處理材之 半導體基板1配置於其上部表面上之基板保持架機能。 接著，根據第5圖所示之流程圖簡要說明使用第4圖所 沄之裝置形成分離絕緣體2a至2c (參照第1圖）之方法。 ^ 如第5圖所示，在形成分離絕緣體2a至2c (參照第1圖） 的方法上，首先，係進行於半導體基板之主表面形成溝道 之步驟（S 1 1 0 )，以做為在其主表面形成有凹凸部之半導體 基板準備步驟。此步驟係對應第3圖所示步驟。接著進行 多結晶矽晶膜之形成步驟（S 1 2 0 )。具體而言，係在形成有 溝道之半導體基板之主表面上，利用CVD法使多結晶矽晶 膜由溝道内部延伸形成至半導體基板1之主表面上。接 著，進行氧化上述步驟中所形成之多結晶矽晶膜之氧化步 酈（S 1 3 0 )。在該氧化步驟（S 1 3 0 )中，進行氧化使得在上述 步驟（S 1 2 0 )中所形成之多結晶矽晶膜全部氧化成氧化矽 «。 然後，藉由在氧化步驟（S 1 3 0 )中所形成的氧化矽膜來 進行判定是否已完成填埋溝道之判定步驟（S 1 4 0 )。當溝道 之填埋尚未完成時，則再度反覆執行多結晶矽晶膜之形成 步驟（S 1 2 0 )及氧化步驟（S 1 3 0 )。其結果，藉由重複進行多
314278. ptd 第16頁 200401395 五、發明說明（11) 結晶矽晶膜之形成步驟（S 1 2 0 )以及氧化步驟（S 1 3 0 )之絕緣 體形成步驟，於溝道内部形成層狀的氧化石夕膜。而，在進 行判定溝道之填埋是否完了之判定步驟（S 1 4 0 )，於判斷已 完成溝道之填埋時，便進行將位於半導體基板之主表面上 之多餘之氧化矽膜予以除去的步驟等後處理之後處理步驟 (S1 5 0 )。如此，即可完成分離絕緣體2 a至2 c之形成步驟。 此外，在判斷溝道之填埋是否完成之判定步驟（S 1 4 0 )中， 可由預先形成之氧化膜之膜厚與溝道之寬度關係，決定好 多結晶矽晶膜之形成步驟（S 1 2 0 )及氧化步驟（S 1 3 0 )之重複 次數，而利用控制裝置等檢測上述步驟是否已按照該重複 次數進行，或藉由即時檢測半導體基板之溝道形成部分之 狀態來進行上述判定亦可。 接著，參照第6圖所示之時序圖以及第7圖至第1 3圖所 示之剖面模式圖，說明第1圖所示之半導體裝置之製造方 法中的分離絕緣體2a至2c之製造方法。此外，在第6圖之 時序圖中，縱軸係表示反應容器2 1 (參照第4圖）内部壓力 或曱硅烷氣體、氧氣、氫氣等流量。另外，橫軸係表示時 間。 首先，如第3圖所示將形成有溝道1 7a至1 7c之半導體 基板1設置於第4圖所示之成膜裝置2 0之反應容器2 1内部之 加熱器2 2上。然後使反應容器2 1内部呈真空狀態或形成氮 氣等惰性氣體環境。使用氮氣做為惰性氣體時，係例如使 第4圖所示之閥門2 4 d、2 6 d呈開啟狀態，同時藉由質量流 量控制裝置2 5 d控制氮氣（N 2氣體）之流量。此外，此時係
314278.ptd 第17頁 200401395 _五、發明說明（12) 藉由控制壓力控制閥2 8使反應容器2 1内部保持在所定之壓 力。之後，藉由加熱器2 2使半導體基板1之溫度保持在6 2 0 eC左右。另外，半導體基板1之溫度係以高於5 2 0°C而低於 7 5 0°C為佳。 接著，在第6圖之時點t ,中，使第4圖所示之成膜裝置 2 0之閥門2 4 a、2 6 a呈開啟狀態，再藉由控制質量流量控制 裝置2 5 a，介由供氣頭2 3將所定量之甲硅烷氣體（S i Η 4氣 體）供給至反應容器2 1内部。甲硅烷氣體之供給量，可設 定在例如0 . 0 5公升/分（5 0 s c c m )。另外，此時反應容器2 1 #部之壓力，係藉由控制壓力控制閥28而保持在30Pa程 度。該狀態一直持續至第6圖之時點12。 此時，在半導體基板1表面，係以0. 3nm/秒之生長速 度形成多結晶石夕.晶膜1 8 (參照第7圖）。而在多結晶矽晶膜 1 8 (參照第7圖）之膜厚T1 (參照第7圖）約為2 nm程度時之時 點t2 (參照第6圖）使閥門24a、26a (參照第4圖）呈關閉狀態 之同時，使閥門27a(參照第4圖）呈開啟狀態。其結果將停 止導入曱硅烷氣體至反應容器2 1 (參照第4圖）内部。之 後，藉由從排氣口排出反應容器2 1 (參照第4圖）内部之曱 硅烷氣體，使反應容器2 1内部呈現真空狀態。此外，在此 _將非常低壓之狀態（例如壓力低於1 3 . 3 Pa )稱為真空狀 態。藉此而獲得第7圖所示之構造。另外，如上述一般由 甲硅烷氣體形成多結晶矽晶膜1 8之步驟，係與第5圖所示 之多結晶石夕晶膜之形成步驟（S 1 2 0 )對應。 接著，在第4圖所示之成膜裝置20中，使閥門24b、
314278. ptd 第 18 頁 200401395 五、發明說明（13) 2 4 c、2 6 b、2 6 c呈開啟狀態，並藉由控制質量流量控制裝 置25b、25 c將所定量之氧氣（02)以及氫氣（H2)導入反應容 器2 1之内部。此時，導入反應容器2 1内部之氧氣及氫氣之 混合氣體中的氧氣與氫氣的流量比為3比1 ( 0 2 : Η 2 = 3 : 1 )。此外，氧氣與氫氣之混合氣體中的氫氣體積比例（氫 氣流量對氧氣流量之比例）係以高於1%而低於3 0%為佳。 另外，最好將氧氣與氫氣之混合氣體中的氫氣體積比例設 定為高於1%而低於2 0% 。而以將氧氣與氫氣之混合氣體 中的氫氣體積比例設定為高於1%而低於1 0%最為理想。 藉由應用該種條件，可確實的使多結晶矽晶膜產生氧化。 如此由開始將氧氣與氫氣導入反應容器2 1内部之時點 13 (參照第6圖）起藉由將氧氣與氩氣導入反應容器2 1 (參照 第4圖）内部，而使反應容器2 1内部之壓力如第6圖所示般 上升。此外，在第6圖中，壓力係指反應容器2 1 (參照第4 圖）之内部壓力，而S i Η 4流量、0 2流量及Η 2流量係分別代 表S i Η 4氣體之供給流量、0 2氣體之供給流量以及Η 2氣體之 供給流量。而在反應容器2 1 (參照第4圖）之内部形成氧氣 與氫氣之混合氣體環境之狀態下，第7圖所示之多結晶矽 晶膜1 8產生氧化並形成第8圖所示之氧化膜3 (氧化矽膜）。 而此時的反應容器2 1 (參照第4圖）的内部壓力，可設定在 例如 6 6 6至 2 6 6 6 P a ( 5至 2 0 Τ 〇 r r)之間。 該種氧化步驟將持續至第7圖所示之多結晶矽晶膜18 幾乎完全氧化為止。此外，根據上述條件，多結晶矽晶膜 1 8 (參照第7圖）完全被氧化之所需時間約為1 0秒。而所形
314278. ptd 第19頁 200401395 五'發明說明（14) 成之氧化膜3(參照第8圖）之膜厚T2(參照第8圖）為3nm左 i。如此，便可形成如第8圖所示之由半導體基板1之溝道 1 7 a至1 7 c内部延伸至氮化碎膜1 6上之氧化膜3。 此外，在氧化膜3的形成終了時點後之時點14 (參照第 6.圖），停止對反應容器2 1 (參照第4圖）供給氧氣與氫氣。 具體而言，在第4圖所示之成膜裝置20中，使閥門24b、 24c、26b、26c呈關閉狀態之同時，使閥門27b、27c呈開 啟狀態。然後藉由從排氣口排出反應容器2 1内部之環境氣 ΙΪ，而使反應容器2 1内部形成真空狀態。 此外，由第8圖可清楚得知，由於溝道1 7a至1 7c内部 並未完全由氧化膜3所充填，因此再度進行第5圖所示之多 結晶矽晶膜之形成步驟（S 1 2 0 )以及氧化步驟（S 1 3 0 )。具體 而言，在第6圖之時點15中，藉由進行與時點t丨相同之操 作將甲硅烷氣體導入第4圖所示之成膜裝置2 0之反應容器 2 1之内部。其結果可在氧化膜3上形成多結晶矽晶膜3 0 (參 照第9圖）。將多結晶矽晶膜3 0 (參照第9圖）之形成步驟持 續進行至時點16 (參照第6圖）後，藉由與第6圖之時點12相 同之操作停止對反應容器2 1 (參照第4圖）内部供給曱硅烷 氣體之同時，並將反應容器2 1内部之環境氣體予以排出。 _此以獲得第9圖所示之構造。 接著，在第6圖之時點17中，藉由進行與時點13相同 之操作而將氧氣與氫氣導入反應容器2 1 (參照第4圖）内 部。其結果將使多結晶矽晶膜3 0 (參照第9圖）產生氧化。 再將該氧化步驟持續進行至時點18 (參照第6圖）。如此便
314278.ptd 第20頁 200401395 五、發明說明（15) 可如第1 0圖所示在氧化膜3上形成氧化膜4。之後，在時點 18中，藉由與時點14相同之操作停止對反應容器2 1内部供 給氧氣與氫氣。其結果可獲得第1 0圖所示之構造。 如此，藉由重複多結晶矽晶膜形成步驟（S1 2 0 )及氧化 步驟（S 1 3 0 )(參照第5圖），使所有的溝道1 7a至1 7c如第1 1 圖所示到由氧化膜3至7 (氧化石夕膜）所形成之疊層體所充填 為止反覆進行上述2項步驟。其結果可獲得如第1 1圖所示 之構造。為形成第1 1圖所示之氧化膜3至7，乃於本發明中 反覆進行5次之多結晶矽晶膜之形成步驟（S 1 2 0 )及氧化步 驟（S 1 3 0 )(參照第5圖）。誠如所述，絕緣體形成步驟，係 藉由反覆進行多結晶矽晶膜之形成步驟（S 1 2 0 )及氡化步驟 (S 1 3 0 )(參照第5圖），而得以如第1圖所示利用無孔洞等之 氧化膜3至7充填溝道1 7 a至1 7 c。 然後，如第1 1圖所示，當溝道1 7a至1 7c完全由氧化膜 3至7所形成之疊層體掩埋後，如第1 2圖所示利用光微影法 以及乾式蝕刻法將位於氮化矽膜1 6上的氧化膜3至7予以去 除。之後，再藉由 CM P 法（Chemical Mechanical Ρ ο 1 i s h i n g)使氧化膜3至7所形成之疊層體之上部表面平坦 化。其結果，可獲得第1 2圖所示之構造。 接著，從半導體基板1之主表面上除去氮化矽膜1 6及 氧化矽膜1 5。其結果，可獲得第1 3圖所示之構造。此外， 第1 2圖及第1 3圖所示步驟係與第5圖之後處理步驟（S 1 5 0 ) 對應。如此便可獲得分離絕緣體2 a至2 c。 然後，在第1 3圖所示步驟之後，藉由與先前相同之方
314278.ptd 第21頁 200401395 .五、發明說明（16) 法形成由閘極絕緣膜9 (參照第1圖）、閘極電極1 0 (參照第1 圖）、以及源極/汲極區8a、8b (參照第1圖）所形成之場效 電晶體。另外，又形成層間絕緣膜1 1 (參照第1圖）以覆蓋 該場效電晶體。然後，於層間絕緣膜1 1之位於源極/汲極 區8a、8b上的區域中形成接觸孔12a、12b (參照第1圖）。 而於該接觸孔1 2 a、1 2 b之内部形成導電體膜1 3 a、1 3 b (參 照第1圖）。於位於該導電體膜1 3a、1 3b上的區域中形成配 線1 4a、1 4b (參照第1圖）。另外又同時在層間絕緣膜1 1之 上部表面上，形成其他配線之配線1 4 c至1 4 e (參照第1 g )。如此，即可獲得第1圖所示之半導體裝置。 根據發明者所得見解，於第7圖及第9圖所示之多結晶 石夕晶膜1 8、3 0之形成步驟（多結晶石夕晶膜形成步驟）中’應 用上述製程條件而形成之多結晶矽晶膜1 8、3 0 (參照第7 圖及第9圖）之段差被覆性，較應用使用TE0S (四氧基硅 烷）等之LPCVD法所形成之氧化膜為佳。此外，藉此形成之 多結晶矽晶膜1 8、3 0 (參照第7圖及第9圖）藉由在含有氧 與氫之環境氣體中經熱氧化處理，可形成膜中不含雜質之 高純度氧化膜3、4 (參照第8圖及第1 0圖）。此外，在形成 該氧化膜3、4之際，由於形成的多結晶矽晶膜1 8、3 0 (參 _第7圖及第9圖）膜厚較溝道1 7 a至1 7 c之寬度狹小許多， 並經熱氧化該多結晶矽晶膜1 8、3 0，因此不同於一次以氧 化膜掩埋溝道1 7 a至1 7 c的情形，可抑制孔洞之形成。 此外，藉由同時將甲硅烷氣體與氧氣等氧化性氣體供 給至反應容器内2 1 (參照第4圖），以形成氧化矽膜之手法
314278.ptd 第22頁 200401395 五、發明說明（17) 係一般所熟知，但是如上述同時將曱硅烷氣體與氧化性氣 體供給至反應容器中以形成氧化矽膜時，該曱硅烷氣體與 氧化性氣體雖在氣相中反應，但對半導體基板1表面供給 之反應氣體速率受到限制。因此，將曱硅烷氣體與氧化性 氣體同時導入反應容器内而形成之氧化矽膜缺乏段差被覆 性。此外，如上述一般，將甲硅烷氣體與氧化性氣體同時 導入反應容器内時，會產生因曱硅烷氣體與氧化性氣體在 氣相中起反應而形成之異物混入所成膜之氧化膜中之類的 問題。因此，根據上述之同時供給甲硅烷氣體與氧化性氣 體之氧化膜之形成方法，將不易獲得如本發明所得之可抑 制孔洞等之發生，且幾乎不含雜質（高純度）之氧化膜。 此外，另有一種CVD法，係交替地將不同種類之氣體 供給至反應容器2 1 (參照第4圖）内。但是能夠在抑制孔洞 發生的狀態下，藉由氧化膜覆蓋寬度較窄的溝道1 7a至 1 7c (參照第1圖）之内部，其最大之影響係出自於發明者選 擇曱硅烷氣體做為形成多結晶矽晶膜之氣體，並選擇氧氣 與氫氣之混合氣體做為氧化性氣體。換言之，使用甲硅烷 氣體而形成之多結晶矽晶膜1 8、3 0 (參照第7圖及第9圖） 因具備極優良之段差被覆性，因此可形成能將確實覆蓋寬 度較窄溝道1 7 a至1 7 c内部的側壁及底壁之多結晶矽晶膜 18' 30° 此外，如第1 4圖所示，於多次反覆進行多結晶矽晶膜 之形成步驟（S 1 2 0 )及氧化步驟（S 1 3 0 )(參照第5圖）後，而 在寬度極窄之溝道内部形成多結晶矽晶膜3 1時，即使使用
314278.ptd 第23頁 200401395 _五、發明說明（18) 曱硅烷氣體有時也會形成微細之孔洞。在此，第1 4圖及第 1 5圖係說明本發明之效果之放大剖面模式圖。第1 4圖，顯 示在溝道1 7 a中形成氧化膜3、4後，於氧化膜4上形成多結 晶矽晶膜3 1之狀態。 如第1 4圖所示，當形成於溝道1 7a上之氧化膜4之上部 表面之寬度狹小之溝道上部，被多結晶矽晶膜3 1閉塞後， 不易利用一般的CVD法掩蓋孔洞3 2。但是，根據本發明， 所形成之多結晶石夕晶膜 3 1係在使用氧氣與鼠氣之混合氣體 後再氧化。因此，由上述氧氣與氫氣之混合氣體所產生之 〇化因子，會滲透多結晶矽晶膜3 1或藉由多結晶矽晶膜3 1 氧化而形成之氧化膜（絕緣膜）的内部並到達構成孔洞3 2之 壁面的多結晶矽晶膜部分。同時，由於多結晶矽晶膜3 1產 生氧化（變成氧化矽膜）時會導致體積膨脹，故藉由該體積 膨脹可縮小或消除孔洞3 2 (參照第1 4圖）。其結果，可形成 如第1 5圖所示之無孔洞氧化膜5。該種效果，藉由採取如 本發明所述，將多結晶矽晶膜之形成步驟與該多結晶矽晶 膜之氧化步驟分成不同步驟，予以反覆進行之方式而方可 達成。 此外，一次形成之多結晶矽晶膜之膜厚T 1 (參照第7 _)較薄時，由於可使所形成之孔洞3 2尺寸亦變得較小、 或可抑制孔洞之發生，故在氧化步驟中可確實地消除孔 洞。但是，當多結晶矽晶膜18、30 (參照第7圖或第9圖）的 膜厚過薄時，由於一次形成之氧化膜厚度亦隨之變薄。因 此，將使得為了填充溝道1 7a至1 7c (參照第1圖）之内部而
^e=-,r=*!s I
1 Ln_ 第24頁 314278.ptd 200401395 五、發明說明（19) 進行之多結晶矽晶膜之形成步驟（S 1 2 0 )及氧化步驟（S 1 3 0 ) (參照第5圖）之反覆循環次數增加而反而降低了製造效 率。因此，一般認為將所形成之多結晶矽晶膜1 8、3 0 (參 照第7圖或第9圖）之膜厚做得極薄並不符合實際需要。發 明者檢討結果，雖然需視溝道1 7 a至1 7 c之側壁部分的傾斜 角而定，但只要使一次形成之多結晶石夕晶膜1 8、3 0 (參照 第7圖或第9圖）的膜厚低於5nm，便可抑制孔洞之發生。 當然，於多結晶矽晶膜形成步驟（S 1 2 0 )(參照第5圖） 中形成之多結晶矽晶膜1 8、3 0 (參照第7圖或第9圖）之膜厚 以及氧化膜3、4 (參照第8圖或第1 0圖）的膜厚並不受限於 上述實施形態所示之值。此外，多結晶矽晶膜1 8、3 0之成 膜條件，及氧化步驟中的氧氣與氫氣的流量比亦不限於上 述實施形態所示之值。 此外，將曱硅烷氣體供給至反應容器2 1 (參照第4圖） 内部之時間（時點t !至時點12為止的時間（參照第6圖））亦 不受限於上述實施形態之條件，可依照用以形成氧化膜3 至7 (參照第1圖）之多結晶矽晶膜之各形成步驟變換上述時 間。 第2實施形態 參照第1 6圖，說明依據本發明半導體裝置之第2實施 形態。 如第1 6圖所示，半導體裝置基本上係具備有與第1圖 所示之半導體裝置相同的構造，但相異點在於構成分離絕 緣體2a至2c之氧化膜33a至33c、34a至34c、35a至35c、
314278.ptd 第25頁 200401395 -五、發明說明（20) 3 6 b ' 3 7 b乃含有η型雜質元素之填。此外，由後述之製造 方法可清楚得知，在分離絕緣體2a至2c中，包含於各氧化 膜 33a至 33c、34a至 34c、35a至 35c、36b、37b之磷的濃度 係逐漸由位於最下層（最接近半導體基板1之區域）的氧化 膜3 3 a至3 3 c往上層之氧化膜3 5 a ' 3 5 c或氧化膜3 7 b升高。 如此一來’不僅可獲得與第〗圖所示之本發明半導體 裝置相同的效果’同時在分離絕緣體23至2(；中，將形成層 狀之含填區。分離絕緣體2£1至2c中所含的磷，可捕集鹼性 金屬等將對半導體裝置之運作產生不良影響之鹼性金屬等 •質原子。因此’具有可抑制鹼性金屬等雜質原子擴散於 半導體基板中的效果。因此，亦可抑制因鹼性金屬等雜質 原子之存在而導致半導體裝置之特性劣化的問題。 此外’分離絕緣體2a至2c中的磷並不呈現相同之分 布’由方；構成疊層構造之氧化膜33 a至33c、34 a至34c、 3 53 : 3 6 b、3 7 b中所含之磷的濃度各有不同，所以形 & $ @ ^度層的疊層狀態（磷原子集中並呈層狀分布）。 □此 T進 步提咼捕集上述驗性金屬等雜質原子之效 ，接著’於第1 7圖中顯示用於第丨6圖所示之半導體裝置 •製造步驟中的半導體製造裝置。 f 1 7圖所示之半導體製造裝置之成膜裝置2 〇，係用以 升> A $ 1 6圖所示之半導體裝置之分離絕緣體2 &至2 c之裝 置i基本上'具有與第4圖所示之成膜裝置2 0相同的構造。 4旦疋1 7®戶斤示之成膜裝置2 0，係在反應氣體供給機構中具
314278.ptd 第26頁 200401395 五、發明說明（21) 備有將膦氣（PH 3 )供給至反應容器2 1内部之配管通道；設 置於該配管通道之閥門2 4 e、2 6 e、2 7 e以及質量流量控制 裝置2 5 e。利用第1 8圖簡單說明運用第1 7圖所示之成膜裝 置2 0形成第1 6圖所示之半導體裝置之分離絕緣體2 a至2 c之 步驟。 如第1 8圖所示，第1 6圖所示之分離絕緣體2 a至2 c之形 成步驟，基本上與本發明之第1實施形態中的分離絕緣體 的形成步驟相同（第5圖所示步驟），但其相異點在於，係 以實施含有磷之多結晶矽晶膜之形成步驟（S 2 2 0 )(參照第 1 8圖），來取代第5圖所示之多結晶矽晶膜之形成步驟 (S 1 2 0 )。其他步驟，基本上係與第5圖所示之流程圖中的 步驟相同。 具體而言，形成第1 8圖之溝道之步驟（S 1 2 0 )，係對應 形成第5圖之溝道之步驟（S 1 1 0 )。另外，第1 8圖之氧化步 驟（S 2 3 0 )，係對應第5圖之氧化步驟（S 1 3 0 )。而第1 8圖之 判斷溝道之填埋是否完成之步驟（S 2 4 0 )，係對應第5圖之 判斷溝道之填埋是否完成之步驟（S 1 4 0 )。此外，第1 8圖之 後處理步驟（S 2 5 0 )，係對應第5圖之後處理步驟（S 1 5 0 )。 接著，參照第1 9圖至第23圖，說明第1 6圖所示之半導 體裝置之製造方法。 首先，係藉由進行與第2圖及第3圖所示步驟相同之步 驟，於半導體基板1 (參照第2 0圖）之主表面形成溝道1 7a至 1 7c(參照第20圖）。接著，與本發明之第1實施形態中的半 導體裝置的製造方法相同，於成膜裝置2 0 (參照第1 7圖）之
314278.ptd 第27頁 200401395 乒、發明說明（22) 反應容器2 1 (參照第1 7圖）内之加熱器2 2 (參照第1 7圖）上， 配置半導體基板1，並將半導體基板1加熱至所定之溫度。 然後，在第1 9圖的時點t 1，使第1 7圖所示之成膜裝置 2 0之閥門2 4 a、2 4 e、2 6 a、2 6 e呈開啟狀態，並藉由控制質 量流量控制裝置2 5 a、2 5 e，以所定流量將曱娃炫氣體與膦 氣（PH 3 )導入反應容器2 1内部。在此可將甲硅烷氣體流量 設定為0. 0 5公升/分（50sccm)。此外，含有η型雜質元素氣 體之膦氣與氮氣混合，而將膦氣之濃度稀釋成1% 。該稀 蘀氣體係以0. 0 1公升/分（1 Osccm)之流量供給至反應容器 #内。其結果，將如第20圖所示，可藉由CV D法輕易地使 膜厚為T 3之含有罐成分之多結晶石夕晶膜3 8由溝道1 7 a至1 7 c 内部延伸形成至氮化碎膜1 6之上部表面上。 此外此時反應容器2 1内部之壓力可設定為與第1實施 形態相同之3 0 Pa。而半導體基板1之加熱溫度可設在6 2 0 °C。然後讓該狀態持續所定時間後，於第1 9圖所示之時點 t2，藉由使第17圖所示之成膜裝置20之閥門24a、24e、 2 6a、2 6e呈關閉狀態同時使閥門27a、2 7e呈開啟狀態，停 止對反應容器2 1内部供給甲硅烷氣體與膦氣。如此便可實 施含磷之多結晶矽晶膜之形成步驟（S 2 2 0 )(參照第1 8圖）。 Φ 接著，藉由從反應容器2 1内部排出環境氣體，使反應 容器2 1内部大致形成真空狀態。之後，自第1 9圖之時點13 起將氧氣以及氫氣供給至第1 7圖所示成膜裝置2 0之反應容 器2 1内部。具體而言，第1 7圖所示之成膜裝置2 0係在閥門 24b、24c、26b、26c呈開啟狀態且質量流量控制裝置
314278. ptd 第 28 頁 200401395 五、發明說明（23) 2 5 b、2 5 c受到控制下將所定量之氧氣與氫氣供給至反應容 器2 1之内部。 氧氣與氫氣之供給量，基本上係與本發明第1實施形 態之半導體裝置製造方法之氧化步驟中的氧氣與氫氣之供 給量相等。其結果，將使形成於半導體基板1 (參照第2 0 圖）表面之含磷多結晶矽晶膜3 8 (參照第2 0圖）產生氧化。 該氧化步驟係持續至多結晶矽晶膜3 8幾乎完全氧化為止。 然後，於多結晶矽晶膜3 8 (參照第2 0圖）完成氧化後之時點 14 (參照第1 9圖），藉由使第1 7圖所示之成膜裝置2 0之閥門 24b、24c、26b、26c呈關閉狀態而閥fl 27b、27c呈開啟狀 態，停止對反應容器2 1供給氧氣與氫氣。如此，即完成氧 化步驟（S2 3 0 )(參照第18圖）。在該氧化步驟（S2 3 0 )中，含 磷之多結晶矽晶膜3 8 (參照第2 0圖）經氧化，而形成膜厚為 T 4之含磷氧化膜3 3 (參照第2 1圖）。其結果可獲得第2 1圖所 示之構造。 此外，由於多結晶矽晶膜3 8 (參照第2 0圖）含有磷之成 分，故在氧化步驟（S2 3 0 )(參照第1 8圖）中可獲得加速氧化 之效果。因此，較諸於第1實施形態之氧化多結晶矽晶膜 之氧化步驟（S 1 3 0 )(參照第5圖），可縮短上述本發明第2實 施形態中的氧化步驟（S 2 3 0 )(參照第1 8圖）的時間。而該種 加速氧化效果，亦可藉由讓多結晶矽晶膜3 8 (參照第2 0圖） 中含有磷以外之η型雜質元素（例如砷等）而獲得。 接著，於第1 9圖所示之時點15中，與時點t丨相同藉由 將甲硅烷氣體與膦氣導入第1 7圖所示之成膜裝置2 0之反應
314278.ptd 第29頁 200401395 -五、發明說明（24) 容器21中，以進行含磷之多結晶矽晶膜39 (參照第22圖）之 形成步驟（S 2 2 0 )(參照第1 8圖）。藉由將該種成膜處理持續 至時點16 (參照第1 9圖），即可獲得第2 2圖所示之構造。 此外，在第1 9圖之時點16中，進行與時點12相同之操 作，停止對反應容器2 1供給曱硅烷氣體與膦氣。之後，在 進行排氣使反應容器2 1内形成真空狀態後，於第1 9圖之時 點17中進行與時點13相同之操作。具體而言，在第1 7圖所 示之成膜裝置2 0係藉由操作閥門2 4 b、2 4 c、2 6 b、2 6 c等， 品與時點13 (參照第1 9圖）之情況相同，將氧化性氣體之氧 與氫氣供給至反應容器2 1内部。如此以進行氧化步驟 (S2 3 0 )(參照第1 8圖）。此時氧氣與氫氣之供給量以及半導 體基板1之加熱溫度等條件係與第2 1圖所說明之氧化步驟 相同。其結果，將使含磷之多結晶矽晶膜3 9 (參照第2 2圖） 得以產生乳化。該氧化處理係持績至含續1之多結晶碎晶膜 3 9完全被氧化為止。然後，於第1 9圖所示時點18中，藉由 進行與時點14相同之操作，停止對第1 7圖所示之成膜裝置 2 0之反應容器2 1供給氧氣與氫氣。其結果可形成如第2 3圖 所示之含構之氧化膜3 4。 接著，在該步驟之後藉由反覆進行上述之含磷多結晶 1事晶膜之形成步驟（S 2 2 0 )(參照第1 8圖），以及氧化步驟 (S2 3 0 )(參照第18圖）而使含磷之氧化膜填充於溝道17a至 1 7 c。其結果可獲得與第1 1圖所示構造相同之構造。之 後，再藉由進行與第1 2、1 3圖所說明之步驟相同之步驟 (對應後處理步驟CS 2 5 0 )(參照第1 8圖）之步驟與形成場效
314278. ptd 第30頁 200401395 五 、發明說明 (25) 電 a aa m 等 步 驟 ) 而可獲得第 .6圖所示之半導體裝置 > 此 外 1 如 上 述 一般 ’在為 形 成 分 離 絕緣 體 2 a至 2 c而 以 氧 化 膜 3 3至 3 6 (參照第 2 4圖）填 充 溝 道 1 F a至 1 7 c内 部 的 步 驟 5 係 藉 由 反 覆 進 行含 磷之多 結 晶 石夕 晶 膜之 形 成 步 驟 (S2 20 )(參照第] 8圖）， 以及氧 化 所 形 成 多結 晶 矽 晶 膜 之 氧 化 步 驟 (S2 3 0 )(參照第 .8圖）而 形 成 如 第 2 4圖 所 示 之 含 石粦 氧 化 膜 3 3至 3 6之 疊 層 體。 此時， 包 含 於 多 結晶 矽 晶 膜 中 的 石粦 基 於 氧 化 膜 (氧化矽膜）與 多 結 晶 矽 晶膜 中 的 偏 析 係 數 不 同 而 在 氧 化 步 驟中 移動於 多 結 晶 石夕 晶膜 及 氧 化 膜 中 〇 最 後 位 於 最 上 層 之氧 化膜3 7的 石舞 濃 度 將變 得 最 -V- 而 位 於 最 下 層 之 氧 化 膜 3 3的 磷濃度 則 變 為 田 取 低。 其 結 果 氧 化 膜 3 3至 37中 的 石粦 濃 度將 由氧化 膜 3 3往 氧 化膜 3 7方 向 逐 漸 升 高 (形成1氧 化 膜 層 之氧 化膜36中 的 石舞 濃 度， 係 於 配 置 於 較 氧 化 膜 3 6更 接 近 半導 體基板 1之其他氧化膜層之氧化膜 3 5至 3 3的 石粦 濃 度 3 此 外 含 石粦 之 多結 晶石夕晶 膜 38 > 3 9之成 膜 條 件 並 不 受 限 於 上 述 條 件 亦可 使用其 他 條 件 〇 例如 與 本 發 明 之 第 1實施形態相同 於形成未含磷之多結晶矽晶膜後 再 進 行 將 磷 導 入 該 多 結晶 石夕晶膜 之 步 驟 亦 可 〇 具 體 而 _上_ ， 亦 可 藉 由 第 25圖 所 示 之步 驟形成 分 離 氧 化 膜。 接 著 參 眧 第 25 圖 說 明 分 離 絕 緣 體 2 a至 2 c之製 造 方 法 之 其他 例 0 第 25圖 所 示 之 分離 絕緣體 之 製 造 方 法， 基 本 上 係 與 第 18圖 所 示 之 製 造 方 法相 同，其 不 同 點 在 於係 以 進 行 多 結 晶 矽 晶 膜 之 形 成 步 驟 CS23 0 )與將 石类 導 入 多 結晶 石夕 晶 膜 之 步 驟
314278.ptd 第31頁 Φ
200401395 -五、發明說明（26) (S 3 3 0 )，取代第1 8圖中的含磷之多結晶矽晶膜之形成步驟 (S 2 2 0 )。而其他步驟則與第1 8圖所示之製造方法相同。 具體而言，第2 5圖之溝道形成步驟（S 3 1 0 )，係與第1 8 圖之溝道形成步驟（S 2 1 0 )對應。而第2 5圖之氧化步驟 (S 3 4 0 )及判斷溝道之填埋是否完成之步驟（S3 5 0 )，係分別 對應第1 8圖之氧化步驟（S 2 3 0 )及判斷溝道之填埋是否完成 之步驟（S 2 4 0 )。此外，第2 5圖之後處理步驟（S 3 6 0 ) ’係對 應第1 8圖之後處理步驟（S 2 5 0 )。利用上述步驟，同樣也可 複得第1 6圖所示之半導體裝置之分離絕緣體2 a至2 c。 • 參照第2 6圖，簡要說明實施第2 5圖所示之分離絕緣體 之製造方法時之具體製程。 首先，在實施與第2及第3圖所示之步驟相同之步驟 (溝道形成步驟（S 3 1 0 )(參照第2 5圖））後，將半導體基板 1 (參照第1 7圖）配置於成膜裝置2 0 (參照第1 7圖）之反應容 器2 1内部。然後於第2 6圖之時點t i中，將甲硅烷氣體供給 至第17圖所示之成膜裝置20之反應容器21内。具體而言， 係在第17圖所示之成膜裝置20之閥門24a、26a呈開啟狀態 下，藉由質量流量控制裝置2 5 a將所定量之曱硅烷氣體供 給至反應容器2 1内。其結果，可使未含磷之多結晶矽晶膜 馨半導體基板1之溝道1 7a至1 7c内部延伸形成至氮化矽膜 1 6 (參照第2 0圖）上。藉此，以實施多結晶矽晶膜之形成步 驟（S 3 2 0 )(參照第2 5圖）。其結果將可獲得與第7圖所示之 構造相同的構造。之後，則在第2 6圖之時點12中停止對反 應容器2 1 (參照第1 7圖）供給曱硅烷氣體。具體而言，係使
314278.ptd 第32頁 200401395 五、發明說明（27) 第17圖所示之成膜裝置20中的閥門24a、 26a呈關閉狀態， 而使閥門2 7a呈開啟狀態。而排出反應容器2 1 (參照第1 7 圖）中的環境氣體。 接著在第2 6圖的時點13中，藉由使第1 7圖所示之成膜 裝置2 0之閥門2 4 e、2 6 e呈開啟狀態，而將膦氣導入反應容 器2 1内部。膦氣係藉由上述之氮氣稀釋成1% 。如此藉由 導入膦氣做為環境氣體可使膦氣與先前形成之多結晶矽晶 膜接觸’而得以在該多結晶碎晶膜中導入構。措此’以進 行將磷導入多結晶矽晶膜之步驟（S3 3 0 )(參照第2 5圖）。而 在第2 6圖之時點14中，令第1 7圖之成膜裝置2 0之閥門 24e、26e係呈關閉狀態，而閥門27e呈開啟狀態。其結果 將成停止對反應容器21供給膦氣。然後，再將反應容器 2 1 (參照第1 7圖）中的環境氣體排出。 接著，在第2 6圖之時點15中，藉由進行與第1 9圖之時 點13相同之操作，對第1 7圖所示之成膜裝置2 0之反應容器 2 1内供給氯氣與氧氣。其結果將使含碟之多結晶石夕晶膜氧 化。然後在經過所定時間後，於第2 6圖之時點16中，藉由 進行與第1 9圖之時點14相同之操作，停止對第1 7圖所示之 成膜裝置2 0之反應容器2 1中供給氫氣與氧氣。而完成氧化 步驟（S34 0 )(參照第25圖）。 藉由反覆進行上述之多結晶矽晶膜之形成步驟 (S3 20 )，於多結晶矽晶膜令導入磷之步驟（S33 0 )以及氧化 步驟（S340 )(參照第25圖），可使層狀之氧化膜填充於溝道 17a至17c(參照第16圖）。之後，再藉由進行第12、13圖所
314278.ptd 第33頁 200401395 五、發明說明（28) 示步驟、亦即後處理步驟（S 3 6 0 )(參照第2 5圖），而可獲得 第' 1 6圖所示之分離絕緣體2 a至2 c。此外，藉由在半導體基 板1 (參照第1 6圖）之主表面上進行場效電晶體等之形成步 驟，而可獲得第1 6圖所示之半導體裝置。 如此’措由分別進行多結晶石夕晶膜之形成步驟 (S3 2 0 )、與將磷導入多結晶矽晶膜之步驟（S3 3 0 )(參照第 2 5圖）可確實地抑制在溝道1 7 a至1 7 c内部產生孔洞等缺 陷。此乃因為在多結晶矽晶膜形成步驟中（S 3 2 0 )所形成的 彡結晶矽晶膜的段差被覆性，優於如第1 8圖所示之步驟， ίφ用一個步驟形成含磷的多結晶矽晶膜的段差被覆性。此 外，如上述在之後將磷導入多結晶矽晶膜的情況下，所導 入之磷的量，雖較同時將上述稀釋之膦氣與曱硅烷氣體供 給至反應容器2 1 (參照第1 7圖）時的情況為少，但依然可充 分獲得提昇氧化多結晶矽晶膜時之氧化速度的加速氧化效 果。 參照第2 7圖，說明依據本發明之半導體裝置之第3實 施形態。 • 如第2 7圖所示，半導體裝置基本上係與第1圖所示之 半導體裝置具備相同構造，但分離絕緣體2 a至2 c之構造不 春。即，在第2 7圖所示的半導體裝置，構成分離絕緣體2 a 至2 c之由氧化膜4 0 a至4 0 c、3 3 a至3 3 c、3 4 a至3 4 c、3 5 b、 3 6 b所形成之氧化膜的疊層構造中，位於最下層（最接近半 導體基板1之區域）之氧化膜4 0 a至4 0 c，係為基底氧化膜， 乃藉由不同於上層之其他氧化膜之製造方法形成，而具有
vfkLV— - y - f> 1*1
第34頁 314278.ptd 200401395 五、發明說明（29) 不同之膜質。 具體而言’在第2 7圖所示半導體裝置中，最下層之氧 化石夕膜4 0 a至4 0 c係藉由l P C V D法所形成之氧化石夕膜。而做 為阻擋膜之位於氧化矽膜4 〇 a至4 0 c上層之含磷氧化膜3 3 a 至3 3 c、3 4 a至3 4 c、3 5 b、3 6 b基本上係利用與第2實施形態 中構成半導體裝置之分離絕緣體之氧化膜3 3 3至3 3 c相同方 法製造，並含有碟。 藉由該種半導體裝置，可獲得與本發明第2實施形態 相同之效果，此外由於阻擋膜之氧化膜4 〇 3至4 〇 c係成為防 止分離絕緣體2a至2c内之雜質元素（碟）擴散之阻隔物，故 可抑制該磷擴散於半導體基板1内部。 此外，使用熱氧化法形成做為氧化膜層用之氧化膜 33a至33c、34a至34c、35b、36b時，有時會在氧化膜33a 至33c、34 a至34c、35b、36 b中產生應力。但是在第2 7圖 所示之半導體裝置中，由於氧化膜4 0 a至4 0 c係具有對氧化 膜3 3 a至3 3 c、3 4 a至3 4 c、3 5 b、3 6 b之應力產生緩衝層之作 用’因此可降低因上述應力傳導至半導體基板1内而形成 半導體基板1缺陷的原因之危險性。 參照第2 8圖至第3 1圖簡單說明第2 7圖所示之半導體裝 置之製造步驟。 第2 8圖所示之分離絕緣體之製造方法，基本上係與本 發明之第1實施形態之半導體裝置中的分離絕緣體製造方 法相同’其相異點係在形成多結晶矽晶膜之步驟（S4 3 〇 )前 具有形成基底氧化膜之步驟（S4 2 0 )以作為形成阻擋膜之步
314278.Ptd 第35頁 200401395 五、發明說明（30) 驟。但是，形成該基底氧化膜之步驟（S 4 2 0 )以外的步驟， 基本上係與第1 8圖所示之本發明第2實施形態之半導體裝 置中的分離絕緣體形成步驟相同。 換言之，形成第2 8圖之溝道的步驟（S 4 1 0 )係與形成第 18圖之溝道之步驟（S 2 1 0 )對應。此外，第2 8圖之含磷之多 結晶矽晶膜之形成步驟（S4 3 0 )、氧化步驟（S44 0 )、判斷溝 道之掩埋是否完成之判定步驟（S45 0 )、後處理步驟（S4 6 0 ) 係分別對應第1 8圖之含磷之多結晶矽晶膜之形成步驟 S 1 2 0 )、氧化步驟（S 1 3 0 )、判斷溝道之掩埋是否完成之判 參步驟（SU0)、及後處理步驟（Sl5〇)。 接著，參照第29圖至第31圖簡單說明第27圖所示之半 導體裝置之製造方法。 首先，藉由進行與第2圖、第3圖所示之步驟相同之步 驟（形成溝道之步驟（S 4 1 0 )(參照第2 8圖）），在半導體基板 1之主表面形成溝道1 7a至1 7c(參照第29圖）。然後，做為 形成基底氧化膜之步驟（S42 0 )(參照第28圖），形成氧化矽 膜4 0 (參照第2 9圖）使之由溝道1 7 a至1 7 c内部延伸至氮化矽 膜1 6 (參照第2 9圖）之上部表面上。藉此，以獲得第2 9圖所 示構造。此外，氧化碎膜4 0的厚度可設定為例如1 0 n m。該 •化矽膜40係使用LPCVD法形成。 藉由形成做為該基底氧化膜之氧化矽膜4 0，可缓和形 成於該氧化矽膜4 0上之氧化膜3 3 (參照第3 1圖）等所產生之 應力，並抑制該應力在半導體基板1產生缺陷。此外做為 基底氧化膜之氧化矽膜4 0，尚具有可防止構成分離絕緣體
314278. ptd 第36頁 200401395 五、發明說明（31) 2 a至2 c之氧化膜3 3 a至3 3 c、3 4 a至3 4 c、3 5 b、3 6 b所含之磷 往半導體基板1側擴散之阻絕功能。此外，氧化矽膜4 0之 膜厚並不限定於上述值。 接著，在氧化矽膜4 0上形成含磷多結晶矽晶膜3 8，以 做為對應含磷之多結晶矽晶膜之形成步驟（S43 0 )(參照第 2 8圖）。該多結晶矽晶膜3 8之形成方法，基本上係與本發 明之第2實施形態之第2 0圖所示步驟相同。 接著，進行氧化步驟（S440 )(參照第28圖），係將多結 晶矽晶膜3 8 (參照第3 0圖）氧化而形成氧化膜3 3 (參照第3 1 圖）之步驟。在氧化步驟（S440 )上，可使用與第21圖所說 明之步驟相同之步驟。其結果可獲得第3 1圖所示之構造。 之後，藉由實施與第22圖、第23圖、以及第1 1圖至第 1 3圖所說明之步驟相同之步驟，可獲得具備分離絕緣體2 a 至2 c之第2 7圖所示之半導體裝置。 參照第3 2圖，說明依據本發明半導體裝置之第3實施 形態之變形例。 如第3 2圖所示，半導體裝置基本上係與第2 7圖所示之 半導體裝置具備相同構造，但其相異點在於：構成分離絕 緣體2 a至2 c之氧化膜中，位於最下層之做為阻擋膜之氧化 矽膜413至41<:係藉由111)?-(^0法形成。 參照第33圖至第35圖，說明第32圖所示之半導體裝置 之製造方法。 首先藉由實施與第2圖及第3圖所示步驟相同之步驟， 於半導體基板1之主表面形成溝道1 7a至1 7c(參照第33
314278. ptd 第37頁 200401395 五、發明說明（32) 圖）。然後，利用HDP-CVD法形成氧化矽膜41 (參照第33 S )。藉此可獲得第3 3圖所示之構造。 接著，與第3 0圖所示步驟相同，在氧化矽膜4 1上形成 含磷之多結晶矽晶膜3 8 (參照第3 4圖）。其結果，可獲得第 3 4圖所示之構造。 接著，與第3 1圖所示步驟相同，藉由氧化多結晶矽晶 膜3 8，形成含磷之氧化膜3 3 (參照第3 5圖）。其結果，可獲 得第35圖所示之構造。 ' 然後，與第2 7圖所示之半導體裝置之製造方法相同， #覆實施多結晶矽晶膜之形成及氧化並藉由氧化膜填充溝 道1 7a至1 7c (參照第32圖）之内部。接著，在實施與後處理 步驟（S4 6 0 )(參照第28圖）對應之第1 1圖至第13圖所示之步 驟後，可藉由形成場效電晶體及層間絕緣膜1 1 (參照第3 2 圖）等，而獲得第32圖所示之半導體裝置。 如此，利用H D P - C V D法形成氧化膜以做為基底氧化 膜，而在分離絕緣體2a至2c(參照第32圖）之其他部分方 面，則採用反覆進行多結晶矽晶膜之形成與氧化而疊層氧 化膜之手法，藉此可迴避僅藉由H D P - C V D法填充溝道1 7 a至 1 7c (參照第32圖）時，切削部分之半導體基板1表面而產生 •良的問題。 此外，如上所述，在氧化膜之形成方法上組合不同之 方法時，例如在基底氧化膜之形成步驟（S4 2 0 )(參照第2 8 圖）中可適用成膜速度較快之現有CVD技術。藉此可縮短掩 埋溝道1 7 a至1 7 c (參照第3 2圖）時所需時間。
314278.ptd 第38頁 200401395 五、發明說明（33) 此外，在形成做為基底氧化膜用的氧化矽膜4 0 a至4 0 c 的步驟中，亦可利用其他任何一種成膜方法。 如上述第1至第3實施形態所示一般，根據本發明之1 之態樣之半導體裝置，具備有半導體基板1以及分離絕緣 體2 a至2c。在半導體基板之主表面上形成有溝道17 a至 1 7 c。分離絕緣體2 a至2 c係利用熱氧化法形成於溝道内 部，用以於半導體基板之主表面分離元件形成區。上述分 離絕緣體2 a至2 c，係如氧化膜3 a至3 c、4 a至4 c、5 a至5 c、 6b、7b般的多數之氧化膜層之疊層體。 藉此，由後述之製造方法中可得知一般，於溝道之内 部形成膜厚較溝道寬度為小之矽晶膜等氧化膜層之原始膜 後，藉由反覆進行熱氧化該矽晶膜等膜的步驟，即可獲得 本發明所致之絕緣體。此外，在形成為上述氧化膜層之原 始矽晶膜等時，由於係利用段差被覆性較佳的成膜方法， 故可降低因溝道上部阻塞而造成孔洞等缺陷之危險性。 此外，若在形成上述氧化膜層之原始膜時，即使在溝 道内部形成孔洞等，也由於在熱氧化該膜時，藉由氧在上 述膜中擴散，使得氧亦可供給至面向上述膜内孔洞之部 分，而使面對空洞之部分亦能受到氧化。而當矽晶膜等上 述膜氧化時，因該體積膨脹之故，隨著體積之膨脹也可消 除孔洞。其結果，將可實現無孔洞等缺陷之絕緣體。 此外，使用熱氧化法所形成之氧化膜層之膜質，係優 於使用LPCVD法或HDP-CVD法等所形成之氧化膜膜質，因此 可實現具優良分離特性之分離絕緣體。
314278. ptd 第39頁 200401395 五、發明說明（34) 根據上述1之態樣之半導體裝置，亦可另外設置配置 於溝道内壁與分離絕緣體之間的如氧化矽膜4 0 a至4 0 c、 4 1 a至4 1 c般之阻擋膜。 此時，阻擋膜會成為防止分離絕緣體内之雜質元素等 擴散之阻絕物，因此可抑制含於分離絕緣體中的雜質元素 等擴散至半導體基板内部。 此外，在使用熱氧化法形成構成分離絕緣體之氧化膜 層時，有時會在氧化膜層中產生應力。但在本發明中，阻 擋膜係對氧化膜層之應力具有緩衝層的作用，因此可降低 •述應力傳導至半導體基板而成為半導體基板之缺陷原因 之危險性。 根據上述1之態樣之上述第1 6圖所示之半導體裝置， 如氧化膜 3 3 a至 3 3 c、3 4 a至 3 4 c、3 5 a至 35c、36b、37 b般之 氧化膜層，亦可包含η型雜質元素。 此時，可藉由η型雜質元素捕集驗性金屬等雜質原 子，因此可抑制氧化膜層中之雜質原子之擴散。因此可抑 制鹼性金屬等雜質原子所致之分離絕緣體之分離特性劣 化。 此外，在形成氧化膜層用之熱氧化步驟中，可藉由使 •成氧化膜層之原始膜中含有η型雜質元素，而能提昇形 成氧化膜層用之氧化速度。因此可縮短形成氧化膜層用之 熱氧化步驟所需時間。 此外，如同上述第2以及第3實施形態所示之半導體裝 置一般，根據本發明之其他態樣之半導體裝置，係具備有
314278.ptd 第40頁 200401395 五、發明說明（35) 半導體基板1與絕緣體2 a至2 c。半導體基板具有形成像溝 道1 7 a至1 7 c般凹凸部之主表面。絕緣體，係形成於凹凸部 上，係由含有η型雜質元素之多數氧化膜層之疊層體所形 成。 此時，可藉由η型雜質元素捕集驗性金屬等雜質原 子，因此可抑制氧化膜層中雜質原子之擴散。所以，可抑 制鹼性金屬等雜質原子擴散於形成在半導體基板上之場效 電晶體等半導體元件之構成要素中而導致之半導體元件特 性的劣化。 根據其他態樣之半導體裝置，其氧化膜層亦可藉由熱 氧化法形成。 此時，可由上述半導體裝置之製造方法得知，於凹部 内部形成膜厚較構成凹凸部之凹部（例如溝道）之寬度為小 的矽晶膜等氧化膜層之原始膜後，可藉由反覆該矽晶膜等 膜之熱氧化步驟，而獲得本發明所致之絕緣體。此外，在 形成為上述氧化膜層之原始矽晶膜等時，由於可利用段差 被覆性較佳之成膜方法，故可抑制因凹部上部阻塞而導致 造成空洞等缺陷之危險性。 此外，若在形成上述氧化膜層之原始膜時，即使凹部 内部形成孔洞等，也由於在熱氧化該膜時，藉由氧在上述 膜中擴散，使得氧亦可供給至面向上述膜之孔洞之部分， 而能使面對孔洞之上述膜部分亦受到氧化。而當矽晶膜等 上述膜氧化時，因該體積膨脹之故，隨著其體積之膨脹也 能消除孔洞。其結果，將可實現無孔洞等缺陷之絕緣體。
314278.ptd 第41頁 200401395 i、發明說明（36) _ 此外，使用熱氧化法所形成之氧化膜層之膜質，係優 於使用LPCVD法或HDP-CVD法等所形成之氧化膜膜質，因此 若將本發明所致之絕緣體做為分離元件形成區之分離絕緣 體用，即可實現具優良分離特性之分離絕緣體。 此外，在形成氧化膜層用之熱氧化步驟中，可藉由使 成為氧化膜層之原始膜中含有η型雜質元素，而能提昇形 成氧化膜層用之氧化速度。因此，可縮短形成氧化膜層用 之熱氧化步驟所需時間。 根據上述其他態樣之半導體裝置，其凹凸部亦可包含 β成於半導體基板主表面之溝道。絕緣體亦可以填充溝道 的方式形成。 此時，可將本發明所致之絕緣體做為溝道分離構造利 用。 根據上述其他態樣之半導體裝置，亦可另設配置於溝 道内壁與絕緣體之間、如氧化矽膜4 0 a至4 0 c、4 1 a至4 1 c般 之阻擋膜。 此時，阻擋膜會成為防止絕緣體内雜質元素等之擴散 之阻絕物，因此可抑制含於絕緣體中的雜質元素等擴散於 i導體基板内部。 ^ 此外，在使用熱氧化法形成構成分離絕緣體之氧化膜 層時，有時會在氧化膜層中產生應力。但在本發明中，阻 擋膜係對氧化膜層之應力具有缓衝層的作用，因此可降低 上述應力傳導至半導體基板而成為半導體基板之缺陷原因 之危險性。
314278.ptd 第42頁 200401395 五、發明說明（37) 在根據上述1之態樣或其他態樣之半導體裝置中，亦 可以磷做為η型雜質元素。 此時，在形成氧化膜層用之熱氧化步驟中，除可確實 提昇氧化速度外，同時可藉由磷來捕集鹼性金屬等雜質原 子 〇 根據前述1之態樣或其他態樣之半導體裝置，多數之 氧化膜層中位於1之氧化膜層中的η型雜質元素的濃度，係 如上述第2實施形態所示般亦可高於配置於較前述1之氧化 膜層更接近半導體基板之其他氧化膜層中的η型雜質元素 的濃度。 如此，由於愈是靠近氧化物層之上層，η型雜質元素 之濃度便愈高，因此可於氧化膜層之上層部確實捕集鹼性 金屬等雜質原子。 根據前述1之態樣或其他態樣之半導體裝置，其阻隔 膜，亦可是藉由高密度電漿化學氣相沉積法以及低壓化學 氣相沉積法之任一項所形成之氧化矽膜。此外，根據前述 1之態樣或其他態樣之半導體裝置，其氧化膜層亦可藉由 熱氧化夕晶而形成。 此時，在用以掩埋溝道或凹凸部之凹部之阻隔膜之形 成方法上，由於係使用傳統之HDP-CVD法或LPCVD法等，因 此在本發明所致半導體裝置之製造步驟中可沿用傳統之半 導體製造裝置。此外，藉由將HDP-CVD法或LPCVD法等、在 傳統之成膜方法中成膜速度較快之成膜方法適用於阻擋膜 之成膜，較諸於使用本發明之氧化膜層填充所有的溝道或
314278.ptd 第43頁 200401395 -五、發明說明（38) 凹凸部之K部的情形，更能夠縮短填充溝道等時所需之作 業時間。 如本發明之實施形態所示之半導體裝置之製造方法， 根據本發明之其他態樣之半導體裝置之製造方法，係具備 有：半導體基板之準備步驟；以及絕緣體形成步驟。於半 導體基板之準備步驟中，係準備具有形成凹凸部之主表面 之半導體基板。而在絕緣體形成步驟中，則交互重複進行 數次：使用化學氣相沉積法於凹凸部上形成矽晶膜之步 驟；與藉由氧化石夕晶膜形成氧化石夕膜之步驟。 Φ 依照前述方法實施後，於凹部之内部形成膜厚較凹凸 部之凹部寬度為小之矽晶膜等氧化膜層之原始膜後，藉由 反覆氧化該矽晶膜之步驟，即可獲得具備本發明所致之絕 緣體之半導體裝置。此外，在形成上述矽晶膜時，由於係 利用段差被覆性較佳之成膜方法，故可降低因凹部上部阻 塞導致而造成孔洞等缺陷之危險性。 此外，若當上述矽晶膜成膜時，即使在凹部内部形成 孔洞等，也會在氧化該膜時，由於係藉由氧在上述矽晶膜 中擴散，使得氡亦可供給至面對上述孔洞之矽晶膜的部 分，而使面對空洞之部分亦受到氧化。而當矽晶膜氧化 脅，因該體積膨脹之故，而隨著其體積之膨脹也可消除孔 洞。其結果，將可形成無孔洞等缺陷之絕緣體。 此外，亦可在氧化上述矽晶膜之步驟中，使用熱氧化 法。 在此，使用熱氧化法所形成之氧化矽膜之膜質，係優·
314278.ptd 第44頁 200401395 五、發明說明（39) 於使用LPCVD法或HDP-CVD法等所形成之氧化矽膜膜質，因 此若將上述絕緣體形成步驟中所形成之絕緣體做為分離絕 緣體使用，即可獲得具優良分離特性之分離絕緣體。 根據上述之其他態樣之半導體裝置之製造方法，在形 成矽晶膜的步驟中，使用於化學氣相沉積法中的反應氣 體，亦可包含含有η型雜質元素之氣體。 在根據上述之其他態樣之半導體裝置製造方法之絕緣 體形成步驟中，亦可在形成矽晶膜之步驟後、而在形成氧 化矽膜之步驟前，實施將η型雜質元素導入矽晶膜之步 驟。於石夕晶膜中導入η型雜質元素之步驟，可藉由使含有η 型雜質元素之氣體與矽晶膜接觸，而導入η型雜質元素。 在根據上述其他態樣之半導體裝置之製造方法中，亦 可以磷做為η型雜質元素。 此時，可較易使所形成之矽晶膜中含有磷等η型雜質 元素。 此外，在形成氧化矽膜之步驟中，藉由使矽晶膜中含 有磷等η型雜質元素，可提升矽晶.膜之氧化速度。因此可 縮短氧化矽膜形成步驟所需之時間。 在根據上述其他態樣之半導體裝置之製造方法中，含 有η型雜質元素之氣體亦可是膦氣。 此時，係在形成矽晶膜時、或在形成矽晶膜後，藉由 將膦氣導入用以實施形成矽晶膜之化學氣相沉積法（CVD 法）之裝置之反應容器内，而能輕易地將磷導入矽晶膜 中 。
314278.ptd 第45頁 200401395 五 、發明說明 (40) 根 據 上 述 其 他 態 樣 之 半導 體 裝 置 之 製 造 方 法 亦 可 在 絕 緣 體 形 成 步 驟 中 使 用 下列 製 程 條 件 〇 亦 即 可 在 絕 緣 m 形 成 步 驟 中 5 將 半 導 體 基板 之 溫 度 -J-n. δ又 定 為 古 问 於 5 2 0〇C 而 低 於 7 5 0°C的程度= 此外， 在矽晶膜形成步驟中 化學氣 柑 沉 積 法 所 利 用 之 反 應 氣 體亦 可 含 有 甲 石i 氣 體 0 而 在 氧 化 矽 膜 形 成 步 驟 中 為 氧 化矽 晶 膜 而 用 以 接 觸 矽 曰 aa 膜 之 反 應 氣 m ? 亦 可 含 有 氧 氣 與 氫氣 之 混 合 氣 體 〇 混 合 氣 體 中 的 氫 氣 體 積 比 例 可 -* ' 於 1% 而低於3 0% C 在 此 情 況 下 可 確 R 地進 行 半 導 體 基 板 上 的 石夕 晶 膜 形 ， 以 及 矽 晶 膜 之 軌 » 氧 化 0 根 據 上 述 其 他 態 樣 之 半導 體 裝 置 之 製 造 方 法 可 於 絕 緣 體 形 成 步 驟 前 另 備 在 半導 體 基 板 之 凹 凸 部 上 形 成 阻 擋 膜 之 步 驟 0 此 時 由 於 阻 擋 膜 係 成為 防 止 絕 緣 體 内 之 η型雜質元 素 等 朝 半 導 體 基 板 擴 散 之 阻絕 物 因 此 可 抑 制 絕 緣 體 内 所 含 之 η型雜質元素等朝半導體基板内部擴散 此 外 5 在 形 成 氧 化 石夕 膜之 步 驟 中 有 時 在 氧 化 矽 膜 中 產 生 應 力 0 但 是 根 據 本發 明 阻 擋 膜 係 對 氧 化 矽 膜 之 應 力 具 有 緩 衝 層 之 作 用 因此 可 降 低 上 述 應 力 傳 導 至 半 導 基 板 而 成 為 造 成 半 導 體 基板 之 缺 陷 原 因 之 危 險 性 〇 在 根 據 上 述 其 他 態 樣 之半 導 體 裝 置 之 製 造 方 法 中 半 導 體 基 板 之 準 備 步 驟 5 亦 可包 含 在 半 導 體 基 板 之 主 表 面 建 構 凹 凸 部 之 溝 道 形 成 步 驟 。此 外 在 形 成 矽 晶 膜 之 步 驟 中 亦 可 在 溝 道 之 内 部 形 成$夕 晶 膜 〇
314278. ptd 第46頁 200401395 五、發明說明（41) 此時，可將藉由絕緣體形成步驟所獲得之氧化矽膜之 疊層體做為溝道分離絕緣體使用。 如上所述，根據本發明，由於係將分離絕緣體作成疊 層構造，並在形成氧化膜之原料的多結晶矽晶膜後，藉由 氧化該多結晶矽晶膜之步驟形成構成該疊層構造之氧化膜 層，因此，可抑制在分離絕緣體中產生孔洞等缺陷。其結 果將可抑制分離絕緣體之分離特性的劣化。
314278.ptd 第47頁 200401395 圖式簡單說明 [圖式簡單說明] 第1圖係依據本發明半導體裝置之第1實施形態之剖面 模式圖。 第2圖及第3圖係說明第1圖所示半導體裝置之製造方 法之第1及第2步驟之剖面模式圖。 第4圖係用以形成分離絕緣體之半導體製造裝置之模 式圖。 第5圖係顯示使用第4圖所示之半導體製造裝置，形成 公離絕緣體之半導體裝置製造方法之流程圖。 參第6圖係用以說明根據第5圖所示流程圖形成分離絕緣 體時之第4圖所示半導體製造裝置之製程條件之時序圖。 第7圖至第1 3圖係說明第1圖半導體裝置之製造方法之 第3至第9步驟之剖面模式圖。 第1 4圖係用以說明本發明之效果之放大剖面模式圖。 第1 5圖係用以說明本發明之效果之放大剖面模式圖。 第1 6圖係說明依據本發明半導體裝置之第2實施形態 之剖面模式圖。 ^ 第1 7圖係顯示使用於第1 6圖所示之半導體裝置之製造 步驟中的半導體製造裝置模式圖。 • 第1 8圖係顯示使用第1 7圖所示之成膜裝置形成第1 6圖 所示半導體裝置之分離絕緣體之步驟之流程圖。 第1 9圖係用以說明使用第1 7圖所示之成膜裝置形成分 離絕緣體時之成膜裝置之動作時序圖。 第2 0圖至第2 3圖係說明第1 6圖所示半導體裝置之製造
314278.ptd 第48頁 200401395 圖式簡單說明 方法之第1至第4步驟之剖面模式圖。 第2 4圖係顯示形成氧化膜狀態之放大剖面模式圖。 第2 5圖係說明本發明之第i 6圖所示半導體裝置之製造 方法中之分離絕緣體之製造方法之其他例之流程圖。 第2 6圖係用以說明於第1 7圖所示之成膜裝置中實施第 2 5圖所示之分離絕緣體之製造方法時之成膜裝置之操作條 件的時序圖。 第2 7圖係說明依據本發明半導體裝置之第3實施形態 之剖面模式圖。 第2 8圖係說明形成第2 7圖所示之半導體裝置之分離絕 緣體之步驟之流程圖。 第2 9圖至第3 1圖係說明第2 7圖所示之半導體裝置之製 造方法之第1至第3步驟之剖面模式圖。 第3 2圖係說明依據本發明半導體裝置之第3實施形態 之變形例之剖面模式圖。 第33圖至第35圖係說明第32圖所示之半導體裝置之製 造方法之第1至第3步驟之剖面模式圖。 第36圖至第39圖係說明傳統半導體裝置之STI形成方 法之第1至第4步驟之剖面模式圖。 第4 0圖係說明傳統半導體裝置之問題點之剖面模式 圖。 第4 1圖係說明傳統半導體裝置之問題點之剖面模式 圖。
314278.ptd 第49頁 200401395
圖式簡單說明 1 ' 10 1 半 導體基板 2 a至 2c 分 離絕 緣體 -3 a 至 3 c、4 a至 4c、 5 a至 5c、6 b 7b 、 3 3 a至 3 3c' 3 4 a至 3 4 c 、3 5 a至 3 5c 、36b 、37b 、4 0 a至 40c 4 1 a至 41c 氧化鍈 1 7 a至 17c、 1 17a至 1 17c 溝道 8 a 源極 8b 汲極 9 閘極 絕 緣膜 10 閘極 電 極 ί 1 層間 絕 緣膜 • a、 12b 接觸 孔 13a、 13b 導電 體 膜 1 4 a至 1 4 e 配線 16' 1 16 氧化 矽 膜 18、 30、 31 、38、 39 多結 晶 矽晶 膜 20 成膜 裝 置 21 反應 容 器 22 力σ熱 器 23 供氣 頭 2 4 a至 24e> 2 6 a至 26e、 2 7 a至 27e、 28 閥門 •5 a至 25e 質量 流 量控 制 裝置 32' 1 51 孔洞 33 含磷 氧 化膜 115、 1 5 0a至 150c 氧化 矽 膜 152 切削 部 第50頁 314278.ptd

Claims (1)

  1. 200401395 六、申請專利範圍 1 . 一種半導體裝置，係具備有：於主表面形成溝道之半 導體基板；以及利用熱氧化法形成於前述溝道之内 部，而於前述半導體基板之主表面分離元件形成區之 分離絕緣體，前述分離絕緣體，係多數之氧化膜層之 疊層體。 2.如申請專利範圍第1項之半導體裝置，其中，另備有： 配置於前述溝道内壁與前述分離絕緣體之間的阻擋 膜。 3 .如申請專利範圍第1項之半導體裝置，其中，前述氧化 膜層係含有η型雜質元素。 4. 如申請專利範圍第3項之半導體裝置，其中，前述η型 雜質元素為磷。 5. 如申請專利範圍第3項之半導體裝置，其中，前述多數 之氧化膜層中位於1之氧化膜層中的前述η型雜質元素 的濃度，係高於配置於較前述1之氧化膜層更接近前述 半導體基板之其他氧化膜層中的前述η型雜質元素的濃 度。 6. —種半導體裝置，具備有：具有形成凹凸部之主表面 之半導體基板；以及形成於前述凹凸部上、由含有η型 雜質元素之多數之氧化膜層之疊層體所構成之絕緣 體。 7. 如申請專利範圍第6項之半導體裝置，其中，前述凹凸 部係包含形成於前述半導體基板之主表面之溝道，而 前述絕緣體係形成填充前述溝道。
    314278.ptd 第51頁 200401395 .六、申請專利範圍 8. 如申請專利範圍第7項之半導體裝置，其中，另備有： ' 配置於前述溝道内壁與前述分離絕緣體之間的阻擋 膜。 9. 如申請專利範圍第6項之半導體裝置，其中，前述η型 . 雜質元素為磷。 1 0 .如申請專利範圍第6項之半導體裝置，其中，前述多數 之氧化膜層中位於1之氧化膜層中的前述η型雜質元素 的濃度，係高於配置於較前述1之氧化膜層更接近前述 * 半導體基板之其他氧化膜層中的前述η型雜質元素的濃 參度。 1 1. 一種半導體裝置之製造方法，具備有：形成有凹凸部 之主表面之半導體基板之準備步驟；以及交互重複進 行數次：使用化學氣相沉積法於前述凹凸部上形成矽 晶膜之步驟；與藉由氧化前述矽晶膜形成氧化矽膜之 步驟之絕緣體形成步驟。 1 2 .如申請專利範圍第1 1項之半導體裝置之製造方法，其 中，在形成前述矽晶膜的步驟中，使用於化學氣相沉 . 積法中的反應氣體，係包含含有η型雜質元素之氣體。 1 3 .如申請專利範圍第1 1項之半導體裝置之製造方法，其 # 中，在前述絕緣體形成步驟，係在形成前述矽晶膜的 步驟後、而在形成前述氧化石夕膜之步驟前，藉由使含 有η型雜質元素之氣體與前述矽晶膜接觸，而實施將前 述η型雜質元素導入前述矽晶膜之步驟。 1 4 .如申請專利範圍第1 1項之半導體裝置之製造方法，其
    314278. ptd 第52頁 200401395 六、申請專利範圍 中，係在前述絕緣體形成步驟中，將前述半導體基板 之溫度設定為高於5 2 0°C而低於7 5 0°C ，在前述矽晶膜 形成步驟中，化學氣相沉積法所利用之反應氣體係含 有曱硅烷氣體，而在前述氧化矽膜形成步驟中，為氧 化前述矽晶膜而用以接觸前述矽晶膜之反應氣體，係 含有氧氣與氫氣之混合氣體，前述混合氣體中的前述 氫氣的體積比例係高於1%而低於3 0% 。 1 5 .如申請專利範圍第1 1項之半導體裝置之製造方法，其 中，尚具備有：在前述絕緣體形成步驟之前，於前述 半導體基板之前述凹凸部上形成阻擋膜之步驟。
    314278.ptd 第53頁
TW091136611A 2002-07-10 2002-12-19 Semiconductor device with insulator and manufacturing method therefor TW200401395A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002201396A JP2004047624A (ja) 2002-07-10 2002-07-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW200401395A true TW200401395A (en) 2004-01-16

Family

ID=29997139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091136611A TW200401395A (en) 2002-07-10 2002-12-19 Semiconductor device with insulator and manufacturing method therefor

Country Status (6)

Country Link
US (1) US20040016987A1 (zh)
JP (1) JP2004047624A (zh)
KR (1) KR20040005580A (zh)
CN (1) CN1467812A (zh)
DE (1) DE10311314A1 (zh)
TW (1) TW200401395A (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157385B2 (en) 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
DE10361697B4 (de) * 2003-12-30 2011-08-11 Infineon Technologies AG, 81669 Verfahren zum Herstellen einer Grabenstruktur mit Oxidationsauskleidung, zum Herstellen einer integrierten Halbleiterschaltungsanordnung oder eines Chips, zum Herstellen eines Halbleiterbauelements sowie mit diesem Verfahren hergestellte integrierte Halbleiterschaltungsanordnung, hergestellter Chip, hergestelltes Halbleiterbauelement
WO2005088694A1 (ja) * 2004-03-16 2005-09-22 Ishikawajima-Harima Heavy Industries Co., Ltd. 半導体装置の製造方法
US7053010B2 (en) 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
JP4305427B2 (ja) * 2005-08-02 2009-07-29 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2008091614A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
TW200913169A (en) * 2007-09-13 2009-03-16 Powerchip Semiconductor Corp Method of fabricating flash memory
US8472716B2 (en) * 2007-12-05 2013-06-25 Canon Kabushiki Kaisha Block-based noise detection and reduction method with pixel level classification granularity
US8105956B2 (en) * 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
JP2010206218A (ja) * 2010-06-07 2010-09-16 Hitachi Kokusai Electric Inc シリコン酸化膜の形成方法
JP5457287B2 (ja) * 2010-06-24 2014-04-02 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP5204809B2 (ja) * 2010-07-02 2013-06-05 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体デバイスの製造方法
US9006116B2 (en) 2011-06-03 2015-04-14 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus
US10796942B2 (en) * 2018-08-20 2020-10-06 Stmicroelectronics S.R.L. Semiconductor structure with partially embedded insulation region
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
JP7469209B2 (ja) 2020-10-01 2024-04-16 株式会社東海理化電機製作所 半導体集積回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4871689A (en) * 1987-11-17 1989-10-03 Motorola Inc. Multilayer trench isolation process and structure
DE59409300D1 (de) * 1993-06-23 2000-05-31 Siemens Ag Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
JPH09172061A (ja) * 1995-12-18 1997-06-30 Fuji Electric Co Ltd 半導体装置の製造方法
US6064104A (en) * 1996-01-31 2000-05-16 Advanced Micro Devices, Inc. Trench isolation structures with oxidized silicon regions and method for making the same
US5926717A (en) * 1996-12-10 1999-07-20 Advanced Micro Devices, Inc. Method of making an integrated circuit with oxidizable trench liner
US6136664A (en) * 1997-08-07 2000-10-24 International Business Machines Corporation Filling of high aspect ratio trench isolation
US6274455B1 (en) * 1997-12-29 2001-08-14 Hyundai Electronics Industries Co., Ltd. Method for isolating semiconductor device
US5989977A (en) * 1998-04-20 1999-11-23 Texas Instruments - Acer Incorporated Shallow trench isolation process
TW469579B (en) * 1998-09-19 2001-12-21 Winbond Electronics Corp Method for producing shallow trench isolation (STI)
US6297128B1 (en) * 1999-01-29 2001-10-02 Vantis Corporation Process for manufacturing shallow trenches filled with dielectric material having low mechanical stress
US6391784B1 (en) * 1999-07-21 2002-05-21 Advanced Micro Devices, Inc. Spacer-assisted ultranarrow shallow trench isolation formation
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
US6358785B1 (en) * 2000-06-06 2002-03-19 Lucent Technologies, Inc. Method for forming shallow trench isolation structures
US6316331B1 (en) * 2000-10-13 2001-11-13 Vanguard International Semiconductor Corp. Method of making dishing-free insulator in trench isolation
US6573154B1 (en) * 2000-10-26 2003-06-03 Institute Of Microelectronics High aspect ratio trench isolation process for surface micromachined sensors and actuators
KR100346844B1 (ko) * 2000-12-09 2002-08-03 삼성전자 주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
WO2002069394A1 (en) * 2001-02-27 2002-09-06 Fairchild Semiconductor Corporation Process for depositing and planarizing bpsg for dense trench mosfet application
US6576530B1 (en) * 2002-10-01 2003-06-10 Nanya Technology Corporation Method of fabricating shallow trench isolation

Also Published As

Publication number Publication date
JP2004047624A (ja) 2004-02-12
KR20040005580A (ko) 2004-01-16
CN1467812A (zh) 2004-01-14
US20040016987A1 (en) 2004-01-29
DE10311314A1 (de) 2004-02-26

Similar Documents

Publication Publication Date Title
TW200401395A (en) Semiconductor device with insulator and manufacturing method therefor
JP3712356B2 (ja) 成膜方法および半導体装置の製造方法
TWI644395B (zh) Semiconductor device and method of manufacturing same
KR100330163B1 (ko) 반도체 장치의 텅스텐 콘택 플러그 형성 방법
TWI282141B (en) Semiconductor device and manufacturing method thereof
US20090093100A1 (en) Method for forming an air gap in multilevel interconnect structure
JP2008103645A (ja) 半導体装置の製造方法
JP2000164716A (ja) 半導体装置及びその製造方法
TW201330103A (zh) 減少間隙填充製程期間基板差排之方法
US20220223537A1 (en) Method for fabricating interconnection using graphene
TW200945583A (en) Semiconductor device and method of manufacturing the same
EP1596432A1 (en) Semiconductor device and manufacturing method thereof
JP2000332099A (ja) 半導体装置およびその製造方法
US8404559B2 (en) Semiconductor device production method and semiconductor device
KR20040050971A (ko) 반도체 소자를 제조하기 위한 갭 필 방법
JP2008010739A (ja) 半導体装置およびその製造方法
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
JP4810077B2 (ja) 半導体装置の製造方法
KR20130042304A (ko) 반도체 소자의 제조 방법
JPH0888321A (ja) 半導体装置の製造方法及び半導体装置の構造
US20090051037A1 (en) Semiconductor device and method of manufacture thereof
KR100811449B1 (ko) 반도체 소자 및 그 제조 방법
JP2006269766A (ja) 半導体装置及びその製造方法
JP2006179645A (ja) 半導体装置及びその製造方法
TW202117861A (zh) 半導體裝置的形成方法