TW200308046A - Mounting method and mounting apparatus - Google Patents

Mounting method and mounting apparatus Download PDF

Info

Publication number
TW200308046A
TW200308046A TW092109690A TW92109690A TW200308046A TW 200308046 A TW200308046 A TW 200308046A TW 092109690 A TW092109690 A TW 092109690A TW 92109690 A TW92109690 A TW 92109690A TW 200308046 A TW200308046 A TW 200308046A
Authority
TW
Taiwan
Prior art keywords
processing chamber
local processing
patent application
item
scope
Prior art date
Application number
TW092109690A
Other languages
English (en)
Other versions
TWI297188B (zh
Inventor
Akira Yamauchi
Katsumi Terada
Satoru Naraba
Takashi Hare
Original Assignee
Toray Eng Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Eng Co Ltd filed Critical Toray Eng Co Ltd
Publication of TW200308046A publication Critical patent/TW200308046A/zh
Application granted granted Critical
Publication of TWI297188B publication Critical patent/TWI297188B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

200308046 玖、發明說明 【發明所屬之技術領域】 本發明係關於用以使由晶片或基板等所構成的被接合 物彼此進行接合的安裝方法及安裝裝置，尤其是關於用以 形成具有使接合部自周圍局部地密閉之可動壁的局部處理 室構造的安裝方法及安裝裝置者。 【先前技術】 被接合物彼此的接合，例如以將晶片以面朝下的形態接 近基板將晶片與基板的電極彼此壓合（必要時倂用加熱） 的方式進行接合之安裝方法爲已知。又，於此安裝時，係 以處理室將安裝部圍住成實質上的密閉之狀態，於使處理 室內作成爲特殊的環境狀態而進行各種處理之後（或者， 於使處理室內減壓作成爲設定的真空狀態之後）進行安裝 的方法亦爲習知。 然而，過去，於採用上述般的處理室構造之情況，使內 部減壓的處理室爲實質上使全體作成爲剛體構造，爲了在 此處理室內進行安裝，係使安裝裝置的全體或其大部分作 成爲以處理室覆蓋的構造。因此，包含著處理室的裝置全 體較爲龐大，導致裝置的大型化與成本增加的問題。又， 由於加大了處理室內的容積，爲了減壓成設定的真空度或 取代成特殊氣體所要的時間要增加，且欲達到高真空度會 有困難，也是問題所在。 【發明內容】 因此，本發明之目的在於提供可使接合部與其周邊自周 6 312/發明說明書(補件)/92-07/92109690 200308046 圍局部地有效率地密閉，且於接合時可在維持著該 態進行與接合動作之連動，形成密閉空間的形狀可 改變之局部處理室構造，利用該局部處理室構造可 的裝置迅速而容易地達成設定的真空度與特殊氣 等，藉此，提供可容易而廉價地作成可滿足各種的 理條件與安裝條件的安裝方法及安裝裝置。 爲了達成上述目的，本發明之安裝方法，其特徵 係使隔著間隔之相對向的兩被接合物的相對位置 後，使位於兩被接合物的周圍之可動壁移動至與一 接合物保持機構相抵，形成具有局部的密閉空間的 理室構造並同時使兩被接合物封閉入該局部處理室 經過對該局部處理室進行減壓作成設定的真空狀態 後，於朝向使該局部處理室的容積縮小的方向來移 被接合物保持機構之同時，跟隨著該移動而使前述 移動將兩被接合物壓合以進行接合者。 於此安裝方法中，於經過作成爲上述設定的真空 步驟後，可直接進入包含接合步驟的安裝步驟中， 進入安裝步驟之前，亦可經過具備各種的處理步驟 條件之步驟。 例如，於上述安裝方法中，亦可於將該局部處理 壓成爲設定的真空狀態之後，於局部處理室內用能 能量粒子對被接合物的接合面施行洗淨，然後，使 接合物保持機構移動並使跟隨其移動之前述可動壁 將兩被接合物壓合進行接合。 312/發明說明書(補件)/92-07/92109690 密閉狀 適當地 用小型 體環境 要求處 在於， 對準之 方的被 局部處 內，於 之步驟 動前述 可動壁 狀態的 惟，於 與各種 室內減 量波或 前述被 移動， 7 200308046 此場合，可使前述用能量波或能量粒子之洗淨在前述設 定的真空狀態下進行。又，亦可使前述用能量波或能量粒 子之洗淨在局部處理室內減壓成爲設定的真空狀態下進 行，於洗淨後接合前再將局部處理室內以大氣壓之惰性氣 體或非氧化性氣體取代。作爲能量波或能量粒子，可用電 漿、離子束、原子束、自由基線束、雷射等，其中，就取 用容易性、裝置的成本與構造的簡易性考量，以使用電漿 爲佳。 又，於前述安裝方法中，亦可於將局部處理室內減壓成 設定的真空狀態之前或之後，對一方的被接合物的接合面 塗佈封止材，於塗佈著該封止材的狀態下且爲前述設定的 真空狀態下，使前述被接合物保持機構移動並使跟隨其移 動之前述可動壁移動，使兩被接合物的接合部以前述封止 材壓合而進行接合。作爲封止材，可使用例如，非導電性 接著劑（含糊劑及薄膜兩種形態）或異向導電性接著劑（含 糊劑及薄膜兩種形態）。 再者，於前述安裝方法中，亦可於將局部處理室內減壓 成設定的真空狀態後，使該局部處理室內作成爲特定的氣 體環境，於該氣體環境下，使前述被接合物保持機構移動 並使跟隨其移動之前述可動壁移動，將兩被接合物壓合進 行接合。此情況，亦可使局部處理室內作成爲大氣壓之特 定的氣體環境。作爲特定的氣體，可使用惰性氣體（例如 氬氣）、非氧化氣體（例如氮氣）、還原氣體（例如氫氣）、 取代氣體（例如具氟基等之取代基之氣體）等之中的任一 8 312/發明說明書(補件)/92-07/92109690 200308046 者。例如，於使用焊料突塊之加熱接合的情況，可在取代 成氮氣氣體的環境下進行無焊料接合。 又，於前述安裝方法中，可使前述可動壁的動作力因應 於當時的動作控制爲適當的力。例如’於作成爲前述設定 的真空狀態之步驟中，藉由以可動壁之對被接合物保持機 構的相抵力使局部處理室內作成爲對外部爲密封狀態，可 使局部處理室內確實地作成爲設定的真空狀態。 又，於使前述被接合物保持機構移動並使跟隨其移動之 前述可動壁移動之時，藉由使經由局部處理室內壓對前述 被接合物保持機構作用之力與前述可動壁之對被接合物保 持機構的相抵力實質上成爲平衡，可使得用以使前述被接 合物保持機構移動並使跟隨其移動之前述可動壁移動所要 的力抑制於較低，而可達成更爲圓滑的動作。 再者，於使前述被接合物保持機構移動並使跟隨其移動 之前述可動壁移動，且以一方的被接合物對另一方的被接 合物加壓之時，可使前述可動壁之對被接合物保持機構的 相抵力減低，利用局部處理室內壓進行加壓之方式進行。 例如於將上側的被接合物以單方支撐構造的保持頭保持的 情況，與自保持頭側加壓之方法相比，於上述般的方法中， 藉由保持頭側之加壓可作成爲不需施加力矩的方式而進 行，而可達成高精密度的安裝。因而，亦可使用這樣的方 式。 本發明之安裝裝置，係使隔著間隔之相對向的兩被接合 物的相對位置對準之後，將兩被接合物壓合進行接合者； 9 312/發明說明書(補件)/92-07/92109690 200308046 其特徵在於，係由下述者所構成，其乃：位於兩被接合物 的周圍，可移動到與一方的被接合物保持機構相抵形成可 使兩被接合物封閉入內部之具有局部的密閉空間之局部處 理室構造，而且，可跟隨著前述被接合物保持機構的移動 而朝向使局部處理室的容積縮小之方向移動之可動壁；與 使前述局部處理室內減壓作成爲設定的真空狀態之真空抽 氣機構。 於此安裝裝置中，作爲用以移動前述可動壁之機構，以 具有圓筒機構爲佳。若如此般作成，經由對圓筒機構之各 埠的供給壓力之控制，可容易地移動可動壁，並且可容易 且精確地控制可動壁的動作力。於此可動壁的前端部，以 設置有可彈性變形的封止材爲佳。藉由該封止材，可容易 地使可動壁的前端部與被接合物保持機構密合，藉此，可 使局部處理室內自周圍確實地密封住。又，於進行晶片與 基板的平行度調整與對齊位置調整之情況，因於此封止材 的彈性變形，亦可將此等調整的部分吸收。 又，此安裝裝置，可具有用以在前述局部處理室內以能 量波或能量粒子將被接合物的接合面洗淨之機構。又，亦 可具有於以前述能量波或能量粒子洗淨時及/或洗淨後使 前述局部處理室內作成爲惰性氣體環境或非氧化氣體環境 之氣體供給機構。 能量波或能量粒子，如前述般以電漿爲佳，於使用電漿 的情況，兩被接合物保持機構以作成爲具備有電漿產生用 電極的構成爲佳。藉此，可容易地在局部處理室內進行設 10 31 ：2/發明說明書(補件)/92-〇7/921 〇969〇 200308046 定的電漿洗淨。 又，前述安裝裝置，亦可作成爲具有用以對一方的被接 合物的接合面塗佈封止材的機構之構成。作爲封止材，以 使用非導電性接著劑或異向導電性接著劑爲佳。 又，前述安裝裝置，可作成爲具有於將局部處理室內減 壓成設定的真空狀態之後用以使該局部處理室內作成爲特 定的氣體環境之特定氣體供給機構的構成。作爲特定的氣 體，如前述般，可用惰性氣體、非氧化氣體、還原氣體、 取代氣體之任一者。 又，前述安裝裝置，亦可作成爲於至少一方的被接合物 保持機構具備有加熱機構的構成。於要求倂用加熱之安裝 的情況，可經由此加熱機構對接合部進行加熱。 又，於前述安裝裝置中，以於至少一方的被接合物保持 機構具備有用以將被接合物靜電:性地保持的靜電吸盤機構 爲佳。由於靜電吸盤機構即使於真空中亦可發揮靜電保持 力，故即使於局部處理室內減壓之時，也可沒有問題地維 持著被接合物的保持狀態。作爲此保持機構，如後述的圖 1所示般，可具備靜電吸盤、電漿電極、加熱器之3層的 電極形式。 於這樣的本發明之安裝方法及裝置中，由於係使用可動 壁來形成局部處理室構造，故可只對相對之被接合物部分 有效率地局部地密閉，不需使用大型的處理室，因而，裝 置全體不需大型化即可簡單而廉價地形成所須目標之真空 狀態。又，由於此可動壁係跟隨著一方的被接合物保持機 11 312/發明說明書(補件)/92-07/92109690 200308046 構的移動而移動，隨之產生的局部處理室的容積亦可適當 地縮小，故兩被接合物可在維持於作爲目標之環境條件下 壓合’而可進行所要的接合。其結果，雖是小型的裝置， 卻可得到有效率且高可靠性的接合狀態，而可進行高可靠 性的安裝。 【貫施方式】 以下，就本發明之較佳的實施形態參照圖式加以說明。 圖1爲顯示本發明之一實施形態之安裝裝置i。於圖 中’顯示作爲隔著間隔之相對向的被接合物之一方爲晶片 2、另一方爲基板3的情況之例示。於晶片2上設置有複 數的突塊4 (於圖1中顯示2個突塊4 )，於基板3上設置 有對應的墊5 (例如電極等）。晶片2保持於作爲一方的被 接合物保持機構之晶片保持機構6上，基板3則保持於作 爲另一方的被接合物保持機構之基板保持機構7上。於本 實施形態中，晶片保持機構6係作成爲可沿Z方向（上下 方向）調整位置者，基板保持機構7則作成爲可沿X、Y方 向（水平方向）及/或旋轉方向（0方向）調整位置者。 又，於上述中，晶片2係指例如：I C晶片、半導體晶片、 光元件、表面安裝構件、晶圓等，不論其種類與大小之接 合於基板3側之全部者。突塊4係指例如：焊料突塊、拴 釘（Stud)突塊等之與設置於基板3上之墊5接合之全部 者。又，基板3係指例如：樹脂基板、玻璃基板、薄膜 基板、晶片、晶圓等’不論其種類與大小之接合於晶片2 側的各種之全部。墊5係指例如：配有電氣配線的電極、 12 312/發明說明書(補件)/92-07/92109690 200308046 未連接電氣配線之假電極等之與設置於晶片2上之突塊4 接合之全部者。 又，於本實施形態中，於晶片保持機構6中之直接保持 晶片2的部分，及於基板保持機構7中之直接保持基板3 的部分，係構成於電極機具8、9中，分別構成爲可發揮 作爲電漿產生用電極之作用者，並且內藏著加熱器而可透 過至少一方的電極機具將被接合物加熱，而且具備靜電吸 盤機構作成爲可將至少一方的被接合物經由靜電性而保 持。關於加熱器及靜電吸盤機構於圖式中係被省略，兩者 皆可採用市售之眾所周知者。圖1中之l〇a爲內藏於基板 保持機構7側之靜電吸盤機構用的電極端子，1 1 a爲電漿 電極用的端子，1 2 a爲加熱器用的端子，係作成爲透過電 極連接線1 3而供給電力之構成。作爲形成樣式（p a t t e r η ) 以自表層起爲靜電吸盤、電漿電.極、加熱器之順序爲佳。 同樣地，1 〇 b爲內藏於晶片保持機構6側之靜電吸盤機構 用的電極端子，1 1 b爲電漿電極用的端子，1 2 b爲加熱器 用的端子。 於兩被接合物2、3的周圍，設置有：可移動到與一方 的被接合物保持機構（本實施形態中爲晶片保持機構6 )相 抵形成可使兩被接合物2、3封閉入內部之具有局部的密 閉空間之局部處理室構造（圖1中之以2點鏈線顯示出局 部處理室1 4 )，且經由上述相抵狀態，可跟隨著前述被接 合物保持機構（本實施形態中爲晶片保持機構6 )的移動而 朝向使局部處理室1 4的容積縮小之方向（本實施形態中爲 13 312/發明說明書(補件)/92-07/92109690 200308046 往下降方向移動）移動之可動壁1 5。此可動壁1 5係構成 爲筒狀的剛體壁構造，藉由具備有可動壁上昇埠16、可動 壁下降璋1 7及內部密封機構1 8之圓筒機構i 9，作成爲 可朝圖1的上下方向移動之構成。於可動壁15的前端部， 設置有可彈性變形的封止材2 0，經由上述之相抵狀態，可 使局部處理室1 4內部作成爲對外部爲確實地密封、密閉 之構成。 於基板保持機構7側，對於上述般形成之局部處理室 1 4，連接有作爲真空抽氣機構的真空泵2 1，其係用以使 該局部處理室1 4內減壓作成爲設定的真空狀態者。局部 處理室1 4內的空氣或氣體，經由通過抽氣路徑2 2由真空 栗2 1抽氣。又’於基板保持機構7側設置有用以將氯氣 (Ar氣體）等的特定氣體供給到局部處理室1 4內之氣體供 給路徑2 3，其可由上述抽氣路徑2 2兼用，亦可於抽氣路 徑2 2之外另外設置。 使用這樣地構成之安裝裝置1，本發明之安裝方法可經 由後述般的各種實施形態來實施。圖2 ~圖5係顯示代表之 形態。 首先，於圖2所示之第1實施例之安裝方法中，於被接 合物安置步驟中，將晶片2保持於晶片保持機構6側而將 基板3保持於基板保持機構7側。接著，於對齊步驟中， 將辨識機構2 4 (例如，上下2側的辨識機構）插入兩被接 合物2、3之間，讀取位置對準用的上下辨識標記，依據 該讀取的資訊，使基板保持機構7沿X、Y方向，必要時 14 312/發明說明書(補件)/92-07/92109690 200308046 再沿Θ方向調整，使兩被接合物2、3在設定的精密度範 圍內。 對齊後，透過可動壁上昇埠1 6向圓筒機構1 9供給用以 使可動壁15產生移動的壓力，移動可動壁15至可動壁 1 5的前端移動到抵到晶片保持機構6的下面爲止。藉此， 可形成對於周圍爲實質上密閉的局部處理室1 4，使兩被接 合物2、3封閉入此局部的密閉空間內。藉由形成局部處 理室1 4的狀態，通過抽氣路徑2 2由真空泵2 1抽氣，使 局部處理室1 4內減壓（抽真空）作成爲設定的真空狀態。 作爲設定的真空狀態，可作成爲例如1 3 0 X 1 0 — 1 P a以下 的真空度。由於係使用靜電吸盤來保持晶片2與基板3， 故即使作成爲高真空度亦可無問題地維持被接合物之保持 狀態。且，在此之後，於維持著此真空度的局部處理室1 4 之情況，藉由使可動壁1 5對晶片保持機構6之相抵力保 持於上當的大小，可使局部處理室1 4內部確實地密封， 而使內部維持於設定的真空狀態。 然後，將被接合物的接合面以能量波或能量粒子洗淨。 此洗淨雖在上述的高真空狀態中亦可進行，惟，由於本實 施形態中係使用電漿作爲能量波或能量粒子，故爲了有效 率且容易地產生電紫，於使局部處理室14內減壓成設定 的真空度後，須透過氣體供給路徑2 3供給必要量的A:r氣 體，於使局部處理室1 4內保持於設定的真空度下作成爲 Ar氣體環境。 此狀態下’於局部處理室1 4內，在上下的電極（電極機 15 312/發明說明書(補件)/92-07/92109690 200308046 具8、9 )間使其產生電漿，藉由產生的電漿將被接合物的 接合面上之有機物與雜物飛濺而將接合面洗淨。藉由此洗 淨，接合面的表面成爲活化之狀態。於此Ar氣體環境下 之電漿洗淨中，藉由使上下的電極之極性交互地切換，可 使電漿的照射方向交互切換，可有效果地進行晶片2側及 基板3側的兩接合面之洗淨。 然後，使藉由上述電漿洗淨之接合面的表面經活化的晶 片2與基板3接合。於接合步驟中，使晶片保持機構6下 降，抵接著晶片保持機構6之可動壁1 5亦跟隨其下降， 由於此間可動壁1 5 —直保持於抵接著晶片保持機構6的 下面之狀態，故局部處理室1 4的容積雖被縮小，局部處 理室1 4內的密閉狀態仍維持於原來的良好狀態。惟，此 時只要使經由局部處理室1 4的內壓（真空壓）作用於晶片 保持機構6的力（用以使晶片保持機構6下降的力）’與可 動壁 1 5之對晶片保持機構 6之相抵力控制於一定的關 係，則可使晶片保持機構6的下降力抑制於較小，且於晶 片2與基板3抵接之後的用以經由晶片保持機構6之接合 的加壓力之控制可變得容易。 又，只要使經由局部處理室1 4的內壓（真空壓）作用於 晶片保持機構6的力（用以使晶片保持機構6下降的力）’ 與可動壁1 5之對晶片保持機構6之相抵力作成爲實質上 爲平衡之狀態，則於保持頭爲單方支撐構造的情況，不會 產生力矩，於平行度、位置精密度上是有利的。此處，所 謂之「作成爲實質上爲平衡之狀態」，係指即使於上下方向 16 312/發明說明書(補件)/92-07/92109690 200308046 有若干的偏差，亦可維持昇降軸，故不會有所妨礙。又， 即使作成爲實質上爲平衡之狀態，由於相抵力沒有變化’ 故可維持確實的密封狀態於其原來的狀態。 晶片2的突塊4與基板3的墊5相抵接而可接合，由於 兩表面經由前述電漿洗淨而成爲活化狀態，且係自接合面 將有機物與氧化物去除之狀態，故可在真空中進行常溫接 合。 圖3顯示第2實施例之安裝方法。於本實施例中，自被 接合物之安置到在Ar氣體環境下之倂用電極切換之電漿 洗淨的步驟，實質上係與圖2所示之第1實施例相同。於 本第2實施例中，於設定的真空下之Ar氣體環境下進行 倂用電極切換之電漿洗淨後，透過氣體供給路徑2 3將Ar 氣體供給到局部處理室1 4內，使局部處理室1 4內取代成 大氣壓的Ar氣體（大氣壓的惰性氣體）。又，隨之處理室 壁上昇埠的壓力也下降到可維持密封的程度。 而且，於大氣壓之Ar氣體環境狀態中，使晶片保持機 構6下降’抵接於晶片保持機構6之可動壁1 5也隨之下 降，而使晶片2的突塊4與基板3的墊5壓合而接合。於 前述的真空中，於處理室壁密封部承受著壓力，於上下保 持機構有微妙的傾斜的情況會產生力矩，會有發生數g m 程度的安裝位置偏移的可能性。然而，若回到大氣壓下進 行安裝，則不會產生力矩，可進行更高精密度的安裝。此 時，於本實施例中，更進一步倂用加熱進行接合。加熱， 可藉由前述之內藏加熱器進行。於此接合步驟中，晶片2 17 312/發明說明書(補件)/92-07/92109690 200308046 與基板3的接合面，由於在前置步驟中經由Ar氣體環境 下之電漿洗淨使表面成爲活化的狀態，故於比較低溫的加 熱即可進行所要的接合。亦即，晶片2的突塊4與基板3 的墊5之設定的金屬接合可於低溫加熱下達成。 圖4顯示第3實施例之安裝方法。於本實施例中，於被 接合物之安置的階段中，或於對齊後的階段中，在一方的 被接合物（於本實施例中爲基板3 )的接合面上塗佈以封止 材3 1 (於本實施例中爲非導電性接著劑[以下簡稱爲 NC P ( Ν ο η - C o ndu c t i v e Paste)])，於對齊後，使可動壁 1 5上昇形成局部處理室1 4，並將其內部抽真空。於此階 段中，接著劑中所含有的空氣會先脫除。將局部處理室1 4 內作成爲設定的真空狀態，使晶片保持機構6及可動壁1 5 下降，將晶片2的突塊4壓合於基板3的墊5上。此時， 所塗佈的封止材3 1會向外側擠壓擴散，由於在設定的真 空狀態之封止材3 1爲流動的，故可抑制空氣的殘留。而 且，於與此同時（或剛完成此之後）倂用加熱將晶片2的突 塊4與基板3的墊5接合，同時使封止材3 1硬化。於此 封止材3 1的硬化時，若殘留有空氣，則因於加熱之體積 增加會有形成孔隙殘留之顧慮，惟，由於係在設定的真空 狀態下之加熱接合，故可達成無孔隙的接合。 圖5顯示第4實施例之安裝方法。於本實施例中，作爲 晶片2的突塊，係設置著可加熱熔融的焊球突塊4 a。於本 實施例中，自被接合物之安置到抽真空的步驟，實質上係 與圖2所示之第1實施例爲相同。於本第4實施例中，於 18 312/發明說明書(補件)/92-07/92109690 200308046 使局部處理室1 4內作成爲設定的真空狀態後，將該局部 處理室1 4內取代成特定的氣體環境。於本實施例中，作 爲特定的氣體係使用非氧化氣體，尤其是使用大氣壓之氮 氣氣體（N 2氣體）。於使局部處理室1 4內取代成大氣壓的 氮氣氣體之後，使晶片保持機構6及可動壁1 5下降，將 晶片2的焊球突塊4 a壓合於基板3的墊5上，進行加熱 接合。由於係於氮氣氣體環境中之加熱接合，故可抑制加 熱所伴生之二次氧化，藉由焊料焊球突塊4 a與墊5可作 成可靠性高的接合。 如圖2 ~圖5所示般，於本發明中，可採用各種條件之安 裝形態。於任一的形態中，皆作成爲可藉由可動壁1 5的 上下移動可有效率地形成局部處理室1 4，以圓筒機構1 9 使可動壁1 5上下移動，並可跟隨晶片保持機構6下降， 於接合動作時使局部處理室1 4內可維持於作爲目標之環 境之構成，故可達成可靠性高的接合狀態。 如此般，若使用本發明之安裝方法及安裝裝置，由於係 作成爲藉由可動壁可簡單且有效率地形成局部處理室，於 經過使該局部處理室內作成爲設定的真空狀態之步驟後， 使局部處理室內作成爲目標之環境，並維持其狀態下朝向 使局部處理室的容積縮小之方向使被接合物保持機構與可 動壁移動而可達成設定的接合的構成，雖爲小型裝置，卻 可有效率地得到高可靠性的接合狀態。 (產業上之可利用性） 本發明之安裝方法及安裝裝置，可適用於在設定的環境 19 312/發明說明書(補件)/92-07/92109690 200308046 下進行之所有的女裝作業’尤其是在要求裝置的小型化與 使用少量的氣體之特定的安裝用環境的形態之情況是最適 合者。 【圖式簡單說明】 圖1爲本發明之一實施形態之安裝裝置的縱剖視圖。 圖2爲顯示用圖1之安裝裝置所實施之本發明之第2實 施例之安裝方法的步驟流程圖。 圖3爲顯示用圖1之安裝裝置所實施之本發明之第2實 施例之安裝方法的步驟流程圖。 圖4爲顯示用圖1之安裝裝置所實施之本發明之第3實 施例之安裝方法的步驟流程圖。 圖5爲顯示用圖1之安裝裝置所實施之本發明之第4實 施例之安裝方法的步驟流程圖。 (元件符號說明） 1 安裝裝置 2 作爲一方的被接合物的晶片 3 作爲另一方的被接合物的基板 4 突塊 4 a 焊球突塊 5 墊 6 晶片保持機構 7 基板保持機構 8、9電極機具 1 0 a、1 0 b 靜電吸盤機構用的電極端子 20 312/發明說明書(補件)/92-07/92109690 200308046 1 1 a、1 1 b 電漿電極用的端子 1 2 a、1 2 b 加熱器用的端子 13 電極連接線 14 局部處理室 15 可動壁 16 可動壁上昇埠 17 可動壁下降埠 18 內部密封機構 19 圓筒機構 20 可彈性變形的封止材 2 1 真空泵 2 2 抽氣路徑 23 氣體供給路徑 2 4 辨識機構 3 1 封止材 312/發明說明書(補件)/92-07/92109690

Claims (1)

  1. 200308046 拾、申請專利範圍 1 · 一種安裝方法，其特徵在於，係使隔著間隔之相對向 的兩被接合物的相對位置對準之後，使位於兩被接合物的 周圍之可動壁移動至與一方的被接合物保持機構相抵，形 成具有局部的密閉空間的局部處理室構造並同時使兩被接 合物封閉入該局部處理室內，於經過對該局部處理室進行 減壓作成設定的真空狀態之步驟後，於朝向使該局部處理 室的容積縮小的方向來移動前述被接合物保持機構之同 時’跟隨著該移動而使前述可動壁移動將兩被接合物壓合 以進行接合者。 2 ·如申請專利範圍第i項之安裝方法，其係於將該局部 處理室內減壓成爲設定的真空狀態之後，於局部處理室內 用能量波或能量粒子對被接合物的接合面施行洗淨，然 後’使前述被接合物保持機構移動並使跟隨其移動之前述 可動壁移動，將兩被接合物壓合進行接合。 3 ·如申請專利範圍第2項之安裝方法，其係使前述用能 量波或能量粒子之洗淨在前述設定的真空狀態下進行者。 4 ·如申請專利範圍第2項之安裝方法，其係使前述用能 量波或能量粒子之洗淨在局部處理室內減壓成爲設定的真 空狀態下進行，於洗淨後接合前將局部處理室內以大氣壓 之惰性氣體或非氧化性氣體取代者。 5 ·如申請專利範圍第2項之安裝方法，其中，前述能量 波或能量粒子爲電漿。 6 ·如申請專利範圍第1項之安裝方法，其係於將局部處 22 312/發明說明書(補件)/92-07/92109690 200308046 理室內減壓成設定的真空狀態之前或之後，對一方的被接 合物的接合面塗佈封止材，於塗佈著該封止材的狀態下且 爲前述設定的真空狀態下，使前述被接合物保持機構移動 並使跟隨其移動之前述可動壁移動’使兩被接合物的接合 部以前述封止材壓合而進行接合。 7 .如申請專利範圍第6項之安裝方法，其中，前述封止 材爲非導電性接著劑或異向導電性接著劑。 8 .如申請專利範圍第1項之安裝方法，其係於將局部處 理室內假壓成設定的真空狀態後’使該局部處理室內作成 爲特定的氣體環境，於該氣體環境下，使前述被接合物保 持機構移動並使跟隨其移動之前述可動壁移動，將兩被接 合物壓合進行接合。 9 .如申請專利範圍第8項之安裝方法，其係使局部處理 室內作成爲大氣壓之特定的氣體環境者。 1 0 .如申請專利範圍第8項之安裝方法，其中，作爲前 述之特定氣體，係使用惰性氣體、非氧化氣體、還原氣體、 取代氣體。 1 1 .如申請專利範圍第1項之安裝方法，其於作成爲前 述設定的真空狀態之步驟中，藉由前述可動壁之與被接合 物保持機構的相抵力使局部處理室內對外部成爲密閉者。 1 2 .如申請專利範圍第1項之安裝方法，其於使前述被 接合物保持機構移動並使跟隨其移動之前述可動壁移動之 時，係使經由局部處理室內壓對前述被接合物保持機構作 用之力與前述可動壁之對被接合物保持機構的相抵力實質 23 312/發明說明書(補件)/92-07/92109690 200308046 上成爲平衡者。 1 3 .如申請專利範圍第1項之安裝方法，其於使前述被 接合物保持機構移動並使跟隨其移動之前述可動壁移動’ 且以一方的被接合物對另一方的被接合物加壓之時’係使 前述可動壁之對被接合物保持機構的相抵力減低，利用局 部處理室內壓進行加壓者。 1 4 . 一種安裝裝置，其係使隔著間隔之相對向的兩被接 合物的相對位置對準之後，將兩被接合物壓合進行接合 者；其特徵在於，係具備：位於兩被接合物的周圍，可移 動到與一方的被接合物保持機構相抵形成可使兩被接合物 封閉入內部之具有局部的密閉空間之局部處理室構造，而 且，可跟隨著前述被接合物保持機構的移動而朝向使局部 處理室的容積縮小之方向移動之可動壁；與使前述局部處 理室內減壓作成爲設定的真空狀態之真空抽氣機構。 1 5 ·如申請專利範圍第1 4項之安裝裝置，其係具有可使 前述可動壁移動之圓筒機構者。 1 6 ·如申請專利範圍第1 4項之安裝裝置，其係於前述可 動壁的前端部設置有可彈性變形的封止材者。 1 7 ·如申請專利範圍第1 4項之安裝裝置，其係具有用以 在前述局部處理室內以能量波或能量粒子將被接合物的接 合面洗淨之機構者。 1 8 ·如申請專利範圍第1 7項之安裝裝置，其係具有於以 前述能量波或能量粒子洗淨時及/或洗淨後使前述局部處 理室內作成爲惰性氣體環境或非氧化氣體環境之氣體供給 24 312/發明說明書(補件)/92-07/92109690 200308046 機構者。 1 9 ·如申請專利範圍第1 7項之安裝裝置，其中，前述能 量波或能量粒子爲電漿。 2 0 ·如申請專利範圍第1 9項之安裝裝置，其中，兩被接 合物保持機構係具備有電漿產生用電極。 2 1 ·如申請專利範圍第1 4項之安裝裝置，其係具有用以 對一方的被接合物的接合面塗佈封止材的機構者。 2 2 .如申請專利範圍第2 1項之安裝裝置，其中，前述封 止材爲非導電性接著劑或異向導電性接著劑。 2 3 .如申請專利範圍第1 4項之安裝裝置，其係具有於將 局部處理室內減壓成設定的真空狀態之後用以使該局部處 理室內作成爲特定的氣體環境之特定氣體供給機構者。 2 4 .如申請專利範圍第2 3項之安裝裝置，其中，前述特 定的氣體爲惰性氣體、非氧化氣體、還原氣體、取代氣體 之任一者。 2 5 .如申請專利範圍第1 4項之安裝裝置，其係於至少一 方的被接合物保持機構具備有加熱機構者。 2 6 ·如申請專利範圍第1 4項之安裝裝置，其係於至少一 方的被接合物保持機構具備有用以將被接合物靜電性地保 持的靜電吸盤機構。 25 312/發明說明書(補件)/92-07/92109690
TW092109690A 2002-04-26 2003-04-25 Mounting method and mounting apparatus TW200308046A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002125815A JP4233802B2 (ja) 2002-04-26 2002-04-26 実装方法および実装装置

Publications (2)

Publication Number Publication Date
TW200308046A true TW200308046A (en) 2003-12-16
TWI297188B TWI297188B (zh) 2008-05-21

Family

ID=29267578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092109690A TW200308046A (en) 2002-04-26 2003-04-25 Mounting method and mounting apparatus

Country Status (7)

Country Link
US (1) US7279358B2 (zh)
JP (1) JP4233802B2 (zh)
KR (1) KR101010155B1 (zh)
CN (1) CN1650399A (zh)
AU (1) AU2003235378A1 (zh)
TW (1) TW200308046A (zh)
WO (1) WO2003092053A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564106B (zh) * 2011-03-28 2017-01-01 山田尖端科技股份有限公司 接合裝置以及接合方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245022B2 (en) * 2003-11-25 2007-07-17 International Business Machines Corporation Semiconductor module with improved interposer structure and method for forming the same
JP2005191556A (ja) * 2003-12-02 2005-07-14 Bondotekku:Kk ガス封入金接合方法及び装置
JP3790995B2 (ja) * 2004-01-22 2006-06-28 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに接合装置
DE102004034421A1 (de) * 2004-07-15 2006-02-09 Pac Tech - Packaging Technologies Gmbh Verfahren und Vorrichtung zur wechselseitigen Kontaktierung von zwei Wafern
US7304395B2 (en) * 2005-07-05 2007-12-04 Oki Electric Industry Co., Ltd. Semiconductor chip package
US7316554B2 (en) * 2005-09-21 2008-01-08 Molecular Imprints, Inc. System to control an atmosphere between a body and a substrate
WO2008156170A1 (ja) * 2007-06-20 2008-12-24 Japan E. M. Co., Ltd. 半田接合装置
FR2932945B1 (fr) * 2008-06-18 2010-09-03 Set Dispositif pour l'assemblage de composants a plots de soudure metalliques
JP2011108990A (ja) * 2009-11-20 2011-06-02 Shibuya Kogyo Co Ltd ボンディング装置
KR20120017259A (ko) * 2010-08-18 2012-02-28 삼성모바일디스플레이주식회사 주울열 봉지 장치 및 그것을 이용한 봉지 방법
US8844793B2 (en) * 2010-11-05 2014-09-30 Raytheon Company Reducing formation of oxide on solder
JP5892685B2 (ja) * 2011-06-28 2016-03-23 アピックヤマダ株式会社 圧着装置および圧着方法
US9105492B2 (en) * 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
KR101332082B1 (ko) * 2012-06-18 2013-11-22 삼성전기주식회사 카메라 모듈의 제조장치
KR101931358B1 (ko) * 2012-06-25 2018-12-31 삼성전자주식회사 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법
KR20140131420A (ko) * 2013-05-02 2014-11-13 삼성디스플레이 주식회사 라미네이팅 장치 및 이를 이용한 라미네이팅 방법
KR20140133675A (ko) * 2013-05-09 2014-11-20 삼성디스플레이 주식회사 유기발광 표시장치 제조용 라미네이터
KR101632847B1 (ko) 2015-12-22 2016-06-22 주식회사 신아텍 모바일 디스플레이용 커버 글라스 성형 장치
KR101632848B1 (ko) 2015-12-22 2016-06-22 주식회사 신아텍 커버 글라스 성형 방법 및 커버 글라스용 성형 금형체 어셈블리
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
JP6705727B2 (ja) * 2016-09-26 2020-06-03 ファスフォードテクノロジ株式会社 フリップチップボンダおよび半導体装置の製造方法
US11515286B2 (en) 2019-01-09 2022-11-29 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
US11205633B2 (en) 2019-01-09 2021-12-21 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5188280A (en) * 1989-04-28 1993-02-23 Hitachi Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
JPH0744135B2 (ja) * 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
EP0495111B1 (en) * 1990-07-18 1997-01-22 Nissha Printing Co., Ltd. Device and method of transfer printing
US5916513A (en) * 1997-08-04 1999-06-29 Motorola Method and apparatus for affixing components to a substrate when a manufacturing line ceases operation
JP3400338B2 (ja) * 1998-02-12 2003-04-28 株式会社新川 バンプボンディング装置
JP2001244279A (ja) * 2000-02-25 2001-09-07 Nec Niigata Ltd 基板の供給方法、基板供給装置、チップ供給装置およびチップ実装装置
JP3922870B2 (ja) * 2000-08-04 2007-05-30 東レエンジニアリング株式会社 実装方法
JP2002064268A (ja) * 2000-08-18 2002-02-28 Toray Eng Co Ltd 実装方法および装置
JP4822577B2 (ja) 2000-08-18 2011-11-24 東レエンジニアリング株式会社 実装方法および装置
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
WO2002056352A1 (fr) * 2001-01-15 2002-07-18 Lintec Corporation Appareil d'assemblage et procede d'assemblage
US20020187239A1 (en) * 2001-02-06 2002-12-12 Dusan Miljkovic Nutraceuticals and methods of obtaining nutraceuticals from tropical crops

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564106B (zh) * 2011-03-28 2017-01-01 山田尖端科技股份有限公司 接合裝置以及接合方法

Also Published As

Publication number Publication date
AU2003235378A1 (en) 2003-11-10
KR101010155B1 (ko) 2011-01-24
WO2003092053A1 (en) 2003-11-06
TWI297188B (zh) 2008-05-21
US20060016555A1 (en) 2006-01-26
US7279358B2 (en) 2007-10-09
CN1650399A (zh) 2005-08-03
JP4233802B2 (ja) 2009-03-04
KR20040102170A (ko) 2004-12-03
JP2003318229A (ja) 2003-11-07

Similar Documents

Publication Publication Date Title
TW200308046A (en) Mounting method and mounting apparatus
US7645681B2 (en) Bonding method, device produced by this method, and bonding device
JP5281739B2 (ja) 陽極接合装置
TWI242836B (en) Bonding apparatus and method
JP2009220151A (ja) 接合方法およびこの方法により作成されるデバイス、接合装置並びにこの方法により接合される基板
KR20060028439A (ko) 접합방법 및 접합장치
TW548760B (en) Mounting method and apparatus
TW200305233A (en) Semiconductor bonding method and multilayer semiconductor produced by the method
JP2014113633A (ja) 接合方法及び接合装置
JP2006134899A (ja) 接合方法および装置
JP2003249425A (ja) 実装方法および装置
JP2004119696A (ja) ボンディング方法、ボンディングステージ、及び電子部品実装装置
JP2006080100A (ja) 接合方法および装置
WO2004049428A1 (ja) 接合方法および装置
JP2002134906A (ja) 電子部品の熱圧着装置および熱圧着方法
JPH1012669A (ja) フリップチップの接続方法
JP2002050651A (ja) 実装方法
CN103203698A (zh) 一种用于低温超声阳极键合装置中的玻璃片夹持器
JPH10173007A (ja) ベアチップ搭載装置
JP2001338946A (ja) チップ実装方法
TW200406875A (en) Connection method and connection device and connected object
JP2002016108A (ja) 半導体装置及びその製造装置
CN103193199A (zh) 一种用于低温超声阳极键合装置中的硅片夹持器
JP2000133679A (ja) バンプ付電子部品の実装方法および実装体
JP3915624B2 (ja) 電子部品装着装置および電子部品装着方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees