KR101931358B1

KR101931358B1 - 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법

Info

Publication number: KR101931358B1
Application number: KR1020120068261A
Authority: KR
Inventors: 김영일; 김배형; 송종근; 이승헌; 조경일; 노용래; 이원석
Original assignee: 삼성전자주식회사; 경북대학교 산학협력단
Priority date: 2012-06-25
Filing date: 2012-06-25
Publication date: 2018-12-31
Also published as: KR20140003720A; US9136139B2; US20150140824A1; US8975096B2; US20130341303A1

Abstract

웨이퍼; 웨이퍼를 식각하여 형성되며, 플립 칩 본딩 시 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)을 수용하는 수용홈; 및 수용홈의 바닥면 일부를 식각하여 형성되는 이격홈을 포함하고, cMUT은 플립 칩 본딩 시 cMUT의 박막이 이격홈의 바닥면을 향하도록 수용홈에 삽입되고, 이격홈의 형성 시 식각되지 않은 수용홈의 바닥면에 안착되어 cMUT의 박막이 이격홈의 바닥면과 이격되어, 플립 칩 본딩 시 발생할 수 있는 양면 디자인 구조물을 가진 반도체 칩의 손상을 방지할 수 있다.

Description

지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법{JIG AND MANUFACTURING METHOD THEREOF AND FLIP CHIP BONDING METHOD FOR CHIPS COMPOSING ULTRASOUND PROBE USING JIG}

본 발명은 초음파 프로브를 구성하는 칩들의 플립 칩 본딩에 관한 것이다.

초음파 진단장치는 대상체의 표면에서 대상체 내부의 타겟 부위를 향해 초음파 신호를 조사하고, 반사된 초음파 신호(초음파 에코신호)를 수신하여 연부조직의 단층이나 혈류에 관한 이미지를 비침습으로 얻는 장치이다.

이러한 초음파 진단장치는 X선 장치, CT스캐너(Computerized Tomography Scanner), MRI(Magnetic Resonance Image), 핵의학 진단장치 등의 다른 영상진단장치와 비교할 때, 소형이고 저렴하며, 진단 영상을 실시간으로 표시하는 것이 가능하고, 방사선 피폭 위험이 없어 안전성이 높다는 장점을 가진다. 따라서, 초음파 진단장치는 산부인과 진단을 비롯하여, 심장, 복부 및 비뇨기과 진단을 위해 널리 이용되고 있다.

초음파 진단장치는 대상체 내부의 초음파 영상을 얻기 위해 초음파 신호를 대상체로 송신하고, 대상체로부터 반사된 초음파 에코신호를 수신하는 초음파 프로브를 포함한다.

일반적으로 초음파 프로브는 복수의 압전 변환 소자(압전 진동자)가 매트릭스 형상 또는 어레이 형상으로 평면 배치된 초음파 트랜스듀서를 포함하고, 이 압전 변환 소자는 전기 에너지와 기계적 진동 에너지를 상호 변환하여 초음파 신호를 송수신한다.

최근에는 새로운 개념의 비접촉 초음파 트랜스듀서인 정전 용량형 미세 가공 초음파 트랜스듀서(capacitive Micromachined Ultrasonic Transducer; cMUT, 이하 cMUT이라 함)가 개발되어 고효율의 초음파 송수신이 가능하게 되었다.

cMUT은 미세 가공된 수백 또는 수천 개로 이루어진 박막의 진동을 이용하여 초음파를 송수신하는 새로운 개념의 초음파 트랜스듀서로서, 초소형 전자 기계 시스템(Micro Electro Mechanical Systems; MEMS) 기술을 기반으로 제작된다. 일반 반도체 공정에서 사용되는 반도체 기판 위에 수천 Å 두께의 박막을 역시 수천 Å 두께의 에어 갭(air gap) 위에 제작하면 반도체 기판과 박막은 에어 갭을 사이에 두고 캐패시터를 형성한다.

이렇게 제작된 캐패시터에 교류 전류를 흘리면 박막이 진동하게 되고 이로 인해 초음파가 발생한다. 반대로 외부의 초음파에 의해 박막이 진동하게 되면 캐패시터의 정전 용량이 변하게 되고, 이러한 정전 용량의 변화를 검출함으로써 초음파를 수신한다.

cMUT은 그 하나의 직경이 수십 ㎛에 불과하기 때문에 수만 개를 배열한다고 해도 그 크기가 수 ㎜에 불과하며, 한 번의 제작 공정으로 수만 개의 센서를 동시에 정확하게 원하는 위치에 배열할 수 있기 때문에 압전형 센서를 이용하는 배열형 센서에 비하여 정확성이 비교가 안 될 만큼 뛰어나다는 장점을 가진다.

이러한 cMUT에 전기적 신호를 전달하기 위해서는 cMUT을 플립 칩 본딩과 같은 칩 본딩 방식으로 주문형 반도체(Application Specific Integrated Circuits; ASIC)와 같은 집적회로에 연결해야 한다.

플립 칩 본딩(flip chip bonding)은 집적회로가 형성된 반도체 칩에 그 집적회로와 전기적으로 연결되는 솔더 볼(솔더 범프)를 형성하고, 이를 이용하여 반도체 칩을 기판에 직접 실장하는 기술이다. 플립 칩 본딩은 솔더 볼을 통해 반도체 칩의 실장과 전기적인 연결이 동시에 이루어질 수 있고 전기적인 경로가 짧기 때문에 소형화와 경량화 및 고밀도 실장이 필요한 전자제품의 제조에 많이 이용된다.

도 1은 일반적인 플립 칩 본딩 공정을 설명하기 위한 도면이다.

두 개의 칩들(10, 20)을 서로 플립 칩 본딩하기 위해서는 먼저 도 1의 (a)에 도시된 바와 같이, 제 1 칩(10)의 본딩 패드(12)가 형성된 면과 제 2 칩(20)의 솔더 볼(22)이 형성된 면이 서로 마주보도록 제 1 칩(10)의 본딩 패드(12)가 형성되어 있지 않은 면을 진공 흡착기(30)를 통해 흡착하고, 제 2 칩(20)의 솔더 볼(22)이 형성되어 있지 않은 면을 진공 흡착기(40)를 통해 흡착한다. 그 다음, 제 2 칩(20)에 형성된 솔더 볼(22)에 플럭스(flux)를 도포(dipping)한 후, 도 1의 (b)에 도시된 바와 같이, 제 2 칩(20)의 솔더 볼(22)이 제 1 칩(10)의 본딩 패드(12)에 접촉되도록 제 2 칩(20)을 제 1 칩(10)에 정렬하여 예비 접합시킨다. 이후 각 칩(10)(20)을 흡착하고 있던 진공 흡착기(30)(40)를 제거하고, 리플로우(reflow) 처리를 진행하여 솔더 볼(22)과 본딩 패드(12)를 접합시킴으로써 플립 칩 본딩을 완성한다.

도 2는 정전 용량형 미세가공 초음파 트랜스듀서(cMUT)의 구조를 나타낸 단면도이다.

도 2에 도시된 바와 같이, cMUT(100)은 일반 반도체 공정에서 사용되는 반도체 기판(110)에 하부 전극(120) 및 절연층(130)을 형성하고, 하부 전극(120)을 포함하는 절연층(130)의 상부에 에어 갭(140)을 형성한 후, 에어 갭(140) 위에 수 내지 수천 Å 두께의 박막(150) 및 상부 전극(박막의 두께에 비해 매우 얇아 별도로 도시하지 않음)을 형성함으로써 제작된다. 이 때, 반도체 기판(110)과 박막(150)은 에어 갭(140)을 사이에 두고 캐패시터를 형성한다. 에어 갭(140)은 유전체로 이루어진 지지부재(160)에 의해 구획되어 복수 개로 형성되며, 각각의 에어 갭(140) 위에는 지지부재(160)에 의해 지지되는 박막(150)이 형성된다. 즉, 박막(150)의 개수는 에어 갭(140)의 개수에 상응하는 개수로 형성된다.

cMUT에 주문형 반도체(ASIC)와 같은 집적회로를 전기적으로 연결하기 위해서는 패키징 공정의 핵심으로 꼽히는 플립 칩 본딩 기술을 적용할 수 있다. 이러한 플립 칩 본딩에서는 필수적으로 칩들을 핸들링하는데 있어서, 칩들을 진공 흡착하는데 전혀 문제가 없어야 한다.

cMUT과 집적회로를 플립 칩 본딩하기 위해서는 cMUT의 박막이 형성되어 있지 않은 반도체 기판 쪽에 본딩 패드를 형성한 뒤 본딩 패드가 형성되어 있는 면을 위쪽으로 향하게 하고, cMUT의 박막이 형성되어 있는 면을 아래쪽으로 향하게 한 뒤 박막이 형성되어 있는 면쪽에서 진공 흡착기를 통해 cMUT의 위치를 고정하고, 집적회로에 형성된 솔더 볼이 cMUT의 본딩 패드에 접촉되도록 집적회로를 cMUT에 정렬해야 한다.

하지만, cMUT의 박막은 그 두께가 매우 얇아 외력에 약하기 때문에 플립칩 본딩 시 흡착을 위해 박막에 진공압을 가하게 되면 박막이 쉽게 손상되는 문제점이 있다. 즉, cMUT에 형성되는 박막의 특성상 본딩 패드가 형성되어 있지 않은 박막 형성면을 진공 흡착기로 흡착할 수 없기 때문에 사실상 플립 칩 본딩을 수행할 수 없는 문제점이 있다.

또한 일반적으로 사용되는 플립 칩 본딩 기술은 하나의 칩에 하나의 칩이 대응되는 경우(1:1 본딩)가 대부분이다. 그런데 하나의 칩(A)에 두 개 이상의 칩(B, C, …)을 본딩해야 하는 상황이 발생할 경우, 하나의 칩(A)에 먼저 하나의 칩(B)을 본딩(1:1 본딩)한 후, 하나의 칩(A)에 나머지 칩들(B, C, …)을 순차적으로 하나씩 본딩해야 한다.

하지만, 하나의 칩(집적회로)에 두 개 이상의 cMUT을 본딩해야 하는 상황이 발생할 경우, 박막의 손상을 감수하고 집적회로에 하나의 cMUT을 먼저 본딩했다 하더라도 본딩된 칩의 기울어짐 현상 때문에 나머지 cMUT(들)을 본딩하기 어려워 본딩 정확도(bonding accuracy)가 저하되고, 집적회로에 이미 하나의 cMUT을 본딩한 이후에는 집적회로의 솔더 볼에 대해서만 플럭스 디핑(flux dipping)을 수행하기 어려운 문제점이 있다.

하나의 반도체 칩과 플립 칩 본딩하고자 하는 반도체 칩을 안정적으로 거치하기 위한 지그를 제작하고, 제작된 지그에 반도체 칩을 안착시킨 후 플립 칩 본딩을 수행함으로써, 플립 칩 본딩 시 발생할 수 있는 양면 디자인 구조물을 가진 반도체 칩의 손상을 방지할 수 있는 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법을 제안하고자 한다.

또한 하나의 반도체 칩과 플립 칩 본딩하고자 하는 복수의 반도체 칩들을 안정적으로 거치하기 위한 지그를 제작하고, 제작된 지그에 복수의 반도체 칩들을 안착시킨 후 플립 칩 본딩을 수행함으로써, 반도체 칩들 사이의 본딩에 있어서 공정 자유도를 향상시킬 수 있는(즉, 1:n 본딩이 가능한) 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법을 제안하고자 한다.

또한 하나의 반도체 칩과 플립 칩 본딩하고자 하는 반도체 칩(들)을 안정적으로 거치하기 위한 지그를 반도체 공정을 통해 제작함으로써, 반도체 칩들 사이의 플립 칩 본딩 시 본딩 정확도를 향상시킬 수 있는 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법을 제안하고자 한다.

또한 1:1 또는 1:n 본딩 가능한 디자인이 어레이로 형성된 지그를 제작하고, 제작된 지그에 비교적 많은 개수의 반도체 칩을 안착시킨 후 연속적인 칩들 사이의 정렬 및 한 번의 리플로우 공정을 수행함으로써, 수율 및 처리량(throughput)을 향상시킬 수 있는 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법을 제안하고자 한다.

이를 위해 본 발명의 일 측면에 따른 지그는 웨이퍼; 웨이퍼를 식각하여 형성되며, 플립 칩 본딩 시 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)을 수용하는 수용홈; 및 수용홈의 바닥면 일부를 식각하여 형성되는 이격홈을 포함하고, cMUT은 플립 칩 본딩 시 cMUT의 박막이 이격홈의 바닥면을 향하도록 수용홈에 삽입되고, 이격홈의 형성 시 식각되지 않은 수용홈의 바닥면에 안착되어 cMUT의 박막이 이격홈의 바닥면과 이격된다.

또한 수용홈은 웨이퍼를 제 1 설정 깊이만큼 식각하여 형성되고, 이격홈은 수용홈의 바닥면을 기준으로 제 2 설정 깊이만큼 식각하여 형성된다.

또한 수용홈의 길이 및 폭은 cMUT의 길이 및 폭에 대해 제 1 마진을 가진다.

또한 이격홈의 길이 및 폭은 cMUT의 박막 형성 영역의 길이 및 폭에 대해 제 2 마진을 가진다.

또한 수용홈 근처에 형성되며 cMUT을 수용홈에 설치할 때 cMUT을 집는 트위저(tweezer)가 놓여지는 트위저 로딩부를 더 포함하고, 트위저 로딩부는 웨이퍼를 제 3 설정 깊이만큼 식각하여 형성된다.

또한 웨이퍼는 실리콘 웨이퍼(Si wafer), 유리 웨이퍼(glass wafer) 및 실리콘 웨이퍼 또는 유리 웨이퍼를 이용한 레플리카(replica) 중 어느 하나이다.

또한 이격홈의 하부에 형성되며, 플립 칩 본딩 시 cMUT의 박막에 진공압을 전달하는 복수의 진공 홀(vacuum hole)을 더 포함한다.

본 발명의 다른 측면에 따른 지그는 웨이퍼; 웨이퍼를 식각하여 형성되며, 플립 칩 본딩 시 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)을 수용하는 수용홈; 및 수용홈의 바닥면 일부를 식각하여 형성되고, 플립 칩 본딩 시 cMUT이 안착되는 안착단을 포함하고, cMUT은 플립 칩 본딩 시 cMUT의 박막이 수용홈의 식각된 바닥면을 향하도록 수용홈에 삽입되고, 안착단에 안착되어 cMUT의 박막이 수용홈의 식각된 바닥면과 이격된다.

본 발명의 또 다른 측면에 따른 지그는 웨이퍼; 웨이퍼를 식각하여 형성되며, 플립 칩 본딩 시 복수의 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)을 수용하는 수용홈; 및 각 수용홈의 바닥면 일부를 식각하여 형성되는 복수의 이격홈을 포함하고, cMUT은 플립 칩 본딩 시 cMUT의 박막이 이격홈의 바닥면을 향하도록 수용홈에 삽입되고, 이격홈의 형성 시 식각되지 않은 수용홈의 바닥면에 안착되어 cMUT의 박막이 이격홈의 바닥면과 이격된다.

본 발명의 또 다른 측면에 따른 지그는 플립 칩 본딩 시 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)를 수용하기 위한 수용홈; 및 cMUT의 박막을 보호하기 위해 수용홈의 하부에 형성되는 이격홈을 포함한다.

또한 수용홈은 웨이퍼를 제 1 설정 깊이만큼 식각하여 형성되고, 이격홈은 웨이퍼의 식각된 평면을 기준으로 제 2 설정 깊이만큼 식각하여 형성된다.

본 발명의 또 다른 측면에 따른 지그는 웨이퍼; 웨이퍼를 식각하여 형성되며, 플립 칩 본딩 시 초음파 트랜스듀서를 수용하는 수용홈; 및 수용홈의 바닥면 일부를 식각하여 형성되는 이격홈을 포함하고, 초음파 트랜스듀서는 플립 칩 본딩 시 초음파 트랜스듀서의 상면 또는 저면에 형성된 구조물이 이격홈의 바닥면을 향하도록 수용홈에 삽입되고, 이격홈의 형성 시 식각되지 않은 수용홈의 바닥면에 안착되어 초음파 트랜스듀서의 구조물이 이격홈의 바닥면과 이격된다.

본 발명의 일 측면에 따른 지그 제작방법은 웨이퍼를 1차 식각하여 플립 칩 본딩 시 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)이 수용되는 수용홈을 형성하고; 수용홈의 바닥면 일부를 2차 식각하여 플립 칩 본딩 시 수용홈의 바닥면을 향하도록 수용홈에 수용되는 cMUT의 박막이 수용홈의 식각된 바닥면과 이격되도록 이격홈을 형성한다.

또한 1차 식각은: 웨이퍼의 상면에 cMUT의 길이 및 폭에 대해 제 1 마진을 가지는 길이 및 폭을 가지는 수용홈을 형성하기 위한 제 1 마스킹 층을 형성하고; 형성된 제 1 마스킹 층을 식각 차단막으로 하여 웨이퍼를 제 1 설정 깊이만큼 식각한다.

또한 2차 식각은: 1차 식각된 웨이퍼의 상면에 cMUT의 박막 형성 영역의 길이 및 폭에 대해 제 2 마진을 가지는 길이 및 폭을 가지는 이격홈을 형성하기 위한 제 2 마스킹 층을 형성하고; 형성된 제 2 마스킹 층을 식각 차단막으로 하여 웨이퍼를 제 2 설정 깊이만큼 식각한다.

또한 1차 식각 및 2차 식각 후 형성된 수용홈 및 이격홈의 표면 러프네스(roughness)를 제거하는 표면 처리를 수행하는 것을 더 포함하고, 표면 처리는 TMAH(Tetra Methyl Ammonium Hydroxide) 디핑, KOH 디핑 및 플라즈마 처리(plasma treatment) 중 어느 하나이다.

또한 웨이퍼를 3차 식각하여 플립 칩 본딩 시 cMUT의 박막에 진공압을 전달하는 복수의 진공 홀을 형성한다.

또한 웨이퍼의 저면 또는 2차 식각된 웨이퍼의 상면에 일정 길이 및 일정 폭을 가지는 복수의 진공 홀을 형성하기 위한 제 3 마스킹 층을 형성하고, 형성된 제 3 마스킹 층을 식각 차단막으로 하여 웨이퍼를 식각하는 것을 포함한다,

또한 1차 식각, 2차 식각 및 3차 식각은 깊은 반응성 이온 식각법(Deep Reactive-Ion Etching)을 통해 수행한다.

본 발명의 일 측면에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법은 웨이퍼를 식각하여 형성되며, cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)을 수용하는 수용홈 및 수용홈의 바닥면 일부를 식각하여 형성되는 이격홈을 포함하는 지그를 제작하고; cMUT의 박막이 이격홈의 바닥면을 향하도록 cMUT을 수용홈에 설치하되, cMUT은 이격홈의 형성 시 식각되지 않은 수용홈의 바닥면에 안착되어 cMUT의 박막이 이격홈의 바닥면과 이격되며; 수용홈에 설치된 cMUT과 cMUT에 전기적 신호를 전달하는 집적회로를 플립 칩 본딩한다.

또한 지그는 이격홈의 하부에 형성되며, 플립 칩 본딩 시 cMUT의 박막에 진공압을 전달하는 복수의 진공 홀(vacuum hole)을 더 포함한다.

또한 플립 칩 본딩은: 지그의 저면을 진공 흡착하여 지그의 수용홈에 설치된 cMUT의 위치를 고정하고; 집적회로의 솔더 볼이 형성되어 있지 않은 면을 진공 흡착하여 집적회로에 형성된 솔더 볼에 플럭스를 도포하고; 집적회로를 진공 흡착한 상태로 집적회로의 솔더 볼이 cMUT에 형성된 본딩 패드에 접촉되도록 집적회로를 cMUT에 정렬하여 예비 접합시키고; 예비 접합된 cMUT과 집적회로에 대해 리플로우(reflow) 처리를 진행한다.

제안된 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법에 의하면, 하나의 반도체 칩과 플립 칩 본딩하고자 하는 반도체 칩을 안정적으로 거치하기 위한 지그를 제작하고, 제작된 지그에 반도체 칩을 안착시킨 후 플립 칩 본딩을 수행함으로써, 플립 칩 본딩 시 발생할 수 있는 양면 디자인 구조물을 가진 반도체 칩의 손상을 방지할 수 있다.

또한 제안된 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법에 의하면, 하나의 반도체 칩과 플립 칩 본딩하고자 하는 복수의 반도체 칩들을 안정적으로 거치하기 위한 지그를 제작하고, 제작된 지그에 복수의 반도체 칩들을 안착시킨 후 플립 칩 본딩을 수행함으로써, 반도체 칩들 사이의 본딩에 있어서 공정 자유도를 향상시킬 수 있다(즉, 1:n 본딩이 가능).

또한 제안된 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법에 의하면, 하나의 반도체 칩과 플립 칩 본딩하고자 하는 반도체 칩(들)을 안정적으로 거치하기 위한 지그를 반도체 공정을 통해 제작함으로써, 반도체 칩들 사이의 플립 칩 본딩 시 본딩 정확도를 향상시킬 수 있다.

또한 제안된 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법에 의하면, 1:1 또는 1:n 본딩 가능한 디자인이 어레이로 형성된 지그를 제작하고, 제작된 지그에 비교적 많은 개수의 반도체 칩을 안착시킨 후 연속적인 칩들 사이의 정렬 및 한 번의 리플로우 처리를 수행함으로써, 수율 및 처리량(throughput)을 향상시킬 수 있다.

도 1은 일반적인 플립 칩 본딩 공정을 설명하기 위한 도면이다.
도 2는 정전 용량형 미세가공 초음파 트랜스듀서(cMUT)의 구조를 나타낸 단면도이다.
도 3은 본 발명의 일실시예에 따른 지그의 개념을 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 지그 제작방법을 도시한 흐름도이다.
도 5a 내지 도 5i는 본 발명의 일실시예에 따른 지그 제작방법을 설명하기 위한 공정도이다.
도 6은 하나의 지그에 1:n 본딩 가능한 구조를 어레이로 형성한 경우를 설명하기 위한 도면이다.
도 7은 본 발명의 일실시예에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법을 도시한 흐름도이다.
도 8a 내지 도 8e는 본 발명의 일실시예에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법을 설명하기 위한 공정도이다.
도 9a 내지 도 9e는 본 발명의 다른 실시예에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법을 설명하기 위한 공정도이다.

이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하도록 한다.

도 3은 본 발명의 일실시예에 따른 지그의 개념을 설명하기 위한 도면으로, 도 3의 (a)는 본 발명의 일실시예에 따른 지그에 cMUT을 안착시킨 후 위에서 바라본 모습을 나타낸 도면이고, 도 3의 (b)는 본 발명의 일실시예에 따른 지그에 cMUT을 안착시킨 후 종방향으로 절단한 면을 나타낸 도면(종단면도)이고, 도 3의 (c)는 cMUT의 박막이 형성되어 있는 면을 나타낸 도면이다.

cMUT과 cMUT에 전기적 신호를 전달하기 위한 집적회로를 플립 칩 본딩하기 위해서는 cMUT의 박막이 형성되어 있는 면쪽에서 진공 흡착기를 통해 cMUT의 위치를 고정해야 하는데, cMUT의 박막은 매우 약해 박막에 진공압을 직접 가하게 되면 박막이 쉽게 손상되어 사실상 플립 칩 본딩을 수행할 수 없다는 점, 하나의 집적회로와 두 개 이상의 cMUT을 플립 칩 본딩하는 것이 사실상 어렵다는 점은 앞서 언급한 바 있다.

따라서, 본 발명의 실시예에서는 플립 칩 본딩의 대상이 되는 반도체 칩인 cMUT(특히, cMUT의 박막 부분)에 대해 직접적으로 진공압을 가하여 cMUT의위치를고정시키지않고, cMUT을 안전하게 거치하기 위한 지그를 제작하고, 제작된 지그에 cMUT을 안착시킨 후에 정밀 가공된 지그에 대해 진공압을 가하여 cMUT의 위치를 고정시킨 다음 플립 칩 본딩을 수행함으로써, 흡착을 위한 진공압에 따른 cMUT의 손상을 방지할 수 있게 된다.

또한 본 발명의 실시예에서는 플립 칩 본딩의 대상이 되는 반도체 칩인 복수(n, n=1, 2, …)의 cMUT을 안전하게 거치하기 위한 지그를 제작하고, 제작된 지그에 복수의 cMUT을 안착시킨 후 플립 칩 본딩을 수행함으로써, 1:n 플립 칩 본딩이 가능하게 된다. 여기서, 1:n에서의 1은 플립 칩 본딩되는 집적회로의 개수를, n은 플립 칩 본딩되는 cMUT의 개수를 의미한다.

도 3의 (b)에 도시된 바와 같이, 본 발명의 일실시예에 따른 지그(200)는 두 개의 cMUT(100)을 설치할 수 있는 구조를 가지고 있다. 지그(200)는 웨이퍼(201)를 제 1 설정 깊이(d1)만큼 식각하여 형성되며 플립 칩 본딩 시 cMUT(100)을 수용하는 수용홈(210) 및 웨이퍼(201)의 식각된 평면을 기준으로 제 2 설정 깊이(d2)만큼 식각하여 형성되며 cMUT(100)의 박막(150)을 보호하기 위해 수용홈(210)의 하부에 마련되는 이격홈(220)을 포함한다. 따라서, 본 발명의 일실시예에 따른 지그(200)는 두 개의 cMUT(100)을 거치하기 위해 두 개의 수용홈(210) 및 두 개의 이격홈(220)을 갖게 된다.

cMUT(100)은 박막(150)이 형성되어 있지 않은 반도체 기판(110) 쪽에 집적회로에 형성된 솔더 볼과의 전기적 접촉을 위한 복수의 본딩 패드(170)가 형성된다. cMUT(100)과 집적회로 간의 플립 칩 본딩 시 도 3의 (b)에 도시된 바와 같이, cMUT(100)은 본딩 패드(170)가 형성되어 있는 면이 위쪽을 향하도록, 박막(150)이 형성되어 있는 면이 아래쪽을 향하도록 지그(200)에 설치된다. 즉, cMUT(100)과 집적회로 간의 플립 칩 본딩 시 cMUT(100)은 cMUT(100)의 박막(150)이 이격홈(220)의 바닥면을 향하도록 수용홈(210)에 삽입되고, cMUT(100)은 수용홈(210) 및 이격홈(220)의 형성 과정에서 생성되는 안착단(215)에 안착되어 cMUT(100)의 박막(150)이 이격홈(220)의 바닥면과 이격된다.

도 3의 (b)에 도시된 바와 같이, 지그(200)에 형성되는 수용홈(210), 안착단(215) 및 이격홈(220) 중에서, 수용홈(210)과 안착단(215)은 cMUT(100)을 수용하고 지지하는 역할, 즉 cMUT(100)이 지그(200)에 안착되도록 하는 역할을 수행하게 되고, 이격홈(220)은 외력에 의해 손상되기 쉬운 cMUT(100)의 박막(150)을 보호하는 역할을 수행하게 된다.

수용홈(210)의 폭과 이격홈(220)의 폭의 차이로 인해 생성되는 안착단(215)에 cMUT(100)의 최외곽에 형성된 지지부재(160a)가 안착되어 지그(200)에 cMUT(100)이 자리잡게 되고, 수용홈(210)의 하부에 형성되는 이격홈(220)에 의해 cMUT(100)의 박막(150)이 이격홈(220)의 바닥면과 이격되어 cMUT(100)의 박막(150)은 어떠한 구조물에도 닿지 않은 채 빈 공간(공기로 이루어진 공간) 상에 존재하게 된다. 이러한 지그(200)의 구조를 통해 플립 칩 본딩 시 cMUT(100)의 가장 취약한 부분인 박막(150)에 대해 완벽한 보호를 기할 수 있게 된다.

또한 도 3의 (b)에 도시된 바와 같이, 지그(200)의 cMUT(100)이 설치되는 영역의 하부에는 플립 칩 본딩 시 cMUT(100)의 박막(150)에 진공압을 전달하는 복수의 진공 홀(vacuum hole, 230)이 형성된다. 본 발명의 일실시예에 따른 지그(200)는 복수의 진공 홀(230)을 포함함으로써, 진공 흡착기로부터 발생된 진공압이 복수의 진공 홀(230)을 통해 cMUT(100)의 박막(150) 전면에 고르게 전달되도록 하여 cMUT(100)의 박막(150)에 대한 진공 흡착기의 직접적인 접촉으로 인한 cMUT(100)의 박막(150)의 손상을 줄일 수 있게 된다.

도 3의 (a)는 본 발명의 일실시예에 따른 지그(200)에 cMUT(100)을 안착시킨 후 위에서 바라본 모습을 나타낸 도면으로, 도 3의 (a)에 도시된 바와 같이,본 발명의 일실시예에 따른 지그(200)는 수용홈(210)에 인접하여 형성되며 cMUT(100)을 지그(200)의 수용홈(210)에 설치할 때 cMUT(100)을 집는 트위저(tweezer)가 놓여질 수 있는 트위저 로딩부(tweezer loading area, 240)를 포함한다. 이 트위저 로딩부(240)는 웨이퍼(201)를 제 3 설정 깊이(d3)만큼 식각하여 형성된다.

또한 지그(200)에 마련되는 수용홈(210)의 길이 및 폭은, cMUT(100)이 일반적으로 직사각형의 형상을 가진다고 할 때 cMUT(100)의 길이 및 폭(단, cMUT이 원의 형상을 가질 때에는 cMUT의 직경)에 대해 제 1 마진(m1, 여기서 m1은 5~10㎛)을 가진다. 즉, 수용홈(210)의 측벽으로부터 수용홈(210) 내에 설치된 cMUT(100)까지의 거리가 5~10㎛가 되도록 웨이퍼(201)에 수용홈(210)을 형성한다.

도 3의 (c)는 cMUT의 박막이 형성되어 있는 면을 나타낸 도면으로, 도 3의 (c)에 도시된 바와 같이, cMUT(100)의 박막이 형성되어 있는 면 즉, 도 3의 (b)에 도시된 지그(200)의 수용홈(201)에 cMUT(100)이 설치되어 있는 방향을 기준으로 볼 때 cMUT(100)의 저면에는 에어 갭(140)의 개수에 상응하는 개수의 박막(150)이 배열된다. 여기서, 하나의 cMUT(100)에 배열된 복수의 박막(150)들 가운데 가장 바깥 쪽에 배열된 박막(150)들의 테두리에 접하는 직선으로 연결되는 영역을 박막 형성 영역(M)으로 정의하기로 한다. 이 박막 형성 영역(M) 내에는 하나의 cMUT(100)에 배열된 복수의 박막(150)들이 모두 포함된다.

플립 칩 본딩 시 cMUT(100)이 수용홈(210)에 삽입될 때 cMUT(100)의 박막(150)이 어떠한 구조물에도 닿지 않은 채 빈 공간 상에 존재하도록 하기 위해 지그(200)에 마련되는 이격홀(220)의 길이 및 폭은 cMUT(100)의 박막 형성 영역(M)의 길이 및 폭에 대해 제 2 마진(m2, 여기서 m2는 수십 ㎛)을 가진다.

도 3의 (a) 및 도 3의 (b)에서는 하나의 지그(200)가 두 개의 cMUT(100)을 설치할 수 있는 구조를 가지는 경우를 예로 들어 설명하였으나, 하나의 지그(200)에 하나의 cMUT(100)을 배치할 수 있는 구조가 형성되거나, 하나의 지그(200)에 세 개 이상의 cMUT(100)을 배치할 수 있는 구조가 형성되도록 구성하는 것도 가능하다.

이하에서는 도 4 및 도 5a 내지 도 5i를 연계하여 본 발명의 일실시예에 따른 지그를 제작하는 방법에 대해 상세하게 설명하도록 한다.

도 4는 본 발명의 일실시예에 따른 지그 제작방법을 도시한 흐름도이고, 도 5a 내지 도 5i는 본 발명의 일실시예에 따른 지그 제작방법을 설명하기 위한 공정도이다. 설명의 편의 및 도면의 간략화를 위해 도 5a 내지 도 5i는 하나의 지그에 하나의 cMUT을 배치할 수 있는 구조를 형성하는 과정을 도시하였음을 알려둔다.

먼저, 웨이퍼(201)의 상면에 제 1 마스킹 층(202)을 형성한다(305, 도 5a 참조). 여기서, 지그(200)를 제작하기 위한 웨이퍼(201)로는 실리콘 웨이퍼(Si wafer), 유리 웨이퍼(glass wafer), 이들을 이용한 레플리카(replica)를 비롯하여 식각 공정이 가능한 모든 재료로 이루어진 웨이퍼가 이용될 수 있다.

웨이퍼(201)의 상면에 제 1 마스킹 층(202)을 형성하는 과정을 보다 구체적으로 설명하면, 우선 웨이퍼(201)의 상면 전체에 걸쳐 포토 레지스트(photo resist)를 도포한다(PR 도포 공정). 다음으로, 원하는 패턴이 새겨져 있는 제 1 마스크를 이용하여 포토 레지스트에 빛(주로, 자외선)을 선택적으로 조사한다(노광 공정). 제 1 마스크에 패턴을 형성할 때, 제 1 마스크에 새겨진 패턴을 통해 형성되는 제 1 마스킹 층(202)을 식각 차단막으로 하여 식각되는 영역(즉, 수용홈)의 길이 및 폭이 cMUT(100)의 길이 및 폭에 대해 제 1 마진(m1, 여기서 m1은 5~10㎛)을 갖도록 제 1 마스크에 패턴을 형성한다. 또한 이 과정(수용홈을 형성하기 위한 1차 식각 공정)에서 cMUT(100)을 지그(200)의 수용홈(210)에 설치할 때 cMUT(100)을 집는 트위저가 놓여질 수 있는 트위저 로딩부(240)를 수용홈(210)에 인접하도록 형성하기 위한 패턴을 제 1 마스크에 추가적으로 형성하는 것도 가능하다. 트위저 로딩부(240)를 형성하기 위한 패턴까지 추가적으로 새겨진 제 1 마스크를 이용하여 형성되는 제 1 마스킹 층(202)은 웨이퍼(201)에 수용홈(210) 및 트위저 로딩부(240)를 형성하는 식각 차단막으로 사용된다.

이후 현상액으로 빛을 받은 부분의 포토 레지스트를 제거하여 웨이퍼(201) 상에 패턴을 형성시킨다(현상 공정). 포토 레지스트로 포지티브 레지스트(positive resist)를 사용하면 빛을 받은 부분의 포토 레지스트는 빛에 의해 분해 또는 연화된 후 현상액을 통해 제거되고, 빛을 받지 않은 부분의 포토 레지스트는 경화된다. 즉, 마스크의 패턴에 해당하는 부분의 포토 레지스트가 그대로 남게 된다. 현상 공정을 통해 웨이퍼(201)에 남게 되는 포토 레지스트가 제 1 마스킹 층(202)이 된다.

여기서, 웨이퍼(201)의 상면에 포토 레지스트를 도포하기 전에 먼저 웨이퍼(201)의 상면 전체에 걸쳐 실리콘 산화막층(SiO₂)을 도포한 후 전술한 바와 같은 PR 도포→노광→현상 공정을 거치게 되면 마스크의 패턴에 해당하는 부분의 포토 레지스트가 그대로 남게 된다. 다음으로, 남아 있는 포토 레지스트를 기반으로 산화막층을 식각하고 실리콘 산화막층 위에 남아 있는 포토 레지스트를 제거하여 웨이퍼 위에 남아 있는 실리콘 산화막을 제 1 마스킹 층(202)으로 형성하는 것도 가능하다.

다음으로, 제 1 마스킹 층(202)을 식각 차단막으로 하여 1차 식각을 수행한다(310, 도 5b 참조). 이 때, 깊은 반응성 이온 식각법(Deep Reactive-Ion Etching; DRIE)을 통해 웨이퍼(201)를 제 1 설정 깊이(d1, 여기서 d1은 수십 내지 수백 ㎛)만큼 식각함으로써, 웨이퍼(201)에 cMUT(100)을 수용하는 수용홈(210)을 형성하게 된다. 트위저 로딩부(240)를 형성하기 위한 패턴까지 추가적으로 새겨진 제 1 마스크를 이용하여 형성되는 제 1 마스킹 층(202)을 식각 차단막으로 하여 1차 식각을 수행하면 웨이퍼(201)에 수용홈(210)과 함께 수용홈(210)에 인접하여 트위저 로딩부(240)도 형성된다. 웨이퍼(201)에 트위저 로딩부(240)를 형성하기 위한 식각 깊이를 제 3 설정 깊이(d3)라고 할 때, 1차 식각 과정에서 트위저로딩부(240)가 형성되는 경우에는 수용홈(210)의 깊이 즉, 제 1 설정 깊이(d1)와 트위저 로딩부(240)의 깊이 즉, 제 3 설정 깊이(d3)가 동일해진다(d1=d3).

이후, 제 1 마스킹 층(202)을 제거한다(315, 도 5c 참조).

다음으로, 제 1 마스킹 층(202)이 제거된 웨이퍼(201)의 상면에 제 2 마스킹 층(203)을 형성한다(320, 도 5d 참조).

제 1 마스킹 층(202)이 제거된 웨이퍼(201)의 상면에 제 2 마스킹 층(203)을 형성하는 과정을 보다 구체적으로 설명하면, 우선 웨이퍼(201)의 상면 전체에 걸쳐 포토 레지스트(photo resist)를 도포한다(PR 도포 공정). 다음으로, 원하는 패턴이 새겨져 있는 제 2 마스크를 이용하여 포토 레지스트에 빛(주로, 자외선)을 선택적으로 조사한다(노광 공정). 제 2 마스크에 패턴을 형성할 때, 제 2 마스크에 새겨진 패턴을 통해 형성되는 제 2 마스킹 층(203)을 식각 차단막으로 하여 식각되는 영역(즉, 이격홈)의 길이 및 폭이 cMUT(100)의 박막 형성 영역(M)의 길이 및 폭에 대해 제 2 마진(m2, 여기서 m2는 수십 ㎛)을 갖도록 제 2 마스크에 패턴을 형성한다(제 2 마스크에 형성되는 패턴의 폭이 제 1 마스크에 형성되는 패턴의 폭보다 넓음). 또한 이 과정(이격홈을 형성하기 위한 2차 식각 공정)에서 cMUT(100)을 지그(200)의 수용홈(210)에 설치할 때 cMUT(100)을 집는 트위저가 놓여질 수 있는 트위저 로딩부(240)를 수용홈(210)에 인접하도록 형성하기 위한 패턴을 제 2 마스크에 추가적으로 형성하는 것도 가능하다. 트위저 로딩부(240)를 형성하기 위한 패턴까지 추가적으로 새겨진 제 2 마스크를 이용하여 형성되는 제 2 마스킹 층(203)은 웨이퍼(201)에 이격홈(220) 및 트위저 로딩부(240)를 형성하는 식각 차단막으로 사용된다. 이후 현상액으로 빛을 받은 부분의 포토 레지스트를 제거하여 웨이퍼 상에 패턴을 형성시킨다(현상 공정). 포토 레지스트로 포지티브 레지스트(positive resist)를 사용하면 빛을 받은 부분의 포토 레지스트는 빛에 의해 분해 또는 연화된 후 현상액을 통해 제거되고, 빛을 받지 않은 부분의 포토 레지스트는 경화된다. 즉, 마스크의 패턴에 해당하는 부분의 포토 레지스트가 그대로 남게 된다. 현상 공정을 통해 웨이퍼(201)에 남게 되는 포토 레지스트가 제 2 마스킹 층(203)이 된다.

여기서, 웨이퍼(201)의 상면에 포토 레지스트를 도포하기 전에 먼저 웨이퍼(210)의 상면 전체에 걸쳐 실리콘 산화막층(SiO₂)을 도포한 후 전술한 바와 같은 PR 도포→노광→현상 공정을 거치게 되면 마스크의 패턴에 해당하는 부분의 포토 레지스트가 그대로 남게 된다. 다음으로, 남아 있는 포토 레지스트를 기반으로 산화막층을 식각하고 실리콘 산화막층 위에 남아 있는 포토 레지스트를 제거하여 웨이퍼 위에 남아 있는 실리콘 산화막을 제 2 마스킹 층(203)으로 형성하는 것도 가능하다.

다음으로, 제 2 마스킹 층(203)을 식각 차단막으로 하여 2차 식각을 수행한다(325, 도 5e 참조). 이 때, 깊은 반응성 이온 식각법(Deep Reactive-Ion Etching; DRIE)을 통해 웨이퍼(201)의 1차 식각된 평면(수용홈의 바닥면)을 기준으로 제 2 설정 깊이(d2, 여기서 d2는 수십 ㎛)만큼 식각함으로써, 웨이퍼(201)에 cMUT(100)이 수용홈(210)에 삽입될 때 cMUT(100)의 박막(150)이 어떠한 구조물에도 닿지 않은 채 빈 공간 상에 존재하도록 하는 이격홈(220)을 형성하게 된다. 1차 식각 및 2차 식각을 통한 수용홈(210) 및 이격홈(220)의 형성 과정에서 cMUT(100)이 안착될 수 있는 안착단(215) 역시 형성된다. 트위저 로딩부(240)를 형성하기 위한 패턴까지 추가적으로 새겨진 제 2 마스크를 이용하여 형성되는 제 2 마스킹 층(203)을 식각 차단막으로 하여 2차 식각을 수행하면 웨이퍼(201)에 이격홈(220)과 함께 수용홈(210)에 인접하여 트위저 로딩부(240)도 형성된다. 웨이퍼(201)에 트위저 로딩부(240)를 형성하기 위한 식각 깊이를 제 3 설정 깊이(d3)라고 할 때, 2차 식각 과정에서 트위저 로딩부(240)가 형성되는 경우에는 이격홈(220)의 깊이 즉, 제 2 설정 깊이(d2)와 트위저 로딩부(240)의 깊이 즉, 제 3 설정 깊이(d3)가 동일해진다(d2=d3).

물론, 트위저 로딩부(240)를 수용홈(210)에 인접하도록 형성하기 위한 패턴을 제 1 마스크 및 제 2 마스크 모두에 추가적으로 형성하는 것도 가능하다. 여기서, 트위저 로딩부(240)를 형성하기 위한 패턴까지 추가적으로 새겨진 제 1 마스크를 이용하여 형성되는 제 1 마스킹 층(202)을 식각 차단막으로 하여 1차 식각을 수행하고, 트위저 로딩부(240)를 형성하기 위한 패턴까지 추가적으로 새겨진 제 2 마스크를 이용하여 형성되는 제 2 마스킹 층(203)을 식각 차단막으로 하여 2차 식각을 수행하면 웨이퍼(201)에 수용홈(210) 및 이격홈(220)과 함께 수용홈(210)에 인접하여 트위저 로딩부(240)도 형성된다. 웨이퍼(201)에 트위저 로딩부(240)를 형성하기 위한 식각 깊이를 제 3 설정 깊이(d3)라고 할 때, 1차 식각 및 2차 식각 과정에서 트위저 로딩부(240)가 형성되는 경우에는 수용홈(210)의 깊이(제 1 설정 깊이, d1)와 이격홈(220)의 깊이(제 2 설정 깊이, d2)의 합(d1+d2)과 트위저 로딩부(240)의 깊이 즉, 제 3 설정 깊이(d3)가 동일해진다(d1+d2=d3).

이후, 제 2 마스킹 층(203)을 제거한다(330, 도 5f 참조).

다음으로, 1차 식각 및 2차 식각 후 형성된 수용홈(210) 및 이격홈(220)의 표면(측면 및 저면)을 매끈하게 하기 위한 표면 처리 즉, 수용홈(210) 및 이격홈(220)의 표면 러프네스(roughness)를 제거하는 표면 처리(smoothing 처리)를 수행한다(335). 이 때, 매끈한 표면을 얻기 위한 표면 처리는 TMAH(Tetra Methyl Ammonium Hydroxide) 디핑, KOH 디핑 및 플라즈마 처리(plasma treatment) 등을 통해 이루어질 수 있다.

여기서, 도 4의 동작 335까지만 진행하여(도 5f 참조) 진공 홀(230)이 형성되지 않은 지그(200)를 제작하고, 진공 홀(230)이 형성되지 않은 지그(200)에 cMUT(100)을 설치한 뒤 플립 칩 본딩을 수행하는 것도 가능하다. 또한 도 4의335 이후의 동작들을 진행하여 복수의 진공 홀(230)이 형성된 지그(200)를 제작하는 것도 가능하다.

도 4의 동작 335에 이어서, 제 2 마스킹 층(203)이 제거된 웨이퍼(201)의저면에제3 마스킹 층(204)을 형성한다(340, 도 5g 참조).

제 2 마스킹 층(203)이 제거된 웨이퍼(201)의 저면에 제 3 마스킹 층(204)을 형성하는 과정을 보다 구체적으로 설명하면, 우선 웨이퍼(201)의 저면 전체에 걸쳐 포토 레지스트(photo resist)를 도포한다(PR 도포 공정). 다음으로, 원하는 패턴이 새겨져 있는 제 3 마스크를 이용하여 포토 레지스트에 빛(주로, 자외선)을 선택적으로 조사한다(노광 공정). 제 3 마스크에 패턴을 형성할 때, 제 3마스크에 새겨진 패턴을 통해 형성되는 제 3 마스크 층(204)을 식각 차단막으로 하여 식각되는 복수의 홀(즉, 진공홀)을 통해 가해지는 진공압이 cMUT(100)의 박막(150) 전면에 고르게 분산될 수 있도록 제 3 마스크에 패턴을 형성한다. 이후 현상액으로 빛을 받은 부분의 포토 레지스트를 제거하여 웨이퍼 상에 패턴을 형성시킨다(현상 공정). 포토 레지스트로 포지티브 레지스트(positive resist)를 사용하면 빛을 받은 부분의 포토 레지스트는 빛에 의해 분해 또는 연화된 후 현상액을 통해 제거되고, 빛을 받지 않은 부분의 포토 레지스트는 경화된다. 즉, 마스크의 패턴에 해당하는 부분의 포토 레지스트가 그대로 남게 된다. 현상 공정을 통해 웨이퍼(201)에 남게 되는 포토 레지스트가 제 3 마스킹 층(204)이 된다.

여기서, 웨이퍼(210)의 상면에 포토 레지스트를 도포하기 전에 먼저 웨이퍼(210)의 상면 전체에 걸쳐 실리콘 산화막층(SiO₂)을 도포한 후 전술한 바와 같은 PR 도포→노광→현상 공정을 거치게 되면 마스크의 패턴에 해당하는 부분의 포토 레지스트가 그대로 남게 된다. 다음으로, 남아 있는 포토 레지스트를 기반으로 산화막층을 식각하고 실리콘 산화막층 위에 남아 있는 포토 레지스트를 제거하여 웨이퍼 위에 남아 있는 실리콘 산화막을 제 3 마스킹 층(204)으로 형성하는 것도 가능하다.

다음으로, 제 3 마스킹 층(204)을 식각 차단막으로 하여 3차 식각을 수행한다(345, 도 5h 참조). 3차 식각은 웨이퍼(201)에 웨이퍼(201)를 관통하는 복수의 진공 홀(230)을 형성하기 위한 공정으로, 이 때 형성되는 진공 홀(230)의 형상은 각기둥(일반적으로 사각기둥) 형태, 원기둥 형태 등 다양한 형상으로 형성하는 것이 가능하다. 이 때, 깊은 반응성 이온 식각법(Deep Reactive-Ion Etching; DRIE)을 통해 웨이퍼(201)를 미리 설정된 폭 또는 지름(d, 여기서 d는 관통 홀이 사각기둥 형상을 가질 경우 미리 설정된 폭이고, 관통 홀이 원기둥 형상을 가질 경우 미리 설정된 지름이 되며, 수십 내지 수백 ㎛)만큼 관통하도록 식각함으로써, 웨이퍼(201)에 플립 칩 본딩 시 cMUT(100)의 박막(150)에 진공압을 전달하는 일정 길이 및 일정 폭(또는 일정 지름)을 가지는 복수의 진공 홀(230)을 형성하게 된다.

본 실시예에서는 웨이퍼(201)의 저면에 제 3 마스킹 층(204)을 형성하는 경우를 예로 들어 설명하였으나, 2차 식각된 웨이퍼(201)의 상면에 일정 길이 및 일정 폭을 가지는 복수의 진공 홀(230)을 형성하기 위한 제 3 마스킹 층(204)을 형성하고, 형성된 제 3 마스킹 층(204)을 식각 차단막으로 3차 식각을 수행하여 웨이퍼(201)에 복수의 진공 홀(230)을 형성하는 것도 가능하다.

이후, 제 3 마스킹 층(204)을 제거함으로써 복수의 진공 홀(230)이 형성된 지그(200)의 제작이 완성된다(350, 도 5i 참조).

본 발명의 일실시예에 따른 지그(200)는 반도체 공정을 통해 제작되기 때문에 공정 오차(가공 오차)가 수 ㎛에 불과하여 가공 정밀도가 매우 높다. 이러한 가공 정밀도는 제작된 지그(200)를 이용한 반도체 칩들 사이의 플립 칩 본딩 시에도 그대로 적용되어 본딩 정확도를 향상시킬 수 있게 된다.

도 6은 하나의 지그에 1:n 본딩 가능한 구조를 어레이로 형성한 경우를 설명하기 위한 도면이다.

도 6에서는 하나의 지그(200)에 1:2 본딩 가능한 구조(S) 즉, 두 개의 cMUT(100)이 나란히 안착할 수 있도록 두 개의 수용홈(210, 그 내부에는 이격홈(220)이 형성됨)가 나란히 배치되어 있고, cMUT(100)을 지그(200)에 설치할 때cMUT(100)을 집는 트위저가 놓여질 수 있는 트위저 로딩부(240)가 각수용홈(210)에 대해 두 개씩 형성되어 있는 구조가 5*2 어레이(array)로 형성되어 있는 경우를 예시하고 있다.

이와 같이, 하나의 지그(200)에 1:1 본딩 또는 1:n 본딩 가능한 구조들을 반복적으로 형성하고, 각각의 본딩 가능한 구조(수용홈과 이격홈을 포함)에 cMUT(100)을 설치한 후 집적회로와 지그(200)에 설치된 cMUT(100) 사이의 정렬(alignment)을 연속적으로 수행하면 한 번의 리플로우 처리만으로 하나의 지그(200)에 안착된 비교적 많은 개수의 cMUT(100)에 대한 플립 칩 본딩을 진행할 수 있어 수율 및 처리량(throughput)을 향상시키고, 아울러 본딩 칩 간의 균일성도 향상시킬 수 있게 된다.

또한 도 6에서는 하나의 지그(200)에 한 가지 종류의 본딩 가능한 구조(1:2 본딩 가능한 구조)가 반복적으로 형성되어 있는 경우를 예시하고 있으나, 하나의 지그(200)에 여러 종류의 본딩 가능한 구조(예를 들어, 1:1 본딩 가능 구조 및 1:2 본딩 가능 구조, …)를 어레이로 형성함으로써, 하나의 지그(200)를 통해 다양한 1:n 본딩이 가능하도록 구성할 수도 있다.

이하에서는 도 7 및 도 8a 내지 도 8e를 연계하여 본 발명의 일실시예에따른지그를이용하여초음파프로브용칩들을플립칩본딩하는방법에대해상세하게설명하도록한다.

도 7은 본 발명의 일실시예에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법을 도시한 흐름도이고, 도 8a 내지 도 8e는 본 발명의 일실시예에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법을 설명하기 위한 공정도이다. 도 8a 내지 도 8e는 복수의 진공 홀(230)이 형성되지 않은 지그(200)에 두 개의 cMUT(100)을 설치하고, 이 두 개의 cMUT(100)과 하나의 집적회로(600)를 플립 칩 본딩하는 과정을 도시하고 있다.

먼저, 제작된 지그(200)에 cMUT(100)을 설치한다(410, 도 8a 참조). 즉,도 8a에 도시된 바와 같이, cMUT(100)의 본딩 패드(170)가 형성되어 있는 면이 위쪽으로 향하도록, cMUT(100)의 박막(150)이 아래쪽으로 향하도록 cMUT(100)을 지그(200)의 수용홈(210)에 설치한다.

다음으로, 진공 흡착기(500)를 통해 지그(200)의 저면을 진공 흡착(지그 자체를 진공 흡착)하여 지그(200)에 수용된 cMUT(100)의 위치를 고정한다(420, 도 8b 참조).

전술한 바와 같이, 지그(200)에 마련되는 수용홈(210)의 길이 및 폭은, cMUT(100)이 일반적으로 직사각형의 형상을 가진다고 할 때, cMUT(100)의 길이 및 폭에 대해 5~10㎛ 정도의 아주 작은 마진을 갖도록 형성되기 때문에, cMUT(100)은 지그(200)의 수용홈(210)에 거의 딱 맞게 안착(삽입)될 수 있다. 따라서, 도 8a 내지 도 8에 도시한 바와 같이, 플립 칩 본딩 시 복수의 진공 홀(230)이 형성되지 않은 지그(200)에 cMUT(100)을 설치한 후 진공 흡착기(500)를 통해 지그(200)의 저면을 흡착하더라도 충분히 지그(200)에 수용된 cMUT(100)의 위치를 고정시켜 cMUT(100)과 집적회로(600) 사이의 플립 칩 본딩을 수행할 수 있게 된다.

이후, 진공 흡착기(600)를 통해 집적회로(600)의 솔더 볼(610)이 형성되어 있지 않은 면을 진공 흡착하여 집적회로(600)에 형성된 솔더 볼(610)에 플럭스를 도포하고(430), 집적회로(600)를 진공 흡착한 상태로 집적회로(600)의 솔더 볼(610)이 cMUT(100)의 본딩 패드(170)에 접촉되도록 집적회로(600)를 cMUT(100)에 정렬하여 예비 접합시킨다(440, 도 8c 참조).

집적회로(600)를 cMUT(100)에 정렬할 때 발생하는 정렬 오차(alignment error)는 지그(200)의 제작 시 발생되는 공정 오차와 일치하므로, 지그(200)에 설치된 cMUT(100)과 집적회로(600) 사이의 플립 칩 본딩 시 본딩 정확도를 향상시킬 수 있게 된다.

다음으로, 지그(200) 및 집적회로(600)를 흡착하여 고정시키고 있던 진공 흡착기(500, 700)를 제거하고, 예비 접합된 cMUT(100)과 집적회로(600)에 대해 리플로우(reflow) 처리를 진행하여 집적회로(600)에 형성된 솔더 볼(610)과 cMUT(100)에 형성된 본딩 패드(170)를 접합시킴으로써 cMUT(100)과 집적회로(600) 간의 플립 칩 본딩을 완성한다(450, 도 8e 참조).

도 9a 내지 도 9e는 본 발명의 다른 실시예에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법을 설명하기 위한 공정도이다.

본 발명의 다른 실시예에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법은 도 9a 내지 도 9e에 도시된 바와 같이 복수의 진공 홀(230)이 형성된 지그(200)에 cMUT(100)을 설치하고, cMUT(100)과 집적회로(600)를 플립 칩 본딩한다는 점에서 앞서 도 7 및 도 8a 내지 도 8e를 참조하여 설명했던 본 발명의 일실시예에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법과 차이가 있다.

즉, 도 7의 동작 420에서 진공 흡착을 통해 cMUT(100)의 위치를 고정할 때, 본 발명의 다른 실시예에서는 진공 흡착기(500)로부터 발생된 진공압을 지그(200)에 형성된 복수의 진공 홀(230)을 통해 cMUT(100)의 박막(150) 쪽으로 전달하여 cMUT(100)을 간접적으로 진공 흡착함으로써 지그(200)에 수용된 cMUT(100)의 위치를 고정한다(420, 도 9b 참조). 이 때, 복수의 진공 홀(230)을 통해 가해지는 진공압은 cMUT(100)의 박막(150) 전면에 고르게 분산되기 때문에,진공 흡착기(500)의 직접적인 접촉으로 인해 발생하는 cMUT(100)의 박막(150)의 손상을 줄일 수 있게 된다.

도 9a 내지 도 9e에 도시된 본 발명의 다른 실시예에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법에서, 복수의 진공 홀(230)이 형성된 지그(200)에 cMUT(100)을 설치하고, 복수의 진공 홀(230)을 통한 진공압의 전달로 cMUT(100)을 간접적으로 진공 흡착하여 지그(200)에 수용된 cMUT(100)의 위치를 고정한다는 점 이외의 다른 공정들은 도 8a 내지 도 8e에 도시된 본 발명의 일실시예에 따른 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법과 동일하므로, 여기서는 자세한 설명을 생략하도록 한다.

100 : cMUT 140 : 에어 갭(air gap)
150 : 박막 160 : 지지부재
170 : 본딩 패드 200 : 지그
210 : 수용부 220 : 공간부
230 : 진공 홀 240 : 트위저 로딩부
500, 700 : 진공 흡착기 600 : 집적회로
610 : 솔더 볼

Claims

웨이퍼;
상기 웨이퍼를 식각하여 형성되며, 플립 칩 본딩 시 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)을 수용하는 수용홈; 및
상기 수용홈의 바닥면 일부를 식각하여 형성되는 이격홈을 포함하고,
상기 cMUT은 상기 플립 칩 본딩 시 상기 cMUT의 박막이 상기 이격홈의 바닥면을 향하도록 상기 수용홈에 삽입되고, 상기 이격홈의 형성 시 식각되지 않은 상기 수용홈의 바닥면에 안착되어 상기 cMUT의 박막이 상기 이격홈의 바닥면과 이격되는 지그.
제 1 항에 있어서,
상기 수용홈은 상기 웨이퍼를 제 1 설정 깊이만큼 식각하여 형성되고,
상기 이격홈은 상기 수용홈의 바닥면을 기준으로 제 2 설정 깊이만큼 식각하여 형성되는 지그.
제 2 항에 있어서,
상기 수용홈의 길이 및 폭은 상기 cMUT의 길이 및 폭에 대해 제 1 마진을 가지는 지그.
제 2 항에 있어서,
상기 이격홈의 길이 및 폭은 상기 cMUT의 박막 형성 영역의 길이 및 폭에 대해 제 2 마진을 가지는 지그.
제 2 항에 있어서,
상기 수용홈 근처에 형성되며 상기 cMUT을 상기 수용홈에 설치할 때 상기 cMUT을 집는 트위저(tweezer)가 놓여지는 트위저 로딩부를 더 포함하고,
상기 트위저 로딩부는 상기 웨이퍼를 제 3 설정 깊이만큼 식각하여 형성되는 지그.
제 1 항에 있어서,
상기 웨이퍼는 실리콘 웨이퍼(Si wafer), 유리 웨이퍼(glass wafer) 및 상기 실리콘 웨이퍼 또는 상기 유리 웨이퍼를 이용한 레플리카(replica) 중 어느 하나인 지그.
제 1 항에 있어서,
상기 이격홈의 하부에 형성되며, 상기 플립 칩 본딩 시 상기 cMUT의 박막에 진공압을 전달하는 복수의 진공 홀(vacuum hole)을 더 포함하는 지그.
웨이퍼;
상기 웨이퍼를 식각하여 형성되며, 플립 칩 본딩 시 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)을 수용하는 수용홈; 및
상기 수용홈의 바닥면 일부를 식각하여 형성되고, 상기 플립 칩 본딩 시 상기 cMUT이 안착되는 안착단을 포함하고,
상기 cMUT은 상기 플립 칩 본딩 시 상기 cMUT의 박막이 상기 수용홈의 식각된 바닥면을 향하도록 상기 수용홈에 삽입되고, 상기 안착단에 안착되어 상기 cMUT의 박막이 상기 수용홈의 식각된 바닥면과 이격되는 지그.
웨이퍼;
상기 웨이퍼를 식각하여 형성되며, 플립 칩 본딩 시 복수의 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)을 수용하는 수용홈; 및
각 수용홈의 바닥면 일부를 식각하여 형성되는 복수의 이격홈을 포함하고,
상기 cMUT은 상기 플립 칩 본딩 시 상기 cMUT의 박막이 상기 이격홈의 바닥면을 향하도록 상기 수용홈에 삽입되고, 상기 이격홈의 형성 시 식각되지 않은 상기 수용홈의 바닥면에 안착되어 상기 cMUT의 박막이 상기 이격홈의 바닥면과 이격되는 지그.
플립 칩 본딩 시 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)를 수용하기 위한 수용홈; 및
상기 cMUT의 박막을 보호하기 위해 상기 수용홈의 하부에 형성되는 이격홈을 포함하는 지그.
제 10 항에 있어서,
상기 수용홈은 웨이퍼를 제 1 설정 깊이만큼 식각하여 형성되고,
상기 이격홈은 상기 웨이퍼의 식각된 평면을 기준으로 제 2 설정 깊이만큼 식각하여 형성되는 지그.
웨이퍼;
상기 웨이퍼를 식각하여 형성되며, 플립 칩 본딩 시 초음파 트랜스듀서를 수용하는 수용홈; 및
상기 수용홈의 바닥면 일부를 식각하여 형성되는 이격홈을 포함하고,
상기 초음파 트랜스듀서는 상기 플립 칩 본딩 시 상기 초음파 트랜스듀서의 상면 또는 저면에 형성된 구조물이 상기 이격홈의 바닥면을 향하도록 상기 수용홈에 삽입되고, 상기 이격홈의 형성 시 식각되지 않은 상기 수용홈의 바닥면에 안착되어 상기 초음파 트랜스듀서의 상기 구조물이 상기 이격홈의 바닥면과 이격되는 지그.
웨이퍼를 1차 식각하여 플립 칩 본딩 시 cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)이 수용되는 수용홈을 형성하고;
상기 수용홈의 바닥면 일부를 2차 식각하여 상기 플립 칩 본딩 시 상기 수용홈의 바닥면을 향하도록 상기 수용홈에 수용되는 상기 cMUT의 박막이 상기 수용홈의 식각된 바닥면과 이격되도록 이격홈을 형성하는 지그 제작방법.
제 13 항에 있어서, 상기 1차 식각은:
상기 웨이퍼의 상면에 상기 cMUT의 길이 및 폭에 대해 제 1 마진을 가지는 길이 및 폭을 가지는 상기 수용홈을 형성하기 위한 제 1 마스킹 층을 형성하고;
상기 형성된 제 1 마스킹 층을 식각 차단막으로 하여 상기 웨이퍼를 제 1 설정 깊이만큼 식각하는 지그 제작방법.
제 14 항에 있어서, 상기 2차 식각은:
상기 1차 식각된 웨이퍼의 상면에 상기 cMUT의 박막 형성 영역의 길이 및 폭에 대해 제 2 마진을 가지는 길이 및 폭을 가지는 상기 이격홈을 형성하기 위한 제 2 마스킹 층을 형성하고;
상기 형성된 제 2 마스킹 층을 상기 식각 차단막으로 하여 상기 웨이퍼를 제 2 설정 깊이만큼 식각하는 지그 제작방법.
제 15 항에 있어서,
상기 1차 식각 및 상기 2차 식각 후 형성된 상기 수용홈 및 상기 이격홈의 표면 러프네스(roughness)를 제거하는 표면 처리를 수행하는 것을 더 포함하고,
상기 표면 처리는 TMAH(Tetra Methyl Ammonium Hydroxide) 디핑, KOH 디핑 및 플라즈마 처리(plasma treatment) 중 어느 하나인 지그 제작방법.
제 13 항에 있어서,
상기 웨이퍼를 3차 식각하여 상기 플립 칩 본딩 시 상기 cMUT의 박막에 진공압을 전달하는 복수의 진공 홀을 형성하는 지그 제작방법.
제 17 항에 있어서,
상기 웨이퍼의 저면 또는 상기 2차 식각된 웨이퍼의 상면에 일정 길이 및 일정 폭을 가지는 상기 복수의 진공 홀을 형성하기 위한 제 3 마스킹 층을 형성하고,
상기 형성된 제 3 마스킹 층을 식각 차단막으로 하여 상기 웨이퍼를 식각하는 것을 포함하는 지그 제작방법.
제 17 항에 있어서,
상기 1차 식각, 상기 2차 식각 및 상기 3차 식각은 깊은 반응성 이온 식각법(Deep Reactive-Ion Etching)을 통해 수행하는 지그 제작방법.
웨이퍼를 식각하여 형성되며, cMUT(정전 용량형 미세 가공 초음파 트랜스듀서)을 수용하는 수용홈 및 상기 수용홈의 바닥면 일부를 식각하여 형성되는 이격홈을 포함하는 지그를 제작하고;
상기 cMUT의 박막이 상기 이격홈의 바닥면을 향하도록 상기 cMUT을 상기 수용홈에 설치하되, 상기 cMUT은 상기 이격홈의 형성 시 식각되지 않은 상기 수용홈의 바닥면에 안착되어 상기 cMUT의 박막이 상기 이격홈의 바닥면과 이격되며;
상기 수용홈에 설치된 상기 cMUT과 상기 cMUT에 전기적 신호를 전달하는 집적회로를 플립 칩 본딩하는 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법.
제 20 항에 있어서,
상기 지그는 상기 이격홈의 하부에 형성되며, 상기 플립 칩 본딩 시 상기 cMUT의 박막에 진공압을 전달하는 복수의 진공 홀(vacuum hole)을 더 포함하는 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법.
제 20 항에 있어서, 상기 플립 칩 본딩은:
상기 지그의 저면을 진공 흡착하여 상기 지그의 수용홈에 설치된 상기 cMUT의 위치를 고정하고;
상기 집적회로의 솔더 볼이 형성되어 있지 않은 면을 진공 흡착하여 상기 집적회로에 형성된 솔더 볼에 플럭스를 도포하고;
상기 집적회로를 진공 흡착한 상태로 상기 집적회로의 상기 솔더 볼이 상기 cMUT에 형성된 본딩 패드에 접촉되도록 상기 집적회로를 상기 cMUT에 정렬하여 예비 접합시키고;
상기 예비 접합된 상기 cMUT과 상기 집적회로에 대해 리플로우(reflow) 처리를 진행하는 초음파 프로브용 칩의 플립 칩 본딩방법.