KR20160023156A - 전자소자의 패키징 시스템 및 패키징 방법 - Google Patents

전자소자의 패키징 시스템 및 패키징 방법 Download PDF

Info

Publication number
KR20160023156A
KR20160023156A KR1020140109045A KR20140109045A KR20160023156A KR 20160023156 A KR20160023156 A KR 20160023156A KR 1020140109045 A KR1020140109045 A KR 1020140109045A KR 20140109045 A KR20140109045 A KR 20140109045A KR 20160023156 A KR20160023156 A KR 20160023156A
Authority
KR
South Korea
Prior art keywords
circuit board
jig
electronic device
cmut
groove
Prior art date
Application number
KR1020140109045A
Other languages
English (en)
Inventor
정병길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140109045A priority Critical patent/KR20160023156A/ko
Priority to US14/623,263 priority patent/US10306820B2/en
Publication of KR20160023156A publication Critical patent/KR20160023156A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015—Orientation; Alignment; Positioning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Packaging Frangible Articles (AREA)
  • Micromachines (AREA)

Abstract

전자소자의 패키징 시스템 및 패키징 방법이 개시된다 개시된 전자소자의 패키징 시스템은 상기 전자소자를 수용하는 홈(groove)이 형성되어 있으며, 일면에 복수의 정렬기둥(aligning post)이 돌출되게 마련되는 제 1 지그(jig); 상기 회로기판과 연결되어 상기 회로기판을 지지하는 것으로, 상기 정렬기둥들이 삽입되는 복수의 제 1 가이드 홀(hole)이 형성되어 있는 회로기판 지지대; 및 상기 회로기판에 압력을 가하도록 마련되는 것으로, 상기 정렬기둥들이 삽입되는 복수의 제 2 가이드 홀이 형성된 제 2 지그;를 포함한다.

Description

전자소자의 패키징 시스템 및 패키징 방법{Packaging system of electronic device and Packaging method of electronic device}
전자소자를 회로기판에 실장하는 전자소자의 패키징 시스템 및 패키징 방법에 관한 것이다.
전기 음향 변환기는 전기에너지를 음향에너지로 변환하거나 또는 음향에너지를 전기에너지로 변환하는 것으로, 초음파 변환기, 마이크로폰 등을 포함할 수 있다. 미세가공 전기 음향 변환기는 미세 전기기계시스템(MEMS; Micro-Electro-Mechanical System)을 이용한 변환기로서, 그 대표적인 예로서 미세가공 초음파 변환기(MUT; Micromachined Ultrasonic Transducer)를 들 수 있다. 미세가공 초음파 변환기는 전기적 신호를 초음파 신호로 변환하거나 또는 초음파 신호를 전기적 신호로 변환할 수 있는 장치로서, 그 변환 방식에 따라서 압전형 미세가공 초음파 변환기(pMUT; piezoelectric MUT), 정전용량형 미세가공 초음파 변환기(cMUT; capacitive MUT), 자기형 미세가공 초음파 변환기(mMUT; magnetic MUT) 등으로 구분될 수 있다. 이 중에서 정전용량형 미세가공 초음파 변환기가 의료 영상 진단 기기나 센서 등과 같은 분야에서 각광을 받고 있다.
전자소자를 회로기판에 실장하는 패키징 시스템 및 패키징 방법을 제공한다.
일 측면에 있어서,
전자소자를 회로기판에 실장(mount)하는 전자소자의 패키징 시스템에 있어서,
상기 전자소자를 수용하는 홈(groove)이 형성되어 있으며, 일면에 복수의 정렬기둥(aligning post)이 돌출되게 마련되는 제 1 지그(jig);
상기 회로기판과 연결되어 상기 회로기판을 지지하는 것으로, 상기 정렬기둥들이 삽입되는 복수의 제 1 가이드 홀(hole)이 형성되어 있는 회로기판 지지대(circuit board supporting member); 및
상기 회로기판에 압력을 가하도록 마련되는 것으로, 상기 정렬기둥들이 삽입되는 복수의 제 2 가이드 홀이 형성된 제 2 지그;를 포함하는 전자소자의 패키징 시스템이 제공된다.
상기 제 2 지그는 열 전달을 위한 개구부를 포함할 수 있다. 상기 전자소자는 정전 용량형 미세 가공 초음파 트랜스듀서(cMUT: capacitive Michromachined Ultrasonic Transducer)를 포함할 수 있다. 상기 cMUT은 멤브레인(membrane)이 상기 제 1 지그의 홈 바닥쪽으로 향하도록 상기 제 1 지그의 홈 내에 마련될 수 있다. 상기 제 1 지그의 홈 바닥에는 상기 cMUT의 멤브레인을 노출시키는 홈 또는 관통공이 형성될 수 있다.
상기 정렬기둥들이 삽입되는 복수의 제 3 가이드 홀이 형성되고, 바디 블록(body block)이 삽입되는 개구부를 포함하는 제 3 지그;를 포함할 수 있다. 상기 정렬기둥들 중 일부는 상기 회로기판을 관통할 수 있다. 상기 회로기판 지지대는 상기 회로기판과 연결되는 다각형 링을 포함하고, 상기 다각형 링의 꼭지점들 중 적어도 하나에 상기 제 1 가이드홀이 형성될 수 있다.
다른 측면에 있어서,
상기 전자소자의 패키징 시스템을 이용한 전자소자의 패키징 방법에 있어서,
상기 제 1 지그의 홈 내에 전자소자를 안착시키는 단계;
상기 회로기판 지지대의 제 1 가이드홀들을 상기 제 1 지그의 정렬기둥들에 삽입하여, 상기 회로기판을 상기 전자소자 상에 안착시키는 단계; 및
제 2 지그의 제 2 가이드홀들을 상기 제 1 지그의 정렬기둥들에 삽입하여 상기 제 2 지그가 상기 회로기판에 압력을 가하도록 하는 단계;를 포함하는 전자 소자의 패키징 방법이 제공된다..
상기 제 2 지그는 열전달을 위한 개구부를 포함하고, 상기 제 2 지그의 개구부를 통해 열을 가하여 상기 전자소자와 상기 회로기판을 접합시키는 단계;가 더 포함될 수 있다. 상기 전자소자와 상기 회로기판이 접합된 후에 상기 회로기판을 상기 회로기판 지지대로부터 분리하는 단계;가 더 포함될 수 있다.
상기 전자소자의 패키징 시스템은, 상기 정렬기둥들이 삽입되는 복수의 제 3 가이드 홀이 형성되고, 바디 블록(body block)이 삽입되는 개구부를 포함하는 제 3 지그를 포함하며, 상기 정렬기둥들을 상기 제 3 지그의 제 3 가이드홀에 삽입하는 단계; 및 상기 제 3 지그의 개구부를 통해 상기 바디 블록을 상기 전자소자 상에 위치시키는 단계;가 더 포함될 수 있다.
상기 정렬기둥들 중 일부는 상기 회로기판 지지대를 관통할 수 있다. 상기 전자소자는 정전 용량형 미세 가공 초음파 트랜스듀서(cMUT)를 포함할 수 있다. 상기 cMUT는 멤브레인(membrane)이 상기 제 1 지그의 홈 바닥 쪽으로 향하도록 상기 제 1 지그의 홈 내에 마련될 수 있다.
상기 제 1 지그의 홈 바닥에는 홈 또는 관통공이 형성되어 있으며, 상기 cMUT의 멤브레인은 상기 제 1 지그의 홈 바닥에 있는 홈 또는 관통공을 통해 노출될 수 있다.
실시예들에 따르면, 전자소자를 손상 없이 정확하게 정렬(aligning)하여 회로기판에 안착 및 접합할 수 있다.
도 1은 미세가공 정전 용량형 미세 가공 초음파 트랜스듀서 (cMUT: capacitive Michromachined Ultrasonic Transducer, 이하 cMUT)이 회로기판에 실장된 예를 나타낸 도면이다.
도 2는 cMUT과 회로기판이 결합되어 디바이스에 장착된 예를 나타낸다.
도 3은 cMUT과 회로기판을 결합할 때 발생할 수 있는 문제점을 나타낸 도면이다.
도 4는 예시적인 실시예에 따른 전자소자의 패키징 시스템의 제 1 지그(jig)를 도시한 사시도이다.
도 5는 제 1 지그의 홈에 cMUT이 수용되었을 때 도 4의 I-I’선을 따라 본 단면도이다.
도 6은 예시적인 실시예에 따른 패키징 시스템의 회로기판 지지대를 도시한 평면도이다.
도 7은 회로기판을 cMUT에 안착시키는 모습을 도시한 것이다.
도 8은 회로기판 지지대(120)가 제 1 지그에 안착된 상태에서 도 7의 II-II’ 선을 따라 본 단면도이다.
도 9는 cMUT과 회로기판을 결합하는 과정을 도시한 단면도이다.
도 10은 회로기판 위에 바디 블록을 결합하는 과정을 도시한 단면도이다.
도 11은 예시적인 실시예에 따른 전자소자의 패키징 방법의 흐름도를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 실시예들을 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다.
도 1은 미세가공 정전 용량형 미세 가공 초음파 트랜스듀서(10)(cMUT: capacitive Michromachined Ultrasonic Transducer, 이하 cMUT)이 회로기판(20)에 실장된 예를 나타낸 도면이다. 도 1을 참조하면, cMUT(10)은, 외부 진동에 반응하여 전기적 신호를 생성하거나 혹은 전기적 신호를 진동으로 바꾸어줄 수 있는 멤브레인(12)을 포함할 수 있다. 또한 cMUT(10)은 회로기판(20)과 연결되기 위한 도전성 패턴(14)을 포함할 수 있다. 도 1에서는 cMUT(10) 하나를 예시적으로 나타냈지만 cMUT(10)은 복수개가 하나의 요소(element)를 이루어 회로기판(20)과 연결될 수도 있다. 또한 복수개의 요소가 1차원 또는 2차원 어레이(array)를 형성하여 회로기판(20)과 연결될 수도 있다.
회로기판(20)은 cMUT(10)과 연결되는 기판(22)과 외부 장치와 전기적 신호를 주고받기 위한 유연성 기판(23)을 포함할 수 있다. cMUT(10)과 연결되는 기판(22)은 cMUT(10)과 전기적 신호를 주고 받기 위해, cMUT(10)의 도전성 패턴(14)에 대응하는 도전성 패턴(24)를 포함할 수 있다. 유연성 기판(23)은 휘어질 수 있는 재질로 이루어질 수 있으며 외부의 다른 장치와 전기적 신호를 주고 받을 수 있다.
도 2는 cMUT(10)과 회로기판(20)이 결합되어 디바이스에 장착된 예를 나타낸다. 도 2를 참조하면 cMUT(10)과 회로기판(20)이 결합되어 디바이스 내부에 장착되어 있다. 회로기판(20)의 후면에는 회로기판(20)과 cMUT(10)을 지지하기 위한 바디 블록(30)이 있을 수 있다. cMUT(10)의 표면에는 초음파의 방향을 적절하게 조절하기 위한 렌즈 역할을 하는 커버가 덮여있을 수 있다. cMUT(10)의 멤브레인(12)은 외부로부터 전달되는 초음파 또는 진동파에 반응하여 움직일 수 있다. 이를 통해 cMUT(10)은 전면에 있는 렌즈 형상의 커버를 통해 전달되는 초음파 또는 진동을 전기적 신호로 변환할 수 있다. 이러한 전기적 신호는 회로기판(20)에 전달될 수 있다. 그리고 회로기판(20)은 상기 전기적 신호를 유연성 기판(23)를 통해 외부 장치에 전달할 수 있다. 위의 경우와 다르게 회로기판(20)이 외부 장치로부터 전기적 신호를 인가 받아 cMUT(10)에 전달하면 cMUT(10)의 멤브레인(12)이 이에 반응하여 움직임으로써 초음파를 생성할 수도 있다.
도 3은 cMUT(10)과 회로기판(20)을 결합할 때 발생할 수 있는 문제점을 나타낸 도면이다. 도 3을 참조하면 cMUT(10)을 회로기판(20) 위에 실장할 때 흡입기구(40)가 사용될 수 있다. 여기서, 흡입기구(40)는 진공을 이용하여 cMUT(10)을 흡착함으로써 cMUT(10)을 원하는 위치로 이동시킬 수 있는 것으로, 이러한 흡입기구(40)를 사용하게 되면 cMUT(10)을 움직여 회로기판(20) 위에 실장할 수 있다. 하지만 진공을 유지하는 과정에서 cMUT(10)의 멤브레인(12)이 손상될 우려가 있다. 또한 cMUT(10) 하면의 도전성 패턴(14)와 회로기판(20)의 도전성 패턴(24)이 정합되지 않으면서 전기적 신호가 인가될 때 오류가 발생할 수도 있다.
도 4는 예시적인 실시예에 따른 전자소자의 패키징 시스템의 제 1 지그(jig)를 도시한 사시도이다. 이하에서는 전자소자로서 cMUT(10)을 예로 들어 설명한다.도 4를 참조하면, 제 1 지그(110)의 일면에는 복수의 정렬기둥(aligning post; 116, 117)이 돌출되게 마련되어 있을 수 있다. 여기서, 상기 정렬기둥들(116,117)은 적어도 하나의 제1 정렬기둥(116)과 적어도 하나의 제2 정렬기둥(117)을 포함할 수 있다. 제1 정렬기둥(116)은 후술하는 회로기판 지지대(도 6의 120)의 제 1 가이드홀(도 6의 122)에 삽입되도록 마련되는 것이며, 제2 정렬기둥은 회로기판(도 6의 20)에 형성된 가이드홀(28)에 삽입되도록 마련되는 것이다. 이러한 제1 및 제2 정렬기둥(116,117)에 의해 회로기판(20)이 cMUT(10)의 적절한 위치에 안착될 수 있다. 도 1에서는 제 1 가이드홀(122)에 삽입되는 제1 정렬기둥들(116)과 회로기판(20)을 관통하는 제2 정렬기둥들(117)을 모두 나타냈지만 제1 및 제2 정렬기둥들(116,117)이 반드시 모두 존재할 필요는 없다. 예를 들어 회로기판(20)에 가이드홀(26)을 형성하지 않는 경우 제 1 가이드홀(122)에 삽입되는 제1 정렬기둥들(116)만 제 1 지그(110)에 형성될 수도 있다.
제 1 지그(110)에는 전자소자(10)를 수용하는 홈(112)이 형성되어 있다. 이러한 홈(112)의 형상은 수용되는 전자소자(10)의 형상에 대응될 수 있다. 그리고, 홈(112)의 위치는 회로기판(20)이 전자소자(10)에 실장되는 위치를 고려하여 설정될 수 있다. 즉, 회로기판(20)이 cMUT(10)의 적절한 위치에 안착될 수 있도록 홈(112)의 위치가 설정될 수 있다.
도 5는 제 1 지그(110)의 홈(112)에 cMUT(10)이 수용되었을 때 도 4의 I-I' 선을 따라 본 단면도이다.
도 5를 참조하면, 제 1 지그(110)의 홈(112)에 cMUT(10)이 수용되어 있다. 이때 cMUT(10)은 멤브레인(12)이 제 1 지그(110)의 홈(112) 바닥쪽으로 향하도록 제 1 지그(110)의 홈(112) 내에 마련될 수 있다. 그리고, 제 1 지그(110)의 홈(112) 바닥에는 cMUT(10)의 멤브레인(12)을 노출시키는 관통공(114)이 형성되어 있을 수 있다. 한편, 관통공(114) 대신에 제 1 지그의(110)의 홈(112) 바닥에 멤브레인(12)을 노출시키는 소정 깊이의 홈(미도시)이 형성되어 있을 수도 있다. 이러한 홈(미도시) 또는 관통공(114)을 통해 멤브레인(12)을 노출시킴으로써 cMUT(10)의 멤브레인(12)의 손상을 방지할 수 있다.
도 6은 예시적인 실시예에 따른 패키징 시스템의 회로기판 지지대를 도시한 평면도이다.
도 6을 참조하면, 회로기판 지지대(120)는 회로기판(20)과 연결되어 회로기판(20)을 지지한다. 이러한 회로기판 지지대(120)에는 복수의 제 1 가이드 홀(122)이 형성되어 있다. 복수의 제 1 가이드 홀(122)에는 도 4에 도시된 제 1 지그(110)의 정렬기둥들(116)이 삽입될 수 있다. 즉, 후술하는 바와 같이 제 1 지그(110)의 정렬기둥들(116)이 회로기판 지지대(120)의 제 1 가이드홀(122)에 삽입되면서 회로기판(20)이 cMUT(10)의 적절한 위치에 실장될 수 있다. 한편, 회로기판(20)에는 가이드 홀(28)이 더 형성될 수 있으며, 이러한 가이드 홀(28)에는 제 1 지그(110)의 제2 정렬기둥들(117)이 삽입될 수 있다.
회로기판 지지대(120)는 절단이 용이하도록 마련된 연결부(124)를 통해 회로기판(20)과 연결될 수 있다. 회로기판(20)을 cMUT(10)에 실장한 후 연결부(124)를 절단함으로써 회로기판(20)은 회로기판 지지대(120)와 분리될 수 있다. 즉, 회로기판 지지대(120)는 cMUT(10)과 회로기판(20)의 패키징이 끝난 후 회로기판(20)으로부터 제거될 수 있다. 이러한 제거작업은 바디 블록(30)을 회로기판(20)에 결합한 후에 이루어질 수도 있고 그 전에 이루어질 수도 있다. 도 6에서는 회로기판 지지대(120)가 사각형 링을 포함하는 예를 나타냈으나 이는 예시적인 것에 불과하다. 예를 들어 회로기판 지지대(120)는 원형, 다각형 또는 임의의 모양을 가지는 링을 포함할 수 있다. 회로기판 지지대(120)가 다각형 링을 포함하는 경우, 다각형 링의 꼭지점들 중 적어도 하나에 상기 제 1 가이드홀(122)이 형성될 수 있다.
도 7은 회로기판(20)을 cMUT(10)에 안착시키는 모습을 도시한 것이다.
도 7을 참조하면, 회로기판 지지대(120)의 제 1 가이드홀들(122)에 제1 정렬기둥들(116)이 삽입될 수 있다. 또한, 회로기판(20)의 가이드 홀(28)에도 제2 정렬기둥들(117)이 삽입될 수 있다. 제1 가이드 홀들과 가이드홀(122, 28)에 제1 및 제2 정렬기둥들(116, 117)이 삽입될 때는 회로기판 지지대(120)가 제 1 지그(110)를 향해 다가갈 수도 있고, 제 1 지그(110)가 회로기판 지지대(120)를 향해 다가갈 수도 있다. 도 7에서 나타낸 바와 같이 제1 및 제2 정렬기둥들(116, 117)이 제1 가이드 홀들 및 가이드 홀들(122, 28)에 삽입되면서 회로기판(20)이 cMUT(10)의 적절한 위치에 안착될 수 있다. 즉 cMUT(10)의 도전성 패턴(14)과 회로기판(20)의 도전성 패턴(24)들이 정합되도록 할 수 있도록 할 수 있다.
도 8은 회로기판 지지대(120)가 제 1 지그(110)에 안착된 상태에서 도 7의 II-II' 선을 따라 본 단면도이다.
도 8을 참조하면, 회로기판(20)이 cMUT(10)에 안착되어 있다. 이 때 cMUT(10)의 도전성 패턴(14)과 회로기판(20)의 도전성 패턴(24)이 정합될 수 있다. 도전성 패턴들(14, 24)은 가열에 의해 접합이 가능한 솔더(solder)를 포함할 수 있다. 이들의 접합에 의해 cMUT(10)과 회로기판(20)이 결합될 수 있다.
도 9는 cMUT(10)과 회로기판(20)을 결합하는 과정을 도시한 단면도이다.
도 9를 참조하면, 실시예에 따른 패키징 시스템은 회로기판(20)에 압력을 가하도록 마련되는 것으로 제1 및 제2 정렬기둥들(116, 117)이 삽입되는 복수의 제 2 가이드홀(134)이 형성된 제 2 지그(130)를 더 포함할 수 있다. 제 2 가이드홀(134)에 제1 및 제2 정렬기둥들(116, 117)이 삽입되면서 제 2 지그(130)는 회로기판(20)과 회로기판 지지대(120) 위에 안착될 수 있다. 제 2 지그(130)는 회로기판(20)을 눌러서 회로기판(20)과 cMUT(10)이 접합될 수 있도록 해준다. 또한, 제 2 지그(130)는 cMUT(10)의 도전성 패턴(14)과 회로기판(20)의 도전성 패턴(24)에 열을 전달할 수 있도록 하는 개구부(132)를 포함할 수 있다. 이러한 제 2 지그(130)의 개구부(132)를 통해 열이 전달되면 도전성 패턴들(14, 24)들이 리플로 납땜(reflow soldering) 과정을 겪게 된다. 그리고 이러한 리플로 납땜 과정을 통해 도전성 패턴(14,24)들이 접합될 수 있다.
도 10은 회로기판(20) 위에 바디 블록(30)을 결합하는 과정을 도시한 단면도이다.
도 10을 참조하면, 실시예에 따른 패키징 시스템은 상기 정렬기둥들(116, 117)이 삽입되는 복수의 제 3 가이드 홀(144)이 형성되고, 바디 블록(130)이 삽입되는 개구부(142)를 포함하는 제 3 지그(140)를 포함할 수 있다. 제 3 가이드홀들(144)에 제1 및 제2 정렬기둥들(116, 117)이 삽입되면서 제 3 지그(140)는 회로기판(20)과 회로기판 지지대(120) 위에 안착될 수 있다. 이러한 제 3 지그(140)는 전술한 제 2 지그(130)가 제거된 후 안착될 수 있다. 제 3 지그(140)에 형성된 개구부(142)의 형상은 바디 블록(30)의 형상에 대응할 수 있다. 따라서, 제 3 지그(140)의 개구부(142)를 통해 바디 블록(30)은 회로기판(20) 위에 안착되어 회로기판(20)과 결합할 수 있다. 결합과정에서는 접착제 혹은 전술한 리플로 납땜 과정 등이 이용될 수 있다.
이상과 같이 예시적인 실시예에 따른 전자소자의 패키징 시스템은 cMUT(10)을 수용하는 홈(112)이 형성되어 있으며, 일면에 복수의 제1 및 제2 정렬기둥(116, 117)이 돌출되게 마련되는 제 1 지그(110)와, 회로기판(20)과 연결되어 회로기판(20)을 지지하는 것으로, 정렬기둥들(116)이 삽입되는 복수의 제 1 가이드 홀(122)이 형성되어 있는 회로기판 지지대(120)와, 회로기판(20)에 압력을 가하도록 마련되는 것으로, 정렬기둥(116)들이 삽입되는 복수의 제 2 가이드 홀(134)이 형성된 제 2 지그(130)를 포함할 수 있다. 또한, 패키징 시스템은 제 3 지그(140)를 더 포함할 수도 있다.
실시예에 따르면, cMUT(10)과 같은 전자소자를 손상 없이 정확하게 정렬(aligning)하여 회로기판(20)에 안착하고 접합할 수 있게 된다. 또한 회로기판(20)에 바디 블록(30)을 정확하고 안전하게 결합할 수 있다. 패키징 시스템을 통해 결합된 전자소자(cMUT(10)), 회로기판(120) 및 바디 블록(30) 결합체는 도 2에서 나타낸 바와 같이 디바이스에 장착될 수 있다.
이상에서는 전자소자의 패키징 시스템에 관하여 설명하였다. 이하에서는 전자소자의 패키징 시스템을 이용한 패키징 방법에 관하여 설명한다. 이하에서 설명하는 패키징 방법에는 전술한 패키징 시스템의 특징들이 모두 반영될 수 있다.
도 11은 예시적인 실시예에 따른 전자소자(10)의 패키징 방법(1100)의 흐름도를 나타낸 도면이다.
도 11을 참조하면, 실시예에 따른 전자소자의 패키징 방법(1100)은 제 1 지그(110)의 홈(112) 내에 전자소자(cMUT(10))를 안착시키는 단계(S1110), 회로기판 지지대(120)의 제 1 가이드홀들(122)을 제 1 지그(110)의 제1 정렬기둥들(116)에 삽입하여, 회로기판(20)을 전자소자(cMUT(10)) 상에 안착시키는 단계(S1120) 및 제 2 지그(130))의 제 2 가이드홀들(134)을 제 1 지그(110)의 제 1 및 제2 정렬기둥들(116, 117)에 삽입하여 제 2 지그(130)가 회로기판(20)에 압력을 가하도록 하는 단계(S1130)을 포함할 수 있다.
도면에 도시하지는 않았으나 패키징 방법(1100)은 제 2 지그(130)의 개구부를 통해 열을 가하여 전자소자(cMUT(10))와 회로기판(20)을 접합시키는 단계를 더 포함할 수 있다. 또한, 패키징 방법(1100)은 전자소자(cMUT(10))와 상기 회로기판(20)이 접합된 후에 회로기판(20)을 회로기판 지지대(120)로부터 분리하는 단계(S1140)를 더 포함할 수 있다.
또한, 패키징 방법(1100)은 제1 및 제2 정렬기둥들(116, 117)을 제 3 지그(140)의 제 3 가이드홀(144)에 삽입하는 단계 및 제 3 지그(140)의 개구부(142)를 통해 바디 블록(30)을 전자소자(cMUT(10)) 상에 위치시키는 단계(S1150)를 더 포함할 수 있다. 전술한 바와 같이 회로기판(20)을 회로기판 지지대(120)로부터 분리하는 단계(S1140)와 바디 블록(30)을 전자소자(cMUT(10)) 상에 위치시키는 단계(S1150)는 시간적인 선후가 바뀔 수도 있다.
이상에서 전자소자(10)를 회로기판(20)에 실장하는 전자소자의 패키징 시스템 및 패키징 방법(1100)에 관하여 설명하였다. 도면에서는 전자소자(10)가 cMUT(10)인 경우를 주로 나타내었으나, 이는 예시적인 것에 불과할 뿐 실시예가 이에 한정되는 것은 아니다. 이상의 설명에서 많은 사항들이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
10 …… cMUT
12 …… 멤브레인
14 …… cMUT의 도전성 패턴
20 …… 회로기판
22 …… 기판
23 …… 유연성 기판
28 …… 회로기판의 가이드 홀
30 …… 바디 블록
40 …… 흡입기구
110 …… 제 1 지그
112 …… 홈
114 …… 관통 홀
116, 117 …… 제1, 제2 정렬기둥
120 …… 회로기판 지지대
122 …… 제 1 가이드 홀
124 …… 연결부
130 …… 제 2 지그
132 …… 제 2 지그의 개구부
134 …… 제 2 가이드 홀
140 …… 제 3 지그
142 …… 제 3 지그의 개구부
144 …… 제 3 가이드 홀

Claims (16)

  1. 전자소자를 회로기판에 실장(mount)하는 전자소자의 패키징 시스템에 있어서,
    상기 전자소자를 수용하는 홈(groove)이 형성되어 있으며, 일면에 복수의 정렬기둥(aligning post)이 돌출되게 마련되는 제 1 지그(jig);
    상기 회로기판과 연결되어 상기 회로기판을 지지하는 것으로, 상기 정 렬기둥들이 삽입되는 복수의 제 1 가이드 홀(hole)이 형성되어 있는 회로기판 지지대(circuit board supporting member); 및
    상기 회로기판에 압력을 가하도록 마련되는 것으로, 상기 정렬기둥들이 삽입되는 복수의 제 2 가이드 홀이 형성된 제 2 지그;를 포함하는 전자소자의 패키징 시스템.
  2. 제 1 항에 있어서,
    상기 제 2 지그는 열 전달을 위한 개구부를 포함하는 전자소자의 패키징 시스템.
  3. 제 1 항에 있어서,
    상기 전자소자는 정전 용량형 미세 가공 초음파 트랜스듀서(cMUT: capacitive Michromachined Ultrasonic Transducer)를 포함하는 전자소자의 패키징 시스템.
  4. 제 3 항에 있어서,
    상기 cMUT은 멤브레인(membrane)이 상기 제 1 지그의 홈 바닥쪽으로 향하도록 상기 제 1 지그의 홈 내에 마련되는 전자소자의 패키징 시스템.
  5. 제 4 항에 있어서,
    상기 제 1 지그의 홈 바닥에는 상기 cMUT의 멤브레인을 노출시키는 홈 또는 관통공이 형성되어 있는 전자소자의 패키징 시스템.
  6. 제 1 항 에 있어서,
    상기 정렬기둥들이 삽입되는 복수의 제 3 가이드 홀이 형성되고, 바디 블록(body block)이 삽입되는 개구부를 포함하는 제 3 지그;를 포함하는 전자소자의 패키징 시스템.
  7. 제 1 항에 있어서,
    상기 정렬기둥들 중 일부는 상기 회로기판을 관통하는 전자소자의 패키징 시스템.
  8. 제 1 항에 있어서,
    상기 회로기판 지지대는 상기 회로기판과 연결되는 다각형 링을 포함하고, 상기 다각형 링의 꼭지점들 중 적어도 하나에 상기 제 1 가이드 홀이 형성되는 전자소자의 패키징 시스템.
  9. 제 1 항에 기재된 전자소자의 패키징 시스템을 이용한 전자소자의 패키징 방법에 있어서,
    상기 제 1 지그의 홈 내에 전자소자를 안착시키는 단계;
    상기 회로기판 지지대의 제 1 가이드 홀들을 상기 제 1 지그의 정렬기둥들에 삽입하여, 상기 회로기판을 상기 전자소자 상에 안착시키는 단계; 및
    제 2 지그의 제 2 가이드홀들을 상기 제 1 지그의 정렬기둥들에 삽입하여 상기 제 2 지그가 상기 회로기판에 압력을 가하도록 하는 단계;를 포함하는 전자 소자의 패키징 방법.
  10. 제 9 항에 있어서,
    상기 제 2 지그는 열전달을 위한 개구부를 포함하고, 상기 제 2 지그의 개구부를 통해 열을 가하여 상기 전자소자와 상기 회로기판을 접합시키는 단계;를 더 포함하는 전자소자의 패키징 방법.
  11. 제 10 항에 있어서,
    상기 전자소자와 상기 회로기판이 접합된 후에 상기 회로기판을 상기 회로기판 지지대로부터 분리하는 단계;를 더 포함하는 전자 소자의 패키징 방법.
  12. 제 9 항에 있어서,
    상기 전자소자의 패키징 시스템은, 상기 정렬기둥들이 삽입되는 복수의 제 3 가이드 홀이 형성되고, 바디 블록(body block)이 삽입되는 개구부를 포함하는 제 3 지그를 포함하며,
    상기 정렬기둥들을 상기 제 3 지그의 제 3 가이드홀에 삽입하는 단계; 및
    상기 제 3 지그의 개구부를 통해 상기 바디 블록을 상기 회로기판 상에 위치시키는 단계;를 더 포함하는 전자 소자의 패키징 방법.
  13. 제 9 항에 있어서,
    상기 정렬기둥들 중 일부는 상기 회로기판을 관통하는 전자 소자의 패키징 방법.
  14. 제 9 항에 있어서,
    상기 전자소자는 정전 용량형 미세 가공 초음파 트랜스듀서(cMUT)를 포함하는 전자 소자의 패키징 방법.
  15. 제 14 항에 있어서,
    상기 cMUT는 멤브레인(membrane)이 상기 제 1 지그의 홈 바닥 쪽으로 향하도록 상기 제 1 지그의 홈 내에 마련되는 전자 소자의 패키징 방법.
  16. 제 15 항에 있어서,
    상기 제 1 지그의 홈 바닥에는 홈 또는 관통공이 형성되어 있으며, 상기 cMUT의 멤브레인은 상기 제 1 지그의 홈 바닥에 있는 홈 또는 관통공을 통해 노출되는 전자 소자의 패키징 방법.
KR1020140109045A 2014-08-21 2014-08-21 전자소자의 패키징 시스템 및 패키징 방법 KR20160023156A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140109045A KR20160023156A (ko) 2014-08-21 2014-08-21 전자소자의 패키징 시스템 및 패키징 방법
US14/623,263 US10306820B2 (en) 2014-08-21 2015-02-16 Systems for packaging electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140109045A KR20160023156A (ko) 2014-08-21 2014-08-21 전자소자의 패키징 시스템 및 패키징 방법

Publications (1)

Publication Number Publication Date
KR20160023156A true KR20160023156A (ko) 2016-03-03

Family

ID=55349569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140109045A KR20160023156A (ko) 2014-08-21 2014-08-21 전자소자의 패키징 시스템 및 패키징 방법

Country Status (2)

Country Link
US (1) US10306820B2 (ko)
KR (1) KR20160023156A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112969310A (zh) * 2021-02-05 2021-06-15 四川恩巨实业有限公司 一种电源适配器的定位组装治具

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023156A (ko) * 2014-08-21 2016-03-03 삼성전자주식회사 전자소자의 패키징 시스템 및 패키징 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641666A (en) * 1968-09-18 1972-02-15 Litton Systems Inc Method of packaging electrical connectors and assembling same into a wire wrap machine
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5742168A (en) * 1995-08-04 1998-04-21 Advantest Corporation Test section for use in an IC handler
JP4066004B2 (ja) * 1997-10-13 2008-03-26 忠弘 大見 上段部材取付けの基準となる孔を有する複数の下段部材の固定方法および固定用治具
JP3722258B2 (ja) * 1998-09-25 2005-11-30 日本碍子株式会社 打抜き加工用パンチ装置、打抜き加工用パンチおよび打抜き加工用パンチの製造方法
JP3950424B2 (ja) * 2003-02-10 2007-08-01 東京エレクトロン株式会社 熱処理装置
JP4733929B2 (ja) * 2004-04-20 2011-07-27 株式会社ディスコ 半導体ウエーハの切断方法
CN100526896C (zh) * 2004-07-09 2009-08-12 株式会社爱德万测试 推压构件及电子部件处理装置
US7129730B2 (en) * 2004-12-15 2006-10-31 Chipmos Technologies (Bermuda) Ltd. Probe card assembly
JP4883084B2 (ja) * 2006-05-31 2012-02-22 日本電気株式会社 回路基板装置、配線基板間接続方法及び回路基板モジュール装置
US8359734B2 (en) * 2007-09-05 2013-01-29 Cisco Technology, Inc. Alignment jig for electronic component
CN101868185B (zh) 2007-12-03 2013-12-11 科隆科技公司 用于超声系统的cmut封装
US8119426B2 (en) * 2008-06-17 2012-02-21 Hitachi, Ltd. Method of manufacturing an ultrasonic transducer semiconductor device
KR20100027653A (ko) 2008-09-03 2010-03-11 한국광기술원 정렬용 가이드를 포함하는 칩 픽업 툴 및 그를 이용한 칩 수동 정렬 방법
DE202009003648U1 (de) * 2009-03-14 2009-06-04 Harting Electronics Gmbh & Co. Kg Montagehilfe für Leiterplattensteckverbinder
US8723538B2 (en) * 2011-06-17 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Probe head formation methods employing guide plate raising assembly mechanism
KR101931358B1 (ko) 2012-06-25 2018-12-31 삼성전자주식회사 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법
JP6029413B2 (ja) 2012-10-12 2016-11-24 キヤノン株式会社 プローブ及び被検体情報取得装置
KR20160023156A (ko) * 2014-08-21 2016-03-03 삼성전자주식회사 전자소자의 패키징 시스템 및 패키징 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112969310A (zh) * 2021-02-05 2021-06-15 四川恩巨实业有限公司 一种电源适配器的定位组装治具
CN112969310B (zh) * 2021-02-05 2023-08-15 四川恩巨电子科技有限公司 一种电源适配器的定位组装治具

Also Published As

Publication number Publication date
US10306820B2 (en) 2019-05-28
US20160057868A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
US10531860B2 (en) High frequency ultrasound transducer and method for manufacture
US7103960B2 (en) Method for providing a backing member for an acoustic transducer array
CN112118791A (zh) 集成超声换能器
JP2006166443A (ja) 大面積トランスデューサ・アレイ
JP2008533951A (ja) 付加的なバックチェンバを有する指向性シリコンコンデンサマイクロホン
TWI702740B (zh) 超聲波換能器
CN102527627A (zh) 制造超声换能器组装件的方法
EP2639789B1 (en) Multi-array ultrasonic probe apparatus and method for manufacturing multi-array probe apparatus
AU2016261304B2 (en) Circuit board module with a continuous recess and a related sound transducer assembly and a manufacturing method
JP2019016934A (ja) Ｍｅｍｓトランスデューサーの製造方法、ｍｅｍｓトランスデューサー、超音波探触子、および超音波診断装置
KR20160023156A (ko) 전자소자의 패키징 시스템 및 패키징 방법
JP2007158467A (ja) 超音波プローブ及びその製造方法
JP2005020315A (ja) 超音波用トランスデューサおよびその製造方法
KR20140003720A (ko) 지그 및 그 제작방법과 지그를 이용한 초음파 프로브용 칩의 플립 칩 본딩방법
US20140003632A1 (en) Microphone arrangement
KR102256909B1 (ko) 초음파 트랜스듀서 및 그 제조 방법
JP2011182299A (ja) Ｍｅｍｓトランスデューサとその製造方法
JP6787327B2 (ja) 超音波アレイ振動子、超音波アレイ振動子の製造方法、超音波プローブ及び超音波診断装置
US20240016476A1 (en) Planar linear array for ultrasound
CN110963137B (zh) 起膜机构
CN113054091B (zh) 压电设备及mems设备
Savoia et al. MEMS-based transducers (CMUT) For medical ultrasound imaging
KR101687654B1 (ko) 경식도 초음파 트랜스듀서, 그의 제조방법 및 그의 제어방법
US20220086569A1 (en) Ultrasonic apparatus
KR20140025806A (ko) 초음파 프로브 제조방법 및 정렬장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination