TW200301908A - Method for producing a capacitor - Google Patents

Description

200301908

玫、發明說明 (發明說明應敘明：發騎屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域 本發明關係電容器並特別地關係分別具有矽及多晶矽的 積體電容器。 背景技術 如今，積體電路用於許多應用及裝置，如無線通信。為 了滿足今日對裝置性能需求的高需求，本文包括的裝置必 須具有高品質。 互凋因素及諧波失真因素（klirr因素）為無線通信裝置使 用類比電路的重要參數。—積體電容器，例如用於無線通 信裝置的類比電路’必須具有非常低的容量對施加電壓u 的關係以達到上述高品質類比電路的條件。 電容路徑c(u)主要由兩電容器電極的電荷載體濃度決定 ，其中電荷載體濃度必須儘可能高。例如，如果一上電極 由高η摻雜半導體層形成，施加正電壓於此電極會導致立中 電荷載體強力衰竭。因為所形成的衰竭區的擴大關係所施 加的電壓，該容量產生的電壓關係、，導致一對施加電壓關 係不對稱的電容路徑C(u)。 這，效果使用高掺雜半導體材料或較理想使用金属製 成的电極便可避免。 另外，電容器必須具有一高面積定# 4 田檟令置以維持低晶片面積 消耗，其中電容器生產中發生的面 J叫W合I變化必須降低。 身又而§ ，在一晶片形成的積 價肢包合為同時具有主動及 被動裝置。在一較理想的生產方法 乃忐中，其中積體電容器可 200301908 (2) 1^^ 用現有綜合方法及儘可能少的額外步驟積合而成。所以， 處理步驟的數目成為特別重要，因為額外的步驟在大量生 產中必然增加額外潛在資源以產生額外廢料。所以，需要 任何整合的綜合方法用於生產不同的裝置，如一電容器及 一主動裝置’儘可能有許多共同生產步驟。隨晶片上裝置 迷你化增加’光學技術步驟的數量變為特別重要，因為在 光學技術方法中一微小失準便造成所生產的裝置故障。特 別而言’任何額外光學技術導致生產成本大幅上升。 已知由於上述要求小量額外步驟，積體電容器的電極由 多晶石夕層製成，多晶矽層用於製造晶片其他區域的其他裝 置的結構，其中製造其他裝置結構需要的光學技術用來製 造電容器電極的結構。例如，在一已知方法中，一積體電 容器的上電極由一沉積多晶矽層的結構製成，其中多晶矽 層進一步用來形成CMOS電晶體的閘極。 不過，上述電極的產生具有缺點，即是綜合方法預定多 晶矽層的摻雜劑濃度。一般主動裝置使用的沉積層的摻雜 劑濃度不足以獲得電容器特性曲線c(u)的電壓關係，該關 係對於高品質的電容器至為重要。 圖1顯示一已知積體電容器的斷面圖，其中電容器電極的 摻雜由CMOS (NMOS)電晶體的源極/汲極的摻雜決定。根 據圖1，在矽基板110上形成一強導電區112作為電容器的第 一電極。強導電區11 2係摻雜磷作為摻雜劑達一摻雜劑濃度 為6χ 1015 cm·2及藉由STI溝渠U4(ST卜淺溝渠絕緣）與基板 的其他區域電絕緣。一 Si〇2的第一介電層116及一 介 200301908

(3) 電層118在強導電區112上面形成。根據圖1，si〇2第一介電 層具有厚度為4.6nm，而SbN4第二介電層具有厚度為121^ w導電多晶矽層120配置在第二介電層11 §上作為一第二雷 極，並進一步用於圖1未顯示的一區域，以形成一主動裝置 。多晶矽層120具有厚度為250 nm及利用砷摻雜至一摻雜濃 度達5xl〇15 cm·2。另外用來接觸第二電極的層122及124係 施加在多晶矽層120上面。 因為圖1所示電容器電極的摻雜量由CMOS電晶體方法的 摻雜步驟預定，其摻雜量不能獨立選擇致使以現有摻雜劑 濃度橫跨施加電壓的電容曲線因多晶矽中的電荷載體衰弱 成為一不佳的曲線，如以下說明。 一明確電容03 ，同樣y軸代表電 圖2顯示圖i電容器的測量曲線具有 fF/μπι2。在圖2中，X軸代表一施加電壓v 容nF。 如圖式，圖1電谷器的電容曲線在+ 5V至+ 3V電壓的區域 幾乎為常數，該電壓係施加在第二多晶矽電極及第一電極 '^間其中電容值約為2.54 nF。由於第二多晶矽電極的電 [減v +3 V至-IV的區域電容器曲線顯示電容非直線減少 :由於遞增施加負電壓_1V電容變為直線減少，其中電容值 的2·5 1 nF減少至-5V的2.43 nF。在此區域中，如果多 曰曰f的上電極對下電極為正，則在多晶矽生成一強空間_ 電荷區，其尺寸隨漸增施加負電壓而增加。 所T圖2所不電容路徑的特性曲線為極端不對稱及只有 J區域成為常數’這便是為何圖1電容器不適合用於製造 200301908 βι 需要低電容電壓關作的古σ 金關係的冋品質電容器。一種已知的改善由 多晶石夕θ強力t荷載體耗竭所造成的電壓關係㈣可能性為 以後增加多晶矽層120的多晶矽摻雜劑濃度。 t知增加多晶矽層120内的活性電荷載體可由修改溫度 預算2達成’因而可以達成電容曲線的小改善。不過，溫 度預π的改麦只能在很緊密區域完成因為那種改變對與電 容器平行產生的CMOS電晶體的功能性具有反效果。 因為上述積體電容器中的多晶矽層12〇的摻雜並非獨立 於、’节5方法’而是更特別由一種同時執行CMOS (NMOS) 電曰曰體的源極/汲極區摻雜的方法完成，上述電容器中多晶 矽層120的摻雜不能選擇太高，因為源極/汲極區的摻雜太 高’會導致NMOS電晶體穿透。 已知電壓關係的改善可由多晶石夕層配置後摻雜達成。例 如’由一後離子移植便可完成，較理想的該方法包括一使 用卜導電電極的磷移植。不過，後摻雜具有缺點，即是完 成後移植需要額外處理步驟，特別是額外的光學技術步驟 。如上述’任何額外光學技術將大幅增加綜合處理成本。 另外’已知須分別配置一儲存電容器及深溝渠電容器成 為晶片上積體電容器以獲得一理想的電容路徑C(U)。不過 ’提供一儲存電容器具有製造儲存電容器需要一複雜的方 法及額外步驟的缺點，其包栝產生深溝渠及後續充填的步 驟。這種複雜的方法又再具有大量生產廢料的反效果。另 外’比較先前技術的平面電容器，儲存電容器的明確面積 容量很難重改，因為溝渠内配置複雜。 (5) 200301908

另外已知的方法用於產生一具有理想電容路徑的積體電 容器以形成金屬層的電容器電極。在該種具有金屬電極電 容器，稱為MIM電容器，因高的電極導電率造成非常低= 電容路徑的電壓關係。不過，MIM電容器具有位於金屬電 極之間的介電層必須相容的缺點，即是，介電層沉積只能 在達到金屬電極溫度相等後完成。不過，已知符合二種= 求的介電層具有一介電常數低於多晶矽層可用的已知介電 層之一。結果，MIM電容器的面積容量比其他型式的積體 電容器減少。 、版 發明内容 改良方法用於

從先刖技術開始，本發明的目標為提供 提供一具有優點的積體電容器。 本目標係由根據申請專利範圍第1項的方法達成。 本發明提供一種製造一電容器的方法，包括： 提供-初結構具有一基板及至少一介電層，&中基板的 弟一區及一第二區由一絕緣結構隔開。 配置-導電層位於第一及第二區上的至少一介電層上面；

配置-遮罩層在該導電層上及形成用於產生 在第一區上面之結構； 弟遲單 ㈣遮罩敍刻該導電層及至少一第二區的一介電層；及 元成一主動元件於第二區内。 發明根據-種知識’即如果電容器的上電極包括-導 '曰便可獲得一種改良的電容器生產方法，導電層係在_ 電容器區内幾乎形成結構後形成，其申使用本發明的方法 -10- 200301908

⑹ 形成一遮罩結構，而該遮罩接著也用來形成電容器的介電 層的結構。本發明的方法，其中由本發明結構方法中，生 產上電極與電容器區外的其他區的主動元件的生產脫離， 如此可配置具有理想導電率的導電層而不會干擾主動元件 的生產，不過，其中，不需要額外的光學技術，因為用於 構造導電層的遮罩也用於構造介電層。 本發明具有優點，即藉由產生具有強導電率的導電層便 可在晶片上產生積體電容器，該電容器具有低的容量對施 加電壓的關係，而不影響沉積在晶片的其他主動元件。 特別而言，在一具體實施例中，因為形成一金屬導電層 ’便可獲得一非常良好的電容器特性具有低的電容電壓關 係。 另外’本發明具有優點，即為藉由拆除電容器區以外區 域的導電層因而避免電容器區内結構增加。 拆除電容器區以外區域的導電層進一步使本方法得以整 合一現有生產方法用來平行產生一積體電容器及積體主動 元件而不需要額外的光學技術步驟。 在一具體實施例中，導電層進一步包括一高摻雜多晶矽 層，因而可以選擇具有高介電常數的介電材料用於介電層 ，致使所產生的電容器同時具有高面積電容及良好性質。 實施方法 ~ 參考圖3至23，討論本發明的不同具體實施例如下。圖中 相同參考符號表示相似元件及區域。 在下列圖中，顯示斷面圖，包括基板210的一斷面。在所 -11 - 200301908 ⑺ 顯示的斷面令，顯示-電容器區，其令的電容器由本發明 方法形成力外’所顯示的部份區域係鄰接電容器區。雖 然圖中未顯示，基板進一步包括其他部份或區域其中形成 其他裝置，如MOS電晶體或雙極電晶體。 以下，參考圖3至17說明第一具體實施例。圖3顯示執行 生產步驟後的-半導體結構，其中，首先，在料導體基 板2丨0的表面210a上形成3個STI絕緣區（sti=淺溝渠絕緣） 二矽基板210上未形成STI絕緣區212、214、216的區域具有 门4雜J /辰度，其中第一未摻雜基板2丨〇的摻雜係在絕 緣區產生後由移植磷作為摻雜劑橫過表面21〇a而完成。具 有低導電率的低擴散區218、22〇及222由摻雜劑在移植中橫 向擴散而於STI絕緣區212、214及216下面形成。STI絕緣區 212及214定義電容器區域其中一積體電容器由本發明方法 形成。電容器區包括STI絕緣區212及214之間的區域。電容 益區由絕緣區2 12、2 14而與基板的相鄰區域電絕緣。 雖然’在上述具體實施例中，基板的電絕緣區只顯示SI1 絕緣區’在其他具體實施例中可具有另外的基板電絕緣區 。另外’基板摻雜不限於上述在電絕緣產生後的離子移植 。例如’基板利用任何已知摻雜技術全面摻雜，其中獲得 電絕緣基板區’例如，由深溝渠絕緣。 圖4顯示第一 Si3N4介電層224全部配置後圖3的結構，其中 該介電層係配置在基板210表面210a的上面具有厚度約4至 6 nm 〇 參考圖5，從圖4的結構開始，在第一介電層224上配置一 -12- 200301908 ⑻ 第二介電層226整個在覆蓋第一介電層224。在上述具體實 施例中，第二介電層226包括Si〇2由再氧化產生。結構的總 厚度包括第一及弟二介電層約為5至7 nm。或者，在另外的 具體實施例中取代上述兩介電層只配置一介電層在基板 210的表面210a上面作為電容器介電層，其中該層並不限於 上述介電材料SLA及SiCh，及可以包括任何已知的介電材 料。同樣’取代介電層224及226，可以配置一層結構具有

二層以上的介電層及板，其中該層結構可包括任何已知介 電材料的可能組合。

參考圖6’配置一導電層228整個在圖5所示結構的第二介 電層226上面。在-較佳具體實施例中，導電層⑵包括多 晶矽，較理想地為大量摻雜磷。標準摻雜劑濃度包括ΐχΐ〇2〇 cm·3至…俨cm·3的面積。可利用任何已知方法，如低壓 化學蒸汽沉積（LPCVD)完成導電層228的配置。較理想地 ’導電層具有厚度約1G〇 nm及如上述具體實施例使用碌作 士摻雜劑完成η-摻雜。摻雜可在層沉積期間使用現場方法 完成摻雜’利用氣相摻雜’ #用綜合移植或任何已知摻雜 置導電層228作為金屬層， 溫’以避免在後續處理步 配置金屬層，如噴灑法或 在另外的具體實施例中，可配 其中使用的材料較理想地為耐高 驟中熔化。可使用任何已知方法 蒸汽沉積。 的摻雜量及導電率。在另 步可包括數層具有不同材 導電層228可分別具有任何需要 外具體實施例中，導電層228進一 -13- 200301908 ⑼ 料及摻雜量。 如以下說明’配置導電層228並不影響預定的其他裝置在 電容器以外區域形成，如MOS電晶體及雙極電晶體，因為 電容器以外區域的導電層在裝置完成前已在後續步驟中被 拆除。 圖7顯示執行用於產生蝕刻導電層228用的遮罩230的微 影蝕刻步驟之後的圖6的結構。較理想地，厚度為3 0 nm的 TEOS(四乙基正矽酸鹽）材料的遮罩230係沉積在導電層上 面，然後根據遮罩230利用已知的印刷技術，如微影蝕刻技 術及已知的蝕刻法，如電漿蝕刻，形成圖案結構。如圖6 所示’遮罩230在形成結構後伸入STI絕緣區212、214之間 的區域及部份伸入絕緣區2 1 2及2 14以在後續步驟中形成導 電層228結構致使成為電容器區内唯一成形的遮罩。 或者，遮罩230可包括其他材料適合完成導電層228及至 少配置的第二介電層226的結構。遮罩230也可包括一具有 數層包括不同材料的層結構。 在後續步驟中，使用遮罩230拆除未遮蓋遮罩230區域的 導電層228，致使產生一結構化的導電層在導電層228之外 ’為電容器區内唯一成形的導電層。在一具體實施例中， 其中導電層228由多晶矽製成，利用已知適合的蝕刻技術， 如電漿蝕刻，拆除電容器區域外的導電層228。 較理想地，可使用一種蝕刻方法蝕刻導電層228，其中第 一介電層226作為姓刻阻擋層以防止進一步餘刻介電層224 及2 2 6至基板2 1 0。為了達成敍刻選擇，姓刻方法可配合介 200301908

(ίο) 電層226或另外方式，可選擇相對該蝕刻方法的介電層。 圖8顯示執行蝕刻步驟後圖7的結構。在蝕刻步驟後只在 遮罩230下面形成的結構化導電層228伸展遮蓋電容器區包 括絕緣區212至絕緣區214的區域。 ^

在後續步驟中，使用導電層228作為遮罩23〇完成第二 Si〇2介電層226的蝕刻。圖9顯示在執行本蝕刻步驟後圖8 的結構。相對結構化導電層228，第二介電層226在執行蝕 刻步驟後於電容器區内形成，同時拆除電容器區以外區域 的第二介電層226。較理地，上述具體實施例中由Si〇2形成 的第二介電層226 ,利用一種蝕刻方法完成蝕刻，其中上述 具體實施例中形成的S“N4第一介電層224作為一蝕刻阻擋 層，致使可以避免過蝕刻侵入基板21〇。在較佳具體實施例 中，遮罩230係利用蝕刻第二介電層226而拆除，其中結構 化的導電層228並未蝕刻，因為該層也作為該蝕刻方法的蝕 刻阻擋層。

參考圖1 0，在後續步驟中，蝕刻消除結構化導電層228以 外區域的第一介電層224。圖1 〇顯示執行蝕刻步驟後圖9的 結構。如圖10所示，第一介電層224在蝕刻後形成結構致使 第一介電層對第二介電層22 6延長，只經過電容器區。在上 述具體實施例中，使用結構化多晶矽導電層228作為一蝕刻 遮罩以形成Si3N4第一介電層224的結構。同樣地，蝕刻 Si 3N4第一介電層，石夕基板210作為一姓刻阻擔層，因而避 免過蝕刻侵入基板210。所以，由於適當選擇si 3N4的介電 層224及3丨2〇的介電層226，在上述具體實施例中便能選擇 -15- 200301908

⑼ 蝕刻方法，其中蝕刻第二介電層226時第一介電層224作為 蝕刻阻擋層，及蝕刻第一介電層224時結構化導電層228及 基板210作為蝕刻阻擋層。選擇蝕刻能精確拆除介電層224 及226而沒有拆除結構化導電層228及基板21〇的危險。 藉由只配置及餘刻_遮罩2 3 〇結構以獲得本發明的導電 層228及介電層224及226的結構，本發明不限於上述的結構 化方法及蝕刻方法。例如，配置遮罩23〇包括數層，其中蝕 刻導電層228及介電層224及226形成結構的程序為一次蝕 刻一層’並利用下面層作為蝕刻阻擋層。 上述姓刻後’完成清洗以消除任何多餘殘留及污染。在 後續步驟中，產生一或數個CM〇S電晶體及/或一或數個雙 極電晶體的生產步驟係在電容器區外的M〇S區及雙極區執 行，其中雙極區並未在圖23中顯示。如下所述，一些產 生主動元件的步驟，如配置層或遮罩、摻雜或結構化，係 在電容器區中平行執行以產生電連接結構化導電層228。因 而’在不同具體實施例中本方法曲線的不同方法步驟可用 於電容器區中產生端子或其他結構。 首先’用於後續產生的源極/沒極區電絕緣的P及η井係利 用已知技術在MOS區域内形成，包括微影技術及摻雜技術 。然後’ RF清潔清洗結構表面及在該結構表面形成一氧化 物層232。在MOS區域中，氧化物層232在結構化後，作為 一閘極氧化物層及利用已知產生閘極氧化物層技術形成。 圖11顯示在形成氧化物層232後圖10的結構。在由結構化 層224、226及228定義的電容器結構234外的區域中，氧 -16 - 200301908

(12) 化物層232在基板210的表面210a上伸展。另外，氧化物層 232在結構化導電層228上面及電容器結構234的側面234a 及234b的上面伸展。

參考圖1 2，在第一具體實施例中，多晶石夕層2 3 6配置在氧 化物層232上面，其中多晶矽層236進一步配置在MOS區域 内以形成一閘電極。圖12顯示在配置多晶矽層236後圖11 所示的結構。多晶矽層2 3 6的配置可使用任何適合的方法， 如LPCVD方法來完成。較理想地，在以後的摻離步驟中， 利用離子移植配置未摻雜及摻雜的多晶矽層236，以決定 MOS區域中MOS電晶體的源極與汲極區的摻雜量。在一後 續步驟中’形成多晶石夕層2 3 6的結構。所以，施加一遮蔽層 (未顯示）及利用已知光學技術及蝕刻方法形成結構。比照 基板雙極區的一雙極電晶體的結構化完成結構化，其中雙 極電晶體並未在圖1至2 3中顯示。

使用電容器區中的結構化遮罩以拆除在結構化導電層 2 2 8上面形成的多晶石夕層2 3 6。利用一適合的光學技術，進 一步部份拆除23 8a及23 8b區内的多晶矽層236，即鄰接電容 器結構的側面234a及234b。 拆除多晶矽層236需要在一後續步驟拆除結構化導電層 228表面上的氧化物層232及造成結構化導電層228的電接 觸。另外，如果使用氫氟酸蝕刻氧化物層232 ,電容器結構 234的側面23私及23仆上面形成的氧化物層232部份在上述 飯刻步驟中被拆除。 圖13顯示執行上述步驟後圖12的結構。利用包括蝕刻多 -17- 200301908

(13) 晶矽層236及氧化物層238的方法，形成氧化物層232a及 2 3 2b，從沉積在表面210a上面的氧化物層232開始伸展部份 沿鄰接電容器結構234側面的區域238a及238b。根據圖13 ，多晶矽層236進一步在電容器外的區域伸展。另外，多晶 石夕層區236a及23 6b在氧化物層區232a及232b的側面形成。 在一後續步驟中，沉積一第二多晶矽層240，該層位於雙 極區域内，用於形成一多晶石夕基極終端層以用於形成一雙 極電晶體。圖14顯示執行本步驟後圖1 3的結構。如所示， 第一夕3曰碎層2 4 0整個配置在圖1 3結構的表面上。例如，利 用LPCVD完成配置’其中第二多晶石夕層24〇具有厚度150 nm 。較理想地’配置未摻雜的第二多晶石夕層2 4 〇，利用離子移 植在後續步驟中摻雜。 在一後續步驟中，使用微影蝕刻技術完成第二多晶矽層 240的蝕刻。 圖15顯示執行蝕刻後圖14的結構。如所示，蝕刻後，第 二多晶矽層240保留在導電層228 ,氧化物層以“及”孔及 多晶矽層區238a及238b的上面。然後，利用在第二多晶矽 層240拆除區内之蝕刻氧化物拆除配置在基板上的氧化物 層232。然後，執行清洗以消除微影蝕刻中配置的剩餘光阻 及其他可能污染。 在一後續步驟中，完成M〇s區中的CM〇s電晶體的結構化 及雙極區域中雙極電晶體的結構化。 圖16顯示執rcm〇s結構化步驟後圖15的結構。由於 體結構化的方法，你阁1 ^ &么士 — 云攸圖15的結構開始，在電容器區内形成 -18 - 200301908 (14) 間隔層242及244，即沉積在結構化的第二多晶矽層240的側 面，其中結構化的第二多晶矽層蝕刻至一較低厚度。間隔 層242及244設計成三角形及由Si〇2組成。然後，用於產生 一良好電接觸，在結構化的第二多晶石夕層240上面形成一金 屬矽化物層246，及在無STI絕緣區的基板210區域内形成一 金屬矽化物層248。根據已知形成金屬矽化物層的方法完成 金屬矽化物層246及248的形成。所以，較理想地，金屬包 括鈦，沉積在結構化第二多晶矽層240及基板2 1 0的表面 2 10a的上面，及在後續的矽化處理中，利用化學反應形成 金屬石夕化物層。參考圖1 6 ’金屬石夕化物層2 4 6沉積在結構化 第二多晶矽層240上面，而金屬矽化物層248則沉積在鄰接 間隔層242及244的基板210的表面210a上面。如圖16所示， 金屬矽化物層248不在置有STI絕緣區的區域形成以便獲得 由STI絕緣區提供的電絕緣。在一後續步驟中，沉積一 si3N4 的絕緣層250，致使配置在金屬矽化物層248上面，STI區216 及金屬矽化物層246上面，及間隔層242及244的側面上。 圖1 7顯示在執行其他步驟後圖丨6的結構，其中接觸孔 252a、2 52b、2 52c及2 52d在矽化物層246中形成。另外，至 少一接觸孔254在其板上的金屬石夕化物層248產生以便接觸 基板。接觸孔252a至d及254利用微影蝕刻技術及後續蝕刻 形成，其中首先拆除由微影蝕刻技術定義區内的絕緣層250 及在下面的各金屬矽化物層，即金屬矽化物層246及248， 姓刻一或數個凹穴。在圖17所示的結構中，接觸孔252a至d 確保以後從結構化導電層228插入插塞至上層形成的電路 200301908 (15) 的電接觸，在後續步驟中第二多晶矽層240的接觸孔具有較 輕摻雜及接觸金屬矽化物層246的孔。 結果，利周根據第一具體實施洌形成的圖丨7所示的結構 產生一電容器，其中電容器區的摻雜基板21〇成為電容器的 下電極，而在結構化層224及226上面形成結構化導電層228 成為電容器的上電極。因為結構化導電層22 8作為電容器的 上電極可具有高摻雜量，而不會影響電容器區外的區域及 不需要額外光學技術步驟，利用本發明的方法便可產生高 品質電容器。因此，使用遮罩230以形成導電層228及第二 介電層226的結構便可省略額外光學技術步驟。 另外，遮罩230也直接用於形成第一介電層224的結構， 因為在形成第一介電層224的結構的步驟中，已經由遮罩 230形成結構的導電層228作為蝕刻遮罩使用。 在上述第一具體實施例中，由於選擇方法，第二多晶矽 層240在結構化導電層228上面及其側面上配置的矽化物層 246上面形成。形成第二多晶石夕層240具有優點，即保護結 構化導電層2 2 8無負作用，即在產生石夕化物層2 4 6及接觸孔 時發生蝕刻。如果蝕刻接觸孔252a至252d ,配置的第二多 晶石夕層240提供保護避免可能的過蚀刻，致使發生過姓刻時 只有多晶石夕層240被姓刻，同樣地，對電容器性質具有重要 性的導電層228也受到過蝕刻保護。 另外，多晶矽層240—般在製造中提供導電層228蝕刻保 護’因而在配置導電層可能因触刻削除而發生的厚度變化 ，在本具體實施例中不必考慮。 -20- 200301908

(16) 以下，將討論第二具體實施例，其中直接在結構化導電 層228上面配置一矽化物層用於電接觸，因而達成一低電阻 。在第二具體實施例中，參考圖3至11說明的生產步驟與第 一具體實施例相同。從圖11所示結構開始，後續在MOS區 及雙極區平行產生主動裝置的方法步驟中電容器區不再沉 積另外多晶矽層。如果沉積導電層228作為未摻雜半導體層 ，然後執行退火，較理想地為在導電層228離子移植後，導 電層228中摻雜劑材料獲得相等分配。 在第二具體實施例中，從圖11所示結構開始，首先，拆 除基板上面及結構化導電層228上面及其側面上的氧化物 層232。然後，利用矽化物層產生在結構化導電層228上面 形成一矽化物層256，及在基板上面形成一矽化物層258。 如第一具體實施例，矽化物層258只形成在沒有STI絕緣區 216的區域内，由STI絕緣區216提供的電絕緣而不能連接。 因為在本具體實施例中，在執行平行產生沒有配置保護多 晶石夕層在上面的主動裝置的方法期間存有一結構化導電層 228 ’在本具體實施例中因處理步驟而發生消除結構化導電 層228 ’例如，在產生間隔層26〇及262位於結構化層224、 22 6、228及256的側面上。這種消除後續處理中造成結構化 導電層228厚度減少’致使在配置導電層228時必須考慮導 電層228厚度損失。另外如圖18所示，SisN4絕緣層264沉積 在矽化物層2 5 6表面上及間隔層2 6 〇的側面上及基板2丨〇的 表面2 1 0a上。 圖19顯示在一後續步驟後圖18所示的結構，其中接觸孔 -21 - 200301908

⑼ 266a至266d在矽化物層256蝕刻而成，及一接觸孔268在矽 化物層258蝕刻而成。相對第一具體實施例，配置接觸孔的 區域由光微影蝕刻技術決定，及在後續蝕刻中，首先拆除 定義區内的絕緣層264，及然後在矽化物層256蝕刻凹穴產 生接觸孔2 6 6 a至2 6 6 d。同樣地，接觸孔2 6 8利用由在石夕化物 層258中钱刻凹穴而產生。 參考圖20至23，以下說明第三具體實施例，其中結構化 導電層228部份蝕刻。在第三具體實施例中，參考圖3至11 說明的生產步驟與第一及第二具體實施例相同。從圖11所 示曲線開始，蝕刻氧化物層232，但保留電容器結構234側 面上的氧化物層232a及232b。然後，配置一 Si3N4絕緣層在 基板210的表面210a上面，導電層228上面及其側面上的氧 化物層232a及232b的上面形成。在後續步驟中，全面配置 一 TEOS層272，致使在基板210表面2 10a及氧化物層232上 面形成’該氧化物層配置在結構化導電層228及絕緣層27〇 的側面上，在後續結構化步驟中，用於雙極區域形成一發 射極窗’其中拆除部份結構化導電層228，由適合光學技術 在電容器區域内定義。首先，TEOS層272及氧化層23 2藉由 在定義窗區域中形成窗而拆除。然後，蝕刻部份結構化導 电層228以在窗區域中的導電層228產生凹穴274。 凹穴274由平行執行雙極區的發射極窗蝕刻形成，其中該 蝕刻為固定時間蝕刻。因為導電層228在上述第三具體實施 例中必須只蝕刻至一定厚度，以避免在固定時間的蝕刻中 導電層22 8被完全飾刻消除。然後，結構化導電層228蝕刻 200301908

(18) 後保留的厚度必須藉由配置導電層22 8的厚度調整，較理想 地其厚度包括170至200 nm。

參考圖2 1，從圖20的結構開始，形成一摻雜多晶矽層276 用於充填凹穴274。另外，多晶矽層276配置在TEOS層272 的邊緣超過凹穴274。多晶矽層276以沉積方法形成，其中 用於發生發射極的多晶矽層沉積在雙極區。因而，多晶矽 層276由一結構形成方法包括光學技術及後續蝕刻，其中所 使用的光學技術用在雙極區以形成發射極的結構。如圖2 1 所示，L型TE〇S區278及2 80分別在凹穴274的側面上形成。 利用在雙極區產生雙極電晶體的方法產生L型TEOS區278 及2 80。同樣地，由於在雙極區產生雙極電晶體的方法形成 一凹穴282於多晶矽層276内。

參考圖22，從圖21所示的結構開始，首先，拆除基板2 10 表面210a上TEOS層272沉積區的TEOS層272。在後續步驟 中，在多晶矽層276的表面上形成一金屬矽化物層284，及 在基板210上形成一金屬矽化物層286。如前述具體實施例 ，金屬矽化物層286未在基板210上STI絕緣區，即形成STI 絕緣區2 1 6，中形成。在後續步驟中，在矽化物層284中形 成一凹穴294。然後，一 Si3N4絕緣層288配置在矽化物層284 的表面上，矽化物層286的表面上及STI絕緣區216上面及層 2 84、278、2 80、282、270及272的側面。在後續步驟中， 接觸孔290a至290d在矽化物層284中產生，及至少一接觸孔 292在矽化物層286中產生^根據圖23，接觸孔292b及292c 位於凹穴294的中間，因而伸長通過矽化物層286進入多晶 -23- 200301908

(19) 矽層278，由於多晶矽層的高度較大。 如圖23所示’在上述第三具體實施例中，沒有間隔層在 側面上形成。發生缺少間隔層係因為第三具體實施例從圖 11所不結構開始產生另外端子元件，及電容器的其他結構 所使用的步驟包括產生雙極電晶體的步驟，其中省去形成 一間隔層。另外，必須說明，在第三具體實施例令由於在 蝕刻窗用於插入多晶矽層278後使用的步驟，即平行插入發 射極多晶矽層於雙極區，然後進行兩後續移植步驟，即是 雙極電晶體的收集極移植及基極移植。因而，必須注意介 電層224及226在執行移植時不會損壞。 雖然在所述具體實施例中導電層228具有一摻雜多晶矽 材料，本發明並不限於此。反之，本發明提供任何適合的 導電層，如配置金屬層。 圖式簡單說明 以下參考附圖詳細說明本發明的較佳具體實施例。其中： 圖1為一已知積體電容器的斷面圖； 圖2為圖1電容器的電容曲線，作為施加電壓的函數； 圖3至17為斷面示思圖’用於顯示根據本發明第一具體容 施例的生產電容器方法的步驟； 圖18至19為斷面示意圖，用於顯示根據本發明第二具體 實施例的生產電容器方法的步驟；及 圖20至23為斷面示意圖，用於顯示根據本發明第三具體 實施例的生產電容器方法的步驟。 & 圖式代表符號說明 -24- (20) (20)

基板 強導電區 STI溝渠 第一介電層 第二介電層 多晶矽層 基板 表面 STI絕緣區 STI絕緣區 STI絕緣區 弱導電區 弱導電區 弱導電區 第一介電層 第二介電層 導電層 遮罩 氧化物層 氧化物層區 氧化物層區 電容器結構 側面 側面 -25- 200301908 (21) 236 多晶矽層 238a 區域 238b 區域 240 第二多晶石夕層 242 間隔層 244 間隔層 246 石夕化物層 248 矽化物層 250 絕緣層 252a-d 接觸孔 254 接觸孔 256 矽化物層 258 矽化物層 260 間隔層 262 間隔層 264 絕緣層 266a-d 接觸孔 268 接觸孔 270 絕緣層 272 TEOS 層 274 凹穴 276 多晶石夕層 278 TEOS 區 280 TEOS 區

-26- 200301908 (22) 282 凹穴 284 石夕化物層 286 矽化物層 288 絕緣層 290 接觸？L 290 接觸子匕 294 凹穴

-27-

Claims (1)

1. 200301908 拾、申請專利範圍 1· 一種製造電容器之方法，包括： 提供一初結構具有一基板（2 10)及至少一介電層（224 、226)，其中該基板（2 10)的一第一區及一第二區由一絕 緣結構隔開； 配置一導電層（22 8)位於該第一及第二區上的至少一 介電層（224、226)上面； 配置一遮罩層（230)在該導電層（228)上及形成用於產 生一第一遮罩（230)在該第一區上面之相同的結構； 利用該遮罩蝕刻該導電層（22 8)及至少一第二區的至 少一介電層（226);及 完成一主動裝置於該第二區内。 2·如申請專利範圍第1項之方法，其中配置的該導電層 (228)的一厚度為8〇至120 nm。 3.如申請專利範圍第1項之方法，其中該導電層（228)包括 一多片層，其包括數片不同材料。 4·如申請專利範圍第1項之方法，其中該導電層（228)包括 一摻雜多晶矽層或一金屬層。 5.如申凊專利範圍第4項之方法，其中配置該導電層（228) 的該步驟包括：配置一未摻雜多晶矽層及摻雜該配置的 多晶石夕層。 6·如申請專利範圍第丨項之方法，其中該初結構包括一第 一（22 4)及一第二（226)介電層，其中利用該第一遮罩 (230)钱刻至少一第二區的至少一介電層（226)的該步驟 200301908

   包括利用該第一遮罩（230)及使用該第一介電層（224)作 為阻擋該蝕刻以蝕刻該第二區的該第二介電層（226)的 步驟。 7 ·如申請專利範圍第6項之方法，其在介於蝕刻至少一至 少導電層（228)的步驟及完成該主動裝置的步驟之間，包 括下列步驟： 移除該第一遮罩（230);及 使用該導電層（228)蝕刻該第一區的該第一介電層 (224) 〇 8·如申請專利範圍第6項之方法，其中該第一介電層（224) 包括ShN4，且該第二介電層（226)包括Si〇2。 9 ·如申請專利範圍第1項之方法，進一步在介於蝕刻該導 電層（228)的步驟及完成一主動裝置的步驟之間，包括下 列步驟： 產生一接觸結構（246、252 a-d; 256、266a-d; 284、 290a-d)位於該導電層上面。 I 0.如申請專利範圍第9項之方法，其中產生一接觸結構於 該導電層上面的該步驟包括下列步驟： 產生一金屬矽化物層（246 ; 256 ; 284);及 產生接觸孔（252a-d ; 266a-d ; 290a-d)位於金屬矽化 物層（246 ; 256 ; 284)中。 II ·如申請專利範圍第1項之方法，進一步在介於蝕刻該導 電層（228)的步驟及完成該主動裝置步驟之間包括下列 步驟，其中該主動裝置為一雙極電晶體·· -2- 200301908

   配置一多晶矽層（240)於該第一及第二區；及 配置一另外遮罩層於多晶矽層（24〇)上面及形成用於 定義一另外在該第一區上面的遮罩及該雙極電晶體的 一基極區内的一遮罩之相同結構； 姓刻該未遮蔽區域。 12. 如申請專利範圍第1項之方法，進一步在介於蝕刻該導 電層的步驟及完成該主動裝置步驟之間包括下列步驟 ，其中該主動裝置為一雙極電晶體·· 配置一第二遮罩層及形成相同結構，其用於定義該第 一區内的一第一窗，該窗部份伸長超過該導電層（22 8) ’及一第一 iS位於该雙極電晶體的一射極區内； 利用该第-一遮敝層部份餘刻該導電層（2 2 8)及該射極 區； 配置一多晶矽層（276); 配置一第三遮罩層及形成大部份用於產生一另外遮 罩在該第一區及該射極上面之相同結構；及 蝕刻該未遮蔽多晶矽層（276)。 如申請專利範圍第12項之方法，其中配置的該導電層 (228)的一厚度為170至200 nm。 13.