TH79825A - อุปกรณ์และวิธีการสำหรับโหลด/จัดเก็บที่จัดลำดับองค์ประกอบไปยังอุปกรณ์นำเข้า/ส่งออกและการทำรายการเพื่อเข้าถึงหน่วยความจำ โดยตรงแบบ Peer-To-Peer - Google Patents
อุปกรณ์และวิธีการสำหรับโหลด/จัดเก็บที่จัดลำดับองค์ประกอบไปยังอุปกรณ์นำเข้า/ส่งออกและการทำรายการเพื่อเข้าถึงหน่วยความจำ โดยตรงแบบ Peer-To-PeerInfo
- Publication number
- TH79825A TH79825A TH9901004202A TH9901004202A TH79825A TH 79825 A TH79825 A TH 79825A TH 9901004202 A TH9901004202 A TH 9901004202A TH 9901004202 A TH9901004202 A TH 9901004202A TH 79825 A TH79825 A TH 79825A
- Authority
- TH
- Thailand
- Prior art keywords
- transactions
- sequence
- transaction
- bypass
- specified
- Prior art date
Links
Abstract
DC 60 (26/09/44) อุปกรณ์และวิธีการสำหรับเป็นตัวกลางในการจัดให้ลำดับของการทำรายการ ภายในองค์ประกอบในระบบประมวลผลข้อมูลจะถูกนำมาใช้งาน แฟบริคบริดจ์จะจัดลำดับ การทำรายการที่มาก่อนและการทำรายการที่ติดตามมา ตามข้อกำหนดที่ได้กำหนดไว้ แล้วล่วงหน้า โดยใช้ข้อกำหนดจึงเกิดการตัดสินกำหนดว่า การทำรายการที่ติดตามมา อาจจะได้รับอนุญาตให้ลัดผ่านการทำรายการก่อนหน้านี้, ต้องได้รับอนุญาตให้ลัดผ่าน การทำรายการก่อนหน้านี้ หรือต้องไม่ได้รับอนุญาตให้ลัดผ่านการทำรายการที่นำหน้า หรือไม่ การทำรายการประกอบด้วยการโหลด/จัดเก็บ (L/S) ไปยังหน่วยความจำของ ระบบและ L/S ไปยังอุปกรณ์นำเข้า/นำออก (I/O) และการเข้าถึงหน่วยความจำโดยตรง (DMA) ไปยังหน่วยความจำของระบบและการทำรายการแบบ Peer-To-Peer DMA อุปกรณ์และวิธีการสำหรับเป็นตัวกลางในการจัดให้ลำดับของการทำรายการ ภายในองค์ประกอบในระบบประมวลผลข้อมูลจะถูกนำมาใช้งาน แฟบริคบริดจ์จะจัดลำดับ การทำรายการที่มาก่อนและการทำรายการที่ติดตามมา ตามข้อกำหนดที่ได้กำหนดไว้ แล้วล่วงหน้า โดยใช้ข้อกำหนดจึงเกิดการตัดสินกำหนดว่า การทำรายการที่ติดตามมา อาจจะได้รับอนุญาตให้ลัดผ่านการทำรายการก่อนหน้านี้, ต้องได้รับอนุญาตให้ลัดผ่าน การทำรายการก่อนหน้านี้ หรือต้องไม่ได้รับอนุญาตให้เลัดผ่านการทำรายการที่นำหน้า หรือไม่ การทำรายการประกอบด้วยการโหลด/จัดเก็บ (L/S) ไปยังหน่วยความจำของ ระบบและ L/S ไปยังอุปกรณ์นำเข้า/นำออก (I/O) และการเข้าถึงหน่วยความจำโดยตรง (DMA) ไปยังหน่วยความจำของระบบและการทำรายการแบบ Peer-To-Peer DMA
Claims (20)
1. ระบบประมวลผลข้อมูล ซึ่งมีส่วนประกอบดังต่อไปนี้ แฟบริคบริดจ์ที่ปฏิบัติการได้ โดยเป็นตัวกลางระหว่างการทำรายการระหว่างโนด ในระบบประมวลผลข้อมูลดังกล่าว โดยที่แฟบริคบริดจ์ดังกล่าวจะปฏิบัติการได้เพื่อ ควบคุมลำดับของการทำรายการระหว่างโนดดังกล่าว ซึ่งแฟบริคบริดจ์ดังกล่าวจะตัดสิน กำหนดการจัดลำดับของการทำรายการก่อนหน้านี้และการทำรายการที่ติดตามมา โดย การจัดลำดับดังกล่าวได้แก่ การอาจจะได้รับอนุญาตให้ลัดผ่าน, ต้องได้รับอนุญาตให้ ลัดผ่าน และต้องไม่ได้รับอนุญาตให้ลัดผ่านจากการทำรายการก่อนหน้านี้ดังกล่าว และ ซึ่งลำดับดังกล่าวของการทำรายการประกอบด้วยการโหลด/จัดเก็บ (L/S) ไปยังอุปกรณ์ นำเข้า/นำออก (I/O) และการเข้าถึงหน่วยความจำโดยตรง (DMA) การทำรายการแบบ Peer-To-Peer
2. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 1 ซึ่งการจัดลำดับดังกล่าวได้แก่ การที่การทำรายการที่ติดตามมาดังกล่าวอาจจะได้รับอนุญาตให้ลัดผ่าน, ต้องได้รับ อนุญาตให้ลัดผ่าน และต้องไม่ได้รับอนุญาตให้ลัดผ่าน เมื่อการทำรายการที่หนึ่งและที่ สองอยู่ในเซ็ตที่ได้กำหนดไว้ล่วงหน้าที่หนึ่ง ที่สอง และที่สามอย่างใดอย่างหนึ่งของคู่ การทำรายการตามลำดับ
3. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 1 ซึ่งแฟบริคบริคจ์ดังกล่าวจะ ตัดสินกำหนดการจัดลำดับการทำรายการดังกล่าวตามข้อกำหนดที่ได้กำหนดไว้แล้ว ล่วงหน้า
4. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 2 ซึ่งเซ็ตที่หนึ่ง ที่สองและที่สาม ดังกล่าวจะตัดสินกำหนดไว้ตามข้อกำหนดที่ได้กำหนดไว้แล้วล่วงหน้า
5. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 1 ซึ่งแฟบริคบริคจ์ดังกล่าวยังคง จะมีส่วนที่เป็น ระบบวงจรควบคุมที่ปฎิบัติการได้เพื่อควบคุมลำดับดังกล่าวของการทำรายการ ระหว่างโนดดังกล่าว โดยที่ระบบวงจรควยคุมจะตัดสินกำหนดการจัดลำดับดังกล่าวของ การทำรายการการที่มาก่อนดังกล่าวและการทำรายการที่ติดตามมาดังกล่าว
6.ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 5 ซึ่งระบบวงจรควบคุมดังกล่าว จะมีส่วนที่เป็นเครื่องจักรสภาวะ โดยที่เครื่องจักรสภาวะจะตัดสินกำหนดการจัดลำดับ ดังกล่าวของการทำรายการที่มาก่อนดังกล่าวและการทำรายการที่ติดตามมาดังกล่าวตาม ข้อกำหนดที่ได้กำหนดไว้แล้วล่วงหน้า
7. ระบบประมวลผลข้อมูลดังระบุในข้อสิทธิ 5 ยังคงรวมทั้งบัฟเฟอร์อย่างน้อย หนึ่งตัวที่ปฎิบัติการได้เพื่อการเก็บข้อมูลการทำรายการ โดยที่บัฟเฟอร์ดังกล่าวจะสื่อสาร ข้อมูลการทำรายการเพื่อตอบสนองต่อสัญญาณจากระบบวงจรควบคุมดังกล่าว
8. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 1 ซึ่งลำดับดังกล่าวของการทำ รายการยังคงจะประกอบด้วย การเข้าถึงหน่วยความจำโดยตรง (DMA) ไปยังหน่วยความจำ ของระบบ และการโหลด/การจัดเก็บหน่วยความจำของระบบ
9. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 8 ซึ่งลำดับดังกล่าวของการทำ รายการยังคงจะมีส่วนที่เป็นคำสั่ง eieio และ sync
10. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 1 ซึ่งยังคงรวมถึงหน่วยประมวลผล ศูนย์กลาง (CPU) จำนวนหนึ่งซึ่งต่อเข้ากับแฟบริคบริคจ์ดังกล่าว โดยที่ CPU แต่ละหน่วย จะปฎิบัติการได้เพื่อให้กำเนิดการทำรายการหนึ่งรายการหรือมากกว่าของลำดับดังกล่าวของ การทำรายการ
11. วิธีการทำให้การทำรายการเข้าไปอยู่ระหว่างโนดในระบบประมวลผลข้อมูลซึ่ง ประกอบด้วยขั้นตอนต่อไปนี้ การควบคุมลำดับของการทำรายการระหว่างโนดดังกล่าวโดยการตัดสินกำหนด การจัดลำดับของการทำรายการที่มาก่อนและการทำรายการที่ติดตามมา โดยการจัด ลำดับดังกล่าวได้แก่ การที่การทำรายการที่ติดตามมาดังกล่าวอาจจะได้รับอนุญาตให้ ลัดผ่าน, ต้องได้รับอนุญาตให้ลัดผ่าน และต้องไม่ได้รับอนุญาตให้ลัดผ่านอย่างใด อย่างหนึ่ง จากการทำรายการที่มาก่อนดังกล่าว และซึ่งลำดับดังกล่าวของการทำรายการ ประกอบด้วยการโหลด/การจัดเก็บ (L/S) ไปยังอุปกรณ์นำเข้า/นำออก (I/O) และการเข้าถึง หน่วยความจำโดยตรง (DMA) การทำรายการแบบ Peer-To-Peer
12. วิธีการดังระบุในข้อถือสิทธิ 11 ซึ่งการจัดลำดับดังกล่าวได้แก่ การที่การทำ รายการที่ติดตามมาดังกล่าวอาจจุได้รับอนุญาตให้ลัดผ่าน, ต้องได้รับอนุญาตให้ลัดผ่าน และต้องไม่ได้รับอนุญาตให้ลัดผ่าน เมื่อการทำรายการที่หนึ่งและที่สองอยู่ในเซ็ตที่ได้ กำหนดไว้ล่วงหน้าที่หนึ่ง ที่สองและที่สามอย่างใดอย่างหนึ่งของคู่การทำรายการ ตามลำดับ
13. วิธีการดังระบุในข้อถือสิทธิ 11 ซึ่งการจัดลำดับการทำรายการดังกล่าวจะ ตัดสินกำหนดตามข้อกำหนดที่ได้กำหนดไว้แล้วล่วงหน้า
14. วิธีการดังระบุในข้อถือสิทธิ 12 ซึ่งเซ็ตที่หนึ่ง ที่สองและที่สามดังกล่าวจะ ตัดสินกำหนดตามข้อกำหนดที่ได้กำหนดไว้แล้วล่วงหน้า
15. วิธีการดังระบุในข้อถือสิทธิ 11 ซึ่งขั้นตอนในการควบคุมลำดับดังกล่าวของ การทำรายการประกอบด้วยการจัดให้มีระบบวงจรควบคุมที่ปฎิบัติการในการควบคุม ลำดับดังกล่าวของการทำรายการระหว่างโนดดังกล่าว โดยระบบวงจรควบคุมจะตัดสิน กำหนดการจัดลำดับดังกล่าวของการทำรายการที่มาก่อนดังกล่าวและการทำรายการที่ ติดตามมาดังกล่าว
16. วิธีการดังระบุในข้อถือสิทธิ 15 ซึ่งระบบวงจรควบคุมดังกล่าวจะมีส่วนที่เป็น เครื่องจักรสภาวะ โดยที่เครื่องจักรสภาวะจะตัดสินกำหนดการจัดลำดับดังกล่าวของการ ทำรายการที่มาก่อนดังกล่าวและการทำรายการที่ติดตามมาดังกล่าว ตามข้อกำหนดที่ได้ กำหนดไว้แล้วล่วงหน้า
17. วิธีการดังระบุในข้อถือสิทธิ 15 ซึ่งลำดับดังกล่าวในขั้นตอนการควบคุมของ การทำรายการยังจะประกอบด้วย การจัดให้มีบัฟเฟอร์อย่างน้อยหนึ่งตัวที่ปฎิบัติการได้เพื่อการเก็บข้อมูลการทำ รายการ และ การสื่อสารข้อมูลการทำรายการโดยผ่านบัฟเฟอร์ดังกล่าวเพื่อตอบสนองต่อ สัญญาณจากระบบวงจรควบคุมดังกล่าว
18. วิธีการดังระบุในข้อถือสิทธิ 11 ซึ่งลำดับดังกล่าวของการทำรายการยังจะ ประกอบด้วยการเข้าถึงหน่วยความจำโดยตรง (DMA) ไปยังหน่วยความจำของระบบ และการโหลด/การจัดเก็บไปยังหน่วยความจำของระบบ
19. วิธีการดังระบุในข้อถือสิทธิ 18 ซึ่งลำดับดังกล่าวของการทำรายการยังจะ ประกอบด้วยคำสั่ง eieio และ sync
20. วิธีการดังระบุในข้อถือสิทธิ 11 ซึ่งลำดับดังกล่าวของการทำรายการประกอบ ด้วยการทำรายการที่ให้กำเนิดขึ้นโดยหน่วยประมวลผลศูนย์กลางหน่วยหนึ่งหรือ หลายหน่วย
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH79825A true TH79825A (th) | 2006-09-07 |
| TH79825A3 TH79825A3 (th) | 2006-09-07 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7254667B2 (en) | Data transfer between an external data source and a memory associated with a data processor | |
| JPH01305460A (ja) | プロセッサ間通信方式 | |
| GB2412767A (en) | Processor with at least two buses between a read/write port and an associated memory with at least two portions | |
| JPS6216289A (ja) | 読出し専用メモリ | |
| JP2004213666A (ja) | Dmaモジュールとその操作方法 | |
| JPS6029141B2 (ja) | 結合装置 | |
| JPH04506123A (ja) | 計算装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPS6341970A (ja) | マイクロコンピユ−タシステム | |
| JPH03201131A (ja) | ループ命令処理方式 | |
| JPH0528035A (ja) | メモリアクセス制御装置 | |
| JPS642971B2 (th) | ||
| JPS59103155A (ja) | デ−タ処理モジユ−ル | |
| JPS6336401A (ja) | プロセス制御装置 | |
| JPH07104996A (ja) | マイクロプログラム制御装置 | |
| JPH0424852A (ja) | マルチポートアクセス方式 | |
| JPS60189052A (ja) | メモリアクセス制御装置 | |
| JPS62286149A (ja) | 通信プログラム制御装置 | |
| JPH03105440A (ja) | 共有メモリアクセス方式 | |
| JPS6361353A (ja) | デ−タ転送方法 | |
| JPH08161253A (ja) | Dma制御方法およびdma制御装置 | |
| JPH0619706A (ja) | パイプライン処理回路 | |
| JPH0442633A (ja) | 回線制御システム | |
| JPS62152249A (ja) | 通信装置 | |
| TH79825A3 (th) | อุปกรณ์และวิธีการสำหรับโหลด/จัดเก็บที่จัดลำดับองค์ประกอบไปยังอุปกรณ์นำเข้า/ส่งออกและการทำรายการเพื่อเข้าถึงหน่วยความจำ โดยตรงแบบ Peer-To-Peer |