TH79825A - Devices and methods for loading/storing sequenced components to input/output devices and for accessing memory directly in a peer-to-peer manner. - Google Patents

Devices and methods for loading/storing sequenced components to input/output devices and for accessing memory directly in a peer-to-peer manner.

Info

Publication number
TH79825A
TH79825A TH9901004202A TH9901004202A TH79825A TH 79825 A TH79825 A TH 79825A TH 9901004202 A TH9901004202 A TH 9901004202A TH 9901004202 A TH9901004202 A TH 9901004202A TH 79825 A TH79825 A TH 79825A
Authority
TH
Thailand
Prior art keywords
transactions
sequence
transaction
bypass
specified
Prior art date
Application number
TH9901004202A
Other languages
Thai (th)
Other versions
TH79825A3 (en
Inventor
มาร์วิน เนล นายแดนนีย์
Original Assignee
อินเตอร์เนชั่นแนล บิชสิเนส์ส แมชชีนส์ คอร์ปอเรชั่น
Filing date
Publication date
Application filed by อินเตอร์เนชั่นแนล บิชสิเนส์ส แมชชีนส์ คอร์ปอเรชั่น filed Critical อินเตอร์เนชั่นแนล บิชสิเนส์ส แมชชีนส์ คอร์ปอเรชั่น
Publication of TH79825A publication Critical patent/TH79825A/en
Publication of TH79825A3 publication Critical patent/TH79825A3/en

Links

Abstract

DC 60 (26/09/44) อุปกรณ์และวิธีการสำหรับเป็นตัวกลางในการจัดให้ลำดับของการทำรายการ ภายในองค์ประกอบในระบบประมวลผลข้อมูลจะถูกนำมาใช้งาน แฟบริคบริดจ์จะจัดลำดับ การทำรายการที่มาก่อนและการทำรายการที่ติดตามมา ตามข้อกำหนดที่ได้กำหนดไว้ แล้วล่วงหน้า โดยใช้ข้อกำหนดจึงเกิดการตัดสินกำหนดว่า การทำรายการที่ติดตามมา อาจจะได้รับอนุญาตให้ลัดผ่านการทำรายการก่อนหน้านี้, ต้องได้รับอนุญาตให้ลัดผ่าน การทำรายการก่อนหน้านี้ หรือต้องไม่ได้รับอนุญาตให้ลัดผ่านการทำรายการที่นำหน้า หรือไม่ การทำรายการประกอบด้วยการโหลด/จัดเก็บ (L/S) ไปยังหน่วยความจำของ ระบบและ L/S ไปยังอุปกรณ์นำเข้า/นำออก (I/O) และการเข้าถึงหน่วยความจำโดยตรง (DMA) ไปยังหน่วยความจำของระบบและการทำรายการแบบ Peer-To-Peer DMA อุปกรณ์และวิธีการสำหรับเป็นตัวกลางในการจัดให้ลำดับของการทำรายการ ภายในองค์ประกอบในระบบประมวลผลข้อมูลจะถูกนำมาใช้งาน แฟบริคบริดจ์จะจัดลำดับ การทำรายการที่มาก่อนและการทำรายการที่ติดตามมา ตามข้อกำหนดที่ได้กำหนดไว้ แล้วล่วงหน้า โดยใช้ข้อกำหนดจึงเกิดการตัดสินกำหนดว่า การทำรายการที่ติดตามมา อาจจะได้รับอนุญาตให้ลัดผ่านการทำรายการก่อนหน้านี้, ต้องได้รับอนุญาตให้ลัดผ่าน การทำรายการก่อนหน้านี้ หรือต้องไม่ได้รับอนุญาตให้เลัดผ่านการทำรายการที่นำหน้า หรือไม่ การทำรายการประกอบด้วยการโหลด/จัดเก็บ (L/S) ไปยังหน่วยความจำของ ระบบและ L/S ไปยังอุปกรณ์นำเข้า/นำออก (I/O) และการเข้าถึงหน่วยความจำโดยตรง (DMA) ไปยังหน่วยความจำของระบบและการทำรายการแบบ Peer-To-Peer DMADC 60 (26/09/44) Devices and methods for intermediary transaction sequencing within data processing system components are implemented. A fabric bridge prioritizes preceding and succeeding transactions according to predefined specifications. Using these specifications, decisions are made as to whether a succeeding transaction may be allowed to bypass the preceding transaction, must be allowed to bypass the preceding transaction, or must not be allowed to bypass the preceding transaction. Transactions include load/store (L/S) to system memory and L/S to input/output (I/O) devices, direct memory access (DMA) to system memory, and peer-to-peer DMA. Devices and methods for intermediary transaction sequencing within data processing system components are implemented. A fabric bridge prioritizes preceding and succeeding transactions according to predefined specifications. Using these specifications, decisions are made as to whether a succeeding transaction may be allowed to bypass the preceding transaction, must be allowed to bypass the preceding transaction, or must not be allowed to bypass the preceding transaction. Or is permission required to bypass the preceding transaction? The transaction includes load/store (L/S) to system memory and L/S to input/output (I/O) devices, and direct memory access (DMA) to system memory and peer-to-peer DMA transactions.

Claims (20)

1. ระบบประมวลผลข้อมูล ซึ่งมีส่วนประกอบดังต่อไปนี้ แฟบริคบริดจ์ที่ปฏิบัติการได้ โดยเป็นตัวกลางระหว่างการทำรายการระหว่างโนด ในระบบประมวลผลข้อมูลดังกล่าว โดยที่แฟบริคบริดจ์ดังกล่าวจะปฏิบัติการได้เพื่อ ควบคุมลำดับของการทำรายการระหว่างโนดดังกล่าว ซึ่งแฟบริคบริดจ์ดังกล่าวจะตัดสิน กำหนดการจัดลำดับของการทำรายการก่อนหน้านี้และการทำรายการที่ติดตามมา โดย การจัดลำดับดังกล่าวได้แก่ การอาจจะได้รับอนุญาตให้ลัดผ่าน, ต้องได้รับอนุญาตให้ ลัดผ่าน และต้องไม่ได้รับอนุญาตให้ลัดผ่านจากการทำรายการก่อนหน้านี้ดังกล่าว และ ซึ่งลำดับดังกล่าวของการทำรายการประกอบด้วยการโหลด/จัดเก็บ (L/S) ไปยังอุปกรณ์ นำเข้า/นำออก (I/O) และการเข้าถึงหน่วยความจำโดยตรง (DMA) การทำรายการแบบ Peer-To-Peer1. The data processing system consists of the following components: an operable fabric bridge acting as an intermediary for transactions between nodes in the data processing system. This fabric bridge operates to control the order of transactions between nodes, determining the sequence of previous and subsequent transactions. This sequence includes allowing, requiring, and not allowing bypasses of previous transactions. The transaction sequence comprises load/store (L/S) to input/output (I/O) devices and direct memory access (DMA) for peer-to-peer transactions. 2. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 1 ซึ่งการจัดลำดับดังกล่าวได้แก่ การที่การทำรายการที่ติดตามมาดังกล่าวอาจจะได้รับอนุญาตให้ลัดผ่าน, ต้องได้รับ อนุญาตให้ลัดผ่าน และต้องไม่ได้รับอนุญาตให้ลัดผ่าน เมื่อการทำรายการที่หนึ่งและที่ สองอยู่ในเซ็ตที่ได้กำหนดไว้ล่วงหน้าที่หนึ่ง ที่สอง และที่สามอย่างใดอย่างหนึ่งของคู่ การทำรายการตามลำดับ2. The data processing system as specified in Claim 1, whereby the following order of precedence applies: that subsequent transactions may be allowed to bypass, must be allowed to bypass, and must not be allowed to bypass when the first and second transactions are in any one of the predefined first, second, and third sets of the sequential transaction pair. 3. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 1 ซึ่งแฟบริคบริคจ์ดังกล่าวจะ ตัดสินกำหนดการจัดลำดับการทำรายการดังกล่าวตามข้อกำหนดที่ได้กำหนดไว้แล้ว ล่วงหน้า3. The data processing system as specified in Claim 1, in which the fabric brigade shall determine the order of such transactions according to pre-defined terms and conditions. 4. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 2 ซึ่งเซ็ตที่หนึ่ง ที่สองและที่สาม ดังกล่าวจะตัดสินกำหนดไว้ตามข้อกำหนดที่ได้กำหนดไว้แล้วล่วงหน้า4. The data processing system as specified in Claim 2, in which Sets One, Two and Three are determined according to pre-defined terms and conditions. 5. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 1 ซึ่งแฟบริคบริคจ์ดังกล่าวยังคง จะมีส่วนที่เป็น ระบบวงจรควบคุมที่ปฎิบัติการได้เพื่อควบคุมลำดับดังกล่าวของการทำรายการ ระหว่างโนดดังกล่าว โดยที่ระบบวงจรควยคุมจะตัดสินกำหนดการจัดลำดับดังกล่าวของ การทำรายการการที่มาก่อนดังกล่าวและการทำรายการที่ติดตามมาดังกล่าว5. The data processing system as described in Claim 1, on which the fabric bridge shall continue to include an operational circuit control system to control the sequence of transactions between such nodes, whereby the circuit control system shall determine the sequence of prior and subsequent transactions. 6.ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 5 ซึ่งระบบวงจรควบคุมดังกล่าว จะมีส่วนที่เป็นเครื่องจักรสภาวะ โดยที่เครื่องจักรสภาวะจะตัดสินกำหนดการจัดลำดับ ดังกล่าวของการทำรายการที่มาก่อนดังกล่าวและการทำรายการที่ติดตามมาดังกล่าวตาม ข้อกำหนดที่ได้กำหนดไว้แล้วล่วงหน้า6. The data processing system as specified in Claim 5, which includes a control circuit, will consist of a state machine where the state machine will determine the sequence of prior and subsequent transactions according to predetermined specifications. 7. ระบบประมวลผลข้อมูลดังระบุในข้อสิทธิ 5 ยังคงรวมทั้งบัฟเฟอร์อย่างน้อย หนึ่งตัวที่ปฎิบัติการได้เพื่อการเก็บข้อมูลการทำรายการ โดยที่บัฟเฟอร์ดังกล่าวจะสื่อสาร ข้อมูลการทำรายการเพื่อตอบสนองต่อสัญญาณจากระบบวงจรควบคุมดังกล่าว7. The data processing system as specified in Clause 5 shall continue to include at least one operable buffer for the storage of transaction data, which shall communicate transaction data in response to signals from the control circuitry. 8. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 1 ซึ่งลำดับดังกล่าวของการทำ รายการยังคงจะประกอบด้วย การเข้าถึงหน่วยความจำโดยตรง (DMA) ไปยังหน่วยความจำ ของระบบ และการโหลด/การจัดเก็บหน่วยความจำของระบบ8. The data processing system as specified in Claim 1, in which the sequence of transactions shall continue to consist of direct memory access (DMA) to system memory and loading/storing system memory. 9. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 8 ซึ่งลำดับดังกล่าวของการทำ รายการยังคงจะมีส่วนที่เป็นคำสั่ง eieio และ sync9. The data processing system as specified in claim 8, in which the sequence of transactions will still include the eieio and sync commands. 10. ระบบประมวลผลข้อมูลดังระบุในข้อถือสิทธิ 1 ซึ่งยังคงรวมถึงหน่วยประมวลผล ศูนย์กลาง (CPU) จำนวนหนึ่งซึ่งต่อเข้ากับแฟบริคบริคจ์ดังกล่าว โดยที่ CPU แต่ละหน่วย จะปฎิบัติการได้เพื่อให้กำเนิดการทำรายการหนึ่งรายการหรือมากกว่าของลำดับดังกล่าวของ การทำรายการ10. The data processing system as specified in Claim 1, which continues to include a number of central processing units (CPUs) connected to the said fabric bridge, each CPU capable of performing operations to generate one or more transactions of the said sequence of transactions. 11. วิธีการทำให้การทำรายการเข้าไปอยู่ระหว่างโนดในระบบประมวลผลข้อมูลซึ่ง ประกอบด้วยขั้นตอนต่อไปนี้ การควบคุมลำดับของการทำรายการระหว่างโนดดังกล่าวโดยการตัดสินกำหนด การจัดลำดับของการทำรายการที่มาก่อนและการทำรายการที่ติดตามมา โดยการจัด ลำดับดังกล่าวได้แก่ การที่การทำรายการที่ติดตามมาดังกล่าวอาจจะได้รับอนุญาตให้ ลัดผ่าน, ต้องได้รับอนุญาตให้ลัดผ่าน และต้องไม่ได้รับอนุญาตให้ลัดผ่านอย่างใด อย่างหนึ่ง จากการทำรายการที่มาก่อนดังกล่าว และซึ่งลำดับดังกล่าวของการทำรายการ ประกอบด้วยการโหลด/การจัดเก็บ (L/S) ไปยังอุปกรณ์นำเข้า/นำออก (I/O) และการเข้าถึง หน่วยความจำโดยตรง (DMA) การทำรายการแบบ Peer-To-Peer11. The method for enabling transactions between nodes in a data processing system consists of the following steps: Controlling the order of transactions between nodes by determining the precedent and successive transaction order. This precedent determines whether successive transactions may be allowed to bypass, must be allowed to bypass, or must not be allowed to bypass the precedent. This transaction order includes load/store (L/S) to input/output (I/O) devices and direct memory access (DMA). Peer-to-peer transactions. 12. วิธีการดังระบุในข้อถือสิทธิ 11 ซึ่งการจัดลำดับดังกล่าวได้แก่ การที่การทำ รายการที่ติดตามมาดังกล่าวอาจจุได้รับอนุญาตให้ลัดผ่าน, ต้องได้รับอนุญาตให้ลัดผ่าน และต้องไม่ได้รับอนุญาตให้ลัดผ่าน เมื่อการทำรายการที่หนึ่งและที่สองอยู่ในเซ็ตที่ได้ กำหนดไว้ล่วงหน้าที่หนึ่ง ที่สองและที่สามอย่างใดอย่างหนึ่งของคู่การทำรายการ ตามลำดับ12. The method specified in Claim 11, in which such ordering is such that subsequent transactions may be allowed to bypass, must be allowed to bypass, and must not be allowed to bypass when the first and second transactions are in either of the first, second, and third predefined sets of the transaction pair, respectively. 13. วิธีการดังระบุในข้อถือสิทธิ 11 ซึ่งการจัดลำดับการทำรายการดังกล่าวจะ ตัดสินกำหนดตามข้อกำหนดที่ได้กำหนดไว้แล้วล่วงหน้า13. The method specified in Claim 11, in which the order of execution of such transactions is determined, will be decided according to pre-established terms and conditions. 14. วิธีการดังระบุในข้อถือสิทธิ 12 ซึ่งเซ็ตที่หนึ่ง ที่สองและที่สามดังกล่าวจะ ตัดสินกำหนดตามข้อกำหนดที่ได้กำหนดไว้แล้วล่วงหน้า14. The method specified in Claim 12, in which the First, Second and Third Sets are determined according to pre-established provisions, shall be determined. 15. วิธีการดังระบุในข้อถือสิทธิ 11 ซึ่งขั้นตอนในการควบคุมลำดับดังกล่าวของ การทำรายการประกอบด้วยการจัดให้มีระบบวงจรควบคุมที่ปฎิบัติการในการควบคุม ลำดับดังกล่าวของการทำรายการระหว่างโนดดังกล่าว โดยระบบวงจรควบคุมจะตัดสิน กำหนดการจัดลำดับดังกล่าวของการทำรายการที่มาก่อนดังกล่าวและการทำรายการที่ ติดตามมาดังกล่าว15. The method specified in Reputation 11, which involves procedures for controlling the sequence of transactions, includes the provision of a control circuit system that operates to control the sequence of transactions between the nodes. The control circuit system determines the sequence of the preceding and subsequent transactions. 16. วิธีการดังระบุในข้อถือสิทธิ 15 ซึ่งระบบวงจรควบคุมดังกล่าวจะมีส่วนที่เป็น เครื่องจักรสภาวะ โดยที่เครื่องจักรสภาวะจะตัดสินกำหนดการจัดลำดับดังกล่าวของการ ทำรายการที่มาก่อนดังกล่าวและการทำรายการที่ติดตามมาดังกล่าว ตามข้อกำหนดที่ได้ กำหนดไว้แล้วล่วงหน้า16. The method specified in Claim 15, in which the control circuit system shall include a state machine, where the state machine shall determine the sequence of the preceding and subsequent transactions according to predetermined requirements. 17. วิธีการดังระบุในข้อถือสิทธิ 15 ซึ่งลำดับดังกล่าวในขั้นตอนการควบคุมของ การทำรายการยังจะประกอบด้วย การจัดให้มีบัฟเฟอร์อย่างน้อยหนึ่งตัวที่ปฎิบัติการได้เพื่อการเก็บข้อมูลการทำ รายการ และ การสื่อสารข้อมูลการทำรายการโดยผ่านบัฟเฟอร์ดังกล่าวเพื่อตอบสนองต่อ สัญญาณจากระบบวงจรควบคุมดังกล่าว17. The procedure specified in Claim 15, in which the sequence in the transaction control procedure shall also include the provision of at least one operable buffer for the retention of transaction data and the communication of transaction data through such buffer in response to signals from the control circuit system. 18. วิธีการดังระบุในข้อถือสิทธิ 11 ซึ่งลำดับดังกล่าวของการทำรายการยังจะ ประกอบด้วยการเข้าถึงหน่วยความจำโดยตรง (DMA) ไปยังหน่วยความจำของระบบ และการโหลด/การจัดเก็บไปยังหน่วยความจำของระบบ18. The procedure specified in Claim 11, in which the sequence of transactions shall also include direct memory access (DMA) to system memory and loading/storing to system memory. 19. วิธีการดังระบุในข้อถือสิทธิ 18 ซึ่งลำดับดังกล่าวของการทำรายการยังจะ ประกอบด้วยคำสั่ง eieio และ sync19. The method specified in claim 18, in which the sequence of transactions is performed, will also include the eieio and sync commands. 20. วิธีการดังระบุในข้อถือสิทธิ 11 ซึ่งลำดับดังกล่าวของการทำรายการประกอบ ด้วยการทำรายการที่ให้กำเนิดขึ้นโดยหน่วยประมวลผลศูนย์กลางหน่วยหนึ่งหรือ หลายหน่วย20. The method specified in Claim 11, in which the sequence of transactions consists of transactions generated by one or more central processing units.
TH9901004202A 1999-11-09 Devices and methods for loading / storing, prioritizing components to device, import / export, and listing for direct peer-to-peer memory access. TH79825A3 (en)

Publications (2)

Publication Number Publication Date
TH79825A true TH79825A (en) 2006-09-07
TH79825A3 TH79825A3 (en) 2006-09-07

Family

ID=

Similar Documents

Publication Publication Date Title
US7254667B2 (en) Data transfer between an external data source and a memory associated with a data processor
JPH01305460A (en) Inter-processor communication system
GB2412767A (en) Processor with at least two buses between a read/write port and an associated memory with at least two portions
JPS6216289A (en) Read only memory
JP2004213666A (en) Dma module and its operating method
JPS6029141B2 (en) coupling device
JPH04506123A (en) computing device
JP2522412B2 (en) Communication method between programmable controller and input / output device
JPS6341970A (en) Microcomputer system
JPH03201131A (en) Loop instruction processing system
JPH0528035A (en) Memory access controller
JPS642971B2 (en)
JPS59103155A (en) Data processing module
JPS6336401A (en) Process controller
JPH07104996A (en) Microprogram controller
JPH0424852A (en) Multi-port access system
JPS60189052A (en) memory access control device
JPS62286149A (en) Communication program controller
JPH03105440A (en) Shared memory access system
JPS6361353A (en) Data transfer method
JPH08161253A (en) Dma control method and dma controller
JPH0619706A (en) Pipeline processing circuit
JPH0442633A (en) Line control system
JPS62152249A (en) Communicating equipment
TH79825A3 (en) Devices and methods for loading / storing, prioritizing components to device, import / export, and listing for direct peer-to-peer memory access.