SU984013A1 - Формирователь парафазных импульсов - Google Patents
Формирователь парафазных импульсов Download PDFInfo
- Publication number
- SU984013A1 SU984013A1 SU813250859A SU3250859A SU984013A1 SU 984013 A1 SU984013 A1 SU 984013A1 SU 813250859 A SU813250859 A SU 813250859A SU 3250859 A SU3250859 A SU 3250859A SU 984013 A1 SU984013 A1 SU 984013A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- transistor
- transistors
- output stage
- bus
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
1
Изобретение относитс к области импульсной техники и может быть использовано в устройствах вычислительной техники и автоматики дл получени противофазных импульсов с симметричными фронтами регулируемой крутизны.
Известен генератор противофаз-.. ных импульсов на МОП-транзисторах| 1.
Основными недостатками устройства вл етс сложность, а также, отсутствие симметрии выходных противофазных импульсов и невозможность регулировани крутизны их фронтов.
Наиболее близким техническим решением к изобретению вл етс формирователь импульсов на комплементарных МОП-транзисторах, содержащий управл ющую , первую и вторую выходные шины , шины питани разр да и выходные каскады, первый и второй конденсаторы и зар дные транзисторы 2 .
Недостатками, известного формировател также вл ютс сложность схемного решени , отсутствие симметрии и возможности регулировани крутизны фронтов выходных противофазных импульсов . Несимметри выходных противофазнь1х импульсов св зана с тем, что из-за наличи обратных св зей
переход сигнала на одном из выходов от высокого уровн к низкому начинаетс лишь после того, как потенциал на другом выходе достигнет уровн порогового напр жени п-канального транзистора .
Целью изобретени вл етс .повышение надежности путем упрощени устройства , сокращени числа
10 элементов, а также обеспечени взаимной симметрии выходных импульсов н возможности регулировки крутизны их фронтов.
Поставленна цель достигаетс -тем,
15 что в формирователь парафадных импульсов , содержащий 5{правл ющую, входную, первую и вторую выходные шины, первую и- вторую шины питани , первый и второй выходные каскады на допол20 н ющих МДП-транзисторах, первый и второй конденсаторы, первый и второй зар дные МДП-транзисторы, подключенные к соответствующим конденсаторам и входам выходшлх каскадов, введен 25 дополнительный МДП-трйнзистрр, сток. ,и исток которого .подключены к входам выходных каскадов, причем об.ща шина первого выходного каскада подключена к входу второго выходного
Claims (2)
- 30 каскада, обща шина второго выходного каскада подключена к входу пер вого выходного каскада, затворы зар ных МДП-транзисторов объединены и подключены к управл ющей шине, а их истоки соответственно - к первой и второй шинам питани , Зар дные транзисторы имеют проти воположные типы проводимости. Выходные каскады выполнены по сх ме-инверторов на дополн ющих МДП-тр зисторах. Крутизна п-канального транзистор первого выходного каскада выбрана равной крутизне р-канального транзи тора второго выходного каскада, крутизна р-канального транзистора первого выходного каскада выбрана равной крутизне п-канального-транзистора второго выходного каскада, Токи зар дных транзисторов и пороговые напр жени р- и п-канальных транзисторов равны между собой.. Такое выполнение устройства позвол ет упростить его путем сокра щени числа элементов, добитьс высокой степени взаимной симметричнос ти выходных противофазных.импульсов и обеспечить возможность регулировки крутизны их фронтов. На чертеже приведена схема предлагаемО1 о генератора противофазных импульсов на МДП-транзисторах. .Генератор содержит дополнительны р-канальный ЙДП-транзистор 1, исток которого через первый зар дный МДП,транзистор 2 соединен с шиной положительного напр жени питани 3, сток через второй зар дный МЛП-тран зистор 4 соединен с шиной отрицател ного напр жени питани 5, а затвор соединен с входной шиной 6. Первый выходной каскад 7 включен между шиной отрицательного напр жени питани 5 и входом второго выходного-ка када 8, который, в свою очередь, включен между входом nepBOt-o выходного каскада 7 .и шиной положительно го напр жени питани 3, причем вход первого выходного каскада 7 соединен со стоком дополнительно1 о -МДИ-транзистора 1, а его выход - с первой выходной ш|1ной 9, вход второ го выходного каскада 8 соединен с истоком дополнительного МДЩ-транзис тора 1, а его выход - со второй выходной шиной 10, вход первого выход ного каскада 7 св зан с первым конденсатором 11, а вход второго выход ного каскада, ,8 - с вторым конденсато ром 12. . , Затвори МДП-транзисторов 2 и 4. объединены и подключены к управл ющей шине 13. Устройс1:во работает следующим образом. В исходном состо нии на управл ющую шину 13 подаетс потенциал, близ КИЙ к нулевому, при этом МДП-транзис;торы 2 и 4открыты. Пр.и поступлении на входную Шину б положительногб сигнала, уровень которого близок к положительному напр жению питани , МДП-транзистор 1 запираетс и конденсаторы 11 и 12, св занные с его истоком и .стоком, начинают зар жатьс одинаковыми токами через открытые .МДП-транзисторы 2 и 4. При разности потенциалов между стоком и истоком МДП-транзистора 1, равной пороговому напр жению,р-канальный транзистор первого выходного каскада 7 и п-канальной транзистор второго выходного каскада 8 открываютс , и на первой 9 и второй 10 выходных шинах формируютс соответственно положительный и отрицательный уровни первого и второго выходных сигналов. При поступлении на входную шину б отрицательного сигнала МДП-транзистор 1открываетс и конденсаторы 11 и 12, св занные сузлами его истока и стока , зар женные до напр жени соответственно положительного и отрицательного источников питани , начинают перезар жатьс через открытый МДПтранзистор 1 и соответственно первый 2и второй 4 зар дные МДП-транзисторы . При изменении потенциалов истока и стока МДП-транзистора 1 относительно соответствующих напр жений питани на величины, превышающие пороговые напр жени , соответственно п-канального транзистора первого выходного каскада 7 и р-канального транзистора выходного каскада 8 упом нутые МДП-транзисторы открываютс и на первой 9 и второй 10.выходных шинах начинают формироватьс соответственно отрицательный и положительный уровни первого и второго выходных сигналов . Поскольку конденсаторы 11 и 12, св занные с узлами истока и стока МДП-транзистора 1, близки друг к другу/ в силу симметрии схемы, а крутизны п- и р-канального транзисторов: первого выходного каскада 7 равны крутизне/соответственно р- и п-канального транзисторов второго и выходного каскада 8, абсолютные величины пороговых напр жений упом нутых МДП-транзисторов и токи МДП-транзисторов 2 и 4 равны между собой, моменты начала формировани и скорости измерени сигналов на первой 9 и второй 10 выходных шинах совпадают, что обеспечивает симметрию выходных парафазных импульсов. Сдвиг напр жени на управл ющей шине 13 в сторону отрицательного напр жени приводит к увеличению тока МДП-транзистора 2 за счет большего отпирани р-канального МДП-транзистора и соответственно - к уменьшеиюо тока МДП-транзистора 4. Аналогично, сдвиг напр жени на управл ющей шин 1J в сторону положительных напр жений приводит к уменьшению тока пе вого зар дного МДП-транзистора 2 и увеличению тока второго зар дного МДП-транзистора 4. Это позвол ет ос ществл ть регулировку момента начал формировани и крутизну фронтов выходных противофазных импульсов. Таким образом, предлагаемый формирователь , по сравнению с известным , обладает.меньшей сложностью, что позвол ет при выполнении его в виде полупроводниковой интегральной схемы получить меньшую площадь крис талла. Кроме того, симметри выходных противофазных импульсов и возмо ность регулировки крутизны их фрон тов позвол ет использовать предлага мый формирователь, например дл упрадлени ключом, на комплементарных мдп-транзисторах, что обеспечит сни ние уровн динамической помехи на выходе ключа. . Формула изобретени 1. Формирователь парафазных импульсов , содержащий управл ющую, входную, первую и вторую выходные шины, первую и вторую шину питани первый- и второй выходные каскады а дополн ющих МДП-транзисторах, первый и второй конденсаторы, первый и второй зар дные МДП-транзисторы подключенные к соответствующим конденсаторам и входам выходных каскадов , отличающийс тем, что, с «елью повышени надежности, в него введен дополнительный МДП-транзистор , сток и исток которого подключены к входам выходных каскадов, причем обща шина первбго выходного каскада подключена к входу второго выходного каскада, обща шина второго выходного каскада пЬдключена к входу первого выходного каскада, затворы зар дных МДП-транзисторов объединены и подключены к управл гачей шине, а их ибтоки соответственно к первой и второй шинам питани . 2.Формирователь по п. 1, 6тличающий 5 тем, что зар дные транзисторы имеют противополож- . ные типы проводимости. 3.Формирователь по п.1, отличающийс тем,что выходные каскады выпо 1нены,. по схеме инверторов на дополн нмцих МДП-транзисторах . .. Источники информации, прин тые во внимание при экспертизе Патент ФРГ 2528812, кл. Н 03 К 5/01, 1978.
- 2. За вка Японии 53-38155 кл. Н 03 К 5/Oi; 1978.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813250859A SU984013A1 (ru) | 1981-02-23 | 1981-02-23 | Формирователь парафазных импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813250859A SU984013A1 (ru) | 1981-02-23 | 1981-02-23 | Формирователь парафазных импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU984013A1 true SU984013A1 (ru) | 1982-12-23 |
Family
ID=20944065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813250859A SU984013A1 (ru) | 1981-02-23 | 1981-02-23 | Формирователь парафазных импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU984013A1 (ru) |
-
1981
- 1981-02-23 SU SU813250859A patent/SU984013A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1452160A (en) | System for eliminating substrate bias effect in field effect transistor circuits | |
US4595845A (en) | Non-overlapping clock CMOS circuit with two threshold voltages | |
US3976895A (en) | Low power detector circuit | |
SU984013A1 (ru) | Формирователь парафазных импульсов | |
JP3151329B2 (ja) | データ出力回路 | |
SU1538246A1 (ru) | Преобразователь уровней сигналов на МДП-транзисторах | |
US4760281A (en) | Clock signal generating circuit | |
JPS6134690B2 (ru) | ||
SU1742993A1 (ru) | Логический элемент на полевых транзисторах с затвором Шотки ИСПЛ-типа | |
SU1539995A1 (ru) | Формирователь импульсов на МДП-транзисторах | |
US3859545A (en) | Low power dynamic control circuitry | |
SU1338024A1 (ru) | Формирователь сигнала выборки на МДП-транзисторах | |
SU646441A1 (ru) | Инвертор на мдп-транзисторах | |
EP0589954B1 (en) | A voltage comparator | |
SU1688398A1 (ru) | Компаратор напр жений | |
JPS61170131A (ja) | 半導体回路 | |
SU1163354A1 (ru) | Формирователь адресных сигналов дл блоков пам ти | |
SU991507A1 (ru) | Формирователь импульсов | |
SU919089A1 (ru) | Устройство согласовани ТТЛ-элементов с МДП-элементами | |
SU1469549A1 (ru) | Узел синхронизации | |
SU792568A1 (ru) | Однотактный динамический инвертор | |
SU1596387A1 (ru) | Формирователь импульсов | |
SU667173A3 (ru) | Аналогова лини задержки | |
SU1436126A1 (ru) | Формирователь импульсов | |
SU771817A1 (ru) | Преобразователь напр жени |