Изобретеийе относитс к вычислительной технике и может быть исподьзовано в буферных запоминающих устройствах систем ввода информации многоканальных измерительных комплексов. Известно буферное запоминающее устройство , в котором Используетс метод перекрестно-последовательного обращени , позвол ющий осуществл ть двухсторонний обмен информацией и совмещать процессы ввода в буферное запоминающее устройство и вывода информации из него Недостатком данного устройства вл етс низка надежность. Наиболее близким техническим решением к изобретению вл етс буферное запоминающее устройство, содержащее накопитель, адресные входы которого подключены к выходам схем И-ЙЛИ, пер вые входы которых соединены с шиной Код операции и входом инвертора, выход которого соединен с вторыми входами схем И-ИЛИ, счетчик адреса записи и счетчик адреса чтени , входы которых соответственно подключены к шинам Модификаци адреса Записи и Модификаци адреса чтени Г 2. Однако использование этого устройства в системах ввода информации многоканальных измерительных комплексов, когда .последовательность опроса каналов неизменна, а их количество равно или превышает и кратно количеству чеек буферного запоминающего устройства, отказ одной или нескольких чеек накопител приводит к потер м информации от одного или нескольких каналов. Цель изобретени - повышение надежности устройства за смет выравнивани веро тности потерь по каждому из каналов измерительной системы. Поставленна цель достигаетс тем, что буферное запоминающее устройство, содержащее накопитель, информационные входы и выходы которого вл ютс соответственно информационными входами и выходами устройства, адресные входы 3982 накопител подключены к выходам элементов , первые входы которых подключены к выходу элемента НЕ, вход элемента НЕ подключен к вторым входам элементов И-ИЛИ и вл етс первым управл ющим входом устройства, первый и второй счетчики адреса, входы которых вл ютс соответственно вторым и третьим управл ющими входами устройства , содержит первый и второй сумматоры , входы которых подключены к выходам соответствующих счетчиков адреса , выходы первого и второго сумматоров подключены соответственно к третьим и четвертым«входам.элементов И-ИЛИ На чертеже изображена структурна схема буферного- запоминающего устройства . Буферное запоминающее устройство содержит накопитель 1, элементы И-ИЛИ 2, шину 3 Код операции, элемент НЕ 1, счетчик 5 адреса, счетчик 6 адреса чтени , шину 7 Модификаци адреса записи, шину 8 Модификаци адреса чтени ,,первый сумматор 9, второй сумматор 10 и входные шины 11. Устройство работает следующим образом . Перед началом работы счетчик 5 адреса , предназначенный дл адреса з.аписи , и счетчик 6 адреса, предназначенный дл адреса чтени , устанавливаютс в нулевое состо ние (цепь начальной установки не показана ).Емкост буферного запоминающего устройства оп редел етс не полной разр дностью счетчика 5 адреса записи (счетчика 6 адреса) и составл ет 2К слов, где Кколичество младших разр дов счетчика 5 адреса, выходы которого подключены к первым входам первого сумматора 9 (количество младших разр дов счетчика 6 адреса, выходы которых подключены к первым входам второго сумматора 10). При выполнении операции записи информации в накопитель 1 на шине 3 Код операции устанавливаетс низкий уровень сигнала, который, вбздейству через элемент НЕ k на элементы Й-ИЛИ 2, подключает к адресным входам накопител t выходы первого сумматора 9 .Текущий адрес записи формируетс следующим образом. На входы первого слагаемого сумматора 9 начина с младшего разр да, поступают соответственно выходы 1,2, .,., К разр дов счетчика 5 адреса. На входы второго слагаемого сумматора 9, начина с младшего разр да, поступают выходы соответственно К+1, К+2, ... разр дов счетчика 5 адреса. В накопитель 1 по адресу, сформированному на выходах сумматора 9. осуществл етс запись информации, наход щейс на входных шинах 11 числа. По окончании записи сигналом на шине 7 Модификаци адреса записи добавл етс единица к содержимому счетчика 5 адреса. При выполнении операции чтени информации из накопител 1 на шине 3 Код операции устанавливаетс высокий уровень сигнала, который, воздейству на элементы И-ИЛИ 2, подключает к адресным входам накопител 1 выходы второго сумматора 10. Текущий адрес чтени формируетс следующим образом. На выходы первого слагаемого сумматора 10, начина с младшего разр да , поступают соответственно выходы 1, 2К разр дов счетчика 6 адреса . На входы второго слагаемого сумматора 10, начина с младшего разр да, поступают соответственно выходы 1, 2, ..., К разр дов счетчика 6 адреса. На выходы второго слагаемого сумматора 10, начина с младшего разр да, поступают выходы соответственно К+1, К+2, ..., Р разр дов счетчика 6 адреса. Производитс чтение информации из накопител 1 по адресу, сформированному на выходе сумматора 10. По окончании 8 Модификаци адреса чтени добавл етс единица к содержимому счетчика 6 адреса. Количество дополнительных разр дов Р - К счетчиков определ етс характером отказов накопител 1, а также отношением количества информационных каналов измерительной системы к количеству чеек накопител 1 буферного запоминающего ycTpoActsa. Таким образом, при работе буферного запоминающего устройства начальный адрес записи (чтени ), а следовательно , все последующие и конечный адрес записи (чтени ) будут измен тьс , т. е. увеличиватьс на единицу, каждый раз после записи (чтени ) 2 слов с возвратом к сходному после записи (чтени ) 2 слов. Так, например, при К-7 и запись (чтение) информационных слов в накопитель 1 осуществл етс по следующим адресам: первые 2 слов -ЬоООООО +1111111, вторые -0000001 +0000000, третьи слов -0000010 +0000001, четвертые 2 слов -0000011 +0000010, п тые 2 слов -0000000 +1111111 и т. д. При этом емкосГ ь буферного запоминающего усТройства составл ет 2 128 слов. Тем самым устран етс однозначное соответствие номера информационного канала и номера чейки буферного запоминающего устройства (накопител ), куда производитс запись данных этого канала. Использование предлагаемого устройства позвол ет уменьшить веро тность потерь информации одних и тех же каналов, распредел эти потери равномерно между несколькими каналами . С учетом таких особенностей изме-г рительной информации, как избыточност и периодичность, предлагаемое буферное запоминающее устройство не вносит погрешности в работу системы обработки , исключа в тоже врем потери инфор мации одних и тех же каналов. Формула изобретени Буферное запоминающее устройство, содержащее накопитель, информационные входы и выходы которого вл ютс соответственно информационными входами и выходами устройства, адресные входы накопител подключены к выходам элементов И-ИЛИ, первые входы которых подключены к выходу элемента НЕ, вход элемента НЕ подключен к вторым входам элементов И-ИЛИ и вл етс первым управл ющим входом устройства, первый и второй счетчики адреса, входы которых вл ютс соответственно вторым и третьим управл ющими входами устройства , отличающеес тем, , что, с целью повышени надежности устройства , оно содержит первый и второй сумматоры, входы которых подключены к выходам соответствующих счетчиков адреса, выходы первого и второго сумматоров подключены соответственно к третьим и четвертым входам элементов И-ИЛИ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N758251, кл.С 11 С 9/00, 1978.