SU970477A1 - Запоминающее устройство с самоконтролем - Google Patents

Description

Изобретение относитс  к запоминаклдим устройствам.

Известно запоминающее устройство с самоконтролем, в котором контроль правильности работы дешифраторов и адресных цепей осуществл етс  методом шифрации выбранных адресных шин в код адреса 1 .

Недостатками указанного устройства  вл ютс  больша  избыточность и малое быстродействие,  вл к диес  следствием сложности шифратора.

Наиболее близким к изобретению  вл етс  запоминающее устройство с самоконтролем , содержащее основной накопитель J.

Недостатком этого устройства  вл етс  низка  надежность из-за того, что в устройстве оперативно не контролируютс  входные адресные цепи, тракт дешифрации и исправность адресных шин основного накопител , а кроме того, сложна диагностика программируемого посто нного накопител .

Цель изобретени  - повышение надежности , а также точности контрол  запоминающего устройства.

Поставленна  цель достигаетс  тем, что в запоминающее устройство с самоконтролем, содержащее основной

накопитель, входы которого соединены с выходами адресного дешифратора, и первый программируемый посто нный с накопитель, введены второй программируемый посто нный накопитель, сумматор по модулю два, источники опорного напр жени ,,, пороговые усилители, ключи, элемент И, элемент ИЛИ, менты ИЛИ-НЕ, управл ющий дешифратор, нагрузочные элементы и переключатели, причем входы программируемых посто нных накопителей соединены соответственно с выходами основного накопител , а первые выходы подключены к

15 шине нулевого потенциала, вторые выходы программируемых посто нных на-, копителей соединены соответственно со входом первого переключател  и выходом первого ключа и со входом

Claims (2)

1. 20 второго переключател  и выходом второго ключа, первые входы .-лючсй соединены с выходами управл ющего дешифратора , выход первого переключател  подключен к первым входам первого и второго пороговых усилителей и первому выводу первого нагрузочного элемента, второй вывод которого соединен с первым выходом первого источника опорного напр жени , вы30 ход второго переключател  подключен к первым входам третьего и четвертого пороговых усилителей и первому выводу второго нагрузочного элемента второй вывод которого соединен с пер вым выходом второго источника опорно го напр жени f вторые выходы источников опорного напр жени  и вторые входы пороговых усилителей подключены к шине нулевого потенциала, выход первого порогового усилител  сое динен с первыми входами первого и второго элементов ИЛИ-НЕ и элемента И, выходы второго и четвертого пороговых усилителей подключены соответственно ко второму входу второго эле мента ИЛИ-НЕ и к первому входу третьего элемента ИЛИ-НЕ, выход третьего порогового усилител  соединен со вторыми входами первого и третьего элементов ИЛИ-НЕ и элемента И и первым входом сумматора по модулю два, выход которого и выходы элементов ИЛИ-3НЕ подключены ко входам элемента ИЛИ, выход которого и выход элемента И  вл ютс  контрольными выходами устройства, одними из входов которого  вл ютйй соответственно второй вход сумматора по модулю два и входы управл ющего дешифратора, вторые входы ключей объединены и  вл ютс  другим входом устройства, На чертеже приведена функциональна  схема предлагаемо4 о устройства. Запоминающее устройство содержит основной накопитель 1, адресный дешифратор 2, первый 3 и второй 4 программируемые посто нные накопители, выполненные из электрически программируемых элементов пам ти, например, из полевых транзисторов с плавкой перемычкой, первый 5 и второй б пере ключатели, первый 7 ивторой 8 ключи, управл ющий дешифратор 9. На чертеже обозначен вход 10 устройства, предназначенный дл  подачи контрольного кода адреса. Устройство содержит также элемент ИЛИ 11, сумматор 12 по модулю два, первый 13, второй 14 и третий 15 эле менты ИЛИ-НЕ, элемент И 16, первый источник 17 опорного напр жени , пер вый нагрузочный элемент 18, первый 19 и второй 20 пороговые усилители, второй источник 21 опорного напр жени , второй нагрузочный элемент 22 третий 23 и четвертый 24 пороговые усилители. На чертеже обозначены также вход 25-27, выходы 28 и 29 и входы 30 устройства. Предлагаемое устройство работает следующим образом, Работа устройства рассматриваетс  при следующих услови х. Число входов накопител  1 равно числу выходов (числу адресных шин (А строк накопител  1). При подаче на входы 30 определенной комбинации кода адреса (КА), на соответствующем выходе дешифратора 2 формируетс  положительный потенциал, а остальные его выходы имеют нулевой потенциал. Положительный потенциал с выхода дешифратора 2 подаетс  на соответствующий вход накопител  1, с которого по адресной шине передаетс  на соответствующий выход накопител  1, На одном из входов накопител  . 3, подключенных к накопителю 1, по вл етс  положительный потенциал,если- на входы дешифратора 2 подаетс  комбинаци  КА, содержаща  нечетное число единиц. На одном из входов накопител  4, подключенных к накопителю 1, по вл етс  положительный потенциал, если на входы дешифратора 2 подаетс  комбинаци  КА, содержаща  нечетное число единиц. Рассматриваютс  режимы работы устройства в трех случа х. Первый случай. При отсутствии обращени  и дефектов в устройстве потенциал на всех выходах накопител  1 равен нулю. Через соответствующие нагрузочный элемент 18 или 22, накопитель 3 или 4, переключатель 5 или б, включенный дл  соответствующего источника 17 или 21 опорного напр жени  в пр мом направлении, протекает пренебрежительно малый ток, в результате чего на входы каждого из пороговых усили телей 19 и 20 или 23 и 24 подаетс  практически полное напр жение соответствуквдего источника 17 или 21, превышающее порог усилителей 19, 20, 23 и 24, и на выходах всех усилителей 19, 20, 23 и 24 имеетс  единичный положительный уровень потенциала. Второй случай. На одном из выходов накопител  1 (при обращении к устройству) имеетс  положительный потенциал правильна  работа устройства) ,: ел и положи тельный потенциал имеетс  на одном из входов накопител  3, то через нагрузочный элемент 18, переключатель 5 и накопитель 3 от источника 17 протекает ток много больший, чем в первом случае. В результате на входах усилителей 19 и 20 устанавливаетс  напр жение , меньшее порога усилител  19, но больше порога усилител  20, и тогда на выходе гсилит€ш  19 - нулевой уровень, а на выходе усилител  20 - единичный уровень положительного потенциала. Если же положительный потенциал имеетс  на одном из входов накопител , 4 то через нагрузочный элемент 22, переключатель 6 и накопитель 4 от источника 21 протекает ток много больший, чем в первом случае, В результате на входах усилителеп 23 и 24 устанавливаетс  напр жение, меньшее порога усилител  23, но большее порога усилител  24, и тогда на выходе усилител  23 - нулевой уровень, а на выходе усилител  24 - единичный уровень положительного потенциала. Третий случай. При обращении, вследствие сбо  ил посто нной неисправности более чем на одном из входов накопител  3 (или накопител  4), подключенных к вьлхода накопител  1, имеетс  положительный потенциал. Если положительный потенциал имеетс  более чем на одном из входов накопител  3, то через нагрузочный элемент 18, переключатель 5 и накопитель 3 от источника 17 проте кает ток больший, чем во второмслучае . В результате на входах усилителей 19 и 20 устанавливаетс  напр жение , меньшее порога усилителей 19 и 20, и Яа их выходах - нулевой уровень потенциала. Если положительный потенциал имеетс  более чем на одном из входов накопител  4, то через нагрузочный элемент 22, переключатель и накопитель 4 от источника 21 проте кает ток больший, чем во втором случае . В результате на входах усилителей 23 и 24 устанавливаетс  напр женир , меньшее порога усилителей 23 и 24, и на их выходах будет нулевой уровень потенциала. Правильность обращени  к АШ строки накопител  1, исправность выходных адресных целей и правильность приема КА осуществл етс  проверкой на совпадение контрольного КА, подаваемого по входу 10 на второй вход сумматора 12, и признака четности фактически выбранной АШ строки накопител  1, подаваемого с выхода усилител  23 на первый вход сумматора 1 Сигнал на входе 10 имеет нулевой уровень потенциала, если число единиц в комбинации КА, подаваемой на входы 30, четное, и единичный в противном случае. Сигнал с неправильной адресацией выдаетс  на выход 28 устройства с выхода элемента ИЛИ 11. Не имеетс  ошибки в адресации АШ строк накопител  1, если во врем  обращени  на выходе 28 устройства нулевой потенциал, либо имеютс  четные ошибки в комбинации КА, поданной на входы 30, или вместо нужной АШ строки накопител  1 выбираетс  друга  АШ строки, имеюща  одинаковый признак четности. Все остальные возможные отказы и сбои, составл ющие большую часть от общего числа возможных отказов и сбоев, выдел ютс  по соответствующим сигналам на вькодах усилителей 19, 20, 23 и 24 соответствующими элементами ИЛИ-НЕ 13, 14 и 15, сигналы с выходов которых объедин ютс  элементом ИЛИ 11. Элемент ИЛИ НЕ 15 формирует сигнал об неправильной адресации, заключающей:  в выборке более одной четной АШ :;троки накопител  1. Элемент ИЛИ-НЕ 14 формирует сигнал о неправильной адресации, заключающейс  в выборке более одной нечетной АШ строки накопител  1. Элемент ИЛИ-НЕ 13 формирует сигнал о неправильной адресации, заключающейс  в выборке нескольких АШ строк накопител  1 с разными признаками четности. Элемент И 16 формирует сигнал с единичным уровнем потенциала , если производитс  обращение к неисправной АШ строки накопител  1, и выдает его на выход 29 устройства. Рассмотрим программирование накопителей 3 и 4 на примере программировани  накопител  3. Прогрс1ммирование накопител  4 осуществл етс  аналогично . Допустим, что в результате диагностировани  устройства обнаружено, что при некоторой комбинации КА на входах 30 во врем  .обращени : более чем на одном из входов накопител  3, подключенных к накопителю 1, по вл ютс  положительные потенциалы, т.е. имеет место межзамыкание АШ строк накопител  1, либо неисправность дешифратора 2. В этом слу чае необходимо запрограммировать накопитель 3 таким образом, чтобы при обращении по данной комбинации КА формировалс  сигнал об обращении к неисправной АШ строки накопител  1. Программирование накопител  3 осуществл етс  в следующей последовательности . Со входов 26 и 27 устройства на соответствующие входы дешифратора 9 подаетс  код, по которому на выходе дешифратора 9, подключенном ко входу ключа 7, формируетс  разрешающий потенциал , и при этом потенциал программировани  Со входа 25 через ключ 27 подаетс  на вход накопител  3. Потенциал программировани  обычно имеет большую величину, чем напр жение источника 17, однако переключатель 5 включаетс  дл  потенциала программировани  в обратном направлении , и поэтому потенциал программировани  не поступает на входы усилителей 19 и 20, предупрежда  тем самым ИХповреждение. После этого производитс  обращение по той комбинации КА, при которой более чем на одном из входов накопител  3 по вл ютс  положительные потенциалы, по которым и производитс  программирование соответствующих электрически программируемых элементов пам ти в накопителе 3. По окончании обращени  со входов дешифратора 9 снимаетс  соответствующий код, ключ 7 закрываетс  и со входа накопител  3 снимаетс  потенциал программировани . При последующей работе, в, случае обращени  по данной комбинации КА На входах 30, элементом И 16 формируетс  сигнал об обращении к неисправной АШ строки накопител  1, который может быть использован дл  уп равлени  устройством, осуществл ющим подключение вместо неисправной АШ строки накопител  1 исправной на резерве . Таким образс м, устройство поз вол  ет производить оперативньа контроль исправности АШ строк накопител  1, дешифратора 2, -входных ад1эесных цепе и правильность приема КА на входах 30, а также оперативно формировать, сигнал об обращении к неисправным строкам накопител  1, пов1;1ша  тем самым надежность и точнос7гь контрол  устройства. Технико-экономическое преимущество предлагаемого запоминакадего устро ства заключаетс  в его более высокой надежности по сравнению с прототипом Формула изобретени  Запоминающее устройство с самокон ролем, содержшцее основной накопител входы которого соединены с выходами адресного дешифратора, и первый програ .г4ируег ;й посто нный нз.копитель, о т л и ч гг ю щ е е с   тем, что,, с целью повышени  надежности устройстBS , в него введены второй программируемый посто нный накопительJ сумматор по МОХ1УЛЮ лва, источники опорног напр жени , пороговые усилители, клю чи,, элемент И, элемент ИЛИ, элементы ИЛИ-НЕ, управл ющий дешифратор, нагрузочные элементы и переключатели причем входы пpoгpaм етpyeмыx посто в нкпс накопителей соединены соответстй-энно е выкодами основного накопител  а первые выходы подключены к шин нулезого потенциала, вторые выходы про.гра1-й.шруемБ1Х посто нных накопителей соединены соответственно с входо лервого переключател  и выходом первого ключа и с входом второго переключател  и выходом второго ключа, первые входы ключей соединены с выходами управл ющего дешифратора, выход первого переключател  подключен к первым входам первого и второго пороговых усилителей и первому выводу первого нагрузочного элемента, второй вывод которого соединен с первым выходом первого источника опорного напр жени , выход второго переключател  подключен к первым входам третьего и четвертого пороговых усилителей и первому выводу второго нагрузочного элемента, второй вывод которого соединен с первым выходом второго источника опорного напр жени , вторые выходы источников опорного напр жени  и вторые входы пороговых усил15,телей подключены к шине нулевого потенциала, выход первого порогового усилител  соединен с первыми входами первого и второго эле- , ментов ИЛИ-НЕ и элемента И, выходы второго и четвертого пороговых усилителей подключены соответственно к второму входу второго элемента ИЛИ-НЕ и к первому входу третьего элемента ИЛИ-НЕ, выход третьего порогового усилител  соединен с вторыми входами первого и третьего элементов ИЛИНЕ и элемента И и первым входом сумматора по модулю два, выход которого и выходы элементов ИЛИ-НЕ подключены к входам элемента ИЛИ, выход которого и выход элемента И  вл ютс  контрольными выходами устройства, одними из входов которого  вл ютс  соответственно второй вход сумматора по модулю два и входы управл ющего дешифратора , вторые входы ключей обЬединены и  вл ю с  другим входом устройства . Источники информации, прин тые во внимание при экспертизе 1.Самофалов К.Г., Корнейчук В.И., Тородный А.В. Структурно-логические методы повышени  надежности запоминаюЕЩх устройств. М., 1976, с.65-68, рис. 22-25.
2. 2.Патент США № 3422402, кл. 340/173, опублик. 1968 (прототип),

   х