SU959168A1 - Запоминающее устройство с самоконтролем - Google Patents

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ

1 , ;, ;

Изобретение относитс  к автоматике и вычислительной технике, в частности к запоминакшзим устройствам (ЗУ).

Известно ЗУ с контролем правильности работы дешифратора и адресных цепей методом шифрации выбранных адресных шин б код адреса, либо сверткой кода адреса и последующим сравнением , либо с кодом адреса, либо ,с. внешней контрольной сверткойкода адреса по некоторому .

Недостатками данного устройства  вл ютс  больша , избыточность и малое быстродействие,  вл к циес  следствием сложности шифратора.

Наиболее близким по технической сущности к изобретению  вл етс  запоминающа  система, использующа  устройства с неисправными  чейками, содержаща  основную пам ть, дешиф- раторы адреса, посто нную пам ть, дополнительную пам ть. При наличии неисправных адресных шин в основно пам ти производитс  обращение к дополнительной пам ти, либо к резервным адресным шинам основной пам ти- 2 . Недостатком данного устройства  вл етс  низка  точность контрол .

Цель изобретени  - повышение точности контрол .

Поставленна  цель достигаетс 

с тем, что в запоминающее устройство с самоконтролем, содержащее матричный накопитель, одни входы которого подключены к выходам дешифратора строк, а другие входы - к выходам 4п дешифратора столбцов, группы программируемых элементов пам т1и, входы которых подключены к соответствующим выводам матричного накопител , дополнительно введены схема сравнени  и дискриминаторы, вход каждо15 го из которых подключен к выходам программируемых, элементов-пам ти соответствующих групп, выходы дискриминаторов подключены к одним из входов схемы сравнени , выходы и

20 другие входы схемы сравнени   вл ютс  соответственно выходами и входами устройства.

На фиг.1 приведен пример реализации предлагаемого ЗУ с самоконтролем , имеющим матрицу из 64 одно25 разр дных двоичных слов; на фиг.2 пример ВЕтолнени  программируемого элемента пам ти со своим дискриминатором уровн ; на фиг.3 - пример

30 выполнени  схемы сравнени . Устройство содержит программируемые элемгнты пам ти 1 первой группы , нечетной подгруппы, программируемые элементы пам ти 2 первой группы чет ной подгруппы, программируемые элементы пам ти 3 второй группы нечетной подгруппы, программируемые элеме ITH пам ти 4 второй группы четной подгруппы, запоминающие элементы 5, матричный накопитель 6, программируемые элементы пам ти со своими дискриминаторами 7-10, дешифратор строк 11, дешифратор столбцов 12, схему сравнени  13, дискриминатор (ДУ) 14 выходы 15 и 16 дискриминатора первой группы четной подгруппы, выходы 17 и 18 дискриминатора первой группы четной подгруппы, выходы 19.и 20 дискриминатора второй группы нечетной подгруппы, выходы 21 и 22 ди скриминатора второй группы четной подгруппы, шину 23 внешней свертки по модулю два полного кода адреса, выходы 24-26 (сигнал ошибка адресации - СОЛ) схемы сравнени , адресные шины 27-42, шины кода адреса 4348- , пороговые усилитель 49 и 50, точ ку 51 на шине, соедин ющую резистор и диод, двухвходовые: элементы И 5263 , элементы НЕ 64-69, семивходовой элемент ИЛИ 70, элементы ИЛИ-НЕ 7172 , элементы ИЛИ-НЕ 73-74. Устройство работает при выполнени следующих условий. После изготовлени  устройства про изводитс  его контроль и диагностика с целью обнаружени  и локализации всех неисправностей. При обнаружении дефектов, привод щих к неправильной дешифрации некоторых адресных шин, мехзамыкани х производитс  программирование програ мируемых элементов пам ти, соединенных с этими адресными шинами. Запоминающие элементы выбираютс  с помощью двух адресных шин (стро ки и столбца), с которыми соединены соответственно программируемые элементы пам ти первой и второй группы При. обнаружении хот  бы одного дефектного запоминающего элемента производитс  программирование одного из этих двух программируемых элементов пам ти. Потенциал на выбранной адресной шине строки, .столбца при обращении повышаетс  до определенной посто нной величины, одинаковой дл  любой адресной шины строки, либо столбца, а невыбранные адресные шины строк и столбцов имеют нулевой потенциал. Программируемые элементы пам ти устройства могут быть любого типа, лишь бы внутренние сопротивлени  непрограммированных элементов были при мерно равны посто нной величине/ а внутреннее сопротивление запрограммированного - во много раз больше внутреннего сопротивлени  незапрограммированного . Например, он может состо ть из последовательно соеди- ненных резистора, диода и плавной перемычки. ДУ 14 в подгруппах может быть любого типа. Основным требованием к его параметрам  вл етс  надежное определение двух уровней тока. Например , он может быть выполнен (фиг.2) |На двух пороговых усилител х, входы которых соединены параллельно и подключены к резистору. Каждый программируемый элемент пам ти состоит из последовательно соединенных резистора R, диода Д и плавной перемычки П. Программирование элемента в подгруппах мсэжет осуществл тьс  различным образом, например подачей программирующего потенциала с внешнего источника питани  на общую шину подгруппы ив точку 51 на шине, соедин ющей резистор и диод, в результате чего плавна  перемычка П пережигаетс  повышенным током. Рассмотрим выходные сигналы на идентичных выходах ДУ 14 всех подгрупп в следующих случа х работы устройства .: Отсутствие обращени  и дефектов в устройстве. Потенциал всех адресных шин равен нулю, поэтому на входе соответствующего дискриминатора не будет течь ток. При правильной рабрте тракта дешифрации выбираетс  одна адресна  шина строки и в общей шине выбранной подгруппы в первой и второй группе . потечет ток примерно равный IqocT Вследствие сбо  или посто нной неисправности выбираютс  две и более адресных шин строки, столбца, относ щихс  к .одной пoдгp5fппe. В этом случае по общей шине подгруппы течет ток . , так как йа двух или более адресных шинах строк, либо столбцов, потенциал првышаетс  до определенной посто нной величины, одинаковой дл  всех выбранных адресных шин, строк, лиро столбцов.Дискриминатор подгруппы реагирует на отсутствие тока, наличие, , наличие тока 1 1пост тока I общей шине выбранной подгруппы (таблЛ).,j,g „ ц а 1 Посто нный 1 Посто нный 1

По сигналам с идентичных выходой 15, 17, 19, 21 ДУ 14 подгрупп формируютс  сигналы о четности выбранной строки, столбца.

Полученна  внутренн   свертка по модулю два сравниваетс  с внешней сверткой по модулю, подаваемой на соответствующий вход схемы сравнени  13 по шине 23. По результатам сравнени  формируетс  СОА 26, который используетс  при включении устройства в какую-то систему.

Принципы формировател  внутренней свертки по модулю два показаны в табл.2.

Таблица2

Примечание. 1. Значение внутренней СКА равно 1, если число единиц в полном коде адреса запоминающего элемента, к которому фактически произошло обращение, нечетное.

2.Значение внешней СКА равно 1, если число единиц в полном коде « адреса запоминающего элемента, к которому производитс  обращение, нечетное .

3.Значение СОА равно 1, если имела место нечетна  ошибка в полном коде адреса, поданном на устройство.

4.СОА 26 вырабатываетс  в двух случа х и их комбинаци х, не предусмотренных табл.2:

а)если выбираютс  две и более адресных шин, относ щиес  к одной ПО|Д-группе , то (табл.1) на выходах дискриминатора подгруппы по сигналу 11 формируетс  СОА 26 схем сравнени  13;

б)если выбираютс  две. или более адресных шин в разных подгруппах одной группы, то по одновременному по влению сигналов на выходах дискриминаторов подгрупп, относ щихс  к одной группе схемы сравнени  13, формируетс  СОЛ 26..

5.Выход 24 схемы сравнени  13 служит дл  индикации неисправности адресных шин строк. Сигнал на этом выходе равен

дискриминаторов нечетной 7 и четной 8 подгрупп первой группы имеютс  сигналы 00 ..

6. Выход 25 схемы сравнени  13 служит дл  индикации неисправности адресных шин столбцов, сигнал на этом выходе равен , если на выходах дискриминаторов нечетной 9 и четной 10 подгрупп второй группы имеютс  сигналы 00 1

н ты следующие обоз- внутренн   свертка по модулю два запоминающего элемента, к которому производитс  обращение. - внешн   свертка по модулю два дл  запоминающего элемента, к которому производитс  обращение.

если на выходах

СОА 26 - сигнал ошибки адресации , снимаемый с выхода 26 схемы сравнени  13. 0,1 , - значение сигнала,

.формируемого схемой сравнени  13, либо значение сигнала на выходе дискриминатора соответствующей группы.

Схема сравнени  13 работает в. со-; ответствии с приведенным алгоритмом.

С SbtxoAa двухвходового элемента ИЛИНЕ 71 сформированный СОА подаетс  на один из входов семивходового элемента ИЛИ 70. По услови м примечани  4а, формирование СОА 26 осуществл етс  с помощью двухвходовых элементов И 54-57 дл  четных и нечетных подгрупп первой и второй групп программируемых элементов пшл ти. СОА 26 с выходов двухвходовых элементов и54-57 подаетс  на входы семивходового элемента :ИЛИ 70.

По услови м примечани  46 формирование СОА 26 осуществл етс  с помощью двухнходовых элементов И 52J и 53. Сигналы, сформированные с помощью этих элементов, подаютс  на входы семивходового элемента. ИЛИ 70

По услови м примечани  5 сигнал индикации посто нной неисправности адресной иины строки на выходе 24 схемы сравнени  13 формируетс  двухвходовым элементом ИЛИ-НЕ 74.

По услови м примечани  6 сигнал .индикации посто нной неисправности адресной шины столбца на выходе 25 схемы сравнени  13 формируетс  двухвходовнм элементом ИЛИ-ИЕ 73.

Комбинированное иЬпользование программируемых элементов пам ти дл  Осуществлени  оперативного контрол  правильности дешифрации, исправности адресных шин дл  формировани  сигналов дл  запрещени  обра1Я|ени  к дефектньм адресным ршнам и их замены повышает точность контрол  ЗУ. При этом достигаетс  мила  избыточность по двоичным запомиНающим элементам и посто нное число дополнительных логических схем дискриминаторов , не завис щее .от информационного объема устройства. Это предлбженное устройство более простым по сравнению с известным.

Claims (2)

1.самофалов К.г. и др. Структурно-логические методы .повышени  Нсшежности запоминанщих устройств. М., 1976 с. 65-68.

2.Патент США 3422402,

кл. G 11 В 13/00, опублик. 1965 (прототип).

2$

23

фи1.1

71