SU894849A1 - Анализатор частотно-фазовых соотношений двух импульсных последовательностей - Google Patents
Анализатор частотно-фазовых соотношений двух импульсных последовательностей Download PDFInfo
- Publication number
- SU894849A1 SU894849A1 SU802919747A SU2919747A SU894849A1 SU 894849 A1 SU894849 A1 SU 894849A1 SU 802919747 A SU802919747 A SU 802919747A SU 2919747 A SU2919747 A SU 2919747A SU 894849 A1 SU894849 A1 SU 894849A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- frequency
- inputs
- block
- Prior art date
Links
Landscapes
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
Description
(5) АНАЛИЗАТОР ЧАСТОТНО-ФАЗОВЫХ СООТНОШЕНИЙ ДВУХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ
Изобретение относитс к импульсной технике и может использоватьс в радиолокационных устройствах, а также при построении устройств автомати ки. Известно устройство дл сравнени частот двух импульсных последователь ностей, содержащее триггер-накопител элементы И, инверторы, элементы ИЛИ, триггер временной задержки, устройство дл вычитани частоты и исполь зуемое дл контрол частоты тактовых импульсов путем определени момента совпадени импульсов входных частот tl 3. Недостаток этого устройства - его малые функциональные возможности, что объ сн етс отсутствием возможности выделени большей и меньшей из входных частот, частот с большей и меньшей фазой и определени знака разности входных импульсных последовательностей . Известно также устройство дл определени знака разности двух импульсных последовательностей , содержащее три триггера, четыре элемента И и два элемента ИЛИ. Известное устройство может использоватьс дл нахождени знака разности частот при неравных входных частотных f fj или знака разности фаз двух импульсных последовательностей при f f l2. Недостатки этого устройства его малые функциональные возможности , что обусловлено отсутствием средств дл сигнализации о равенстве частот и фаз входных импульсных последовательностей и возможности выделени большей и меньшей из входных:частот . Цель изобретени - расширение функциональных возможностей устройства путем обеспечени возможности
определени : знака разности и равенства частот двух импульсных сигналов, знака разности и равенства фаз импульсных последовательностей с частотами и выделени большей и меньшей из входных частот.
hocтaвлeннa цель достигаетс тем, что в анализаторе частотно-фазовых соотношений двух импульсных последовательностей , содержащем блок вычитани частот, выход которого соединен с первым выходом анализатора, блок сключени совпадающих импульсов, первый и второй входы которого соединены со входами соответственно первого и второго элементов задержки, со, ходами первого элемента ИЛИ и со вхоами анализатора, а выходы подключены ко входам блока определени знака разности двух импульсных последовательностей , пр мой выход которого соединен со вторым выходом анализатора и первыми входами первого и четвертого элементов И, а инверсный с первыми входами второго и третьего элементов И, причем выходы первого и второго элементов И подключены ко . входам второго элемента ИЛИ, а выходы третьего и четвертого элементов И - ко входам третьего элемента ИЛИ, введен блок определени равенства фаз входных последовательностей импульсов, выход первого элемента задержки соединен со вторыми входами первого и третьего элементов И, выход второго элемента задержки - со вторыми входами второго и четвертого элементов И, а выходы второго и третьего элементов ИЛИ - с третьим и четвертым выходами анализатора, выход второго элемента ИЛИ подключен ко входу уменьшаемого, а выход третьего элемента ИЛИ - ко входу вычитаемого блока вычитани частот, выход первого элемента ИЛИ соединен с первым входом, а выходы блока исключени совпадающих импульсов - со и третьим входами блока определени равенства фаз входных последовательностей импульсов, выход которого соединен с п тцм выходом анализатораi
Кроме того, блок вычитани частот выполнен в виде блока прив зки импульсов вычитаемого к импульсам уменьшаемого, вход уменьшаемого соединен со входом третьего элемента
задержки, а выход упом нутого блока прив зки подключен ко входу инвертора , выход которого и выход третьего элемента задержки св заны со входами п того элемента И, подключенного к выходу блока вычитани частот,а блок определени равенства фаз входных последовательностей выполнен в виде выходного триггера, первый вход которого соединен с первым входом этого блока, а второй вход - с выходом четвертого элемента ИЛИ, входы которого вл ютс вторым и третьим входами указанного блока.
На чертеже приведена структурна схема анализатора частотно-фазовых соотношений двух импульсных последовательностей.
Аанализатор содержит входы 1 и 2 блок 3 исключени совпадающих импульсов , блок k определени знака разности двух импульсных последовательностей , элементы , .задержки, элементы И , , , 6, элементы ИЛИ , , , блок 8 вычитани частот, в состав которого вход т RS-триггер 9, элементы И 10-1, 10-2, элемент 11 задержки и инвертор 12, причем RS-триггер 9 и элемент И образуют блок прив зки импульсов вычитаемой частоты к импульсам уменьшаемой, блок 13 определени равенства фаз входных последовательностей, содержащий элемент ИЛИ Ik, RS-триггер 15, выходы 16-20.
Устройство работает следующим образом.
Блок 3 исключени совпадающих импульсов осуществл ет исключение совпадающих импульсов последовательностей импульсов, поступающих на входы 1 и 2 анализатора. Блок определени знака разности двух последовательностей импульсов определ ет знак ,разности частот входных сигнаf , fa
,где f.
1
лов, если
и
Claims (2)
- частоты сигналов, поступающих на входы 1 и 2, и определ ет знак разности Оаз входных сигналов, если устанавлива при или Чо где Ч, и Ч5 - фаза импульсо входньГх 1 и 2 последовательностей, логическую единицу на пр мом выходе (выход -18 анализатора) блока k определени знака разности импульсных последовательностей и логический нуль на его инверсном выходе. Если 0 или Ч -f, , состо ние сигналов на пр мом и инверсном выходах блока 4 мен етс на противоположное При f. состо ние выходных пр мого и инверсного сигналов блока k обеспечивает прохождение на выход 17 устройства частоты f., , а на выход 19 частоты fq через соответственно элементы. и задержки длительность задержки которых выбираетс равной длительности задержки в цепи определени знака разности двух импульсных последовательностей открытие единичным потенциалом с пр мого выхода блока определени зн ка разности двух импульсных последо . вательностей элементов , , со ответственно элементов ИЛИ 7 и . В это врем на инверсном выход блока устанавливаетс нулевой потенциал,запрещающий прохождение импульсов с выходов элементов задержки элементы И и . При f fn состо ние сигналов на выходе блока мен етс на проти воположное рассмотренному, ив этом случае больша частота поступа на выход 17 устройства с выхода эле мента задержки через открытый элемент И и элемент ИЛИ 7, а меньша частота на выход 19 устройства с выхода элемента задержки через открытый элемент И и элемент ИЛИ . Таким образом, на выходах 18 и 19 анализатора выдел етс больша и меньша частота, как при f 7 fj.) так и при f, f,. Уст роист во работ ет аналогично при f , f Q.; т.е. при равных входных частотах на выходе 17 выдел етс сигнал с бол шей фазой, а на выходе 19 - сигнал меньшей фазой. Сигнализаци о равенстве входных частот осуществл етс с помощью бло ка 8 вычитани частот, выходы которого соединены с выходами 17, 19 соответственно большей и .меньшей частот.Благодар тому, что выходы большей и меньшей из входных частот известны, вычитание этих частот в блоке 8 можно произвести путем прив зки импульсов меньшей частоты к импульсам большей частоты, что осуществл етс схемой прив зки, содержащей, например RS-триггер 9 и элемент И с последующей подачей на первый вход элемента И 96 выходного сигнала схемы прив зки через инвертор 12 и на второй вход элемента И пр мого сигнала боль шей частоты, задержанного элементом 11 задержки на врем Т задержки сигнала меньшей частоты от момента его поступлени на вход блока вычитани до момента его прихода на первый вход элемента И . В данном случае tt. 2У, где i врем задержки интегральных элементов , на которых собираетс устройство . Благодар такой прив зке и соответствующей задержке сигнала большей частоты на входах элемента И выдел етс : на первом - пр мой си1- нал большей частоты, а на втором инверсный меньшей частоты, прив занный во времени к соответствующим импульсам вь1сокой .частоты. Следовательно , на выходе элемента И и на выходе 1б анализатора выдел етс последовательность импульсов, средн частота которых равна разности частот сигналов, поступающих на входы 1 и 2 при f f,. При При т f г,. fn ИМПУЛЬСЫ на выходе 16 с1налип импульсы на выходе затора отсутствуют, так как разность входных частот равна нулю, что сигнализирует о равенстве входных частот . Дл сигнализации о моменте равенства фаз .последовательностей импульсов с равными входными частотами f ff, подаваемыми на входы 1 и 2 анализатора, используетс блок 13 определени равенства фаз входных последовательностей. Зто осуще .ствл етс путем подачи на входы RS-триггера 15, выход которого служит выходом 20 анализатора, сигнала равного сумме частот входных сигналов с выхода элемента ИЛИ , на первый вход сигналов с выходов блока исключени совпадающих импульсов через элемент ИЛИ It на второй вход. Суммарный сигнал с выхода элемента ИЛИ осуществл ет, например, сброс RS-триггера .15 в нулевое состо ние, Если выходные частоты равны и их импульсы совпадают, т.е. Vn , то на выходах блока 3 исключени совпадающих импульсов импульсы отсутствуют , следовательно, они отсутствуют и на выходе элемента ИЛИ k. В этом случае RS-триггер 13 находит все врем в нулевом состо нии. ри неравенстве фаз входных частот, акже как и при неравенстве входных I мастит, RS-триггер 15 переключаетс Следоват-ельно, установка RS-триггер 15 в нулевое состо ние сигнализирует о равенстве фаз двух равных вход ных частот. Таким образом, предлагаемое устройство осуществл ет определение зн ка разности двух частот при f f и определение знака разности фаз вх ных последовательностей при f f. Кроме того, оно позвол ет выдел ть большую и меньшую из входных частот находить разность входных частот и определ ть момент их равенства, определ ть момент равенства фаз входных импульсных последовательностей при равных входных частотах. Формула изобретени 1. Аанализатор частотно-фазовых соотношений двух импульсных последо вательностей, содержащий блок вычитани частот, выход которого соединен с первым выходом анализатора, блок исключени совпадающих импульсов , первый и второй входы которого соединены со входами соответственно первого и второго элементов задержки , со входами первого элемента ИЛИ и со входами анализатора, а выходы подключены ко входам блока определе ни -знака разности двух импульснь1х последовательностей, пр мой выход к г торого соединен со вторым выходом анализатора и с первыми входами пер вого и четвертого элементов И, а инверсный - с первыми входами второ го и третьего элементов И, причем выходы первого и второго элементов подключены ко входам второго элемен та ИЛИ, а выходы третьего и четвертого элементов И - ко входам третье элемента ИЛИ, отличающийс тем, что, с целью расширени функциональных возможностей, в него введен блок определени равенства фа входных последовательностей импульсов , выход первого элемента задержки соединен со вторыми входами первого и третьего элементов И, выход второго элемента задержки - со вторыми входами второго и четвертого элементов И, а выходы второго и третьего элементов ИЛИ - с третьим и четвертым выходами анализатора, выход второго элемента ИЛИ подключен ко входу уменьшаемого, а выход третьего элемента ИЛИ - ко входу вычитаемого блока вычитани частот, выход первого элемента ИЛИ соединен с первым входом, а выходы блока исключени совпадающих импульсов - с вторым и третьим входами блока определени равенства фаз входных последовательностей импульсов, выход которого соединен с п тым выходом анализатора. .2. Анализатор по п.1, о т л и чающийс тем, что блок вычитани выполнен в виде блока прив зки импульсов вычитаемого к импульсам уменьшаемого, вход уменьшаемого соединен со входом третьего элемента задержки, а выход упом нутого блока прив зки подключен ко входу инвертора , выход которого и выход третьего элемента задержки св заны со входами п того элемента И, выходом подключенного к выходу блока вычитани частот. 3. Анализатор по п.1, отличающийс тем, Что блок определени равенства фаз входных последовательностей выполнен в виде выходного триггера, первый вход которого соединен с первым входом этого блока, а второй вход - с выходом четвертого элемента ИЛИ, входы которого вл ютс вторым и третьим входами указанного блока. Источники информации, прин тые во внимание при экспертизе 1.Патент ФРГ № 2039557, кл. Н 01 35/20, 1979.
- 2.Авторское свидетельство СССР по за вке № 275366V18-21, кл. G 01 R 23/00, 1979.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802919747A SU894849A1 (ru) | 1980-05-08 | 1980-05-08 | Анализатор частотно-фазовых соотношений двух импульсных последовательностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802919747A SU894849A1 (ru) | 1980-05-08 | 1980-05-08 | Анализатор частотно-фазовых соотношений двух импульсных последовательностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU894849A1 true SU894849A1 (ru) | 1981-12-30 |
Family
ID=20893773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802919747A SU894849A1 (ru) | 1980-05-08 | 1980-05-08 | Анализатор частотно-фазовых соотношений двух импульсных последовательностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU894849A1 (ru) |
-
1980
- 1980-05-08 SU SU802919747A patent/SU894849A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU894849A1 (ru) | Анализатор частотно-фазовых соотношений двух импульсных последовательностей | |
SU1157675A1 (ru) | Устройство дл определени разности частот следовани двух серий импульсов | |
SU738131A1 (ru) | Устройство дл формировани одиночного импульса | |
SU1125737A1 (ru) | Двухканальный формирователь однополосного сигнала | |
SU1615890A1 (ru) | Преобразователь пр мого кода в относительный | |
SU875611A1 (ru) | Селектор импульсов по длительности | |
SU1091162A2 (ru) | Блок приоритета | |
SU1085003A1 (ru) | Формирователь сигнала опорной частоты | |
SU1187145A1 (ru) | Устройство фиксации переходов через нуль периодического сигнала | |
SU907853A1 (ru) | Устройство дл передачи частотно-манипулированных сигналов | |
SU1312743A1 (ru) | Устройство дл декодировани кода Миллера | |
RU2028723C1 (ru) | Устройство для формирования импульсов разностной частоты | |
SU725239A1 (ru) | Делитель частоты следовани импульсов | |
SU917345A1 (ru) | Коммутатор | |
SU1669079A1 (ru) | Управл емый делитель частоты следовани импульсов | |
RU2040852C1 (ru) | Цифровой частотный дискриминатор | |
SU471649A1 (ru) | Частотный манипул тор | |
SU953694A1 (ru) | Частотно-импульсный компаратор | |
SU566386A1 (ru) | Устройство дл передачи сигналов с дельта-модул цией | |
SU1338063A2 (ru) | Делитель частоты следовани импульсов | |
SU970426A1 (ru) | Устройство дл приема кодограмм | |
SU794713A1 (ru) | Частотно-фазовый компаратор | |
SU1128376A1 (ru) | Устройство дл синхронизации импульсов | |
SU372706A1 (ru) | Декадное пересчетное устройство | |
SU1411952A1 (ru) | Умножитель частоты следовани импульсов |