SU888103A1 - Pulse-number code-to-range indicator code converter - Google Patents
Pulse-number code-to-range indicator code converter Download PDFInfo
- Publication number
- SU888103A1 SU888103A1 SU802891594A SU2891594A SU888103A1 SU 888103 A1 SU888103 A1 SU 888103A1 SU 802891594 A SU802891594 A SU 802891594A SU 2891594 A SU2891594 A SU 2891594A SU 888103 A1 SU888103 A1 SU 888103A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- converter
- register
- input
- inputs
- ring shift
- Prior art date
Links
Description
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при построении счетных устройств, св занных с обработкой радиолокационной информации,The invention relates to the field of automation and computing and can be used in the construction of counting devices associated with the processing of radar information.
Известен преобразователь кодов LI 1 содержащий двоично-дес тичный счетчик и дешифратор.A known converter code LI 1 containing a binary-decimal counter and a decoder.
Недостаток известного устройства состоит в его сложности.A disadvantage of the known device is its complexity.
Наиболее близким к изобретению по технической сущности и схемному построению вл етс преобразователь кодов, содержащий два дес тичных кольцевых сдвиговых регистра f2..The closest to the invention in technical essence and circuit construction is a code converter containing two decimal ring shift registers f2.
Недостаток данного устройства состоит в сложности преобразовател .The disadvantage of this device is the complexity of the Converter.
Целью изобретени вл етс упрощение преобразовател .The aim of the invention is to simplify the converter.
Поставленна цель достигаетс тем, что перобразователь число-импульсного кода в код индикатора дальности, содержащий два дес тич:ных кольцевых сдвиговых регистра, содержит также регистр и элемент И, первый, второй и третий входы которого соединены соответственно с выходами первого, дев того и дес того разр дов первого дес тичного кольцевого сдвигового регистра, синхровход которого соединен с тактовым входом преобразовател . Входы первого второго и дес тичного разр дов The goal is achieved by the fact that the transducer of the number-pulse code into the code of the range indicator, containing two decimal: ring annular shift registers, also contains a register and an element And, the first, second and third inputs of which are connected respectively to the outputs of the first, ninth and ten the bits of the first decimal ring shift register, the synchronous input of which is connected to the clock input of the converter. The inputs of the first second and tenth bits
10 первого дес тичного кольцевого сдвигового регистра соединены с входом логической единицы преобразовател , а входы с третьего по дев тый разр ды первого дес тичного кольцевого 10 of the first decimal ring shift register is connected to the input of the logic unit of the converter, and inputs from the third to the ninth bits of the first decimal ring
15 сдвигового регистра - с входом логического нул преобразовател . Выходы четных разр дов первого дес тичного кольцевого сдвигового регистра соединены соответственно с инМ формационными входами регистра, выходы которого вл ютс выходами преобразовател . Управл ющий вход регистр вл етс входом переписи информации преобразовател . Выход эле мента И соединен с синхровходом вто рого дес тичного кольцевого сдвигового регистра. Установочные входы первого и второго дес тичных коль:цевых сдвиговых регистров соединены с установочным входом преобразовател . Структурна схема предлагаемого преобразовател приведена на чертеже . Код индикатора дальности радиостанции приведен в таблице. Преобразователь содержит дес тичный кольцевой сдвиговый регистр регистр 2, элемент И 3, дес тичный кольцевой сдвиговый регистр 4. Установочный вход 5 преобразоват л подключен к установочным входам регистров, тактовый вход 6 - к синх ронизирующим входам регистра 1, вхо логической единицы 8 - ко входам первого, второго и дес того разр дов , вход логического нул 7 - ко входам третьего, четвертого, п того шестого, седьмого, восьмого и дев того разр дов регистра 1. Выход дес того разр да регистра 1 соедине с его информационным входом. Выходы второго четвертого, шестого, восьмого и дес того разр дов регистра подключены к первому, второму, тре тьему, четвертому и п тому входам регистра 2 соответственно, вход соответственно, переписи информации 9 к регистру , Преобразователь работает следую щим образом. Сигналом Установка исходного состо ни в регистрах установитс код:1100000001, а так как фазы выходного кода вз ты через разр д, начина со второго разр да, то hi фазных выходах регистров будет при 3 . 4 ствовать код:10001, что соответствует числу О. Каждый тактовый импульс передвигает записанный код на один разр д. После прихода первого за установкой исходного состо ни тактового импульса в регистре 1 присутствует код:1110000000, а на фазных выходах регистра 1 будет код:10000, что соответствует числу 1. Таким образом формируютс числа 0-9 в коде индикатора дальности. После прихода дес того тактового импульса на-выходе элемента И 3 формируетс импульс переноса в следующую декаду. Пареллельный код индикатора дальности с выходов регистра 1 поступает на регистр 2, который после окончани импульсной последовательности перепишет код на свои выходы. Преобразователь работает в режиме сложени в коде индикатора дальности. Дл работы в режиме вычитани необходимо фазы, приход щие на индикатор дальности радиостанции, помен ть следующим образом: I на V, II на IV, фаза III остаетс без изменени . Элемент И 3 должен в этом случае дешифрировать состо ние О, а не 9, как при работе преобразовател на сложение. Предлагаемый преобразователь проще известного вследствие того, что вместо двоично-дес тичного счетчика используетс дес тиразр дный кольцевой сдвиговый регистр с определенной записью начального кода в каждой декаде , что позволило обойтись без дешифратора и тем самым сократить аппаратурный объем и упростить процесс настройки устройства. фаза I II число Продолжение таблицы I 15 shift register - with the input of the logical zero converter. The outputs of the even bits of the first decimal ring shift register are connected respectively to the information inputs of the register, the outputs of which are the outputs of the converter. The control input register is the transcript information input of the converter. The output of the element I is connected to the synchronous input of the second decimal ring shift register. The installation inputs of the first and second decimal stakes: the target shift registers are connected to the installation input of the converter. The structural scheme of the proposed converter is shown in the drawing. The code of the radio range indicator is given in the table. The converter contains a decimal ring shift register register 2, element 3, decimal ring shift register 4. Setup input 5 of the transducer is connected to the setup inputs of the registers, clock input 6 is connected to the synchronizing inputs of the register 1, input 8 is connected to the inputs the first, second and tenth bits, the input of logical zero 7 - to the inputs of the third, fourth, fifth sixth, seventh, eighth and ninth bits of register 1. The output of the tenth bit of register 1 is connected to its information input. The outputs of the second fourth, sixth, eighth, and tenth bits of the register are connected to the first, second, third, fourth, and fifth inputs of register 2, respectively, the input, respectively, of the information census 9 to the register, the converter operates as follows. Signal Setting the initial state in the registers will set the code: 1100000001, and since the phases of the output code are taken through the bit, starting with the second bit, the hi phase outputs of the registers will be at 3. 4 code: 10001, which corresponds to the number O. Each clock pulse moves the recorded code by one bit. After the first clock state after the initial state has been set, there is code 1110000000 in register 1, and code: 10000 on the phase outputs of register 1 , which corresponds to the number 1. Thus, the numbers 0-9 are formed in the code of the range indicator. After the tenth clock pulse arrives at the And 3 output element, a transfer pulse is generated in the next decade. The parallel range indicator code from the outputs of register 1 is fed to register 2, which, after the end of the pulse sequence, will rewrite the code to its outputs. The converter operates in addition mode in the range indicator code. To work in the subtraction mode, the phases belonging to the radio range indicator must be changed as follows: I to V, II to IV, phase III remains unchanged. The element And 3 should in this case decipher the state O, and not 9, as when the converter works on addition. The proposed converter is easier known because instead of a binary-decimal counter, a ten-bit ring shift register is used with a specific entry of the initial code in each decade, which made it possible to do without a decoder and thereby reduce the hardware volume and simplify the process of setting up the device. phase I II number Continuation of table I
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802891594A SU888103A1 (en) | 1980-03-05 | 1980-03-05 | Pulse-number code-to-range indicator code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802891594A SU888103A1 (en) | 1980-03-05 | 1980-03-05 | Pulse-number code-to-range indicator code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU888103A1 true SU888103A1 (en) | 1981-12-07 |
Family
ID=20881658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802891594A SU888103A1 (en) | 1980-03-05 | 1980-03-05 | Pulse-number code-to-range indicator code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU888103A1 (en) |
-
1980
- 1980-03-05 SU SU802891594A patent/SU888103A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU888103A1 (en) | Pulse-number code-to-range indicator code converter | |
SU1478213A1 (en) | Sine and cosine computer | |
RU1775854C (en) | Controlled pulse recurrence frequency divider | |
SU855531A1 (en) | Digital phase inverter | |
SU1327087A1 (en) | Information input device | |
SU463234A1 (en) | Device for dividing cycle time into fractional number of intervals | |
SU767842A1 (en) | N-digit count-and-shift device | |
SU739624A1 (en) | Time pick-up for training device | |
SU494744A1 (en) | Binary decimal to binary converter | |
SU744544A1 (en) | Code converting device | |
SU1552171A1 (en) | Device for comparison of numbers in residual classes system | |
SU920692A1 (en) | Information input-output device | |
SU762201A1 (en) | Recounting device | |
SU392494A1 (en) | I ALL-UNION | j; rn -: - fVi | O.TF) inHMFnMMAvtorsRaditelKievsk expedition of the Ukrainian scientific research geological instituteSHSJiHOTEKA | |
SU1385128A1 (en) | Frequency-pulsed signal adder | |
SU1441388A1 (en) | Device for dividing numbers | |
SU957436A1 (en) | Counting device | |
SU1403055A1 (en) | Information input device | |
SU1451690A1 (en) | Modulo-m adding and subtracting device | |
SU364089A1 (en) | UNION h; ~~:; - ;: • -; '- • h / yy ^ -' ^^ tm / ^ s. ; : L: ;; - y '^; - ^ l; ^:' ^ "C ^ .h ^^ hi | |
SU892441A1 (en) | Digital frequency divider with fractional countdown ratio | |
SU1476616A1 (en) | Angular value binary-to-binary-coded-decimal code converter | |
SU1176454A1 (en) | Coding device | |
SU708344A1 (en) | Converter of binary code into binary-decimal one and vice versa | |
SU826280A1 (en) | Multichannel device for programme-control |