SU392494A1

SU392494A1 - I ALL-UNION | j; rn -: - fVi | O.TF) inHMFnMMAvtorsRaditelKievsk expedition of the Ukrainian scientific research geological instituteSHSJiHOTEKA

Info

Publication number: SU392494A1
Application number: SU1678306A
Authority: SU
Priority date: 1971-07-02
Filing date: 1971-07-02
Publication date: 1973-07-27

Description

1one

Предложенное устройство относитс к области автоматики и цифровой вычислительной техники и может быть использовано при реализации технических средств ЭЦВМ.The proposed device relates to the field of automation and digital computing and can be used in the implementation of technical means of digital computers.

Известны устройства дл вычислени функции содержащие регистры, сумматор , квадратор, логические схемы.Devices for calculating functions are known that contain registers, adder, quadrator, logic circuits.

Недостатком известных устройств вл етс наличие многоразр дного сумматора, в котором хранитс величина (). или наличие выходного регистра z.A disadvantage of the known devices is the presence of a multi-digit adder in which the value () is stored. or availability of output register z.

Предложенное устройство отличаетс тем, что входна шина приращений переменной через дополнительную схему «И св зана с входами сумматора и регистра, а через элемент задержки - с другими входами схем «И, другие входы сумматора соединены с выходами квадратора, а выход сумматора - с другим входом дополнительной схемы «И. The proposed device is characterized in that the input bus of the variable increments is connected via the additional AND circuit to the inputs of the adder and the register, and through the delay element to other inputs of the AND circuits, and the other inputs of the adder are connected to the quadr outputs, and the output of the adder to another input additional scheme "I.

Это позвол ет расщирить функциональные возможности устройства.This allows to extend the functionality of the device.

Блок-схема нредложенного устройства приведена на чертеже.The block diagram of the proposed device shown in the drawing.

Устройство содержит регистр /, в.ходы которого св заны с шннами переменной к, а выходы через схемы «И 2 - с входами сумматора 3. Другие входы схемы «И 2 через последовательно соединенные схему «И 4 и The device contains a register /, whose inputs are connected to the terminals of the variable k, and the outputs through the “AND 2” circuits are connected to the inputs of the adder 3. Other inputs of the “AND 2” circuit are connected through the series “AND 4 and

элемент 5 задержки соединены с щиной приращений переменной Дл.delay element 5 is connected to the variable increment DL.

Другой вход схемы «И 4 св зан с выходом сумматора, а другие входы сумматора - с выходами квадратора 6, входы которого соединены с шинами переменной у. Выход схемы «И 4, кроме того, св зан с управл ющими входами регистра 1 и сумматора 3.The other input of the AND 4 circuit is connected to the output of the adder, and the other inputs of the adder are connected to the outputs of quad 6, the inputs of which are connected to the variable y buses. The output of the AND 4 circuit, in addition, is associated with the control inputs of the register 1 and the adder 3.

В основу работы устройства положены следующие соотношени . Так как , то решение будем искать в виде Z X.. После подстановки этого услови в исходное уравнение и возведени в квадрат, получимThe basis of the device based on the following ratios. Since, then we will look for the solution in the form of Z X .. After substituting this condition into the original equation and squaring it, we get

у (2х + Ал:) Дл-.u (2x + al :) dl-.

Устройство работает следующим образом.The device works as follows.

Импульсы, изображающие независимую переменную у, поступают на вход квадратора 6, в котором образуетс велнчнна //. В регистр / подаютс входные илпимьсы х непосредственно и импульсы ирпра1ценпй Ал через схему «И 4. В регистре накапливаетс величина л+Ал. В еумматор 3 поступают число у в пр мом коде, импульсы приращений через схему «И 4 и элемент 5 задержки на вычитание в низший разр д сумматора, число из регистра в обратном коде через схемы «П 2 со сдвигом па одип разр д влево, благодар чему это число умножаетс на два. В сумматоре накап.1иваетс разностьThe pulses, representing the independent variable y, are fed to the input of quad 6, in which the well // is formed. The input / inputs are supplied to the register / directly and the impulses Al through the "4" scheme. In the register the value of l + Al is accumulated. The summator 3 receives the number y in the forward code, the increment pulses through the AND 4 circuit and the deduction element 5 to subtract the lowest bit of the adder, the number from the register in the reverse code through the P 2 circuit with a shift to the odd bit to the left, thanks to what this number is multiplied by two. In the adder, the difference is accumulated.

у.(2х + х)х.y. (2x + x) x.

В момент, когда указанна разность,станет равной «О, сигнал с выхода сумматора закрывает схему «И 4, при этом число в регистре равно искомой величине z.At the moment when the specified difference becomes equal to “O, the signal from the output of the adder closes the circuit“ AND 4, while the number in the register is equal to the desired value z.

Предмет изобретени Устройство дл вычислени функции 2 - /л -f-гy содержащее регистр, через схемы «И св занный с входами сумматора, квадратор и элемент задержки, отличающеес тем, что, с целью расширени его функциональных возможностей, дополнительна схема «И св зана с входами сумматора и регистра , а через элемент задержки - с другими входами схем «И, другие входы сумматора св заны с выходами квадратора, а выход сумматора соединен с другим входом дополнительной схемы «И.The subject of the invention is a device for calculating a 2- / l-f-y function containing a register, through AND schemes associated with the inputs of the adder, a quad and a delay element, characterized in that, in order to extend its functionality, the additional AND connected with the inputs of the adder and the register, and through the delay element with the other inputs of the circuits And, the other inputs of the adder are connected to the outputs of the quad, and the output of the adder is connected to another input of the additional circuit I.

iXix

мm