SU924704A1 - Device for raising to the third power - Google Patents

Device for raising to the third power Download PDF

Info

Publication number
SU924704A1
SU924704A1 SU802880980A SU2880980A SU924704A1 SU 924704 A1 SU924704 A1 SU 924704A1 SU 802880980 A SU802880980 A SU 802880980A SU 2880980 A SU2880980 A SU 2880980A SU 924704 A1 SU924704 A1 SU 924704A1
Authority
SU
USSR - Soviet Union
Prior art keywords
registers
bits
prototype
shift
code
Prior art date
Application number
SU802880980A
Other languages
Russian (ru)
Inventor
Владимир Эмильевич Петров
Елена Федоровна Тощева
Александр Эмильевич Петров
Александр Владимирович Батов
Original Assignee
Предприятие П/Я М-5728
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5728 filed Critical Предприятие П/Я М-5728
Priority to SU802880980A priority Critical patent/SU924704A1/en
Application granted granted Critical
Publication of SU924704A1 publication Critical patent/SU924704A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при реализации технических средств в этих област х.The invention relates to automation and computing and can be used in the implementation of technical means in these areas.

Известно устройство дл  возведени  в куб 1.A device for cube-building 1 is known.

Недостатком данного устройства  вл етс  низкое быстродействие.The disadvantage of this device is low speed.

Наиболее близким по технической сущности к предлагаемому  вл етс  быстродействующее устройство дл  возведени  в куб, которое содержит два сумматора, двоичный счетчик и три группы элементов И. При поступлении импульсов на вход устройства происходит последовательное преобразование входных чисел в кубы этих чисел. Результат вычислени  фиксируетс  на выходах второго сумматора 21 .The closest in technical essence to the present invention is a high-speed device for raising to a cube, which contains two adders, a binary counter and three groups of elements I. When pulses arrive at the input of the device, the input numbers are converted into cubes of these numbers. The result of the calculation is recorded at the outputs of the second adder 21.

Недостатком известного устройства  вл етс  сравнительно низкое быстродействие .A disadvantage of the known device is a relatively low speed.

Цель изобретени  - повышение быстродействи .The purpose of the invention is to increase speed.

Поставленна  цель достигаетс  .тем, что в устройстве дл  возведени  в куб, содержащем N регистров, где N - число разр дов преобразуемого кода, входы которых соединеныThe goal is achieved. In the device for erecting a cube containing N registers, where N is the number of bits of the code being converted, whose inputs are connected

со сдвиговым входом устройства регистр первого разр да преобразуемого кода выполнен на счетном триггере, регистры m разр дов преое5разуемогоwith a shift input of the device, the register of the first bit of the code being converted is executed on the counting trigger, the registers of the m bits of the transmitted 5

кода, где 1 .() i code where 1. () i

выполнены на кольцевыхК-разр дных регистрах, (где К 2), регистры N - (1 + т) разр дов.преобразуе10 мого кода выполнены в виде сдвиговых L-разр дных регистров (где L made on ring K-bit registers (where K 2), registers N - (1 + m) bits of the transform code are made in the form of shift L-bit registers (where L

I L+i) 1), выходы последних разр дов регистров  вл ютс  соответ15 ствующими выходами разр дов устройства , установочные входы регистров соединены с входом начальной установки устройства. I L + i) 1), the outputs of the last bits of the registers are the corresponding outputs of the device bits, the installation inputs of the registers are connected to the input of the initial installation of the device.

На чертеже представлена схема The drawing shows the scheme

20 устройства дл5 случа  N 6.20 devices for 5 case N 6.

Устройство Содержит счетный триггер 1, сдвиговый вход 2 устройства, вход 3 начальной установки устройства , кольцевые регистры 4 сдвига, ре25 гистры 5-8 сдвига.Device Contains the counting trigger 1, the shift input 2 of the device, the input 3 of the initial installation of the device, the ring registers 4 shift, registers of the 5-8 shift.

Claims (2)

Перед началом работы счетный триггер 1 устанавливаетс  в нулевое состо ние , кольцевые регистры 4 сдвига устанавливаютс  в состо ни , соот30 ветствуюсциэ периодически повтор ющейс  последовательности сигналов в данном разр де устройства, регист ры сдвига 5-8 устанавливаютс  в состо ние, соответствующее изменени сигнала в данном разр де устройства На чертеже дл  случа  N б знач ние начальной установки элементов пам ти устройства обозначено внутри элементов схемы. При поступлении си налов на входную-шину на выходах по ледних разр дов регистров возникают сигналы, соответствующие значени м разр дов воспроизводимой функции. Быстродействие предлагаемого устройства существенно выше, чем известного , так как оно не зависит от количества разр дов и определ етс  задержкой .операции сдвига инфор мации в регистре. В прототипе врем  выполнени  операции возведени  в куб резко увеличиваетс  с ростом количества разр дов. Пусть N - количество разр дов в прототипе, - задержка переноса на разр д в прототипе. Тогда быст родействие прототипа может быть оценено временем Т переключени  устройства на один входной импульс; Т N-C. В предлагаемом устройстве врем  переключени  f/i определ етс  временем задержки сдвига в регистре LQ Т ri i . Ввиду того, что If o-tiiбыстродействие предлагаемого устройства будет примерно в N раз вшае: Формула изобретени  Устройство дл  возведени  в куб, содержащее N регистров, где N число разр дов преобразуемого кода, входы которых соединены со сдвиговым входом устройства, о т л и ч а ющ е е с   тем, что, с целью повышени  быстродействи , регистр первого разр да преобразуемого кода выполнен на счетном триггере, регистры m разр дов, преобразуемого кода, где m eocfij O +i),L выполнены на кольцевых К-разр дных регистрах (где К 2), регистры N -(1 + го) разр дов преобразуемого кода выполнены в виде сдвиговых. L-разр дных регистров (где b(J vof-f -и, . .выходы последних разр дов регистров  вл ютс  соответствующими выходами разр дов устройства, установочные входы регистров соединены с входом начальной установки устройства. Источники информации, прин тые во внимание при экспертизе li Авторское свидетельство СССР № 491129, кл. G 06 Р 7/38, 1974. Before starting operation, the counting trigger 1 is set to the zero state, the ring shift registers 4 are set to the state, corresponding to a periodically repeating signal sequence in the given bit of the device, the shift registers 5-8 are set to the state corresponding to the change in the signal device discharge In the drawing, for the case of N b, the value of the initial installation of the device memory elements is indicated inside the circuit elements. When signals enter the bus input at the outputs of the last bits of the registers, signals corresponding to the values of the bits of the reproduced function appear. The speed of the proposed device is significantly higher than the known one, since it does not depend on the number of bits and is determined by the delay of the information shift operation in the register. In the prototype, the time to perform the cube operation increases dramatically with increasing number of bits. Let N be the number of bits in the prototype, be the transfer delay to the discharge in the prototype. Then the rapidity of the prototype can be estimated by the time T of switching the device to one input pulse; T N-C. In the proposed device, the f / i switching time is determined by the shift delay time in the LQ T ri i register. In view of the fact that If o-tii, the performance of the proposed device will be approximately N times in our: Formula of the invention A device for building into a cube containing N registers, where N is the number of bits of the code being converted, whose inputs are connected to the shift input of the device, This is due to the fact that, in order to increase speed, the first bit of the code to be converted is executed on a counting trigger, the registers are m bits, the converted code, where m eocfij O + i), L are executed on ring K-bit registers (where K 2), registers N - (1 + th) bits azuemogo code are in the form of shear. L-bit registers (where b (J vof-f -and,. The outputs of the last bits of the registers are the corresponding outputs of the bits of the device, the installation inputs of the registers are connected to the input of the initial installation of the device. Sources of information taken into account in the examination li USSR Author's Certificate No. 491129, class G 06 R 7/38, 1974. 2. Авторское свидетельство СССР 656408, кл. G 06 F 7/38, 1979 (прототип).2. USSR author's certificate 656408, cl. G 06 F 7/38, 1979 (prototype).
SU802880980A 1980-02-08 1980-02-08 Device for raising to the third power SU924704A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802880980A SU924704A1 (en) 1980-02-08 1980-02-08 Device for raising to the third power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802880980A SU924704A1 (en) 1980-02-08 1980-02-08 Device for raising to the third power

Publications (1)

Publication Number Publication Date
SU924704A1 true SU924704A1 (en) 1982-04-30

Family

ID=20877053

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802880980A SU924704A1 (en) 1980-02-08 1980-02-08 Device for raising to the third power

Country Status (1)

Country Link
SU (1) SU924704A1 (en)

Similar Documents

Publication Publication Date Title
SU924704A1 (en) Device for raising to the third power
SU437061A1 (en) Markov Chain Generator
SU864583A1 (en) Polynomial counter
SU1305661A1 (en) Device for shifting information
SU1001092A1 (en) Digital function converter
SU1653154A1 (en) Frequency divider
SU741322A1 (en) Shifting memory
SU877531A1 (en) Device for computing z x y function
SU495658A1 (en) Walsh function generator
SU658556A1 (en) Gray code-to -binary code converter
SU871314A2 (en) Discrete matched filter
SU748880A1 (en) Pulse recurrence rate divider with variable division factor
SU760085A1 (en) Binary-decimal-to-binary number converter
SU805416A1 (en) Shifting device
SU476601A1 (en) Digital information shift device
SU1539774A1 (en) Pseudorandom series generator
SU406226A1 (en) SHIFT REGISTER
SU1162040A1 (en) Digital accumalator
SU962926A1 (en) Device for taking logarithms
SU669354A1 (en) Modulo three adder
SU590860A1 (en) Device for synchronization of pseudonoise signals
SU491129A1 (en) Device for raising binary numbers to the third degree
SU1280615A1 (en) Versions of device for squaring binary numbers
SU805415A1 (en) Shift register
SU855531A1 (en) Digital phase inverter